JPH0217963B2 - - Google Patents
Info
- Publication number
- JPH0217963B2 JPH0217963B2 JP56007789A JP778981A JPH0217963B2 JP H0217963 B2 JPH0217963 B2 JP H0217963B2 JP 56007789 A JP56007789 A JP 56007789A JP 778981 A JP778981 A JP 778981A JP H0217963 B2 JPH0217963 B2 JP H0217963B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- amplifier
- output
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は可変利得増巾器、特に入力信号をデジ
タル制御信号により所望倍率で増巾する増巾器に
関する。
タル制御信号により所望倍率で増巾する増巾器に
関する。
デジタル的にプログラム可能な増巾器は電子産
業の分野で普及している。この様な増巾器は一般
にプログラム可能な波形発生器において、信号の
振幅制御用に使用され、更に振幅及び周波数が制
御可能な階段波、傾斜波又は三角波の様な或る特
殊波形を発生するために使用できる。再循環（リ
サイクリング）カウンタを増巾器制御入力の駆動
用に使用することにより時間をパラメータとする
放物線を発生することもできる。この基本的な放
物線はグラフイツクデイスプレーに用いて円錐曲
線部を発生することもできる。他の応用にはデジ
タルフイルタ制御及びパラメータの切換並びに最
適化がある。
業の分野で普及している。この様な増巾器は一般
にプログラム可能な波形発生器において、信号の
振幅制御用に使用され、更に振幅及び周波数が制
御可能な階段波、傾斜波又は三角波の様な或る特
殊波形を発生するために使用できる。再循環（リ
サイクリング）カウンタを増巾器制御入力の駆動
用に使用することにより時間をパラメータとする
放物線を発生することもできる。この基本的な放
物線はグラフイツクデイスプレーに用いて円錐曲
線部を発生することもできる。他の応用にはデジ
タルフイルタ制御及びパラメータの切換並びに最
適化がある。
従来の設計技術による増巾器は飽和トランジス
タ・スイツチを用いており且つオフセツト電圧の
正確な制御を必要とする。この様な従来の増巾器
は制御入力に対して応答が遅く、較正が困難であ
るという欠点があつた。
タ・スイツチを用いており且つオフセツト電圧の
正確な制御を必要とする。この様な従来の増巾器
は制御入力に対して応答が遅く、較正が困難であ
るという欠点があつた。
これに対し、本発明によれば、デジタル符号を
アナログ電流に変換する手段として通常使用され
る従来の２個のデジタル・アナログ変換器（以下
DACという）を、アナログ信号をデジタル的に
重みづけして制御可能な出力電流を得るために使
用する。この回路は非常に広い周波数帯域幅を有
する帰還増巾器として動作し、更にその周波数応
答はデジタル的に選択された利得とは無関係であ
る。
アナログ電流に変換する手段として通常使用され
る従来の２個のデジタル・アナログ変換器（以下
DACという）を、アナログ信号をデジタル的に
重みづけして制御可能な出力電流を得るために使
用する。この回路は非常に広い周波数帯域幅を有
する帰還増巾器として動作し、更にその周波数応
答はデジタル的に選択された利得とは無関係であ
る。
従つて本発明の目的は新規な可変利得増巾器を
提供することである。
提供することである。
本発明の他の目的は２象限で動作するデジタル
的にプログラム可能な可変利得増巾器を提供する
ことである。
的にプログラム可能な可変利得増巾器を提供する
ことである。
本発明の更に他の目的は周波数応答がプログラ
ムされた利得によつて変化しないデジタル的にプ
ログラム可能な可変利得増巾器を提供することで
ある。
ムされた利得によつて変化しないデジタル的にプ
ログラム可能な可変利得増巾器を提供することで
ある。
本発明は従来のデジタル的に制御される増巾器
を示す第１図を参照することにより一層よく理解
できるだろう。第１図の増巾器の相互コンダクタ
ンス即ち利得はスイツチングトランジスタ１０乃
至８０のベースに印加される８ビツトデジタル制
御信号A0乃至A7によつて選択される。
を示す第１図を参照することにより一層よく理解
できるだろう。第１図の増巾器の相互コンダクタ
ンス即ち利得はスイツチングトランジスタ１０乃
至８０のベースに印加される８ビツトデジタル制
御信号A0乃至A7によつて選択される。
入力信号VINの値の半分が分圧器１００，１１
０によつて増巾器１２０の非反転入力端子に印加
される。反転入力端子は抵抗器１１５と等しい抵
抗器１０５を介して信号源に接続されると共に、
一連の２進化重みづけされた８個の抵抗器５乃至
７５及びこれらの抵抗器に対応して夫々設けら
れ、８ビツトデジタル制御信号により制御される
トランジスタ１０乃至８０を介して接地される。
０によつて増巾器１２０の非反転入力端子に印加
される。反転入力端子は抵抗器１１５と等しい抵
抗器１０５を介して信号源に接続されると共に、
一連の２進化重みづけされた８個の抵抗器５乃至
７５及びこれらの抵抗器に対応して夫々設けら
れ、８ビツトデジタル制御信号により制御される
トランジスタ１０乃至８０を介して接地される。
第１図の増巾器の設計において重要な事は正確
なスイツチングシステムを形成することである。
スイツチは閉路電圧及びオフ電流が非常に低くな
ければならない。従つて図に示す様に逆方向に接
続され飽和状態で動作するバイポーラトランジス
タをスイツチとして使用する。しかし、この種の
回路では、出力信号の誤差率は10mV以下の入力
電圧に対して10％以上である。この誤差は理想的
伝達関数の許容誤差範囲を超えている。上述した
従来技術の回路の詳細な説明は雑誌エレクトロニ
ツクエンジニアリング（Electronic
Engineering）1965年３月号第362乃至365頁のエ
ー・セドラ及びケー・シー・スミスによる“デジ
タル制御型簡易可変利得増線形直流増巾器”
（Simple digitally−controlled variable−gain
linear d.c.amplifier）を参照されたい。
なスイツチングシステムを形成することである。
スイツチは閉路電圧及びオフ電流が非常に低くな
ければならない。従つて図に示す様に逆方向に接
続され飽和状態で動作するバイポーラトランジス
タをスイツチとして使用する。しかし、この種の
回路では、出力信号の誤差率は10mV以下の入力
電圧に対して10％以上である。この誤差は理想的
伝達関数の許容誤差範囲を超えている。上述した
従来技術の回路の詳細な説明は雑誌エレクトロニ
ツクエンジニアリング（Electronic
Engineering）1965年３月号第362乃至365頁のエ
ー・セドラ及びケー・シー・スミスによる“デジ
タル制御型簡易可変利得増線形直流増巾器”
（Simple digitally−controlled variable−gain
linear d.c.amplifier）を参照されたい。
第２図は本発明による可変利得増巾器の一実施
例を示す一部ブロツクで表わした回路図である。
増巾器の入力信号VINをPNP形トランジスタ１５
０のベースに加える。トランジスタ１５０のコレ
クタは抵抗器１５５を介して適当な負電位源に接
続され、そのエミツタはPNP形トランジスタ１
６０のエミツタに接続される。トランジスタ１５
０及び１６０のエミツタの接続点は定電流源１７
０の一方の端子に接続され、定電流源１７０の他
方の端子は接地される。トランジスタ１６０のコ
レクタは抵抗器１５５と等しい抵抗器１６５を介
して適当な負電位源に接続される。この様にトラ
ンジスタ１５０及び１６０は差動トランジスタ対
として接続され、抵抗器１５５及び１６５と共に
差動増幅器を構成する。この差動トランジスタ対
１５０及び１６０の出力端即ち各コレクタは個別
の乗算DACの基準ループに接続される。
例を示す一部ブロツクで表わした回路図である。
増巾器の入力信号VINをPNP形トランジスタ１５
０のベースに加える。トランジスタ１５０のコレ
クタは抵抗器１５５を介して適当な負電位源に接
続され、そのエミツタはPNP形トランジスタ１
６０のエミツタに接続される。トランジスタ１５
０及び１６０のエミツタの接続点は定電流源１７
０の一方の端子に接続され、定電流源１７０の他
方の端子は接地される。トランジスタ１６０のコ
レクタは抵抗器１５５と等しい抵抗器１６５を介
して適当な負電位源に接続される。この様にトラ
ンジスタ１５０及び１６０は差動トランジスタ対
として接続され、抵抗器１５５及び１６５と共に
差動増幅器を構成する。この差動トランジスタ対
１５０及び１６０の出力端即ち各コレクタは個別
の乗算DACの基準ループに接続される。
２点鎖線の枠内にブロツク図で示すDAC２０
０及び３００は切換電流源を用いる従来の乗算
DACである。この種のDACは当業者には周知で
ある。２個のDAC２００及び３００は入力デジ
タル制御信号に応じてアナログ出力電流を発生す
る。当然、DACの各ビツト毎に１個の電流スイ
ツチがある。制御入力（A0乃至A7）の状態に応
じて、電流スイツチは２進化重みづけされた電流
を基準端子１３０又は（出力バス）のどちらか一
方に切換え、論理０のときは電流を端子１３０に
切換える。このアナログ・デジタル変換に関する
詳細な情報はアナログ・デバイス社のデイー・エ
ツチ・シエインゴールドが1972年に著作した“ア
ナログ・デジタル変換ハンドブツク”（Analog−
Digital Conversion Handbook）を参照された
い。
０及び３００は切換電流源を用いる従来の乗算
DACである。この種のDACは当業者には周知で
ある。２個のDAC２００及び３００は入力デジ
タル制御信号に応じてアナログ出力電流を発生す
る。当然、DACの各ビツト毎に１個の電流スイ
ツチがある。制御入力（A0乃至A7）の状態に応
じて、電流スイツチは２進化重みづけされた電流
を基準端子１３０又は（出力バス）のどちらか一
方に切換え、論理０のときは電流を端子１３０に
切換える。このアナログ・デジタル変換に関する
詳細な情報はアナログ・デバイス社のデイー・エ
ツチ・シエインゴールドが1972年に著作した“ア
ナログ・デジタル変換ハンドブツク”（Analog−
Digital Conversion Handbook）を参照された
い。
DAC２００内でトランジスタ２１０，２１５
及び抵抗器２０５，２２５は基準ループを成す。
この基準ループはまた構成要素２２０，２３０，
２４０に類似している。特に、トランジスタ２１
０は電流スイツチに、トランジスタ２１５及び抵
抗器２２５は２進化重みづけされた電流源に相当
する。DAC３００はDAC２００に等しく、構成
要素３０５乃至３４０は夫々構成要素２０５乃至
２４０に等しい。更に、DAC２００及び３００
の制御入力側は夫々同一のデジタル制御信号が供
給されるように接続されている。
及び抵抗器２０５，２２５は基準ループを成す。
この基準ループはまた構成要素２２０，２３０，
２４０に類似している。特に、トランジスタ２１
０は電流スイツチに、トランジスタ２１５及び抵
抗器２２５は２進化重みづけされた電流源に相当
する。DAC３００はDAC２００に等しく、構成
要素３０５乃至３４０は夫々構成要素２０５乃至
２４０に等しい。更に、DAC２００及び３００
の制御入力側は夫々同一のデジタル制御信号が供
給されるように接続されている。
トランジスタ１５０のコレクタはDAC２００
の基準ループに接続され、トランジスタ１６０の
コレクタはDAC３００の基準ループに接続され
る。端子１３０はVREFで示される安定直流基準電
位源及び両方の基準ループに接続される。
の基準ループに接続され、トランジスタ１６０の
コレクタはDAC３００の基準ループに接続され
る。端子１３０はVREFで示される安定直流基準電
位源及び両方の基準ループに接続される。
DAC２００の出力バス２５０及びDAC３００
の出力バス３５０は夫々、カレントミラー回路４
００に接続され増巾器を２象限で動作させる。こ
こで用語“カレントミラー回路”はトランジスタ
の個個のエミツタ接地順方向電流利得（β）に
略々無関係に一定電流利得が得られるトランジス
タ増巾器を意味する。従来は第１及び第２トラン
ジスタの相互コンダクタンスの比に依存してい
た。即ち、第１及び第２トランジスタの各エミツ
タがカレントミラー回路の共通端子に接続され、
各コレクタがカレントミラー回路の夫々入力端子
及び出力端子に接続され、各ベースが同様に第１
トランジスタのコレクタに接続される。第１トラ
ンジスタはそのコレクタ及びベースの接続によつ
て直結したコレクタからベースへの帰還が為され
カレントミラー回路の入力電流の略々全部をその
コレクタ電流として流すように第１トランジスタ
のベース・エミツタ電位を調整する。第１及び第
２トランジスタの等しいベース・エミツタ間電位
のため、カレントミラー回路の出力端子を流れる
第２トランジスタのコレクタ電流及び入力電流の
比は第１及び第２トランジスタの相互コンダクタ
ンス比に等しい。
の出力バス３５０は夫々、カレントミラー回路４
００に接続され増巾器を２象限で動作させる。こ
こで用語“カレントミラー回路”はトランジスタ
の個個のエミツタ接地順方向電流利得（β）に
略々無関係に一定電流利得が得られるトランジス
タ増巾器を意味する。従来は第１及び第２トラン
ジスタの相互コンダクタンスの比に依存してい
た。即ち、第１及び第２トランジスタの各エミツ
タがカレントミラー回路の共通端子に接続され、
各コレクタがカレントミラー回路の夫々入力端子
及び出力端子に接続され、各ベースが同様に第１
トランジスタのコレクタに接続される。第１トラ
ンジスタはそのコレクタ及びベースの接続によつ
て直結したコレクタからベースへの帰還が為され
カレントミラー回路の入力電流の略々全部をその
コレクタ電流として流すように第１トランジスタ
のベース・エミツタ電位を調整する。第１及び第
２トランジスタの等しいベース・エミツタ間電位
のため、カレントミラー回路の出力端子を流れる
第２トランジスタのコレクタ電流及び入力電流の
比は第１及び第２トランジスタの相互コンダクタ
ンス比に等しい。
本発明に使用し得るカレントミラー回路４００
は上述のカレントミラー回路の改良型である。こ
の回路は1976年２月17日発行の米国特許第
3939434号「広帯域直流電流増巾器（Wideband
DC Current Amplifier）」（特公昭55−24804号
公報に対応）に開示されている。
は上述のカレントミラー回路の改良型である。こ
の回路は1976年２月17日発行の米国特許第
3939434号「広帯域直流電流増巾器（Wideband
DC Current Amplifier）」（特公昭55−24804号
公報に対応）に開示されている。
入力信号は入力差動トランジスタ対１５０及び
１６０に接続された入力線路１４０を通じて増巾
器に印加される。抵抗器１５５の両端に現われる
信号の極性は入力信号の極性と逆である。この信
号は入力差動トランジスタ対の他方であるトラン
ジスタ１６０のベースに供給される。この様に負
帰還路がトランジスタ１５０のコレクタから、抵
抗器２２５、トランジスタ２１５，２１０及び抵
抗器２０５を介してトランジスタ１６０のベース
間に形成される。DAC２００の基準ループ内の
電流は次の式で表わされる。
１６０に接続された入力線路１４０を通じて増巾
器に印加される。抵抗器１５５の両端に現われる
信号の極性は入力信号の極性と逆である。この信
号は入力差動トランジスタ対の他方であるトラン
ジスタ１６０のベースに供給される。この様に負
帰還路がトランジスタ１５０のコレクタから、抵
抗器２２５、トランジスタ２１５，２１０及び抵
抗器２０５を介してトランジスタ１６０のベース
間に形成される。DAC２００の基準ループ内の
電流は次の式で表わされる。
iREF＝VREF−VIN／Ｒ (1)
ここでＲは抵抗器２０５の抵抗値である。
プツシユ・プル電流はDAC２００及びDAC３
００の基準ループを介して流れる。DAC２００
及び３００は等しく、抵抗器２０５は抵抗器３０
５に等しいので抵抗器２０５及び３０５に流れる
基準電流の変化分は値が等しく、極性が反対であ
る。よつて、DAC３００の基準ループに流れる
電流の変化分ΔiREF′は次の式で示される。
００の基準ループを介して流れる。DAC２００
及び３００は等しく、抵抗器２０５は抵抗器３０
５に等しいので抵抗器２０５及び３０５に流れる
基準電流の変化分は値が等しく、極性が反対であ
る。よつて、DAC３００の基準ループに流れる
電流の変化分ΔiREF′は次の式で示される。
ΔiREF′＝−（ΔiREF） (2)
尚、ΔiREFは基準ループ２００を流れる電流の
変化分である。
変化分である。
DAC２００及び３００の各ビツトの電流スイ
ツチを流れる電流は各基準電流の倍数又は０のど
ちらか一方である。換言すれば、制御入力の電圧
が論理１であれば、スイツチを流れる電流はビツ
トの２進化重みづけ値（例えば２，４，８……）
で乗算された基準電流である。制御入力の電圧が
０であればスイツチを流れる電流は０である。よ
つて、DAC出力電流は次の式で表わされる。
ツチを流れる電流は各基準電流の倍数又は０のど
ちらか一方である。換言すれば、制御入力の電圧
が論理１であれば、スイツチを流れる電流はビツ
トの２進化重みづけ値（例えば２，４，８……）
で乗算された基準電流である。制御入力の電圧が
０であればスイツチを流れる電流は０である。よ
つて、DAC出力電流は次の式で表わされる。
i1＝iREFKP (3)
i2＝−iREFKP (4)
ここで、Ｋは利得の階段変化を示す定数、Ｐは
デジタル制御信号の10進等価量である。ｎビツト
２進信号に対してＰは次の式で与えられる。
デジタル制御信号の10進等価量である。ｎビツト
２進信号に対してＰは次の式で与えられる。
Ｐ＝20A0＋21A1＋22A2＋……22-1Ao-1 (5)
従つて、増巾器の伝達関数は入力端A0乃至Ao
に供給されるデジタル制御信号によつて選択され
る。２象限動作は前述した米国特許第3939434号
に開示されたトランジスタ４４０及び４５０から
成るカレントミラーの動作によつて行なわれる。
線路５００の出力電流は iOUT＝i2−i1 (6) である。
に供給されるデジタル制御信号によつて選択され
る。２象限動作は前述した米国特許第3939434号
に開示されたトランジスタ４４０及び４５０から
成るカレントミラーの動作によつて行なわれる。
線路５００の出力電流は iOUT＝i2−i1 (6) である。
所望であれば出力電流iOUTは多くの慣用手段の
ひとつによつて電圧に変換してもよい。例えば電
圧は負荷抵抗器の両端又は帰還構成に接続された
演算増巾器の加算点に生じる。その結果、回路は
プログラム可能な出力電圧を生ずる。
ひとつによつて電圧に変換してもよい。例えば電
圧は負荷抵抗器の両端又は帰還構成に接続された
演算増巾器の加算点に生じる。その結果、回路は
プログラム可能な出力電圧を生ずる。
上記説明は本発明の好適な実施例についてのみ
行なつたが、本発明の要旨を逸脱することなく種
種の変形、変更を成し得ることは当業者には明ら
かであるので本発明は前記した特許請求の範囲だ
けに限られるものではない。
行なつたが、本発明の要旨を逸脱することなく種
種の変形、変更を成し得ることは当業者には明ら
かであるので本発明は前記した特許請求の範囲だ
けに限られるものではない。
上述のように、本発明によれば、入力信号に応
じたプツシユプル信号を夫々２個のデジタル・ア
ナログ変換器の基準として、同じデジタル制御信
号を夫々アナログに変換して得た互いに逆位相の
１対の出力電流により、カレントミラー回路を駆
動して出力電流を得ている。従つて、出力電流
は、２個のデジタル・アナログ変換器のプツシユ
プル出力電流の差となるので、出力電流の振幅は
２倍になる上に、同相分の誤差は相殺される。よ
つて、可変利得範囲を広く出来る上に、デジタル
制御信号による極めて正確な利得調整を可能に
し、更に調整利得の変化により周波数応答特性の
変化が生じない等の優れた効果を有する。
じたプツシユプル信号を夫々２個のデジタル・ア
ナログ変換器の基準として、同じデジタル制御信
号を夫々アナログに変換して得た互いに逆位相の
１対の出力電流により、カレントミラー回路を駆
動して出力電流を得ている。従つて、出力電流
は、２個のデジタル・アナログ変換器のプツシユ
プル出力電流の差となるので、出力電流の振幅は
２倍になる上に、同相分の誤差は相殺される。よ
つて、可変利得範囲を広く出来る上に、デジタル
制御信号による極めて正確な利得調整を可能に
し、更に調整利得の変化により周波数応答特性の
変化が生じない等の優れた効果を有する。
第１図は従来のプログラム可能な増巾器の一例
を示す回路図、第２図は本発明による可変利得増
幅器の一実施例を示す回路図である。 図中において、１５０乃至１６５は差動増巾
器、２００及び３００はデジタル・アナログ変換
器（DAC）、４００はカレントミラー回路を示
す。
を示す回路図、第２図は本発明による可変利得増
幅器の一実施例を示す回路図である。 図中において、１５０乃至１６５は差動増巾
器、２００及び３００はデジタル・アナログ変換
器（DAC）、４００はカレントミラー回路を示
す。
Claims (1)
- 【特許請求の範囲】 １ 入力信号に応じて、プツシユプル信号を発生
する差動増幅器と、 上記プツシユプル信号の一方を基準としてデジ
タル制御信号をアナログ信号に変換した出力電流
を出力端に発生する第１デジタル・アナログ変換
器と、 上記プツシユプル信号の他方を基準として上記
デジタル制御信号をアナログ信号に変換した出力
電流を出力端に発生する第２デジタル・アナログ
変換器と、 上記第１及び第２デジタル・アナログ変換器の
出力端が夫々入力端及び出力端に接続されたカレ
ントミラー回路とを具え、 利得が上記デジタル制御信号に応じた可変出力
電流を、上記カレントミラー回路の出力端から取
り出すことを特徴とする可変利得増幅器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/113,857 US4335356A (en) | 1980-01-21 | 1980-01-21 | Programmable two-quadrant transconductance amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56110314A JPS56110314A (en) | 1981-09-01 |
| JPH0217963B2 true JPH0217963B2 (ja) | 1990-04-24 |
Family
ID=22351938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP778981A Granted JPS56110314A (en) | 1980-01-21 | 1981-01-21 | Variable gain amplifier |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4335356A (ja) |
| JP (1) | JPS56110314A (ja) |
| CA (1) | CA1160752A (ja) |
| DE (1) | DE3101846A1 (ja) |
| FR (1) | FR2474253A1 (ja) |
| GB (1) | GB2068186B (ja) |
| NL (1) | NL8100150A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563670A (en) * | 1983-12-14 | 1986-01-07 | Tektronix, Inc. | High speed multiplying digital to analog converter |
| JPH01179620U (ja) * | 1988-06-07 | 1989-12-22 | ||
| DE4009140C2 (de) * | 1990-03-21 | 1997-04-03 | Plath Naut Elektron Tech | Regeleinrichtung für Funkempfänger |
| JPH07202599A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 音量コントロール回路 |
| FR2749992A1 (fr) * | 1996-06-14 | 1997-12-19 | Philips Electronics Nv | Amplificateur a gain controle numeriquement et camera mettant en oeuvre un tel amplificateur |
| GB2395383B (en) * | 2002-11-06 | 2004-12-22 | Toumaz Technology Ltd | Vector dot product multipliers and digital to analogue converters |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881457A (ja) * | 1972-01-31 | 1973-10-31 | ||
| JPS5099462A (ja) * | 1973-12-28 | 1975-08-07 | ||
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3939434A (en) * | 1974-08-23 | 1976-02-17 | Tektronix, Inc. | Wideband DC current amplifier |
-
1980
- 1980-01-21 US US06/113,857 patent/US4335356A/en not_active Expired - Lifetime
-
1981
- 1981-01-06 CA CA000367944A patent/CA1160752A/en not_active Expired
- 1981-01-06 GB GB8100227A patent/GB2068186B/en not_active Expired
- 1981-01-14 NL NL8100150A patent/NL8100150A/nl not_active Application Discontinuation
- 1981-01-20 FR FR8101341A patent/FR2474253A1/fr not_active Withdrawn
- 1981-01-21 JP JP778981A patent/JPS56110314A/ja active Granted
- 1981-01-21 DE DE19813101846 patent/DE3101846A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881457A (ja) * | 1972-01-31 | 1973-10-31 | ||
| JPS5099462A (ja) * | 1973-12-28 | 1975-08-07 | ||
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1160752A (en) | 1984-01-17 |
| US4335356A (en) | 1982-06-15 |
| NL8100150A (nl) | 1981-08-17 |
| DE3101846A1 (de) | 1981-12-17 |
| GB2068186A (en) | 1981-08-05 |
| FR2474253A1 (fr) | 1981-07-24 |
| GB2068186B (en) | 1984-05-23 |
| JPS56110314A (en) | 1981-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663728A (en) | Digital-to-analog converted (DAC) and method that set waveform rise and fall times to produce an analog waveform that approximates a piecewise linear waveform to reduce spectral distortion | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| US4972188A (en) | Push pull double digital-to-analog converter | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JP3228799B2 (ja) | 乗算ディジタル−アナログ変換回路 | |
| EP0252321B1 (en) | Digital-to-analog converter with gain compensation | |
| JPH0646709B2 (ja) | デジタル・アナログ変換器 | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| JPH0217963B2 (ja) | ||
| US4990916A (en) | Single-supply digital-to-analog converter for control function generation | |
| US5742248A (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
| JPS5839418B2 (ja) | Ｄ／ａ変換装置 | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| US5835039A (en) | Self-biasing, low voltage, multiplying DAC | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 | |
| JPH0547006B2 (ja) | ||
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JP2985185B2 (ja) | Ｄａ変換回路 | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| JP2952954B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JPH0127298Y2 (ja) | ||
| JPS60263525A (ja) | デイジタルアナログ変換装置 |