JPH033508A - 歪み補償付きバイポーラトランジスタ回路 - Google Patents
歪み補償付きバイポーラトランジスタ回路Info
- Publication number
- JPH033508A JPH033508A JP2118833A JP11883390A JPH033508A JP H033508 A JPH033508 A JP H033508A JP 2118833 A JP2118833 A JP 2118833A JP 11883390 A JP11883390 A JP 11883390A JP H033508 A JPH033508 A JP H033508A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- transistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 101150071434 BAR1 gene Proteins 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、直流バイアス手段を具えたバイポーラトラン
ジスタを具え、該トランジスタのコレクタが負荷回路を
接続するためのコレクタ端子を構成し、該トランジスタ
のベースが信号電圧源を接続するためのベース端子を構
成する歪み補償付きバイポーラトランジスタ回路に関す
るものである。
ジスタを具え、該トランジスタのコレクタが負荷回路を
接続するためのコレクタ端子を構成し、該トランジスタ
のベースが信号電圧源を接続するためのベース端子を構
成する歪み補償付きバイポーラトランジスタ回路に関す
るものである。
(発明が解決しようとする課題)
このようなトランジスタ回路のコレクタ電流は、直流バ
イアス電流及び信号電流に加えて、不所望な歪み成分を
含み、この歪み成分は主として当該トランジスタのベー
ス−エミッタ間の対数電圧により生ずる。エミッタ電流
が増大するとこの歪み成分も増大し、出力信号の最大電
圧振幅が所定の電源電圧で達成し得る最大出力スイング
より小さい値に制限される。これは比較的低い電源電圧
で動作するトランジスタ回路において特に不利になる。
イアス電流及び信号電流に加えて、不所望な歪み成分を
含み、この歪み成分は主として当該トランジスタのベー
ス−エミッタ間の対数電圧により生ずる。エミッタ電流
が増大するとこの歪み成分も増大し、出力信号の最大電
圧振幅が所定の電源電圧で達成し得る最大出力スイング
より小さい値に制限される。これは比較的低い電源電圧
で動作するトランジスタ回路において特に不利になる。
本発明の目的はこの歪み成分がトランジスタ回路の出力
信号に及ぼす影響を最小にすることにある。
信号に及ぼす影響を最小にすることにある。
(課題を解決するための手段)
この目的を達成するために、本発明は上述したトランジ
スタ回路において、動作中前記トランジスタのエミッタ
電流に比例する補助電流を発生する手段と、前記補助電
流に依存する電圧を発生する少くとも1個の半導体接合
を有する素子と、この電圧に比例する電流を発生し前記
トランジスタのコレクタ端子に供給してそのベース−エ
ミッタ電圧に依存するコレクタ電流の部分を補償せしめ
る変換手段とを設ける。
スタ回路において、動作中前記トランジスタのエミッタ
電流に比例する補助電流を発生する手段と、前記補助電
流に依存する電圧を発生する少くとも1個の半導体接合
を有する素子と、この電圧に比例する電流を発生し前記
トランジスタのコレクタ端子に供給してそのベース−エ
ミッタ電圧に依存するコレクタ電流の部分を補償せしめ
る変換手段とを設ける。
本発明は、トランジスタのコレクタ電流にエミッタ電流
から導出した補正電流を付加するという着想に基づくも
のである。
から導出した補正電流を付加するという着想に基づくも
のである。
この目的のために、当該トランジスタのエミッタ電流に
比例する小さな補助電流を発生させる。
比例する小さな補助電流を発生させる。
この小さな補助電流を少くとも1つの半導体接合を有す
る(以後単に半導体接合素子という)を経て流すことに
より当該トランジスタのベース−エミッタ電圧のレプリ
カを発生させる。これはこれら半導体接合素子間の対数
電圧降下であり、この電圧降下はコレクタ電流中の歪み
成分を生ずるトランジスタの対数ベース−エミッタ電圧
のレプリカである。次にこの対数電圧降下をトランジス
タのコレクタ電流中の歪み成分と同一の大きさの補正電
流に適切に変換すれば負荷回路を流れる電流中の前記歪
み成分の有効な補償が得られ、所定の回路において最大
の出力電圧スイングを使用することが可能になる。
る(以後単に半導体接合素子という)を経て流すことに
より当該トランジスタのベース−エミッタ電圧のレプリ
カを発生させる。これはこれら半導体接合素子間の対数
電圧降下であり、この電圧降下はコレクタ電流中の歪み
成分を生ずるトランジスタの対数ベース−エミッタ電圧
のレプリカである。次にこの対数電圧降下をトランジス
タのコレクタ電流中の歪み成分と同一の大きさの補正電
流に適切に変換すれば負荷回路を流れる電流中の前記歪
み成分の有効な補償が得られ、所定の回路において最大
の出力電圧スイングを使用することが可能になる。
ベース−エミッタ電圧のレプリカは補正回路により当該
トランジスタのエミッタ電流より著しく小さい補助電流
を用いて発生されるため、補正回路における不可避の歪
み成分を発生させるべき補正電流に対し無視し得るレベ
ル以下にすることができる。
トランジスタのエミッタ電流より著しく小さい補助電流
を用いて発生されるため、補正回路における不可避の歪
み成分を発生させるべき補正電流に対し無視し得るレベ
ル以下にすることができる。
トランジスタのエミッタ電流に比例する補助電流を発生
するには、当該トランジスタのエミッタ内に挿入した電
流ミラー回路を用いることができる。しかし、当該トラ
ンジスタのコレクターエミツタ通路内に回路素子を付加
することは当該トランジスタの出力スイングの不所望な
低減をまねく欠点がある。
するには、当該トランジスタのエミッタ内に挿入した電
流ミラー回路を用いることができる。しかし、当該トラ
ンジスタのコレクターエミツタ通路内に回路素子を付加
することは当該トランジスタの出力スイングの不所望な
低減をまねく欠点がある。
この欠点を除去するために、本発明の他の実施態様にお
いては、前記補助電流発生手段は前記バイポーラトラン
ジスタ(以後主トランジスタという)と同一の導電型で
あって該トランジスタより小さいエミッタ面積を有する
追加のバイポーラトランジスタを具え、前記主トランジ
スタ及び前記追加のバイポーラトランジスタのベース−
エミッタ接合を並列に接続して共通のベース及びエミッ
タ端子を構成し、前記追加のトランジスタのコレクタを
もって追加のコレクタ端子を構成し、この追加のコレク
タ端子に前記少くとも1つの半導体接合素子及び前記変
換手段を接続した構成にする。
いては、前記補助電流発生手段は前記バイポーラトラン
ジスタ(以後主トランジスタという)と同一の導電型で
あって該トランジスタより小さいエミッタ面積を有する
追加のバイポーラトランジスタを具え、前記主トランジ
スタ及び前記追加のバイポーラトランジスタのベース−
エミッタ接合を並列に接続して共通のベース及びエミッ
タ端子を構成し、前記追加のトランジスタのコレクタを
もって追加のコレクタ端子を構成し、この追加のコレク
タ端子に前記少くとも1つの半導体接合素子及び前記変
換手段を接続した構成にする。
主トランジスタの出力電流内の歪み成分を補償すること
によってこの出力電流を入力信号に精密に所望の如く依
存させることができる。これに基づき、本発明の他の実
施態様においては、前記主トランジスタをもって電圧−
電流変換器の第1ブランチを構成し、この変換器(以後
主電圧−電流変換器という)の第2ブランチを同一導電
型の主バイポーラトランジスタで構成し、このトランジ
スタにも、小さなエミッタ面積を有する追加のバイポー
ラトランジスタと少くとも1つの半導体接合素子と直流
バイアス手段とを具える同様の回路を接続し、前記直流
バイアス手段は各ブランチ内にそれぞれの前記主トラン
ジスタ及び前記追加のトランジスタの共通エミッタ端子
と直列に配置された基準電流回路を具え、前記変換手段
は前記それぞれの追加のトランジスタのコレクタ端子に
接続された第1及び第2電圧入力端子を具えると共に少
くとも1つの電流出力端子を具える追加の電圧−電流変
換器を具え、前記主電圧−電流変換器の少くとも一方の
ブランチにおいて、前記主トランジスタのベース−エミ
ッタ電圧に依存するコレクタ電流部分を補償するよう構
成する。
によってこの出力電流を入力信号に精密に所望の如く依
存させることができる。これに基づき、本発明の他の実
施態様においては、前記主トランジスタをもって電圧−
電流変換器の第1ブランチを構成し、この変換器(以後
主電圧−電流変換器という)の第2ブランチを同一導電
型の主バイポーラトランジスタで構成し、このトランジ
スタにも、小さなエミッタ面積を有する追加のバイポー
ラトランジスタと少くとも1つの半導体接合素子と直流
バイアス手段とを具える同様の回路を接続し、前記直流
バイアス手段は各ブランチ内にそれぞれの前記主トラン
ジスタ及び前記追加のトランジスタの共通エミッタ端子
と直列に配置された基準電流回路を具え、前記変換手段
は前記それぞれの追加のトランジスタのコレクタ端子に
接続された第1及び第2電圧入力端子を具えると共に少
くとも1つの電流出力端子を具える追加の電圧−電流変
換器を具え、前記主電圧−電流変換器の少くとも一方の
ブランチにおいて、前記主トランジスタのベース−エミ
ッタ電圧に依存するコレクタ電流部分を補償するよう構
成する。
この構成の電圧−電流変換器は極めて精密であり、アナ
ログ乗算回路、アナログ−ディジタル変換器等に極めて
好適である。
ログ乗算回路、アナログ−ディジタル変換器等に極めて
好適である。
電圧−電流変換器として構成された本発明のトランジス
タ回路の更に他の実施態様においては、前記追加の電圧
−電流変換器は前記束及び追加のトランジスタと同一の
導電型の第1及び第2バイポーラトランジスタを具え、
該第1及び第2トランジスタのベースを前記主電圧−電
流変換器の第1及び第2ブランチとそれぞれ関連する前
記追加のトランジスタのコレクタ端子に接続し、前記第
1及び第2トランジスタの各々のエミッタと直列に基準
電流回路を配置すると共にそれらのエミッタをインピー
ダンスを介して相互接続し、且つ前記第1及び第2トラ
ンジスタの少くとも一方のコレクタを前記主電圧−電流
変換器の第2及び第1ブランチ内の主トランジスタのコ
レクタ端子にそれぞれ接続した構成にする。
タ回路の更に他の実施態様においては、前記追加の電圧
−電流変換器は前記束及び追加のトランジスタと同一の
導電型の第1及び第2バイポーラトランジスタを具え、
該第1及び第2トランジスタのベースを前記主電圧−電
流変換器の第1及び第2ブランチとそれぞれ関連する前
記追加のトランジスタのコレクタ端子に接続し、前記第
1及び第2トランジスタの各々のエミッタと直列に基準
電流回路を配置すると共にそれらのエミッタをインピー
ダンスを介して相互接続し、且つ前記第1及び第2トラ
ンジスタの少くとも一方のコレクタを前記主電圧−電流
変換器の第2及び第1ブランチ内の主トランジスタのコ
レクタ端子にそれぞれ接続した構成にする。
補正電流の発生のためにトランジスタ回路に類似する構
成の電圧−電流変換器を使用すると、回路の設計が簡単
になる。前記少くとも1つの半導体接合素子をm個のダ
イオード又はm個のダイオード接続トランジスタの直列
回路とし、(mはlより大きい整数)、且つ前記主トラ
ンジスタのエミッタ面積をできるだけ等しくすると共に
前記追加のトランジスタのエミッタ面積をできるだけ等
しくし、主電圧−電流変換器及び追加の電圧−電流変換
器のそれぞれのエミッタ相互接続インピーダンスを第1
及び第2抵抗とする場合には、前記第1及び第2抵抗の
抵抗値がl:mの比のときに最適な歪み補正が達成され
ることを説明することができる。
成の電圧−電流変換器を使用すると、回路の設計が簡単
になる。前記少くとも1つの半導体接合素子をm個のダ
イオード又はm個のダイオード接続トランジスタの直列
回路とし、(mはlより大きい整数)、且つ前記主トラ
ンジスタのエミッタ面積をできるだけ等しくすると共に
前記追加のトランジスタのエミッタ面積をできるだけ等
しくし、主電圧−電流変換器及び追加の電圧−電流変換
器のそれぞれのエミッタ相互接続インピーダンスを第1
及び第2抵抗とする場合には、前記第1及び第2抵抗の
抵抗値がl:mの比のときに最適な歪み補正が達成され
ることを説明することができる。
非対称出力を有する電圧−電流変換器を得る必要がある
場合には、例えば追加の電圧−電流変換器の第1トラン
ジスタのコレクタを主電圧−電流変換器の第2ブランチ
内の主トランジスタのコレクタ端子に接続することかで
きる。しかし、非対称出力が必要とされる場合には、第
2トランジスタのコレクタを主電圧−電流変換器の第1
ブランチ内の主トランジスタのコレクタ端子に接続すべ
きである。この場合、当該コレクタ端子が負荷回路を接
続する出力端子を構成する。
場合には、例えば追加の電圧−電流変換器の第1トラン
ジスタのコレクタを主電圧−電流変換器の第2ブランチ
内の主トランジスタのコレクタ端子に接続することかで
きる。しかし、非対称出力が必要とされる場合には、第
2トランジスタのコレクタを主電圧−電流変換器の第1
ブランチ内の主トランジスタのコレクタ端子に接続すべ
きである。この場合、当該コレクタ端子が負荷回路を接
続する出力端子を構成する。
電圧−電流変換器として構成された本発明トランジスタ
回路の更に他の実施態様においては、前記主電圧−電流
変換器の一方のブランチ内の主トランジスタを同一導電
型の2つのバイポーラサブトランジスタとし、この2つ
のサブトランジスタのエミッタ面積の和をもとの主トラ
ンジスタのエミッタ面積に等しくすると共にそれらのベ
ース−エミッタ接合を互に並列に配置し、前記追加の電
圧−電流変換器は前記主及び追加のトランジスタと同一
の導電型の第1及び第2バイポーラトランジスタを具え
、該第1及び第2トランジスタのベースを前記主電圧−
電流変換器の第1及び第2ブランチとそれぞれ関連する
油泥追加のトランジスタのコレクタ端子に接続し、それ
らのエミッタを前記2つのサブトランジスタのコレクタ
に接続すると共にインピーダンスを介して相互接続し、
且つ動作中前記主及び追加の電圧−電流変換器からの電
流が互に反対方向に流れる前記第1及び第2トランジス
タのコレクタ端子をもって負荷回路を接続するためのコ
レクタ端子を構成する。
回路の更に他の実施態様においては、前記主電圧−電流
変換器の一方のブランチ内の主トランジスタを同一導電
型の2つのバイポーラサブトランジスタとし、この2つ
のサブトランジスタのエミッタ面積の和をもとの主トラ
ンジスタのエミッタ面積に等しくすると共にそれらのベ
ース−エミッタ接合を互に並列に配置し、前記追加の電
圧−電流変換器は前記主及び追加のトランジスタと同一
の導電型の第1及び第2バイポーラトランジスタを具え
、該第1及び第2トランジスタのベースを前記主電圧−
電流変換器の第1及び第2ブランチとそれぞれ関連する
油泥追加のトランジスタのコレクタ端子に接続し、それ
らのエミッタを前記2つのサブトランジスタのコレクタ
に接続すると共にインピーダンスを介して相互接続し、
且つ動作中前記主及び追加の電圧−電流変換器からの電
流が互に反対方向に流れる前記第1及び第2トランジス
タのコレクタ端子をもって負荷回路を接続するためのコ
レクタ端子を構成する。
この実施態様は追加の電圧−電流変換器の第1及び第2
トランジスタをバイアスするのに別個の基準電流回路を
必要としない。サブトランジスタの使用は更に出力回路
内の電流の直流成分を低減し、その結果として負荷回路
、例えば負荷抵抗の電圧増幅を前述の実施態様よりも一
層回路の電源電圧により決まる出力レベルに近づけるこ
とができる。
トランジスタをバイアスするのに別個の基準電流回路を
必要としない。サブトランジスタの使用は更に出力回路
内の電流の直流成分を低減し、その結果として負荷回路
、例えば負荷抵抗の電圧増幅を前述の実施態様よりも一
層回路の電源電圧により決まる出力レベルに近づけるこ
とができる。
最后に述べた実施態様では回路は非対称出力を有する。
対称出力を有する回路は、前記主電圧−電流変換器の他
方のブランチも一方のブランチと同様に2つのバイポー
ラトランジスタと、該サブトランジスタに接続された追
加の電圧−電流変換器であって第1及び第2バイポーラ
トランジスタ及びエミッタ相互接続インピーダンスを具
えると共に負荷回路を接続するためのコレクタ端子を有
する電圧−電流変換器とを具えた構成にすることにより
得ることができる。
方のブランチも一方のブランチと同様に2つのバイポー
ラトランジスタと、該サブトランジスタに接続された追
加の電圧−電流変換器であって第1及び第2バイポーラ
トランジスタ及びエミッタ相互接続インピーダンスを具
えると共に負荷回路を接続するためのコレクタ端子を有
する電圧−電流変換器とを具えた構成にすることにより
得ることができる。
前記主及び追加の電圧−電流変換器のエミッタ相互接続
インピーダンスを第1及び第2抵抗とする場合、それら
の抵抗値を1 : (1+2n)m/nの比にすると(
ここに、mは半導体接合の数、nは回路の主トランジス
タと追加のトランジスタのエミッタ面積であって正の整
数)、最適な補償が達成されることを証明することがで
きる。
インピーダンスを第1及び第2抵抗とする場合、それら
の抵抗値を1 : (1+2n)m/nの比にすると(
ここに、mは半導体接合の数、nは回路の主トランジス
タと追加のトランジスタのエミッタ面積であって正の整
数)、最適な補償が達成されることを証明することがで
きる。
本発明トランジスタ回路は可制御利得回路を構成するよ
う容易に拡張することができる。その−実施態様におい
ては、負荷回路を接続するためのコレクタ端子を差動ト
ランジスタ対の共通エミッタ端子に接続し、該トランジ
スタ対の一方のトランジスタのコレクタをもって負荷回
路接続用出力端子を構成し、該トランジスタ対のベース
をもって出力端子への電流を制御する制御電圧を供給す
る端子を構成する。
う容易に拡張することができる。その−実施態様におい
ては、負荷回路を接続するためのコレクタ端子を差動ト
ランジスタ対の共通エミッタ端子に接続し、該トランジ
スタ対の一方のトランジスタのコレクタをもって負荷回
路接続用出力端子を構成し、該トランジスタ対のベース
をもって出力端子への電流を制御する制御電圧を供給す
る端子を構成する。
この実施態様の他の例では複数の差動対を前記コレクタ
端子に接続して出力端子への電流を階段状に制御するよ
うにする。この実施態様例では回路はディジタル制御信
号により制御するのに極めて好適なものとなる。
端子に接続して出力端子への電流を階段状に制御するよ
うにする。この実施態様例では回路はディジタル制御信
号により制御するのに極めて好適なものとなる。
(実施例)
図面につき本発明の詳細な説明する。
第1図には電源端子1及び2を有するもっと大きなトラ
ンジスタ回路の一部を形成し得るNPN トランジスタ
T1が示されている。このトランジスタT+のコレクタ
はコレクタ端子を構成し、−例として抵抗Rcをこの端
子3と電源端子lとの間に配置しである。本例では抵抗
R6をトランジスタT+のエミッタのエミッタ端子4と
電源端子2との間に配置しである。トランジスタT+の
ベースは信号電圧源V、を接続するベース端子5を構成
する。
ンジスタ回路の一部を形成し得るNPN トランジスタ
T1が示されている。このトランジスタT+のコレクタ
はコレクタ端子を構成し、−例として抵抗Rcをこの端
子3と電源端子lとの間に配置しである。本例では抵抗
R6をトランジスタT+のエミッタのエミッタ端子4と
電源端子2との間に配置しである。トランジスタT+の
ベースは信号電圧源V、を接続するベース端子5を構成
する。
明瞭のためトランジスタT1の直流バイアス手段は図示
してない。
してない。
トランジスタT+のベース−エミッタ接合の材料抵抗を
無視すると、次の関係式か成立する。
無視すると、次の関係式か成立する。
V+ =Vb、+(I+ 1. )R。
=(kT/Q) log (I+1.)+(I+1.)
R。
R。
ここに、k:ポルツマン定数
T=絶対温度
q=電気素量
■5.=ベースーエミッンタ電圧
■=エミッタ直流電流
1、・エミッタ信号電流
対数項はコレクタ電流に歪み成分■4を生じ、この成分
がトランジスタの出力スイングを制限する。この歪み成
分の影響は信号電流1.及びトランジスタT1の設定直
流電流■に依存する。
がトランジスタの出力スイングを制限する。この歪み成
分の影響は信号電流1.及びトランジスタT1の設定直
流電流■に依存する。
本発明では、トランジスタT1のエミッタ端子4に接続
されたエミッタ電流、即ちエミッタ電流の直流成分■及
び信号電流成分1.に比例する補助電流1.を発生する
手段6を設ける。この補助電流■8を少くとも1つの半
導体接合を具える素子7を経て流す。
されたエミッタ電流、即ちエミッタ電流の直流成分■及
び信号電流成分1.に比例する補助電流1.を発生する
手段6を設ける。この補助電流■8を少くとも1つの半
導体接合を具える素子7を経て流す。
この少くとも1つの素子は例えば複数のダイオード又は
複数のダイオード接続トランジスタの直列回路とするこ
とができる。次にこの少くとも1つの素子7の対数電圧
降下を電圧−電流変換器8により図に矢印で示す極性を
有する補正電流I。
複数のダイオード接続トランジスタの直列回路とするこ
とができる。次にこの少くとも1つの素子7の対数電圧
降下を電圧−電流変換器8により図に矢印で示す極性を
有する補正電流I。
に変換してこの補正電流がコレクタ電流内の歪み成分I
、に等しくなるようにすれば、コレクタ抵抗Rcを流れ
る歪み成分Idの有効な補償が達成される。この場合に
は前記コレクタ抵抗R0には本例では瞬時信号電圧Vl
、エミッタ抵抗R6、トランジスタT、の電流利得率及
び直流設定電流により決まる回路電流I0のみが流れる
。
、に等しくなるようにすれば、コレクタ抵抗Rcを流れ
る歪み成分Idの有効な補償が達成される。この場合に
は前記コレクタ抵抗R0には本例では瞬時信号電圧Vl
、エミッタ抵抗R6、トランジスタT、の電流利得率及
び直流設定電流により決まる回路電流I0のみが流れる
。
第1図の回路図は、歪み成分の所望の補償を達成するた
めにはトランジスタT1のコレクターエミッタ通路内に
何の手段も配置する必要がないことを明瞭に示している
。このことは、回路の例えばコレクタ端子3の出力電圧
が回路の電源端子1゜2に供給される電源電圧の値を取
り得ることを意味する。
めにはトランジスタT1のコレクターエミッタ通路内に
何の手段も配置する必要がないことを明瞭に示している
。このことは、回路の例えばコレクタ端子3の出力電圧
が回路の電源端子1゜2に供給される電源電圧の値を取
り得ることを意味する。
トランジスタT1のエミッタ電流のレプリカを発生する
手段6は、例えば既知のように電流ミラーで構成し得る
。しかし、このことは、他の電子素子をトランジスタT
1のエミッタライン内に配置する必要があり、その結果
トランジスタT、の出力スイングに悪影響を与えること
を意味する。本発明によればトランジスタT+のベース
−エミッタ接合と並列に他のトランジスタのベース−エ
ミッタ接合を配置することによってこの欠点を回避する
ことができる。この他のトランジスタに、トランジスタ
T1よりも小さいエミッタ面積を与えると、トランジス
タT1のエミッタ電流のレプリカが得られ、このエミッ
タ電流のレプリカの大きさはそれぞれのエミッタ面積の
比により決まる。次いでこの補助電流を補正電流を発生
させるのに用いることができる。
手段6は、例えば既知のように電流ミラーで構成し得る
。しかし、このことは、他の電子素子をトランジスタT
1のエミッタライン内に配置する必要があり、その結果
トランジスタT、の出力スイングに悪影響を与えること
を意味する。本発明によればトランジスタT+のベース
−エミッタ接合と並列に他のトランジスタのベース−エ
ミッタ接合を配置することによってこの欠点を回避する
ことができる。この他のトランジスタに、トランジスタ
T1よりも小さいエミッタ面積を与えると、トランジス
タT1のエミッタ電流のレプリカが得られ、このエミッ
タ電流のレプリカの大きさはそれぞれのエミッタ面積の
比により決まる。次いでこの補助電流を補正電流を発生
させるのに用いることができる。
第2図は本発明トランジスタ回路の一実施例の回路図を
示し、本例ではトランジスタT1が電圧−電流変換の第
1ブランチを、NPN トランジスタT2がその第2ブ
ランチを構成している。トランジスタT1及びT2のそ
れぞれのベースが回路の信号電圧v1を受信する入力端
子9,10を構成し、両トランジスタのコレクタが負荷
回路を接続するためのそれぞれのコレクタ端子11.1
2を構成する。第2図に示す実施例では、コレクタ端子
12を回路の電源端子lに直接接続し、コレクタ端子1
1を負荷抵抗R3を経てこの電源端子1に接続する。ト
ランジスタT1及びT2の直流バイアスを与えるために
それぞれのエミッタ端子13.14を基準電流回路15
.16を経て回路の電源端子2に接続する。ここで、基
準電流回路”とは特定の略々一定の直流電流を流すと共
に信号電流に対し比較的高いインピーダンスを示す回路
を意味するものと理解されたい。
示し、本例ではトランジスタT1が電圧−電流変換の第
1ブランチを、NPN トランジスタT2がその第2ブ
ランチを構成している。トランジスタT1及びT2のそ
れぞれのベースが回路の信号電圧v1を受信する入力端
子9,10を構成し、両トランジスタのコレクタが負荷
回路を接続するためのそれぞれのコレクタ端子11.1
2を構成する。第2図に示す実施例では、コレクタ端子
12を回路の電源端子lに直接接続し、コレクタ端子1
1を負荷抵抗R3を経てこの電源端子1に接続する。ト
ランジスタT1及びT2の直流バイアスを与えるために
それぞれのエミッタ端子13.14を基準電流回路15
.16を経て回路の電源端子2に接続する。ここで、基
準電流回路”とは特定の略々一定の直流電流を流すと共
に信号電流に対し比較的高いインピーダンスを示す回路
を意味するものと理解されたい。
このような回路は一般に既知であり、詳しい説明は省略
する。
する。
更に、トランジスタT、及びT2のエミッタをインピー
ダンス(本例では抵抗R1)を介して相互に接続する。
ダンス(本例では抵抗R1)を介して相互に接続する。
入力端子9,10に供給される信号電圧Vは抵抗R+を
流れる信号電流11に変換され、この信号電流はトラン
ジスタT、及びT2の2つのコレクタエミッタ通路及び
負荷抵抗R8を経て流れる。
流れる信号電流11に変換され、この信号電流はトラン
ジスタT、及びT2の2つのコレクタエミッタ通路及び
負荷抵抗R8を経て流れる。
上述したように、トランジスタTI及びT2のベース−
エミッタ接合は歪み成分を生ずる。2つの基準電流源1
5.16の各々が直流電流1.を流すものとすると、信
号電圧V、は信号電流11の項で次のように表わすこと
ができる。
エミッタ接合は歪み成分を生ずる。2つの基準電流源1
5.16の各々が直流電流1.を流すものとすると、信
号電圧V、は信号電流11の項で次のように表わすこと
ができる。
L =Vb−2+ I+R+−Vb−1ここに、V、、
1= hランジスタT、のベース−エミッタ電圧 V、、2=トランジスタT2のベースーエミツタ電圧 ベース−エミッタ電圧とベース−エミッタ電流との間の
対数関係を用いると、上式は Vl =(kT/q)log ((L +t、)/
(r、 −It) ) +R,II (1)にな
る。対数項は負荷電流R3を流れる電流の歪み成分I、
を表わす。
1= hランジスタT、のベース−エミッタ電圧 V、、2=トランジスタT2のベースーエミツタ電圧 ベース−エミッタ電圧とベース−エミッタ電流との間の
対数関係を用いると、上式は Vl =(kT/q)log ((L +t、)/
(r、 −It) ) +R,II (1)にな
る。対数項は負荷電流R3を流れる電流の歪み成分I、
を表わす。
トランジスタT1及びT2のそれぞれのエミッタ電流の
レプリカを得るために、本発明ではNPN )ランジス
タT3及びT4を回路内に設ける。トランジスタT3は
トランジスタTIのベース−エミッタ接合と並列に接続
されたベース−エミッタ接合を有し、トランジスタT4
はトランジスタT2のベース−エミッタ接合と並列に接
続されたベース−エミッタ接合を有する。トランジスタ
T3及びT4のコレクタ端子17.18をそれぞれ2つ
の半導体接合素子の直列回路19.20を経て電源端子
1に接続する。図では直列回路19.20はダイオード
接続トランジスタを具えているがこれらは普通のダイオ
ードと置き換えることかできること明らかである。図で
は各直列回路は2つの素子を具えているが、一般にm個
(m>1)の素子を具えることができる。
レプリカを得るために、本発明ではNPN )ランジス
タT3及びT4を回路内に設ける。トランジスタT3は
トランジスタTIのベース−エミッタ接合と並列に接続
されたベース−エミッタ接合を有し、トランジスタT4
はトランジスタT2のベース−エミッタ接合と並列に接
続されたベース−エミッタ接合を有する。トランジスタ
T3及びT4のコレクタ端子17.18をそれぞれ2つ
の半導体接合素子の直列回路19.20を経て電源端子
1に接続する。図では直列回路19.20はダイオード
接続トランジスタを具えているがこれらは普通のダイオ
ードと置き換えることかできること明らかである。図で
は各直列回路は2つの素子を具えているが、一般にm個
(m>1)の素子を具えることができる。
トランジスタT1〜T4のエミッタ面積を次の比:T+
: T2: T3: T4=2n :2n : 1:
1ここに、n=正の整数 にすると、(Il−1+)/(2n+1)に等しい補助
電流が直列回路19を流れ、(L +[+ )/(2n
+1)に等しい補助電流が直列回路20を流れる。
: T2: T3: T4=2n :2n : 1:
1ここに、n=正の整数 にすると、(Il−1+)/(2n+1)に等しい補助
電流が直列回路19を流れ、(L +[+ )/(2n
+1)に等しい補助電流が直列回路20を流れる。
この結果としてトランジスタT3及びT4のコレクタ端
子17.19間に対数電圧■1が発生し、この電圧は Vr =m(kT/q)log [((1,+Iυバ
2n+1)) /((L −1+)/(2n+1))
]=m(kT/Q)log ((1,+rυ/(1,
−II)) (2)に等しくなり、これは直列回路
19.20がそれぞれm個の半導体接合素子を具える一
般的な場合に関連する。
子17.19間に対数電圧■1が発生し、この電圧は Vr =m(kT/q)log [((1,+Iυバ
2n+1)) /((L −1+)/(2n+1))
]=m(kT/Q)log ((1,+rυ/(1,
−II)) (2)に等しくなり、これは直列回路
19.20がそれぞれm個の半導体接合素子を具える一
般的な場合に関連する。
ファクタmを無視すると、電圧vlはトランジスタT+
及びT2のエミッタ電流に、それぞれのベース−エミッ
タ電圧と同一に依存する。
及びT2のエミッタ電流に、それぞれのベース−エミッ
タ電圧と同一に依存する。
本発明では電圧■、を負荷抵抗R3を流れる電流の歪み
成分に対する補正電流に変換する追加の電圧−電流変換
器を設け、この変換器はNPN )ランジスタT、及び
T6、抵抗R2及び基準電流回路21.22を具えてい
る。トランジスタTs及びT6のベースをコレクタ端子
17.18にそれぞれ接続し、トランジスタT、のコレ
クタを電源端子1に接続し、トランジスタTsのコレク
タをトランジスタT1のコレクタ端子11に接続する。
成分に対する補正電流に変換する追加の電圧−電流変換
器を設け、この変換器はNPN )ランジスタT、及び
T6、抵抗R2及び基準電流回路21.22を具えてい
る。トランジスタTs及びT6のベースをコレクタ端子
17.18にそれぞれ接続し、トランジスタT、のコレ
クタを電源端子1に接続し、トランジスタTsのコレク
タをトランジスタT1のコレクタ端子11に接続する。
トランジスタT1及びT2を具える電圧−電流変換器と
同様に、トランジスタT6及びT6のエミッタを抵抗R
2を介して相互接続し、それらの直流設定を基準電流回
路21.22により与える。
同様に、トランジスタT6及びT6のエミッタを抵抗R
2を介して相互接続し、それらの直流設定を基準電流回
路21.22により与える。
基準電流回路21.22の直流バイアス電流Ivは、ト
ランジスタT、及びT、が歪み成分と同一の大きさの電
流を流す必要があるだけであるため、基準電流回路15
.16のバイアス電流1.より著しく小さくすることが
できる。このことは、トランジスタT、及びT6のコレ
クタ電流自体が無視し得る歪み成分を示すことを意味す
る。
ランジスタT、及びT、が歪み成分と同一の大きさの電
流を流す必要があるだけであるため、基準電流回路15
.16のバイアス電流1.より著しく小さくすることが
できる。このことは、トランジスタT、及びT6のコレ
クタ電流自体が無視し得る歪み成分を示すことを意味す
る。
関係式(2)を用いると、トランジスタT6のコレクタ
電流は L +[*”L −Vt /R2=IW −mkT/(
qRz)log((II +II)バ1.−[1) )
(2)に等しくなる。
電流は L +[*”L −Vt /R2=IW −mkT/(
qRz)log((II +II)バ1.−[1) )
(2)に等しくなる。
次に、式(1)及び(3)を用いると、負荷抵抗R3を
流れる電流■。は 1、 =L −1,+ L +l2 =1.−Vl /RI+kT/(qRI)log (
(1,+Il)バr、 −t+) )十1.−mkT/
(QRz)log ((1,+I+)バ1. −1
.1) ’tになる。
流れる電流■。は 1、 =L −1,+ L +l2 =1.−Vl /RI+kT/(qRI)log (
(1,+Il)バr、 −t+) )十1.−mkT/
(QRz)log ((1,+I+)バ1. −1
.1) ’tになる。
これから、m/R2=1/R+又はR2=mR+にすれ
ば、対数歪み成分を有効に補償することができる。
ば、対数歪み成分を有効に補償することができる。
この簡単な関係は、補正成分を発生する回路かトランジ
スタ回路自体に使用されているものと類似の電圧−電流
変換器を用いている結果である。
スタ回路自体に使用されているものと類似の電圧−電流
変換器を用いている結果である。
第3図は第2図に示す回路に類似する電圧−電流変換器
であるが、トランジスタT1を2つのサブトランジスタ
T、/及びT1′に分割した例を示す。
であるが、トランジスタT1を2つのサブトランジスタ
T、/及びT1′に分割した例を示す。
これらサブトランジスタT%及びT、 LWのベース−
エミッタ接合を並列に配置し、トランジスタT、及びT
6のエミッタをこれらサブトランジスタのそれぞれのコ
レクタに接続する。負荷抵抗R3をトランジスタT6の
コレクタライン内に配置し、トランジスタT5のコレク
タを電源端子1に直接接続する。
エミッタ接合を並列に配置し、トランジスタT、及びT
6のエミッタをこれらサブトランジスタのそれぞれのコ
レクタに接続する。負荷抵抗R3をトランジスタT6の
コレクタライン内に配置し、トランジスタT5のコレク
タを電源端子1に直接接続する。
本例では両サブトランジスタTl′及びT、 sはトラ
ンジスタT6及びT6の直流設定を与えるため、第2図
に示す回路と異なり基準電流回路21.22が不要にな
る。
ンジスタT6及びT6の直流設定を与えるため、第2図
に示す回路と異なり基準電流回路21.22が不要にな
る。
第2図に示す回路の場合と同様に、トランジスタTI’
41“、 T2. TL T4のエミッタ面積を次の
比:T+’ :T+” :T2:Ta: T4= n:
n :2n :1 :1にすると共に、抵抗R1及びR
2の比をR+ :Rz=1:(2n+1)m/nにすれ
ば、電流I0内の歪み成分が補正されることを証明する
ことができる。
41“、 T2. TL T4のエミッタ面積を次の
比:T+’ :T+” :T2:Ta: T4= n:
n :2n :1 :1にすると共に、抵抗R1及びR
2の比をR+ :Rz=1:(2n+1)m/nにすれ
ば、電流I0内の歪み成分が補正されることを証明する
ことができる。
このようにトランジスタTIを2つのサブトランジスタ
TI’ + Tl′に分割することにより、本例では別
個の基準電流回路21.22を省略し得る利点に加えて
、負荷抵抗R3を流れる直流成分が第2図に示す回路の
負荷抵抗R8を流れる直流電流の約半分になる利点か得
られる。この結果として、回路の出力スイングが電源電
圧で示される最大出方スイングに一層近づくことになる
。
TI’ + Tl′に分割することにより、本例では別
個の基準電流回路21.22を省略し得る利点に加えて
、負荷抵抗R3を流れる直流成分が第2図に示す回路の
負荷抵抗R8を流れる直流電流の約半分になる利点か得
られる。この結果として、回路の出力スイングが電源電
圧で示される最大出方スイングに一層近づくことになる
。
対称出力を有する回路が必要とされる場合にはトランジ
スタT2をトランジスタT1と同様に2つのサブトラン
ジスタに分割し、これらトランジスタにトランジスタT
、及びT6と抵抗R2とがら成る電圧−電流変換器(図
示せず)を接続することができる。
スタT2をトランジスタT1と同様に2つのサブトラン
ジスタに分割し、これらトランジスタにトランジスタT
、及びT6と抵抗R2とがら成る電圧−電流変換器(図
示せず)を接続することができる。
第4図は第3図に示す回路に、負荷抵抗R2を流れる電
流を制御する制御回路を付加した電圧−電流変換器の回
路図である。この制御回路は差動対23として接続され
たNPN )ランジスタT8及びT、を具え、その共通
エミッタ端子にトランジスタT、のコレクタを接続する
。トランジスタT、のコレクタを電源端子1に直接接続
し、トランジスタT、のコレクタをもって負荷回路、本
例では抵抗R3を接続する出力端子24を構成する。抵
抗R8を流れる電流はトランジスタT、及びT、のベー
スに制御電圧を供給することにより制御することができ
る。
流を制御する制御回路を付加した電圧−電流変換器の回
路図である。この制御回路は差動対23として接続され
たNPN )ランジスタT8及びT、を具え、その共通
エミッタ端子にトランジスタT、のコレクタを接続する
。トランジスタT、のコレクタを電源端子1に直接接続
し、トランジスタT、のコレクタをもって負荷回路、本
例では抵抗R3を接続する出力端子24を構成する。抵
抗R8を流れる電流はトランジスタT、及びT、のベー
スに制御電圧を供給することにより制御することができ
る。
第5図は第4図に示す原理に基づく他の実施例を示し、
本例では複数個の差動トランジスタ対23をトランジス
タT6のコレクタに接続し、この目的のためにトランジ
スタT5をマルチコレクタ端子を有するものとする。図
に示すように各差動対の一方のトランジスタT、のベー
スを電源端子2に接続し、他方のトランジスタT8のベ
ースに制御電圧を供給する端子25.27を設ける。本
例では負荷抵抗R3を流れる電流を、例えばディジタル
信号により階段状に制御することかできる。図には2つ
の差動対23が示されているだけであるか、回路をもっ
と多数の差動対を具えるように拡張し得ること勿論であ
る。
本例では複数個の差動トランジスタ対23をトランジス
タT6のコレクタに接続し、この目的のためにトランジ
スタT5をマルチコレクタ端子を有するものとする。図
に示すように各差動対の一方のトランジスタT、のベー
スを電源端子2に接続し、他方のトランジスタT8のベ
ースに制御電圧を供給する端子25.27を設ける。本
例では負荷抵抗R3を流れる電流を、例えばディジタル
信号により階段状に制御することかできる。図には2つ
の差動対23が示されているだけであるか、回路をもっ
と多数の差動対を具えるように拡張し得ること勿論であ
る。
本発明の図示の実施例では全てのトランジスタがNPN
)ランジスタであるが、これらトランジスタはPNP
トランジスタと置き換えることができること勿論であ
り、また例えば補正回路内の電圧−電流変換器及びトラ
ンジスタT6及びT6に対してはバイポーラトランジス
タの代りに電界効果トランジスタを用いることができ、
また異なる構成の電圧−電流変換器を用いることもでき
る。更に、抵抗R1,R2,R2の代りに、例えば周波
数依存インピーダンス又は他の半導体素子を用いること
もできる。トランジスタT1及びT2を具える電圧−電
流変換器は対称入力回路の代りに非対称入力回路を具え
ることもでき、これは例えばベース端子9を電源端子2
に接続することにより達成することができる。
)ランジスタであるが、これらトランジスタはPNP
トランジスタと置き換えることができること勿論であ
り、また例えば補正回路内の電圧−電流変換器及びトラ
ンジスタT6及びT6に対してはバイポーラトランジス
タの代りに電界効果トランジスタを用いることができ、
また異なる構成の電圧−電流変換器を用いることもでき
る。更に、抵抗R1,R2,R2の代りに、例えば周波
数依存インピーダンス又は他の半導体素子を用いること
もできる。トランジスタT1及びT2を具える電圧−電
流変換器は対称入力回路の代りに非対称入力回路を具え
ることもでき、これは例えばベース端子9を電源端子2
に接続することにより達成することができる。
本発明は集積回路に使用し、例えば極めて良好な無歪み
特性を有するアナログマルチプレクサを形成するのに極
めて好適であり、この目的のためには抵抗R3に複数個
の補正回路を設け、これら回路を差動電流スイッチによ
り選択し得るようにする。
特性を有するアナログマルチプレクサを形成するのに極
めて好適であり、この目的のためには抵抗R3に複数個
の補正回路を設け、これら回路を差動電流スイッチによ
り選択し得るようにする。
第1図は本発明歪み補償付きトランジスタ回路の基本回
路図、 第2図は本発明の一実施例の歪み補償付き電圧−電流変
換器の回路図、 第3図は第2図に示す回路の変形例の回路図、第4図は
第3図に示す回路に利得制御回路を付加した回路の回路
図、 第5図はディジタル利得制御を行なうよう構成した第4
図に示す回路の他の実施例の回路図である。 T1・・・バイポーラトランジスタ Re・・・負荷抵抗 R,・・・エミッタ抵抗1
.2・・・電源端子 3・・・コレクタ端子(負荷回路接続用端子)4・・・
エミッタ端子 5・・・ベース端子(イコ号電圧源接続用端子)6・・
・補助電流発生手段 7・・・半導体接合素子8・・・
電圧−電流変換器 TI、T2・・・電圧−電流変換器 Rピ・・エミッタ相互接続抵抗 R3・・・負荷抵抗 9.10・・・入力端子
II、 12・・・出力端子 13.14・・・エ
ミッタ端子15.16・・・基準電流回路 T2. T、・・・追加のトランジスタ(補助電流発生
手段)17.18・・・Ta、 T4のコレクタ端子T
S、 T、・・・追加の電圧−電流変換器R2・・・エ
ミッタ相互接続抵抗 21、22・・・基準電流回路 TI’!Tl′・・・サブトランジスタ23・・・差動
トランジスタ対 rg−4
路図、 第2図は本発明の一実施例の歪み補償付き電圧−電流変
換器の回路図、 第3図は第2図に示す回路の変形例の回路図、第4図は
第3図に示す回路に利得制御回路を付加した回路の回路
図、 第5図はディジタル利得制御を行なうよう構成した第4
図に示す回路の他の実施例の回路図である。 T1・・・バイポーラトランジスタ Re・・・負荷抵抗 R,・・・エミッタ抵抗1
.2・・・電源端子 3・・・コレクタ端子(負荷回路接続用端子)4・・・
エミッタ端子 5・・・ベース端子(イコ号電圧源接続用端子)6・・
・補助電流発生手段 7・・・半導体接合素子8・・・
電圧−電流変換器 TI、T2・・・電圧−電流変換器 Rピ・・エミッタ相互接続抵抗 R3・・・負荷抵抗 9.10・・・入力端子
II、 12・・・出力端子 13.14・・・エ
ミッタ端子15.16・・・基準電流回路 T2. T、・・・追加のトランジスタ(補助電流発生
手段)17.18・・・Ta、 T4のコレクタ端子T
S、 T、・・・追加の電圧−電流変換器R2・・・エ
ミッタ相互接続抵抗 21、22・・・基準電流回路 TI’!Tl′・・・サブトランジスタ23・・・差動
トランジスタ対 rg−4
Claims (11)
- 1.直流バイアス手段を具えたバイポーラトランジスタ
を具え、該トランジスタのコレクタが負荷回路を接続す
るためのコレクタ端子を構成し、該トランジスタのベー
スが信号電圧源を接続するためのベース端子を構成する
歪み補償付きバイポーラトランジスタ回路において、動
作中前記トランジスタのエミッタ電流に比例する補助電
流を発生する手段と、前記補助電流に依存する電圧を発
生する少くとも1個の半導体接合を有する素子(以後単
に半導体接合素子という)と、この電圧に比例する電流
を発生し前記トランジスタのコレクタ端子に供給してそ
のベース−エミッタ電圧に依存するコレクタ電流の部分
を補償せしめる変換手段とを具えたことを特徴とする歪
み補償付きバイポーラトランジスタ回路。 - 2.前記補助電流発生手段は前記バイポーラトランジス
タ(以後主トランジスタという)と同一の導電型であっ
て該トランジスタより小さいエミッタ面積を有する追加
のバイポーラトランジスタを具え、前記主トランジスタ
及び前記追加のバイポーラトランジスタのベース−エミ
ッタ接合を並列に接続して共通のベース及びエミッタ端
子を構成し、前記追加のトランジスタのコレクタをもっ
て追加のコレクタ端子を構成し、この追加のコレクタ端
子に前記少くとも1つの半導体接合素子及び前記変換手
段を接続してあることを特徴とする特許請求の範囲1記
載の回路。 - 3.前記主トランジスタをもって電圧−電流変換器の第
1ブランチを構成し、この変換器(以後主電圧−電流変
換器という)の第2ブランチを同一導電型の主バイポー
ラトランジスタで構成し、このトランジスタにも、小さ
なエミッタ面積を有する追加のバイポーラトランジスタ
と少くとも1つの半導体接合素子と直流バイアス手段と
を具える同様の回路を接続し、前記直流バイアス手段は
各ブランチ内にそれぞれの前記主トランジスタ及び前記
追加のトランジスタの共通エミッタ端子と直列に配置さ
れた基準電流回路を具え、前記変換手段は前記それぞれ
の追加のトランジスタのコレクタ端子に接続された第1
及び第2電圧入力端子を具えると共に少くとも1つの電
流出力端子を具える追加の電圧−電流変換器を具え、前
記主電圧−電流変換器の少くとも一方のブランチにおい
て、前記主トランジスタのベース−エミッタ電圧に依存
するコレクタ電流部分を補償するようにしてあることを
特徴とする特許請求の範囲2記載の回路。 - 4.前記追加の電圧−電流変換器は前記主及び追加のト
ランジスタと同一の導電型の第1及び第2バイポーラト
ランジスタを具え、該第1及び第2トランジスタのベー
スを前記主電圧−電流変換器の第1及び第2ブランチと
それぞれ関連する前記追加のトランジスタのコレクタ端
子に接続し、前記第1及び第2トランジスタの各々のエ
ミッタと直列に基準電流回路を配置すると共にそれらの
エミッタをインピーダンスを介して相互接続し、且つ前
記第1及び第2トランジスタの少くとも一方のコレクタ
を前記主電圧−電流変換器の第2及び第1ブランチ内の
主トランジスタのコレクタ端子にそれぞれ接続してある
ことを特徴とする特許請求の範囲3記載の回路。 - 5.前記主電圧−電流変換器の一方のブランチ内の主ト
ランジスタを同一導電型の2つのバイポーラサブトラン
ジスタとし、この2つのサブトランジスタのエミッタ面
積の和をもとの主トランジスタのエミッタ面積に等しく
すると共にそれらのベース−エミッタ接合を互に並列に
配置し、前記追加の電圧−電流変換器は前記主及び追加
のトランジスタと同一の導電型の第1及び第2バイポー
ラトランジスタを具え、該第1及び第2トランジスタの
ベースを前記主電圧−電流変換器の第1及び第2ブラン
チとそれぞれ関連する前記追加のトランジスタのコレク
タ端子に接続し、それらのエミッタを前記2つのサブト
ランジスタのコレクタに接続すると共にインピーダンス
を介して相互接続し、且つ動作中前記主及び追加の電圧
−電流変換器からの電流が互に反対方向に流れる前記第
1及び第2トランジスタのコレクタ端子をもって負荷回
路を接続するためのコレクタ端子を構成してあることを
特徴とする特許請求の範囲3記載の回路。 - 6.前記主電圧−電流変換器の他方のブランチも一方の
ブランチと同様に2つのバイポーラトランジスタと、該
サブトランジスタに接続された追加の電圧−電流変換器
であって第1及び第2バイポーラトランジスタ及びエミ
ッタ相互接続インピーダンスを具えると共に負荷回路を
接続するためのコレクタ端子を有する電圧−電流変換器
とを具えていることを特徴とする特許請求の範囲5記載
の回路。 - 7.前記少くとも1つの半導体接合素子をn個のダイオ
ード又はm個のダイオード接続トランジスタの直列回路
とし、(mは1より大きい整数)、且つ前記主トランジ
スタのエミッタ面積をできるだけ等しくすると共に前記
追加のトランジスタのエミッタ面積をできるだけ等しく
し、主電圧−電流変換器及び追加の電圧−電流変換器の
それぞれのエミッタ相互接続インピーダンスを第1及び
第2抵抗とし、それらの抵抗値を1:mの比にしてある
ことを特徴とする特許請求の範囲4記載の回路。 - 8.前記少くとも1つの半導体接合素子をm個のダイオ
ード又はm個のダイオード接続トランジスタとし(mは
1より大きい整数)、前記主及び追加のトランジスタの
エミッタ面積を2n:1の比にし、且つ前記主及び追加
の電圧−電流変換器のそれぞれのエミッタ相互接続イン
ピーダンスを第1及び第2抵抗とし、それらの抵抗値を
1:(1+2n)m/nの比にしてあることを特徴とす
る特許請求の範囲5又は6記載の回路。 - 9.負荷回路を接続するためのコレクタ端子を差動トラ
ンジスタ対の共通エミッタ端子に接続し、該トランジス
タ対の一方のトランジスタのコレクタをもって負荷回路
接続用出力端子を構成し、該トランジスタ対のベースを
もって出力端子への電流を制御する制御電圧を供給する
端子を構成してあることを特徴とする特許請求の範囲1
〜8の何れかに記載の回路。 - 10.複数の差動対を前記コレクタ端子に接続して出力
端子への電流を階段状に制御するようにしてあることを
特徴とする特許請求の範囲9記載の回路。 - 11.負荷回路を接続するためのコレクタ端子を構成す
るトランジスタをマルチコレクタトランジスタとして構
成したことを特徴とする特許請求の範囲10記載の回路
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8901203 | 1989-05-12 | ||
NL8901203 | 1989-05-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH033508A true JPH033508A (ja) | 1991-01-09 |
Family
ID=19854645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2118833A Pending JPH033508A (ja) | 1989-05-12 | 1990-05-10 | 歪み補償付きバイポーラトランジスタ回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5130567A (ja) |
EP (1) | EP0397265B1 (ja) |
JP (1) | JPH033508A (ja) |
KR (1) | KR900019256A (ja) |
DE (1) | DE69018870T2 (ja) |
HK (1) | HK61196A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522436A (en) * | 1993-05-24 | 1996-06-04 | Sumitomo Wiring Systems, Ltd. | Wiring harness assembling board and band clamp binding examining device therefor |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5250911A (en) * | 1992-04-20 | 1993-10-05 | Hughes Aircraft Company | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
US5296761A (en) * | 1992-11-23 | 1994-03-22 | North American Philips Corporation | Temperature-compensated logarithmic detector having a wide dynamic range |
FI106413B (fi) * | 1996-07-11 | 2001-01-31 | Nokia Mobile Phones Ltd | Lineaarisen tehovahvistimen tehonsäätöpiiri |
US5801571A (en) * | 1996-11-29 | 1998-09-01 | Varian Associates, Inc. | Current mode analog signal multiplexor |
US7095028B2 (en) * | 2003-10-15 | 2006-08-22 | Varian Medical Systems | Multi-slice flat panel computed tomography |
US7589326B2 (en) * | 2003-10-15 | 2009-09-15 | Varian Medical Systems Technologies, Inc. | Systems and methods for image acquisition |
CN111082800A (zh) * | 2019-12-19 | 2020-04-28 | 王仲季 | I/v转换器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3492588A (en) * | 1965-02-24 | 1970-01-27 | Gen Electric | Median selector for redundant analog signals |
FR1536619A (fr) * | 1966-10-26 | Ibm | Circuit de bascule à vitesse élevée | |
DE3213838A1 (de) * | 1982-04-15 | 1983-10-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordung mit einem spannungs-strom-wandler |
NL8302720A (nl) * | 1983-08-01 | 1985-03-01 | Philips Nv | Hf-versterker met distorsie-compensatie. |
US4675553A (en) * | 1984-03-12 | 1987-06-23 | Amdahl Corporation | Sequential logic circuits implemented with inverter function logic |
US4605906A (en) * | 1985-01-28 | 1986-08-12 | Gould Instruments, Ltd. | Differential pair amplifier enhancement circuit |
JPH0683054B2 (ja) * | 1985-12-20 | 1994-10-19 | 日本電気株式会社 | 論理レベル変換回路 |
US4774476A (en) * | 1987-07-06 | 1988-09-27 | Motorola, Inc. | Linearized differential amplifier |
JP2603968B2 (ja) * | 1987-10-12 | 1997-04-23 | 株式会社東芝 | 線形差動増幅回路 |
US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
-
1990
- 1990-04-20 US US07/513,308 patent/US5130567A/en not_active Expired - Fee Related
- 1990-05-07 DE DE69018870T patent/DE69018870T2/de not_active Expired - Fee Related
- 1990-05-07 EP EP90201156A patent/EP0397265B1/en not_active Expired - Lifetime
- 1990-05-09 KR KR1019900006516A patent/KR900019256A/ko not_active Application Discontinuation
- 1990-05-10 JP JP2118833A patent/JPH033508A/ja active Pending
-
1996
- 1996-04-11 HK HK61196A patent/HK61196A/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522436A (en) * | 1993-05-24 | 1996-06-04 | Sumitomo Wiring Systems, Ltd. | Wiring harness assembling board and band clamp binding examining device therefor |
Also Published As
Publication number | Publication date |
---|---|
KR900019256A (ko) | 1990-12-24 |
DE69018870T2 (de) | 1995-12-14 |
US5130567A (en) | 1992-07-14 |
EP0397265A1 (en) | 1990-11-14 |
DE69018870D1 (de) | 1995-06-01 |
HK61196A (en) | 1996-04-19 |
EP0397265B1 (en) | 1995-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61210723A (ja) | デジタル‐アナログ変換器 | |
JPH0783219B2 (ja) | 信号変換回路 | |
JP2730767B2 (ja) | 電圧対電流変換器 | |
JPH0227806A (ja) | 相互コンダクタンス回路 | |
JPH0544845B2 (ja) | ||
US4636743A (en) | Front end stage of an operational amplifier | |
JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
US20060238235A1 (en) | Switchable current mirror with feedback | |
US3943431A (en) | Current-splitting network | |
GB1577465A (en) | Gain control circuits | |
US4329598A (en) | Bias generator | |
JPS5827411A (ja) | 差動増幅器回路 | |
JPH077337A (ja) | 両極性電圧/電流変換回路 | |
JPH0636484B2 (ja) | 電流電圧変換回路 | |
JPH01274220A (ja) | 電流供給装置の出力電流制限のための方法および回路装置 | |
US4573019A (en) | Current mirror circuit | |
JPH0217963B2 (ja) | ||
JPH06276037A (ja) | オーディオ用パワーアンプ | |
US4286226A (en) | Amplifier with electrically controlled gain, with output suitable for direct coupling | |
JP2613944B2 (ja) | 電流ミラー回路 | |
JPS6240814A (ja) | 遅延回路 | |
JP2906280B2 (ja) | D/a変換器 | |
JP3043044B2 (ja) | D/a変換回路 | |
JPS6322743Y2 (ja) | ||
JP3315850B2 (ja) | 電流電圧変換装置 |