JPH033508A - 歪み補償付きバイポーラトランジスタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、直流バイアス手段を具えたバイポーラトラン
ジスタを具え、該トランジスタのコレクタが負荷回路を
接続するためのコレクタ端子を構成し、該トランジスタ
のベースが信号電圧源を接続するためのベース端子を構
成する歪み補償付きバイポーラトランジスタ回路に関す
るものである。

（発明が解決しようとする課題） このようなトランジスタ回路のコレクタ電流は、直流バ
イアス電流及び信号電流に加えて、不所望な歪み成分を
含み、この歪み成分は主として当該トランジスタのベー
ス−エミッタ間の対数電圧により生ずる。エミッタ電流
が増大するとこの歪み成分も増大し、出力信号の最大電
圧振幅が所定の電源電圧で達成し得る最大出力スイング
より小さい値に制限される。これは比較的低い電源電圧
で動作するトランジスタ回路において特に不利になる。

本発明の目的はこの歪み成分がトランジスタ回路の出力
信号に及ぼす影響を最小にすることにある。

（課題を解決するための手段） この目的を達成するために、本発明は上述したトランジ
スタ回路において、動作中前記トランジスタのエミッタ
電流に比例する補助電流を発生する手段と、前記補助電
流に依存する電圧を発生する少くとも１個の半導体接合
を有する素子と、この電圧に比例する電流を発生し前記
トランジスタのコレクタ端子に供給してそのベース−エ
ミッタ電圧に依存するコレクタ電流の部分を補償せしめ
る変換手段とを設ける。

本発明は、トランジスタのコレクタ電流にエミッタ電流
から導出した補正電流を付加するという着想に基づくも
のである。

この目的のために、当該トランジスタのエミッタ電流に
比例する小さな補助電流を発生させる。

この小さな補助電流を少くとも１つの半導体接合を有す
る（以後単に半導体接合素子という）を経て流すことに
より当該トランジスタのベース−エミッタ電圧のレプリ
カを発生させる。これはこれら半導体接合素子間の対数
電圧降下であり、この電圧降下はコレクタ電流中の歪み
成分を生ずるトランジスタの対数ベース−エミッタ電圧
のレプリカである。次にこの対数電圧降下をトランジス
タのコレクタ電流中の歪み成分と同一の大きさの補正電
流に適切に変換すれば負荷回路を流れる電流中の前記歪
み成分の有効な補償が得られ、所定の回路において最大
の出力電圧スイングを使用することが可能になる。

ベース−エミッタ電圧のレプリカは補正回路により当該
トランジスタのエミッタ電流より著しく小さい補助電流
を用いて発生されるため、補正回路における不可避の歪
み成分を発生させるべき補正電流に対し無視し得るレベ
ル以下にすることができる。

トランジスタのエミッタ電流に比例する補助電流を発生
するには、当該トランジスタのエミッタ内に挿入した電
流ミラー回路を用いることができる。しかし、当該トラ
ンジスタのコレクターエミツタ通路内に回路素子を付加
することは当該トランジスタの出力スイングの不所望な
低減をまねく欠点がある。

この欠点を除去するために、本発明の他の実施態様にお
いては、前記補助電流発生手段は前記バイポーラトラン
ジスタ（以後主トランジスタという）と同一の導電型で
あって該トランジスタより小さいエミッタ面積を有する
追加のバイポーラトランジスタを具え、前記主トランジ
スタ及び前記追加のバイポーラトランジスタのベース−
エミッタ接合を並列に接続して共通のベース及びエミッ
タ端子を構成し、前記追加のトランジスタのコレクタを
もって追加のコレクタ端子を構成し、この追加のコレク
タ端子に前記少くとも１つの半導体接合素子及び前記変
換手段を接続した構成にする。

主トランジスタの出力電流内の歪み成分を補償すること
によってこの出力電流を入力信号に精密に所望の如く依
存させることができる。これに基づき、本発明の他の実
施態様においては、前記主トランジスタをもって電圧−
電流変換器の第１ブランチを構成し、この変換器（以後
主電圧−電流変換器という）の第２ブランチを同一導電
型の主バイポーラトランジスタで構成し、このトランジ
スタにも、小さなエミッタ面積を有する追加のバイポー
ラトランジスタと少くとも１つの半導体接合素子と直流
バイアス手段とを具える同様の回路を接続し、前記直流
バイアス手段は各ブランチ内にそれぞれの前記主トラン
ジスタ及び前記追加のトランジスタの共通エミッタ端子
と直列に配置された基準電流回路を具え、前記変換手段
は前記それぞれの追加のトランジスタのコレクタ端子に
接続された第１及び第２電圧入力端子を具えると共に少
くとも１つの電流出力端子を具える追加の電圧−電流変
換器を具え、前記主電圧−電流変換器の少くとも一方の
ブランチにおいて、前記主トランジスタのベース−エミ
ッタ電圧に依存するコレクタ電流部分を補償するよう構
成する。

この構成の電圧−電流変換器は極めて精密であり、アナ
ログ乗算回路、アナログ−ディジタル変換器等に極めて
好適である。

電圧−電流変換器として構成された本発明のトランジス
タ回路の更に他の実施態様においては、前記追加の電圧
−電流変換器は前記束及び追加のトランジスタと同一の
導電型の第１及び第２バイポーラトランジスタを具え、
該第１及び第２トランジスタのベースを前記主電圧−電
流変換器の第１及び第２ブランチとそれぞれ関連する前
記追加のトランジスタのコレクタ端子に接続し、前記第
１及び第２トランジスタの各々のエミッタと直列に基準
電流回路を配置すると共にそれらのエミッタをインピー
ダンスを介して相互接続し、且つ前記第１及び第２トラ
ンジスタの少くとも一方のコレクタを前記主電圧−電流
変換器の第２及び第１ブランチ内の主トランジスタのコ
レクタ端子にそれぞれ接続した構成にする。

補正電流の発生のためにトランジスタ回路に類似する構
成の電圧−電流変換器を使用すると、回路の設計が簡単
になる。前記少くとも１つの半導体接合素子をｍ個のダ
イオード又はｍ個のダイオード接続トランジスタの直列
回路とし、（ｍはｌより大きい整数）、且つ前記主トラ
ンジスタのエミッタ面積をできるだけ等しくすると共に
前記追加のトランジスタのエミッタ面積をできるだけ等
しくし、主電圧−電流変換器及び追加の電圧−電流変換
器のそれぞれのエミッタ相互接続インピーダンスを第１
及び第２抵抗とする場合には、前記第１及び第２抵抗の
抵抗値がｌ：ｍの比のときに最適な歪み補正が達成され
ることを説明することができる。

非対称出力を有する電圧−電流変換器を得る必要がある
場合には、例えば追加の電圧−電流変換器の第１トラン
ジスタのコレクタを主電圧−電流変換器の第２ブランチ
内の主トランジスタのコレクタ端子に接続することかで
きる。しかし、非対称出力が必要とされる場合には、第
２トランジスタのコレクタを主電圧−電流変換器の第１
ブランチ内の主トランジスタのコレクタ端子に接続すべ
きである。この場合、当該コレクタ端子が負荷回路を接
続する出力端子を構成する。

電圧−電流変換器として構成された本発明トランジスタ
回路の更に他の実施態様においては、前記主電圧−電流
変換器の一方のブランチ内の主トランジスタを同一導電
型の２つのバイポーラサブトランジスタとし、この２つ
のサブトランジスタのエミッタ面積の和をもとの主トラ
ンジスタのエミッタ面積に等しくすると共にそれらのベ
ース−エミッタ接合を互に並列に配置し、前記追加の電
圧−電流変換器は前記主及び追加のトランジスタと同一
の導電型の第１及び第２バイポーラトランジスタを具え
、該第１及び第２トランジスタのベースを前記主電圧−
電流変換器の第１及び第２ブランチとそれぞれ関連する
油泥追加のトランジスタのコレクタ端子に接続し、それ
らのエミッタを前記２つのサブトランジスタのコレクタ
に接続すると共にインピーダンスを介して相互接続し、
且つ動作中前記主及び追加の電圧−電流変換器からの電
流が互に反対方向に流れる前記第１及び第２トランジス
タのコレクタ端子をもって負荷回路を接続するためのコ
レクタ端子を構成する。

この実施態様は追加の電圧−電流変換器の第１及び第２
トランジスタをバイアスするのに別個の基準電流回路を
必要としない。サブトランジスタの使用は更に出力回路
内の電流の直流成分を低減し、その結果として負荷回路
、例えば負荷抵抗の電圧増幅を前述の実施態様よりも一
層回路の電源電圧により決まる出力レベルに近づけるこ
とができる。

最后に述べた実施態様では回路は非対称出力を有する。

対称出力を有する回路は、前記主電圧−電流変換器の他
方のブランチも一方のブランチと同様に２つのバイポー
ラトランジスタと、該サブトランジスタに接続された追
加の電圧−電流変換器であって第１及び第２バイポーラ
トランジスタ及びエミッタ相互接続インピーダンスを具
えると共に負荷回路を接続するためのコレクタ端子を有
する電圧−電流変換器とを具えた構成にすることにより
得ることができる。

前記主及び追加の電圧−電流変換器のエミッタ相互接続
インピーダンスを第１及び第２抵抗とする場合、それら
の抵抗値を１　：　（１＋２ｎ）ｍ／ｎの比にすると（
ここに、ｍは半導体接合の数、ｎは回路の主トランジス
タと追加のトランジスタのエミッタ面積であって正の整
数）、最適な補償が達成されることを証明することがで
きる。

本発明トランジスタ回路は可制御利得回路を構成するよ
う容易に拡張することができる。その−実施態様におい
ては、負荷回路を接続するためのコレクタ端子を差動ト
ランジスタ対の共通エミッタ端子に接続し、該トランジ
スタ対の一方のトランジスタのコレクタをもって負荷回
路接続用出力端子を構成し、該トランジスタ対のベース
をもって出力端子への電流を制御する制御電圧を供給す
る端子を構成する。

この実施態様の他の例では複数の差動対を前記コレクタ
端子に接続して出力端子への電流を階段状に制御するよ
うにする。この実施態様例では回路はディジタル制御信
号により制御するのに極めて好適なものとなる。

（実施例） 図面につき本発明の詳細な説明する。

第１図には電源端子１及び２を有するもっと大きなトラ
ンジスタ回路の一部を形成し得るＮＰＮ　トランジスタ
Ｔ１が示されている。このトランジスタＴ＋のコレクタ
はコレクタ端子を構成し、−例として抵抗Ｒｃをこの端
子３と電源端子ｌとの間に配置しである。本例では抵抗
Ｒ６をトランジスタＴ＋のエミッタのエミッタ端子４と
電源端子２との間に配置しである。トランジスタＴ＋の
ベースは信号電圧源Ｖ、を接続するベース端子５を構成
する。

明瞭のためトランジスタＴ１の直流バイアス手段は図示
してない。

トランジスタＴ＋のベース−エミッタ接合の材料抵抗を
無視すると、次の関係式か成立する。

Ｖ＋　　＝Ｖｂ、＋（Ｉ＋　　１．　　）Ｒ。

＝（ｋＴ／Ｑ）　ｌｏｇ　（Ｉ＋１．）＋（Ｉ＋１．）
Ｒ。

ここに、ｋ：ポルツマン定数 Ｔ＝絶対温度 ｑ＝電気素量 ■５．＝ベースーエミッンタ電圧 ■＝エミッタ直流電流 １、・エミッタ信号電流 対数項はコレクタ電流に歪み成分■４を生じ、この成分
がトランジスタの出力スイングを制限する。この歪み成
分の影響は信号電流１．及びトランジスタＴ１の設定直
流電流■に依存する。

本発明では、トランジスタＴ１のエミッタ端子４に接続
されたエミッタ電流、即ちエミッタ電流の直流成分■及
び信号電流成分１．に比例する補助電流１．を発生する
手段６を設ける。この補助電流■８を少くとも１つの半
導体接合を具える素子７を経て流す。

この少くとも１つの素子は例えば複数のダイオード又は
複数のダイオード接続トランジスタの直列回路とするこ
とができる。次にこの少くとも１つの素子７の対数電圧
降下を電圧−電流変換器８により図に矢印で示す極性を
有する補正電流Ｉ。

に変換してこの補正電流がコレクタ電流内の歪み成分Ｉ
、に等しくなるようにすれば、コレクタ抵抗Ｒｃを流れ
る歪み成分Ｉｄの有効な補償が達成される。この場合に
は前記コレクタ抵抗Ｒ０には本例では瞬時信号電圧Ｖｌ
、エミッタ抵抗Ｒ６、トランジスタＴ、の電流利得率及
び直流設定電流により決まる回路電流Ｉ０のみが流れる
。

第１図の回路図は、歪み成分の所望の補償を達成するた
めにはトランジスタＴ１のコレクターエミッタ通路内に
何の手段も配置する必要がないことを明瞭に示している
。このことは、回路の例えばコレクタ端子３の出力電圧
が回路の電源端子１゜２に供給される電源電圧の値を取
り得ることを意味する。

トランジスタＴ１のエミッタ電流のレプリカを発生する
手段６は、例えば既知のように電流ミラーで構成し得る
。しかし、このことは、他の電子素子をトランジスタＴ
１のエミッタライン内に配置する必要があり、その結果
トランジスタＴ、の出力スイングに悪影響を与えること
を意味する。本発明によればトランジスタＴ＋のベース
−エミッタ接合と並列に他のトランジスタのベース−エ
ミッタ接合を配置することによってこの欠点を回避する
ことができる。この他のトランジスタに、トランジスタ
Ｔ１よりも小さいエミッタ面積を与えると、トランジス
タＴ１のエミッタ電流のレプリカが得られ、このエミッ
タ電流のレプリカの大きさはそれぞれのエミッタ面積の
比により決まる。次いでこの補助電流を補正電流を発生
させるのに用いることができる。

第２図は本発明トランジスタ回路の一実施例の回路図を
示し、本例ではトランジスタＴ１が電圧−電流変換の第
１ブランチを、ＮＰＮ　トランジスタＴ２がその第２ブ
ランチを構成している。トランジスタＴ１及びＴ２のそ
れぞれのベースが回路の信号電圧ｖ１を受信する入力端
子９，１０を構成し、両トランジスタのコレクタが負荷
回路を接続するためのそれぞれのコレクタ端子１１．１
２を構成する。第２図に示す実施例では、コレクタ端子
１２を回路の電源端子ｌに直接接続し、コレクタ端子１
１を負荷抵抗Ｒ３を経てこの電源端子１に接続する。ト
ランジスタＴ１及びＴ２の直流バイアスを与えるために
それぞれのエミッタ端子１３．１４を基準電流回路１５
．１６を経て回路の電源端子２に接続する。ここで、基
準電流回路”とは特定の略々一定の直流電流を流すと共
に信号電流に対し比較的高いインピーダンスを示す回路
を意味するものと理解されたい。

このような回路は一般に既知であり、詳しい説明は省略
する。

更に、トランジスタＴ、及びＴ２のエミッタをインピー
ダンス（本例では抵抗Ｒ１）を介して相互に接続する。

入力端子９，１０に供給される信号電圧Ｖは抵抗Ｒ＋を
流れる信号電流１１に変換され、この信号電流はトラン
ジスタＴ、及びＴ２の２つのコレクタエミッタ通路及び
負荷抵抗Ｒ８を経て流れる。

上述したように、トランジスタＴＩ及びＴ２のベース−
エミッタ接合は歪み成分を生ずる。２つの基準電流源１
５．１６の各々が直流電流１．を流すものとすると、信
号電圧Ｖ、は信号電流１１の項で次のように表わすこと
ができる。

Ｌ　＝Ｖｂ−２＋　Ｉ＋Ｒ＋−Ｖｂ−１ここに、Ｖ、、
１＝　ｈランジスタＴ、のベース−エミッタ電圧 Ｖ、、２＝トランジスタＴ２のベースーエミツタ電圧 ベース−エミッタ電圧とベース−エミッタ電流との間の
対数関係を用いると、上式は Ｖｌ　＝（ｋＴ／ｑ）ｌｏｇ　　（（Ｌ　　＋ｔ、）／
（ｒ、　−Ｉｔ）　　）　　＋Ｒ，ＩＩ　　（１）にな
る。対数項は負荷電流Ｒ３を流れる電流の歪み成分Ｉ、
を表わす。

トランジスタＴ１及びＴ２のそれぞれのエミッタ電流の
レプリカを得るために、本発明ではＮＰＮ　）ランジス
タＴ３及びＴ４を回路内に設ける。トランジスタＴ３は
トランジスタＴＩのベース−エミッタ接合と並列に接続
されたベース−エミッタ接合を有し、トランジスタＴ４
はトランジスタＴ２のベース−エミッタ接合と並列に接
続されたベース−エミッタ接合を有する。トランジスタ
Ｔ３及びＴ４のコレクタ端子１７．１８をそれぞれ２つ
の半導体接合素子の直列回路１９．２０を経て電源端子
１に接続する。図では直列回路１９．２０はダイオード
接続トランジスタを具えているがこれらは普通のダイオ
ードと置き換えることかできること明らかである。図で
は各直列回路は２つの素子を具えているが、一般にｍ個
（ｍ＞１）の素子を具えることができる。

トランジスタＴ１〜Ｔ４のエミッタ面積を次の比：Ｔ＋
：　Ｔ２：　Ｔ３：　Ｔ４＝２ｎ　：２ｎ　：　１：　
１ここに、ｎ＝正の整数 にすると、（Ｉｌ−１＋）／（２ｎ＋１）に等しい補助
電流が直列回路１９を流れ、（Ｌ　＋［＋　）／（２ｎ
＋１）に等しい補助電流が直列回路２０を流れる。

この結果としてトランジスタＴ３及びＴ４のコレクタ端
子１７．１９間に対数電圧■１が発生し、この電圧は Ｖｒ　＝ｍ（ｋＴ／ｑ）ｌｏｇ　　［（（１，＋Ｉυバ
２ｎ＋１））　／（（Ｌ　−１＋）／（２ｎ＋１））　
］＝ｍ（ｋＴ／Ｑ）ｌｏｇ　　（（１，＋ｒυ／（１，
−ＩＩ））　　　（２）に等しくなり、これは直列回路
１９．２０がそれぞれｍ個の半導体接合素子を具える一
般的な場合に関連する。

ファクタｍを無視すると、電圧ｖｌはトランジスタＴ＋
及びＴ２のエミッタ電流に、それぞれのベース−エミッ
タ電圧と同一に依存する。

本発明では電圧■、を負荷抵抗Ｒ３を流れる電流の歪み
成分に対する補正電流に変換する追加の電圧−電流変換
器を設け、この変換器はＮＰＮ　）ランジスタＴ、及び
Ｔ６、抵抗Ｒ２及び基準電流回路２１．２２を具えてい
る。トランジスタＴｓ及びＴ６のベースをコレクタ端子
１７．１８にそれぞれ接続し、トランジスタＴ、のコレ
クタを電源端子１に接続し、トランジスタＴｓのコレク
タをトランジスタＴ１のコレクタ端子１１に接続する。

トランジスタＴ１及びＴ２を具える電圧−電流変換器と
同様に、トランジスタＴ６及びＴ６のエミッタを抵抗Ｒ
２を介して相互接続し、それらの直流設定を基準電流回
路２１．２２により与える。

基準電流回路２１．２２の直流バイアス電流Ｉｖは、ト
ランジスタＴ、及びＴ、が歪み成分と同一の大きさの電
流を流す必要があるだけであるため、基準電流回路１５
．１６のバイアス電流１．より著しく小さくすることが
できる。このことは、トランジスタＴ、及びＴ６のコレ
クタ電流自体が無視し得る歪み成分を示すことを意味す
る。

関係式（２）を用いると、トランジスタＴ６のコレクタ
電流は Ｌ　＋［＊”Ｌ　−Ｖｔ　／Ｒ２＝ＩＷ　−ｍｋＴ／（
ｑＲｚ）ｌｏｇ（（ＩＩ　＋ＩＩ）バ１．−［１）　）
　　　　　（２）に等しくなる。

次に、式（１）及び（３）を用いると、負荷抵抗Ｒ３を
流れる電流■。は １、　＝Ｌ　−１，＋　Ｌ　＋ｌ２ ＝１．−Ｖｌ　／ＲＩ＋ｋＴ／（ｑＲＩ）ｌｏｇ　　（
（１，＋Ｉｌ）バｒ、　−ｔ＋）　）十１．−ｍｋＴ／
（ＱＲｚ）ｌｏｇ　　　（（１，＋Ｉ＋）バ１．　−１
．１）　　’ｔになる。

これから、ｍ／Ｒ２＝１／Ｒ＋又はＲ２＝ｍＲ＋にすれ
ば、対数歪み成分を有効に補償することができる。

この簡単な関係は、補正成分を発生する回路かトランジ
スタ回路自体に使用されているものと類似の電圧−電流
変換器を用いている結果である。

第３図は第２図に示す回路に類似する電圧−電流変換器
であるが、トランジスタＴ１を２つのサブトランジスタ
Ｔ、／及びＴ１′に分割した例を示す。

これらサブトランジスタＴ％及びＴ、　ＬＷのベース−
エミッタ接合を並列に配置し、トランジスタＴ、及びＴ
６のエミッタをこれらサブトランジスタのそれぞれのコ
レクタに接続する。負荷抵抗Ｒ３をトランジスタＴ６の
コレクタライン内に配置し、トランジスタＴ５のコレク
タを電源端子１に直接接続する。

本例では両サブトランジスタＴｌ′及びＴ、　ｓはトラ
ンジスタＴ６及びＴ６の直流設定を与えるため、第２図
に示す回路と異なり基準電流回路２１．２２が不要にな
る。

第２図に示す回路の場合と同様に、トランジスタＴＩ’
　４１“、　Ｔ２．　ＴＬ　Ｔ４のエミッタ面積を次の
比：Ｔ＋’　：Ｔ＋”　：Ｔ２：Ｔａ：　Ｔ４＝　ｎ：
ｎ　：２ｎ　：１　：１にすると共に、抵抗Ｒ１及びＲ
２の比をＲ＋　：Ｒｚ＝１：（２ｎ＋１）ｍ／ｎにすれ
ば、電流Ｉ０内の歪み成分が補正されることを証明する
ことができる。

このようにトランジスタＴＩを２つのサブトランジスタ
ＴＩ’　＋　Ｔｌ′に分割することにより、本例では別
個の基準電流回路２１．２２を省略し得る利点に加えて
、負荷抵抗Ｒ３を流れる直流成分が第２図に示す回路の
負荷抵抗Ｒ８を流れる直流電流の約半分になる利点か得
られる。この結果として、回路の出力スイングが電源電
圧で示される最大出方スイングに一層近づくことになる
。

対称出力を有する回路が必要とされる場合にはトランジ
スタＴ２をトランジスタＴ１と同様に２つのサブトラン
ジスタに分割し、これらトランジスタにトランジスタＴ
、及びＴ６と抵抗Ｒ２とがら成る電圧−電流変換器（図
示せず）を接続することができる。

第４図は第３図に示す回路に、負荷抵抗Ｒ２を流れる電
流を制御する制御回路を付加した電圧−電流変換器の回
路図である。この制御回路は差動対２３として接続され
たＮＰＮ　）ランジスタＴ８及びＴ、を具え、その共通
エミッタ端子にトランジスタＴ、のコレクタを接続する
。トランジスタＴ、のコレクタを電源端子１に直接接続
し、トランジスタＴ、のコレクタをもって負荷回路、本
例では抵抗Ｒ３を接続する出力端子２４を構成する。抵
抗Ｒ８を流れる電流はトランジスタＴ、及びＴ、のベー
スに制御電圧を供給することにより制御することができ
る。

第５図は第４図に示す原理に基づく他の実施例を示し、
本例では複数個の差動トランジスタ対２３をトランジス
タＴ６のコレクタに接続し、この目的のためにトランジ
スタＴ５をマルチコレクタ端子を有するものとする。図
に示すように各差動対の一方のトランジスタＴ、のベー
スを電源端子２に接続し、他方のトランジスタＴ８のベ
ースに制御電圧を供給する端子２５．２７を設ける。本
例では負荷抵抗Ｒ３を流れる電流を、例えばディジタル
信号により階段状に制御することかできる。図には２つ
の差動対２３が示されているだけであるか、回路をもっ
と多数の差動対を具えるように拡張し得ること勿論であ
る。

本発明の図示の実施例では全てのトランジスタがＮＰＮ
　）ランジスタであるが、これらトランジスタはＰＮＰ
　トランジスタと置き換えることができること勿論であ
り、また例えば補正回路内の電圧−電流変換器及びトラ
ンジスタＴ６及びＴ６に対してはバイポーラトランジス
タの代りに電界効果トランジスタを用いることができ、
また異なる構成の電圧−電流変換器を用いることもでき
る。更に、抵抗Ｒ１，Ｒ２，Ｒ２の代りに、例えば周波
数依存インピーダンス又は他の半導体素子を用いること
もできる。トランジスタＴ１及びＴ２を具える電圧−電
流変換器は対称入力回路の代りに非対称入力回路を具え
ることもでき、これは例えばベース端子９を電源端子２
に接続することにより達成することができる。

本発明は集積回路に使用し、例えば極めて良好な無歪み
特性を有するアナログマルチプレクサを形成するのに極
めて好適であり、この目的のためには抵抗Ｒ３に複数個
の補正回路を設け、これら回路を差動電流スイッチによ
り選択し得るようにする。

【図面の簡単な説明】

第１図は本発明歪み補償付きトランジスタ回路の基本回
路図、 第２図は本発明の一実施例の歪み補償付き電圧−電流変
換器の回路図、 第３図は第２図に示す回路の変形例の回路図、第４図は
第３図に示す回路に利得制御回路を付加した回路の回路
図、 第５図はディジタル利得制御を行なうよう構成した第４
図に示す回路の他の実施例の回路図である。 Ｔ１・・・バイポーラトランジスタ Ｒｅ・・・負荷抵抗　　　　Ｒ，・・・エミッタ抵抗１
．２・・・電源端子 ３・・・コレクタ端子（負荷回路接続用端子）４・・・
エミッタ端子 ５・・・ベース端子（イコ号電圧源接続用端子）６・・
・補助電流発生手段　７・・・半導体接合素子８・・・
電圧−電流変換器 ＴＩ、Ｔ２・・・電圧−電流変換器 Ｒピ・・エミッタ相互接続抵抗 Ｒ３・・・負荷抵抗　　　　　９．１０・・・入力端子
ＩＩ、　１２・・・出力端子　　　１３．１４・・・エ
ミッタ端子１５．１６・・・基準電流回路 Ｔ２．　Ｔ、・・・追加のトランジスタ（補助電流発生
手段）１７．１８・・・Ｔａ、　Ｔ４のコレクタ端子Ｔ
Ｓ、　Ｔ、・・・追加の電圧−電流変換器Ｒ２・・・エ
ミッタ相互接続抵抗 ２１、２２・・・基準電流回路 ＴＩ’！Ｔｌ′・・・サブトランジスタ２３・・・差動
トランジスタ対 ｒｇ−４

Claims (11)

【特許請求の範囲】
1. １．直流バイアス手段を具えたバイポーラトランジスタ
   を具え、該トランジスタのコレクタが負荷回路を接続す
   るためのコレクタ端子を構成し、該トランジスタのベー
   スが信号電圧源を接続するためのベース端子を構成する
   歪み補償付きバイポーラトランジスタ回路において、動
   作中前記トランジスタのエミッタ電流に比例する補助電
   流を発生する手段と、前記補助電流に依存する電圧を発
   生する少くとも１個の半導体接合を有する素子（以後単
   に半導体接合素子という）と、この電圧に比例する電流
   を発生し前記トランジスタのコレクタ端子に供給してそ
   のベース−エミッタ電圧に依存するコレクタ電流の部分
   を補償せしめる変換手段とを具えたことを特徴とする歪
   み補償付きバイポーラトランジスタ回路。
2. ２．前記補助電流発生手段は前記バイポーラトランジス
   タ（以後主トランジスタという）と同一の導電型であっ
   て該トランジスタより小さいエミッタ面積を有する追加
   のバイポーラトランジスタを具え、前記主トランジスタ
   及び前記追加のバイポーラトランジスタのベース−エミ
   ッタ接合を並列に接続して共通のベース及びエミッタ端
   子を構成し、前記追加のトランジスタのコレクタをもっ
   て追加のコレクタ端子を構成し、この追加のコレクタ端
   子に前記少くとも１つの半導体接合素子及び前記変換手
   段を接続してあることを特徴とする特許請求の範囲１記
   載の回路。
3. ３．前記主トランジスタをもって電圧−電流変換器の第
   １ブランチを構成し、この変換器（以後主電圧−電流変
   換器という）の第２ブランチを同一導電型の主バイポー
   ラトランジスタで構成し、このトランジスタにも、小さ
   なエミッタ面積を有する追加のバイポーラトランジスタ
   と少くとも１つの半導体接合素子と直流バイアス手段と
   を具える同様の回路を接続し、前記直流バイアス手段は
   各ブランチ内にそれぞれの前記主トランジスタ及び前記
   追加のトランジスタの共通エミッタ端子と直列に配置さ
   れた基準電流回路を具え、前記変換手段は前記それぞれ
   の追加のトランジスタのコレクタ端子に接続された第１
   及び第２電圧入力端子を具えると共に少くとも１つの電
   流出力端子を具える追加の電圧−電流変換器を具え、前
   記主電圧−電流変換器の少くとも一方のブランチにおい
   て、前記主トランジスタのベース−エミッタ電圧に依存
   するコレクタ電流部分を補償するようにしてあることを
   特徴とする特許請求の範囲２記載の回路。
4. ４．前記追加の電圧−電流変換器は前記主及び追加のト
   ランジスタと同一の導電型の第１及び第２バイポーラト
   ランジスタを具え、該第１及び第２トランジスタのベー
   スを前記主電圧−電流変換器の第１及び第２ブランチと
   それぞれ関連する前記追加のトランジスタのコレクタ端
   子に接続し、前記第１及び第２トランジスタの各々のエ
   ミッタと直列に基準電流回路を配置すると共にそれらの
   エミッタをインピーダンスを介して相互接続し、且つ前
   記第１及び第２トランジスタの少くとも一方のコレクタ
   を前記主電圧−電流変換器の第２及び第１ブランチ内の
   主トランジスタのコレクタ端子にそれぞれ接続してある
   ことを特徴とする特許請求の範囲３記載の回路。
5. ５．前記主電圧−電流変換器の一方のブランチ内の主ト
   ランジスタを同一導電型の２つのバイポーラサブトラン
   ジスタとし、この２つのサブトランジスタのエミッタ面
   積の和をもとの主トランジスタのエミッタ面積に等しく
   すると共にそれらのベース−エミッタ接合を互に並列に
   配置し、前記追加の電圧−電流変換器は前記主及び追加
   のトランジスタと同一の導電型の第１及び第２バイポー
   ラトランジスタを具え、該第１及び第２トランジスタの
   ベースを前記主電圧−電流変換器の第１及び第２ブラン
   チとそれぞれ関連する前記追加のトランジスタのコレク
   タ端子に接続し、それらのエミッタを前記２つのサブト
   ランジスタのコレクタに接続すると共にインピーダンス
   を介して相互接続し、且つ動作中前記主及び追加の電圧
   −電流変換器からの電流が互に反対方向に流れる前記第
   １及び第２トランジスタのコレクタ端子をもって負荷回
   路を接続するためのコレクタ端子を構成してあることを
   特徴とする特許請求の範囲３記載の回路。
6. ６．前記主電圧−電流変換器の他方のブランチも一方の
   ブランチと同様に２つのバイポーラトランジスタと、該
   サブトランジスタに接続された追加の電圧−電流変換器
   であって第１及び第２バイポーラトランジスタ及びエミ
   ッタ相互接続インピーダンスを具えると共に負荷回路を
   接続するためのコレクタ端子を有する電圧−電流変換器
   とを具えていることを特徴とする特許請求の範囲５記載
   の回路。
7. ７．前記少くとも１つの半導体接合素子をｎ個のダイオ
   ード又はｍ個のダイオード接続トランジスタの直列回路
   とし、（ｍは１より大きい整数）、且つ前記主トランジ
   スタのエミッタ面積をできるだけ等しくすると共に前記
   追加のトランジスタのエミッタ面積をできるだけ等しく
   し、主電圧−電流変換器及び追加の電圧−電流変換器の
   それぞれのエミッタ相互接続インピーダンスを第１及び
   第２抵抗とし、それらの抵抗値を１：ｍの比にしてある
   ことを特徴とする特許請求の範囲４記載の回路。
8. ８．前記少くとも１つの半導体接合素子をｍ個のダイオ
   ード又はｍ個のダイオード接続トランジスタとし（ｍは
   １より大きい整数）、前記主及び追加のトランジスタの
   エミッタ面積を２ｎ：１の比にし、且つ前記主及び追加
   の電圧−電流変換器のそれぞれのエミッタ相互接続イン
   ピーダンスを第１及び第２抵抗とし、それらの抵抗値を
   １：（１＋２ｎ）ｍ／ｎの比にしてあることを特徴とす
   る特許請求の範囲５又は６記載の回路。
9. ９．負荷回路を接続するためのコレクタ端子を差動トラ
   ンジスタ対の共通エミッタ端子に接続し、該トランジス
   タ対の一方のトランジスタのコレクタをもって負荷回路
   接続用出力端子を構成し、該トランジスタ対のベースを
   もって出力端子への電流を制御する制御電圧を供給する
   端子を構成してあることを特徴とする特許請求の範囲１
   〜８の何れかに記載の回路。
10. １０．複数の差動対を前記コレクタ端子に接続して出力
    端子への電流を階段状に制御するようにしてあることを
    特徴とする特許請求の範囲９記載の回路。
11. １１．負荷回路を接続するためのコレクタ端子を構成す
    るトランジスタをマルチコレクタトランジスタとして構
    成したことを特徴とする特許請求の範囲１０記載の回路
    。