JP2753422B2 - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JP2753422B2 JP2753422B2 JP4155064A JP15506492A JP2753422B2 JP 2753422 B2 JP2753422 B2 JP 2753422B2 JP 4155064 A JP4155064 A JP 4155064A JP 15506492 A JP15506492 A JP 15506492A JP 2753422 B2 JP2753422 B2 JP 2753422B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- output
- terminal
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路等に
使用される全波整流回路に関し、特に単一入力を全波整
流する高精度の全波整流回路に関するものである。
使用される全波整流回路に関し、特に単一入力を全波整
流する高精度の全波整流回路に関するものである。
【０００２】
【従来の技術】従来の全波整流回路について図９を用い
て説明する。図９は従来の全波整流回路を示す回路図で
ある。図において、５０は交流信号源、５１は電圧Ｖ
ref4を出力する直流電圧源、５２は結合コンデンサ、Ｑ
６３，Ｑ６４は差動対をなすトランジスタ、５３，５
４，５６，５７，５８，５９は抵抗、５５は定電流Ｉ7
を流す定電流源である。抵抗５３，５４，５７，５８，
５９と定電流源５５とトランジスタＱ６３，６４で単一
入力−差動出力変換回路を構成している。この単一入力
−差動出力変換回路で単一入力が差動出力に変換されて
トランジスタＱ６３，Ｑ６４のコレクタに接続された出
力端より出力される。６０，６１は結合コンデンサ、Ｑ
６０，Ｑ６１はそれぞれ差動対をなすトランジスタ、６
２，６３は直流電圧源５１に接続し、トランジスタＱ６
０，６１のベース端子に直流電圧Ｖref4を供給するため
の抵抗素子、６５は差動対をなすトランジスタＱ６０，
Ｑ６１のエミッタを接地する抵抗素子、６４は差動対を
なすトランジスタＱ６０，Ｑ６１のコレクタと電源端子
６７を接続する抵抗、Ｑ６２はベースが差動対をなすト
ランジスタＱ６０，Ｑ６１のコレクタに接続された出力
トランジスタ、６６は出力トランジスタＱ６２のエミッ
タに接続され定電流Ｉ8 を流す定電流源である。
て説明する。図９は従来の全波整流回路を示す回路図で
ある。図において、５０は交流信号源、５１は電圧Ｖ
ref4を出力する直流電圧源、５２は結合コンデンサ、Ｑ
６３，Ｑ６４は差動対をなすトランジスタ、５３，５
４，５６，５７，５８，５９は抵抗、５５は定電流Ｉ7
を流す定電流源である。抵抗５３，５４，５７，５８，
５９と定電流源５５とトランジスタＱ６３，６４で単一
入力−差動出力変換回路を構成している。この単一入力
−差動出力変換回路で単一入力が差動出力に変換されて
トランジスタＱ６３，Ｑ６４のコレクタに接続された出
力端より出力される。６０，６１は結合コンデンサ、Ｑ
６０，Ｑ６１はそれぞれ差動対をなすトランジスタ、６
２，６３は直流電圧源５１に接続し、トランジスタＱ６
０，６１のベース端子に直流電圧Ｖref4を供給するため
の抵抗素子、６５は差動対をなすトランジスタＱ６０，
Ｑ６１のエミッタを接地する抵抗素子、６４は差動対を
なすトランジスタＱ６０，Ｑ６１のコレクタと電源端子
６７を接続する抵抗、Ｑ６２はベースが差動対をなすト
ランジスタＱ６０，Ｑ６１のコレクタに接続された出力
トランジスタ、６６は出力トランジスタＱ６２のエミッ
タに接続され定電流Ｉ8 を流す定電流源である。
【０００３】次に、図９に示した全波整流回路の動作に
ついて説明する。図１０（ａ）〜（ｇ）は、図９の全波
整流回路における各点の信号波形を示す図である。図９
に示すＺ点、すなわちトランジスタＱ６３のベースに
は、交流信号源５０より結合コンデンサ５２を介して交
流信号が入力している。トランジスタＱ６３，Ｑ６４の
ベースには直流電圧源５１により電圧Ｖref4が印加され
ている。そして、Ｚ点に入力した交流信号は差動対をな
すトランジスタＱ６３，Ｑ６４により差動出力に変換さ
れて、結合コンデンサ６０，６１を通して、Ｘ点及びＹ
点にそれぞれ入力される。Ｘ点及びＹ点には直流電圧源
５１より抵抗６２，６３を通して、電圧Ｖref4が印加さ
れている。Ｘ点及びＹ点の電圧波形は、図１０（ｂ）、
図１０（ｃ）の電圧ＶX 、電圧ＶY の波形である。図に
示すように電圧ＶX 、電圧ＶY の波形は、逆相の波形と
なる。
ついて説明する。図１０（ａ）〜（ｇ）は、図９の全波
整流回路における各点の信号波形を示す図である。図９
に示すＺ点、すなわちトランジスタＱ６３のベースに
は、交流信号源５０より結合コンデンサ５２を介して交
流信号が入力している。トランジスタＱ６３，Ｑ６４の
ベースには直流電圧源５１により電圧Ｖref4が印加され
ている。そして、Ｚ点に入力した交流信号は差動対をな
すトランジスタＱ６３，Ｑ６４により差動出力に変換さ
れて、結合コンデンサ６０，６１を通して、Ｘ点及びＹ
点にそれぞれ入力される。Ｘ点及びＹ点には直流電圧源
５１より抵抗６２，６３を通して、電圧Ｖref4が印加さ
れている。Ｘ点及びＹ点の電圧波形は、図１０（ｂ）、
図１０（ｃ）の電圧ＶX 、電圧ＶY の波形である。図に
示すように電圧ＶX 、電圧ＶY の波形は、逆相の波形と
なる。
【０００４】ここで、Ｘ点の電圧ＶX とＹ点の電圧ＶY
が、ＶX ＞ＶY の関係を有するとき、即ち最初の半周期
の場合、トランジスタＱ６０がオン、トランジスタＱ６
１がオフとなる。抵抗素子６４，６５の抵抗値をそれぞ
れＲ64，Ｒ65とし、抵抗素子６４，６５を流れる電流値
をＩR64 ，ＩR65 としてトランジスタＱ60のベース・エ
ミッタ間電圧をＶBE1 とするとき、電流ＩR64 ，ＩR65
は次式で与えられる。
が、ＶX ＞ＶY の関係を有するとき、即ち最初の半周期
の場合、トランジスタＱ６０がオン、トランジスタＱ６
１がオフとなる。抵抗素子６４，６５の抵抗値をそれぞ
れＲ64，Ｒ65とし、抵抗素子６４，６５を流れる電流値
をＩR64 ，ＩR65 としてトランジスタＱ60のベース・エ
ミッタ間電圧をＶBE1 とするとき、電流ＩR64 ，ＩR65
は次式で与えられる。
【０００５】
【数１】
【０００６】また、図９に示すこの回路の電源電圧をＶ
CC、出力電圧をＶOUT4、Ｕ点の電圧をＶU とすれば、Ｖ
U 、ＶOUT4は次式で与えられる。
CC、出力電圧をＶOUT4、Ｕ点の電圧をＶU とすれば、Ｖ
U 、ＶOUT4は次式で与えられる。
【０００７】
【数２】
【０００８】
【数３】
【０００９】ここで、Ｘ点の電圧ＶX とＹ点の電圧ＶY
が、Ｖ X ＜Ｖ Y の関係を有するとき、即ち最初の半周期
の場合、トランジスタＱ６０がオフ、トランジスタＱ６
１がオンとなる。そして、このとき抵抗素子６４，６５
にながれる電流ＩR64 ，ＩR65 は、トランジスタＱ６１
のベース・エミッタ間電圧をＶ BE2 とするとき次式で与
えられる。
が、Ｖ X ＜Ｖ Y の関係を有するとき、即ち最初の半周期
の場合、トランジスタＱ６０がオフ、トランジスタＱ６
１がオンとなる。そして、このとき抵抗素子６４，６５
にながれる電流ＩR64 ，ＩR65 は、トランジスタＱ６１
のベース・エミッタ間電圧をＶ BE2 とするとき次式で与
えられる。
【００１０】
【数４】
【００１１】そして、Ｕ点の電圧ＶU 、出力電圧ＶOUT4
は次式で与えられる。
は次式で与えられる。
【００１２】
【数５】
【００１３】
【数６】
【００１４】従って、出力電圧ＶOUT4は、図１０（ｇ）
のように全波整流された波形になる。また、電流
ＩR64 ，ＩR65 、電圧ＶU はそれぞれ図１０（ｃ），図
１０（ｄ），図１０（ｅ）に示すように次式で示された
電流または電圧を基準とする波形となる。
のように全波整流された波形になる。また、電流
ＩR64 ，ＩR65 、電圧ＶU はそれぞれ図１０（ｃ），図
１０（ｄ），図１０（ｅ）に示すように次式で示された
電流または電圧を基準とする波形となる。
【００１５】
【数７】
【００１６】ところで、電圧ＶX と電圧ＶY において、
Ｖ X ＞Ｖ Y の状態からＶ X ＜Ｖ Y の状態に移行する過
程、つまりトランジスタＱ６０がオン、トランジスタＱ
６１がオフの状態からトランジスタＱ６０がオフ、トラ
ンジスタＱ６１がオンの状態に切り換わる過程におい
て、トランジスタＱ６０，Ｑ６１の双方がオンしている
状態が存在する。このトランジスタＱ６０，Ｑ６１の双
方がオンしている状態では、電流ＩR64 ，ＩR65 はトラ
ンジスタＱ６０，Ｑ６１の双方に分流することになる。
この時のベース・エミッタ間電圧ＶBE1 または電圧Ｖ
BE2 の大きさと、電流ＩR64 ，ＩR65 が全てトランジス
タＱ60，Ｑ61のどちらか一方に流れているときの電圧Ｖ
BE1 または電圧ＶBE2 の大きさとは異なることは明らか
である。このＶBE1 またはＶBE2 の変動は、数３または
数６で明らかなように、出力電圧ＶOUT4に対する誤差要
因となり、入力される交流信号が小さくなる程、その誤
差の割合は大きくなる。図１１は図１０（ｇ）に示す出
力電圧ＶOUT4の破線で囲んだ部分Ａr の拡大図である。
図１１に示すように、小さな入力電圧ＶINに対する出力
電圧ＶOUT4の小さくなる領域において、波形がなまるこ
とになる。図１１において、理想的には点線のようにな
らなければいけない出力が、実際には実線のようにな
る。図１２には、図９に示した全波整流回路の入出力特
性を示す。図９に示す全波整流回路においては上記の理
由から入出力特性の直線性が損なわれることになる。
Ｖ X ＞Ｖ Y の状態からＶ X ＜Ｖ Y の状態に移行する過
程、つまりトランジスタＱ６０がオン、トランジスタＱ
６１がオフの状態からトランジスタＱ６０がオフ、トラ
ンジスタＱ６１がオンの状態に切り換わる過程におい
て、トランジスタＱ６０，Ｑ６１の双方がオンしている
状態が存在する。このトランジスタＱ６０，Ｑ６１の双
方がオンしている状態では、電流ＩR64 ，ＩR65 はトラ
ンジスタＱ６０，Ｑ６１の双方に分流することになる。
この時のベース・エミッタ間電圧ＶBE1 または電圧Ｖ
BE2 の大きさと、電流ＩR64 ，ＩR65 が全てトランジス
タＱ60，Ｑ61のどちらか一方に流れているときの電圧Ｖ
BE1 または電圧ＶBE2 の大きさとは異なることは明らか
である。このＶBE1 またはＶBE2 の変動は、数３または
数６で明らかなように、出力電圧ＶOUT4に対する誤差要
因となり、入力される交流信号が小さくなる程、その誤
差の割合は大きくなる。図１１は図１０（ｇ）に示す出
力電圧ＶOUT4の破線で囲んだ部分Ａr の拡大図である。
図１１に示すように、小さな入力電圧ＶINに対する出力
電圧ＶOUT4の小さくなる領域において、波形がなまるこ
とになる。図１１において、理想的には点線のようにな
らなければいけない出力が、実際には実線のようにな
る。図１２には、図９に示した全波整流回路の入出力特
性を示す。図９に示す全波整流回路においては上記の理
由から入出力特性の直線性が損なわれることになる。
【００１７】
【発明が解決しようとする課題】従来の全波整流回路は
以上のように構成されているので、単一入力を全波整流
するために、単一入力を差動出力に変換する単一入力−
差動出力変換回路を必要とし、加えて、ベース・エミッ
タ間電圧ＶBE1 及び電圧ＶBE2 の変動により入力電圧が
小さな領域において全波整流された出力電圧ＶOUT4の直
線性が悪くなるという問題点があった。
以上のように構成されているので、単一入力を全波整流
するために、単一入力を差動出力に変換する単一入力−
差動出力変換回路を必要とし、加えて、ベース・エミッ
タ間電圧ＶBE1 及び電圧ＶBE2 の変動により入力電圧が
小さな領域において全波整流された出力電圧ＶOUT4の直
線性が悪くなるという問題点があった。
【００１８】この発明は上記のような問題点を解消する
ためになされたもので、交流信号を単一入力できる高精
度の全波整流回路を得ることを目的とする。
ためになされたもので、交流信号を単一入力できる高精
度の全波整流回路を得ることを目的とする。
【００１９】
【課題を解決するための手段】第１の発明に係る全波整
流回路は、直流バイアス電圧を与える第１の出力端子
と、前記直流バイアス電圧を基準とした交流信号を出力
する出力端子とを有する信号付与手段と、前記信号付与
手段の前記第１の出力端子に接続された正相入力端子
と、前記信号付与手段の前記第２の出力端子に接続され
た逆相入力端子と、出力端子とを有し、前記交流信号を
半波整流して前記出力端子から出力する第１の差動利得
段と、前記信号付与手段の前記第１の出力端子に接続さ
れた逆相入力端子と、前記信号付与手段の前記第２の出
力端子に接続された正相入力端子と、出力端子とを有
し、前記交流信号を半波整流して前記出力端子から出力
する第２の差動利得段と、前記第１及び第２の差動利得
段の出力端子に接続され、前記第１及び第２の差動利得
段の出力を合成する出力回路とを備え、前記第１の差動
利得段は、前記第１の差動利得段の前記正相入力端子に
接続された第１の入力端子、前記第１の差動利得段の前
記逆相入力端子に接続された第２の入力端子、および前
記第１の差動利得段の前記正相入力端子と前記逆相入力
端子との間の電位差に応じて出力電流が振り分けられる
第１および第２の出力端子を持ち、該第２の出力端子が
前記第１の差動利得段の前記出力端子に接続されている
第１の差動対と、前記第１の差動対の前記第１の出力端
子に接続された基準側電流経路と前記第１の差動対の前
記第２の出力端子に接続された従属側電流経路とを持
ち、前記基準側電流経路に流入した電流と同じ大きさの
電流を前記従属側電流経路に流入する第１のカレントミ
ラー回路とを備え、前記第２の差動利得段は、前記第２
の差動利得段の前記正相入力端子に接続された第１の入
力端子、前記第２の差動利得段の前記逆相入力端子に接
続された第２の入力端子、および前記第２の差動利得段
の前記正相入力端子と前記逆相入力端子との間の電位差
に応じて出力電流が振り分けられる第１および第２の出
力端子を持ち、該第２の出力端子が前記第２の差動利得
段の前記出力端子に接続されている第２の差動対と、前
記第２の差動対の前記第１の出力端子に接続された基準
側電流経路と前記第２の差動対の前記第２の出力端子に
接続された従属側電流経路とを持ち、前記基準側電流経
路に流入した電流と同じ大きさの電流を前記従属側電流
経路に流入する第２のカレント ミラー回路とを備えたて
構成されている。
流回路は、直流バイアス電圧を与える第１の出力端子
と、前記直流バイアス電圧を基準とした交流信号を出力
する出力端子とを有する信号付与手段と、前記信号付与
手段の前記第１の出力端子に接続された正相入力端子
と、前記信号付与手段の前記第２の出力端子に接続され
た逆相入力端子と、出力端子とを有し、前記交流信号を
半波整流して前記出力端子から出力する第１の差動利得
段と、前記信号付与手段の前記第１の出力端子に接続さ
れた逆相入力端子と、前記信号付与手段の前記第２の出
力端子に接続された正相入力端子と、出力端子とを有
し、前記交流信号を半波整流して前記出力端子から出力
する第２の差動利得段と、前記第１及び第２の差動利得
段の出力端子に接続され、前記第１及び第２の差動利得
段の出力を合成する出力回路とを備え、前記第１の差動
利得段は、前記第１の差動利得段の前記正相入力端子に
接続された第１の入力端子、前記第１の差動利得段の前
記逆相入力端子に接続された第２の入力端子、および前
記第１の差動利得段の前記正相入力端子と前記逆相入力
端子との間の電位差に応じて出力電流が振り分けられる
第１および第２の出力端子を持ち、該第２の出力端子が
前記第１の差動利得段の前記出力端子に接続されている
第１の差動対と、前記第１の差動対の前記第１の出力端
子に接続された基準側電流経路と前記第１の差動対の前
記第２の出力端子に接続された従属側電流経路とを持
ち、前記基準側電流経路に流入した電流と同じ大きさの
電流を前記従属側電流経路に流入する第１のカレントミ
ラー回路とを備え、前記第２の差動利得段は、前記第２
の差動利得段の前記正相入力端子に接続された第１の入
力端子、前記第２の差動利得段の前記逆相入力端子に接
続された第２の入力端子、および前記第２の差動利得段
の前記正相入力端子と前記逆相入力端子との間の電位差
に応じて出力電流が振り分けられる第１および第２の出
力端子を持ち、該第２の出力端子が前記第２の差動利得
段の前記出力端子に接続されている第２の差動対と、前
記第２の差動対の前記第１の出力端子に接続された基準
側電流経路と前記第２の差動対の前記第２の出力端子に
接続された従属側電流経路とを持ち、前記基準側電流経
路に流入した電流と同じ大きさの電流を前記従属側電流
経路に流入する第２のカレント ミラー回路とを備えたて
構成されている。
【００２０】第２の発明に係る全波整流回路は、前記出
力回路が、前記第１の差動利得段の出力端子に接続した
入力端子と、出力端子とを有する第３のカレントミラー
回路と、前記第２の差動利得段の出力端子に接続した入
力端子と、出力端子とを有する第４のカレントミラー回
路と、前記第３及び第４のカレントミラー回路の出力端
子に接続され、該第３及び第４のカレントミラー回路か
ら供給される電流を電圧に変換して出力する電流−電圧
変換手段とを備えて構成されている。
力回路が、前記第１の差動利得段の出力端子に接続した
入力端子と、出力端子とを有する第３のカレントミラー
回路と、前記第２の差動利得段の出力端子に接続した入
力端子と、出力端子とを有する第４のカレントミラー回
路と、前記第３及び第４のカレントミラー回路の出力端
子に接続され、該第３及び第４のカレントミラー回路か
ら供給される電流を電圧に変換して出力する電流−電圧
変換手段とを備えて構成されている。
【００２１】第３の発明に係る全波整流回路は、直流バ
イアス電圧を与える第１の出力端子と、前記直流バイア
ス電圧を基準とした交流信号を与える第２の出力端子と
を有する信号付与手段と、前記信号付与手段の前記第１
の出力端子に接続された正相入力端子と、前記信号付与
手段の前記第２の出力端子に接続された逆相入力端子
と、出力端子とを有し、前記交流信号を半波整流して前
記出力端子から出力する第１の差動利得段と、前記信号
付与手段の前記第１の出力端子に接続された逆相入力端
子と、前記信号付与手段の前記第２の出力端子に接続さ
れた正相入力端子と、出力端子とを有し、前記交流信号
を半波整流して前記出力端子から出力する第２の差動利
得段と、前記第１及び第２の差動利得段の出力端子に接
続され、前記第１及び第２の差動利得段の出力を合成す
る出力回路とを備え、前記出力回路が、前記第１の差動
利得段の出力端子に接続した入力端子と、出力端子とを
有する第１のカレントミラー回路と、前記第２の差動利
得段の出力端子に接続した入力端子と、出力端子とを有
する第２のカレントミラー回路と、前記第１及び第２の
カレントミラー回路の出力端子に接続され、該第１及び
第２のカレントミラー回路から供給される電流を電圧に
変換して出力する電流−電圧変換手段とを備え、前記電
流−電圧変換手段が、前記第１及び第２のカレントミラ
ー回路の出力端子に接続した反転入力端子と、非反転入
力端子と、出力端子とを有する演算増幅器と、前記演算
増幅器の前記非反転入力端子に接続した一方電極と、基
準電位に接続した他方電極とを有する基準電圧源と、前
記演算増幅器の前記出力端子に接続した一方端と、前記
演算増幅器の前記反転入力端子に接続した他方端とを有
する電圧降下手段とを備えて構成されている。
イアス電圧を与える第１の出力端子と、前記直流バイア
ス電圧を基準とした交流信号を与える第２の出力端子と
を有する信号付与手段と、前記信号付与手段の前記第１
の出力端子に接続された正相入力端子と、前記信号付与
手段の前記第２の出力端子に接続された逆相入力端子
と、出力端子とを有し、前記交流信号を半波整流して前
記出力端子から出力する第１の差動利得段と、前記信号
付与手段の前記第１の出力端子に接続された逆相入力端
子と、前記信号付与手段の前記第２の出力端子に接続さ
れた正相入力端子と、出力端子とを有し、前記交流信号
を半波整流して前記出力端子から出力する第２の差動利
得段と、前記第１及び第２の差動利得段の出力端子に接
続され、前記第１及び第２の差動利得段の出力を合成す
る出力回路とを備え、前記出力回路が、前記第１の差動
利得段の出力端子に接続した入力端子と、出力端子とを
有する第１のカレントミラー回路と、前記第２の差動利
得段の出力端子に接続した入力端子と、出力端子とを有
する第２のカレントミラー回路と、前記第１及び第２の
カレントミラー回路の出力端子に接続され、該第１及び
第２のカレントミラー回路から供給される電流を電圧に
変換して出力する電流−電圧変換手段とを備え、前記電
流−電圧変換手段が、前記第１及び第２のカレントミラ
ー回路の出力端子に接続した反転入力端子と、非反転入
力端子と、出力端子とを有する演算増幅器と、前記演算
増幅器の前記非反転入力端子に接続した一方電極と、基
準電位に接続した他方電極とを有する基準電圧源と、前
記演算増幅器の前記出力端子に接続した一方端と、前記
演算増幅器の前記反転入力端子に接続した他方端とを有
する電圧降下手段とを備えて構成されている。
【００２２】第４の発明に係る全波整流回路は、前記信
号付与手段が、前記直流バイアス電圧をバッファして前
記第１の出力端子から出力するための第１のバッファ回
路と、前記交流信号をバッファして前記第２の出力端子
から出力するための第２のバッファ回路とを備えて構成
されている。
号付与手段が、前記直流バイアス電圧をバッファして前
記第１の出力端子から出力するための第１のバッファ回
路と、前記交流信号をバッファして前記第２の出力端子
から出力するための第２のバッファ回路とを備えて構成
されている。
【００２３】
【作用】第１の発明における第１の差動利得段は、逆相
入力端子に入力する直流バイアス電圧を基準として、正
相入力端子より入力される交流信号を半波整流した直流
バイアス電圧より上または下の部分のみの電流波形を出
力端子より出力する。また、第２の差動利得段は、正相
入力端子に入力される直流バイアス電圧を基準として、
逆相入力端子に入力される交流信号を半波整流した直流
バイアス電圧より下または上の部分のみの電流波形を出
力端子より出力する。ここで、第１と第２の差動利得段
より出力される電流波形は異なる位相部分が半波整流さ
れた形となる。そして、出力回路において、第１と第２
の差動利得段の出力電流を合成することにより、入力さ
れた交流信号を全波整流して出力端子より出力すること
ができる。交流信号の振幅の中心における第１および第
２の差動利得段の出力電流を、第１および第２のカレン
トミラー回路によって０にすることができる。
入力端子に入力する直流バイアス電圧を基準として、正
相入力端子より入力される交流信号を半波整流した直流
バイアス電圧より上または下の部分のみの電流波形を出
力端子より出力する。また、第２の差動利得段は、正相
入力端子に入力される直流バイアス電圧を基準として、
逆相入力端子に入力される交流信号を半波整流した直流
バイアス電圧より下または上の部分のみの電流波形を出
力端子より出力する。ここで、第１と第２の差動利得段
より出力される電流波形は異なる位相部分が半波整流さ
れた形となる。そして、出力回路において、第１と第２
の差動利得段の出力電流を合成することにより、入力さ
れた交流信号を全波整流して出力端子より出力すること
ができる。交流信号の振幅の中心における第１および第
２の差動利得段の出力電流を、第１および第２のカレン
トミラー回路によって０にすることができる。
【００２４】第２の発明における第１及び第２のカレン
トミラー回路は、第１及び第２差動利得段の出力端子よ
り入力される第１及び第２の差動利得段の出力に基づい
て、電流−電圧変換手段に対して電流を供給する。電流
−電圧変換手段は、第１及び第２のカレントミラー回路
より供給された電流を電圧に変換することができる。
トミラー回路は、第１及び第２差動利得段の出力端子よ
り入力される第１及び第２の差動利得段の出力に基づい
て、電流−電圧変換手段に対して電流を供給する。電流
−電圧変換手段は、第１及び第２のカレントミラー回路
より供給された電流を電圧に変換することができる。
【００２５】第３の発明における演算増幅器は、反転入
力端子に入力された第１及び第２のカレントミラー回路
の出力電流を電圧降下手段によって電圧に変換する。こ
のとき変換された電圧は非反転入力端に入力された基準
電圧源の電圧によって決まるので、基準電圧源の電圧を
変化させることにより、出力電圧の基準を変化させるこ
とができる。
力端子に入力された第１及び第２のカレントミラー回路
の出力電流を電圧降下手段によって電圧に変換する。こ
のとき変換された電圧は非反転入力端に入力された基準
電圧源の電圧によって決まるので、基準電圧源の電圧を
変化させることにより、出力電圧の基準を変化させるこ
とができる。
【００２６】第４の発明における第１及び第２のバッフ
ァ回路は、第１及び第２の差動利得段の入力特性が第１
及び第２のバッファ回路への入力に与える影響を小さく
して、第１及び第２の差動利得段の入力特性による直流
バイアス電圧の変動を防止することができる。
ァ回路は、第１及び第２の差動利得段の入力特性が第１
及び第２のバッファ回路への入力に与える影響を小さく
して、第１及び第２の差動利得段の入力特性による直流
バイアス電圧の変動を防止することができる。
【００２７】
【実施例】以下、この発明の第１実施例について図１乃
至図３を用いて説明する。図１はこの発明の第１実施例
による全波整流回路の回路図である。図１において、１
は交流信号源、２は電圧Ｖref1を出力する直流電圧源、
３は結合コンデンサ、Ｑ１，Ｑ２は交流信号源１の信号
及び直流電圧Ｖref1を入力する第１の差動利得段Ｓ１を
構成するトランジスタ、Ｑ５，Ｑ６は第１の差動利得段
Ｓ１の能動負荷用トランジスタ、４，５は第１の差動利
得段Ｓ１のゲインを設定する抵抗素子、６は第１の差動
利得段Ｓ１に電流Ｉ1 を供給する定電流源、Ｑ３，Ｑ４
は交流信号源１の信号及び直流電圧Ｖref1を入力する第
２の差動利得段Ｓ２を構成するトランジスタ、Ｑ７，Ｑ
８は第２の差動利得段Ｓ２の能動負荷用トランジスタ、
７，８は第２の差動利得段Ｓ２のゲインを設定する抵抗
素子、９は第２の差動利得段Ｓ２に電流Ｉ2 を供給する
定電流源である。また、Ｑ１１，Ｑ１２は第１のカレン
トミラー回路Ｋ１を構成するトランジスタである。第１
のカレントミラー回路Ｋ１の入力、即ちトランジスタＱ
１１，Ｑ１２のベースは、第１の差動利得段Ｓ１の出力
に接続されている。Ｑ９，Ｑ１０は第２のカレントミラ
ー回路Ｋ２を構成するトランジスタである。第２のカレ
ントミラー回路Ｋ２の入力、即ちＱ９，Ｑ１０のベース
は、第２の差動利得段Ｓ２の出力に接続されている。１
０は負荷抵抗、１１は電源電圧ＶCCを供給する電源に接
続されている電源端子、１２は出力端子である。端子１
３は接地されている。負荷抵抗１０の一方端に第１及び
第２のカレントミラー回路Ｋ１，Ｋ２の出力が接続さ
れ、他方端に電源端子１１が接続されている。１４，１
５は第１の差動利得段及び第２の差動利得段Ｓ１，Ｓ２
のトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベースに直流
電圧Ｖref1を供給するための抵抗素子である。
至図３を用いて説明する。図１はこの発明の第１実施例
による全波整流回路の回路図である。図１において、１
は交流信号源、２は電圧Ｖref1を出力する直流電圧源、
３は結合コンデンサ、Ｑ１，Ｑ２は交流信号源１の信号
及び直流電圧Ｖref1を入力する第１の差動利得段Ｓ１を
構成するトランジスタ、Ｑ５，Ｑ６は第１の差動利得段
Ｓ１の能動負荷用トランジスタ、４，５は第１の差動利
得段Ｓ１のゲインを設定する抵抗素子、６は第１の差動
利得段Ｓ１に電流Ｉ1 を供給する定電流源、Ｑ３，Ｑ４
は交流信号源１の信号及び直流電圧Ｖref1を入力する第
２の差動利得段Ｓ２を構成するトランジスタ、Ｑ７，Ｑ
８は第２の差動利得段Ｓ２の能動負荷用トランジスタ、
７，８は第２の差動利得段Ｓ２のゲインを設定する抵抗
素子、９は第２の差動利得段Ｓ２に電流Ｉ2 を供給する
定電流源である。また、Ｑ１１，Ｑ１２は第１のカレン
トミラー回路Ｋ１を構成するトランジスタである。第１
のカレントミラー回路Ｋ１の入力、即ちトランジスタＱ
１１，Ｑ１２のベースは、第１の差動利得段Ｓ１の出力
に接続されている。Ｑ９，Ｑ１０は第２のカレントミラ
ー回路Ｋ２を構成するトランジスタである。第２のカレ
ントミラー回路Ｋ２の入力、即ちＱ９，Ｑ１０のベース
は、第２の差動利得段Ｓ２の出力に接続されている。１
０は負荷抵抗、１１は電源電圧ＶCCを供給する電源に接
続されている電源端子、１２は出力端子である。端子１
３は接地されている。負荷抵抗１０の一方端に第１及び
第２のカレントミラー回路Ｋ１，Ｋ２の出力が接続さ
れ、他方端に電源端子１１が接続されている。１４，１
５は第１の差動利得段及び第２の差動利得段Ｓ１，Ｓ２
のトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベースに直流
電圧Ｖref1を供給するための抵抗素子である。
【００２８】次に、図１に示す全波整流回路の動作につ
いて図２及び図３を用いて説明する。図２は図１の全波
整流回路の各点における信号波形を示す波形図である。
ここで、説明を簡単にするために各トランジスタのベー
ス電流の影響は考慮しないことにする。また、抵抗素子
４，５，７，８は同じ大きさの抵抗値Ｒを有するものと
する。全波整流回路のＡ点には、交流信号源１より結合
コンデンサ３を介して交流信号が入力し、直流電圧源２
より電圧Ｖref1が与えられる。このＡ点の電圧をＶA と
すると、電圧ＶA は図２（ａ）に示すような波形であ
る。また、Ｂ点には直流電源２より電圧Ｖref1が与えら
れ、Ｂ点の電圧をＶB とすると、電圧ＶB＝Ｖref1とな
る。
いて図２及び図３を用いて説明する。図２は図１の全波
整流回路の各点における信号波形を示す波形図である。
ここで、説明を簡単にするために各トランジスタのベー
ス電流の影響は考慮しないことにする。また、抵抗素子
４，５，７，８は同じ大きさの抵抗値Ｒを有するものと
する。全波整流回路のＡ点には、交流信号源１より結合
コンデンサ３を介して交流信号が入力し、直流電圧源２
より電圧Ｖref1が与えられる。このＡ点の電圧をＶA と
すると、電圧ＶA は図２（ａ）に示すような波形であ
る。また、Ｂ点には直流電源２より電圧Ｖref1が与えら
れ、Ｂ点の電圧をＶB とすると、電圧ＶB＝Ｖref1とな
る。
【００２９】電圧ＶA が電圧ＶB より大きい（最初の半
周期）とき、第１のカレントミラー回路Ｋ１の出力電流
ＩO11 は、抵抗４及び抵抗５に流れる電流をＩ1A，Ｉ1B
としてＩ1 ＝Ｉ1A＋Ｉ1Bとすれば、次式で与えられる。
周期）とき、第１のカレントミラー回路Ｋ１の出力電流
ＩO11 は、抵抗４及び抵抗５に流れる電流をＩ1A，Ｉ1B
としてＩ1 ＝Ｉ1A＋Ｉ1Bとすれば、次式で与えられる。
【００３０】
【数８】
【００３１】また、トランジスタＱ１，Ｑ２のベース・
エミッタ間電圧をそれぞれＶBE10，ＶBE20とすると第１
の差動利得段には次式の関係が成立する。
エミッタ間電圧をそれぞれＶBE10，ＶBE20とすると第１
の差動利得段には次式の関係が成立する。
【００３２】
【数９】
【００３３】そして、数８と数９より次式が導かれる。
【００３４】
【数１０】
【００３５】また、第２の差動利得段Ｓ２のトランジス
タＱ３，Ｑ４のベースには、第１の差動利得段Ｓ１とは
逆の接続となるように、トランジスタＱ４のベースに入
力電圧Ｖ A が、トランジスタＱ３のベースに入力電圧Ｖ
B が与えられ、第２の差動利得段Ｓ２の入力は、第１の
差動利得段Ｓ１とは逆相となる。従って、第２のカレン
トミラー回路Ｋ１の出力電流ＩO12 は、出力電流ＩO11
と同じ大きさでかつ逆方向にながれようとする。しか
し、第２の差動利得段Ｓ２の出力に電流を供給する手段
はなく、トランジスタＱ８は飽和する。よって第２のカ
レントミラー回路Ｋ２を構成するトランジスタＱ９，Ｑ
１０は遮断状態（ＯＦＦ）となる。従って、出力電流Ｉ
O12 ＝０となる。
タＱ３，Ｑ４のベースには、第１の差動利得段Ｓ１とは
逆の接続となるように、トランジスタＱ４のベースに入
力電圧Ｖ A が、トランジスタＱ３のベースに入力電圧Ｖ
B が与えられ、第２の差動利得段Ｓ２の入力は、第１の
差動利得段Ｓ１とは逆相となる。従って、第２のカレン
トミラー回路Ｋ１の出力電流ＩO12 は、出力電流ＩO11
と同じ大きさでかつ逆方向にながれようとする。しか
し、第２の差動利得段Ｓ２の出力に電流を供給する手段
はなく、トランジスタＱ８は飽和する。よって第２のカ
レントミラー回路Ｋ２を構成するトランジスタＱ９，Ｑ
１０は遮断状態（ＯＦＦ）となる。従って、出力電流Ｉ
O12 ＝０となる。
【００３６】
【数１１】
【００３７】また、トランジスタＱ３，Ｑ４のベース・
エミッタ間電圧をそれぞれＶBE30，ＶBE40とすると第１
の差動利得段Ｓ１には次式の関係が成立する。
エミッタ間電圧をそれぞれＶBE30，ＶBE40とすると第１
の差動利得段Ｓ１には次式の関係が成立する。
【００３８】
【数１２】
【００３９】そして、数１１と数１２より次式が導かれ
る。
る。
【００４０】
【数１３】
【００４１】また、第２の差動利得段Ｓ２のトランジス
タＱ３，Ｑ４のベースには、第１の差動利得段Ｓ１の入
力とは逆相となるように入力電圧ＶA ，ＶB が与えられ
る。従って、第１のカレントミラー回路Ｋ１の出力電流
ＩO11 は、最初の半周期の出力電流ＩO12 と同様の理由
によりＩO11 ＝０となる。
タＱ３，Ｑ４のベースには、第１の差動利得段Ｓ１の入
力とは逆相となるように入力電圧ＶA ，ＶB が与えられ
る。従って、第１のカレントミラー回路Ｋ１の出力電流
ＩO11 は、最初の半周期の出力電流ＩO12 と同様の理由
によりＩO11 ＝０となる。
【００４２】出力電流ＩO11 及びＩO12 は負荷抵抗１０
によって電流−電圧変換される。そして、出力される電
圧ＶOUT1は次式で与えられる。
によって電流−電圧変換される。そして、出力される電
圧ＶOUT1は次式で与えられる。
【００４３】
【数１４】
【００４４】従って、出力電圧ＶOUT1は図２（ｄ）に示
す全波整流された波形となる。また、出力電流ＩO11 ，
ＩO12 の波形は、それぞれ図２（ｂ），（ｃ）に示すよ
うになる。
す全波整流された波形となる。また、出力電流ＩO11 ，
ＩO12 の波形は、それぞれ図２（ｂ），（ｃ）に示すよ
うになる。
【００４５】図１に示した全波整流回路において、数１
０及び数１３から明らかなように、（ＶBE10−ＶBE20）
及び（ＶBE30−ＶBE40）が０とならない場合、その残り
電圧は出力電圧ＶOUT1おける誤差要因となる。従って、
前記残り電圧（ＶBE10−ＶBE20）及び（ＶBE30−
ＶBE40）をできるかぎり小さくする配慮が必要である。
具体的には、交流信号源１より交流信号が入力されたと
きの電流Ｉ1Aに対する電流Ｉ1Bの差及び電流Ｉ2Aに対す
る電流Ｉ2Bの差を小さくする。つまり、電流Ｉ1 及び抵
抗４，５，７，８の抵抗値Ｒを十分大きくすることで上
記の問題を解消することができる。図３にこの発明の第
１実施例による全波整流回路の入出力特性を示す。入力
される交流信号の振幅が小さくなっても、ベース・エミ
ッタ間電圧ＶBE1 ，ＶBE2 の変動がそのまま誤差となっ
ていた従来の入出力特性に比べて直線性が損なわれる割
合が少ない。
０及び数１３から明らかなように、（ＶBE10−ＶBE20）
及び（ＶBE30−ＶBE40）が０とならない場合、その残り
電圧は出力電圧ＶOUT1おける誤差要因となる。従って、
前記残り電圧（ＶBE10−ＶBE20）及び（ＶBE30−
ＶBE40）をできるかぎり小さくする配慮が必要である。
具体的には、交流信号源１より交流信号が入力されたと
きの電流Ｉ1Aに対する電流Ｉ1Bの差及び電流Ｉ2Aに対す
る電流Ｉ2Bの差を小さくする。つまり、電流Ｉ1 及び抵
抗４，５，７，８の抵抗値Ｒを十分大きくすることで上
記の問題を解消することができる。図３にこの発明の第
１実施例による全波整流回路の入出力特性を示す。入力
される交流信号の振幅が小さくなっても、ベース・エミ
ッタ間電圧ＶBE1 ，ＶBE2 の変動がそのまま誤差となっ
ていた従来の入出力特性に比べて直線性が損なわれる割
合が少ない。
【００４６】次に、この発明の第２実施例について図４
及び図５を用いて説明する。図４はこの発明の第２実施
例による全波整流回路の構成を示す回路図である。図４
において、２１は交流信号源、２２は電圧Ｖref2を出力
する直流電圧源、２３は結合コンデンサ、Ｑ２０，Ｑ２
１は交流信号源２１の信号及び電圧Ｖref2を入力する第
１の差動利得段を構成するトランジスタ、Ｑ２４，Ｑ２
５は第１の差動利得段Ｓ３の能動負荷用トランジスタ、
２６，２７は第１の差動利得段Ｓ３のゲインを設定する
抵抗素子、２８は第１の差動利得段Ｓ３に電流Ｉ3 を供
給する定電流源、Ｑ２２，Ｑ２３は交流信号源２１の信
号及び電圧Ｖref2を入力する第２の差動利得段Ｓ４を構
成するトランジスタ、Ｑ２６，Ｑ２７は第２の差動利得
段Ｓ４の能動負荷用トランジスタ、２９，３０は第２の
差動利得段Ｓ４のゲインを設定する抵抗素子、３１は第
２の差動利得段Ｓ４に電流Ｉ4 を供給する定電流源であ
る。また、Ｑ３０，Ｑ３１は第１のカレントミラー回路
Ｋ３を構成するトランジスタである。第１のカレントミ
ラー回路Ｋ３の入力、即ちトランジスタＱ３０，Ｑ３１
のベースは、第１の差動利得段Ｓ３の出力に接続されて
いる。Ｑ２８，Ｑ２９は第２のカレントミラー回路Ｋ４
を構成するトランジスタである。第２のカレントミラー
回路Ｋ４の入力、即ちＱ２８，Ｑ２９のベースは、第１
の差動利得段Ｓ３の出力に接続されている。３２は負荷
抵抗、３３は電源電圧ＶCCを供給する電源に接続されて
いる電源端子、３４は出力端子である。端子３５は接地
されている。負荷抵抗３２の一方端に第１及び第２のカ
レントミラー回路Ｋ３，Ｋ４の出力が接続され、他方端
に電源端子３１が接続されている。２４，２５は第１の
差動利得段Ｓ３及び第２の差動利得段Ｓ４のトランジス
タＱ３０，Ｑ３１，Ｑ３２，Ｑ３３のベースに直流電圧
Ｖref2を供給するための抵抗素子である。
及び図５を用いて説明する。図４はこの発明の第２実施
例による全波整流回路の構成を示す回路図である。図４
において、２１は交流信号源、２２は電圧Ｖref2を出力
する直流電圧源、２３は結合コンデンサ、Ｑ２０，Ｑ２
１は交流信号源２１の信号及び電圧Ｖref2を入力する第
１の差動利得段を構成するトランジスタ、Ｑ２４，Ｑ２
５は第１の差動利得段Ｓ３の能動負荷用トランジスタ、
２６，２７は第１の差動利得段Ｓ３のゲインを設定する
抵抗素子、２８は第１の差動利得段Ｓ３に電流Ｉ3 を供
給する定電流源、Ｑ２２，Ｑ２３は交流信号源２１の信
号及び電圧Ｖref2を入力する第２の差動利得段Ｓ４を構
成するトランジスタ、Ｑ２６，Ｑ２７は第２の差動利得
段Ｓ４の能動負荷用トランジスタ、２９，３０は第２の
差動利得段Ｓ４のゲインを設定する抵抗素子、３１は第
２の差動利得段Ｓ４に電流Ｉ4 を供給する定電流源であ
る。また、Ｑ３０，Ｑ３１は第１のカレントミラー回路
Ｋ３を構成するトランジスタである。第１のカレントミ
ラー回路Ｋ３の入力、即ちトランジスタＱ３０，Ｑ３１
のベースは、第１の差動利得段Ｓ３の出力に接続されて
いる。Ｑ２８，Ｑ２９は第２のカレントミラー回路Ｋ４
を構成するトランジスタである。第２のカレントミラー
回路Ｋ４の入力、即ちＱ２８，Ｑ２９のベースは、第１
の差動利得段Ｓ３の出力に接続されている。３２は負荷
抵抗、３３は電源電圧ＶCCを供給する電源に接続されて
いる電源端子、３４は出力端子である。端子３５は接地
されている。負荷抵抗３２の一方端に第１及び第２のカ
レントミラー回路Ｋ３，Ｋ４の出力が接続され、他方端
に電源端子３１が接続されている。２４，２５は第１の
差動利得段Ｓ３及び第２の差動利得段Ｓ４のトランジス
タＱ３０，Ｑ３１，Ｑ３２，Ｑ３３のベースに直流電圧
Ｖref2を供給するための抵抗素子である。
【００４７】図４に示した第２実施例による全波整流回
路は、図１に示した第１実施例による全波整流回路と
は、逆の導電型のトランジスタによって、差動利得段及
びカレントミラー回路を構成することにより、全波整流
された電圧を電圧ＧＮＤを基準として出力することがで
きる。動作については、電流，電圧の向きが異なるが図
１に示した第１実施例の全波整流回路と同様である。図
５は図４の全波整流回路の各点における信号波形を示す
波形図である。図５（ａ）は交流信号源２１より出力さ
れる信号をコンデンサ２３を介して入力したＣ点におけ
る波形である。図５（ｂ），（ｃ）はそれぞれ第１及び
第２のカレントミラー回路Ｋ３，Ｋ４の出力電流
ＩO11 ，ＩO12 の波形を示している。図５（ｄ）は出力
電圧ＶOUT2の波形を示している。
路は、図１に示した第１実施例による全波整流回路と
は、逆の導電型のトランジスタによって、差動利得段及
びカレントミラー回路を構成することにより、全波整流
された電圧を電圧ＧＮＤを基準として出力することがで
きる。動作については、電流，電圧の向きが異なるが図
１に示した第１実施例の全波整流回路と同様である。図
５は図４の全波整流回路の各点における信号波形を示す
波形図である。図５（ａ）は交流信号源２１より出力さ
れる信号をコンデンサ２３を介して入力したＣ点におけ
る波形である。図５（ｂ），（ｃ）はそれぞれ第１及び
第２のカレントミラー回路Ｋ３，Ｋ４の出力電流
ＩO11 ，ＩO12 の波形を示している。図５（ｄ）は出力
電圧ＶOUT2の波形を示している。
【００４８】次に、この発明の第３実施例について図６
を用いて説明する。図６において、３８は出力電圧Ｖ
ref3が可変の直流電源、３６は直流電源３８の出力電圧
Ｖ ref3 を非反転入力端子に入力し、トランジスタＱ９，
Ｑ１０またはＱ１１，Ｑ１２で構成されたカレントミラ
ー回路Ｋ２，Ｋ１の出力を反転入力端子に入力する演算
増幅器、３７は一方端を演算増幅器３６の出力端に接続
し、他方端を演算増幅器３６の反転入力端子に接続する
帰還抵抗であり、その他の図１と同一符号は図１と同一
もしくは相当する部分を示す。また、構成についても第
１及び第２のカレントミラー回路Ｋ１，Ｋ２の出力まで
は図１と同様の動作を行い、第１及び第２のカレントミ
ラー回路Ｋ１，Ｋ２の出力電流を演算増幅器３６と帰還
抵抗３７により電流−電圧変換を行うことにより、第１
及び第２の差動利得段で半波整流された出力を合成して
全波整流された電圧を任意の電圧Ｖref3を基準として出
力することができる。図７は、図６に示した全波整流回
路の各点における動作波形を示す波形図である。図７
（ａ）は交流信号源１より出力される信号をコンデンサ
３を介して入力したＡ点における波形である。図７
（ｂ），（ｃ）はそれぞれ第１及び第２のカレントミラ
ー回路Ｋ１，Ｋ２の出力電流ＩO11 ，ＩO12 の波形を示
している。図７（ａ）〜図７（ｃ）までの全波整流回路
の各部の波形は、図１に示した全波整流回路の各部の波
形と同一である。図７（ｄ）は出力電圧ＶOUT3の波形を
示している。なお、全波整流回路より出力される電圧Ｖ
OUT3の大きさは、第１及び第２のカレントミラー回路Ｋ
１，Ｋ２の出力電流ＩO11 ，ＩO12 の値と帰還抵抗３７
の抵抗値で決まる。
を用いて説明する。図６において、３８は出力電圧Ｖ
ref3が可変の直流電源、３６は直流電源３８の出力電圧
Ｖ ref3 を非反転入力端子に入力し、トランジスタＱ９，
Ｑ１０またはＱ１１，Ｑ１２で構成されたカレントミラ
ー回路Ｋ２，Ｋ１の出力を反転入力端子に入力する演算
増幅器、３７は一方端を演算増幅器３６の出力端に接続
し、他方端を演算増幅器３６の反転入力端子に接続する
帰還抵抗であり、その他の図１と同一符号は図１と同一
もしくは相当する部分を示す。また、構成についても第
１及び第２のカレントミラー回路Ｋ１，Ｋ２の出力まで
は図１と同様の動作を行い、第１及び第２のカレントミ
ラー回路Ｋ１，Ｋ２の出力電流を演算増幅器３６と帰還
抵抗３７により電流−電圧変換を行うことにより、第１
及び第２の差動利得段で半波整流された出力を合成して
全波整流された電圧を任意の電圧Ｖref3を基準として出
力することができる。図７は、図６に示した全波整流回
路の各点における動作波形を示す波形図である。図７
（ａ）は交流信号源１より出力される信号をコンデンサ
３を介して入力したＡ点における波形である。図７
（ｂ），（ｃ）はそれぞれ第１及び第２のカレントミラ
ー回路Ｋ１，Ｋ２の出力電流ＩO11 ，ＩO12 の波形を示
している。図７（ａ）〜図７（ｃ）までの全波整流回路
の各部の波形は、図１に示した全波整流回路の各部の波
形と同一である。図７（ｄ）は出力電圧ＶOUT3の波形を
示している。なお、全波整流回路より出力される電圧Ｖ
OUT3の大きさは、第１及び第２のカレントミラー回路Ｋ
１，Ｋ２の出力電流ＩO11 ，ＩO12 の値と帰還抵抗３７
の抵抗値で決まる。
【００４９】次に、この発明の第４実施例による全波整
流回路について、図８を用いて説明する。図８におい
て、Ｑ４０，Ｑ４８は第１及び第２の差動利得段の入力
であるトランジスタＱ１〜Ｑ４のベースにエミッタを接
続し、トランジスタＱ１〜Ｑ４のベース電流の影響を緩
和するためのトランジスタ、４０，４１はトランジスタ
Ｑ４０，Ｑ４８のコレクタに電流Ｉ5 ，Ｉ6 を供給する
定電流源である。トランジスタＱ４１〜Ｑ４７及び抵抗
４２は、第１の差動利得段のトランジスタＱ５，Ｑ６の
ベース電流を緩和するための回路を構成している。そし
て、この回路は、第１の差動利得段の出力電流からトラ
ンジスタＱ５，Ｑ６，Ｑ４４に流れるベース電流の和を
差し引くように設定されている。トランジスタＱ５０〜
Ｑ５５及び抵抗４５で構成する回路も第２の差動利得段
に対して上記の回路と同様の働きをする。また、図１と
同一符号は図１と同一もしくは相当する部分を示す。図
８の全波整流回路において、図１に示した全波整流回路
と異なる第１の点は、トランジスタＱ４０及びＱ４８を
介して交流信号源１の出力信号を第１及び第２の差動利
得段に入力している点である。図１に示した第１実施例
による全波整流回路においては、第１の差動利得段Ｓ１
及び第２の差動利得段Ｓ２を構成しているトランジスタ
Ｑ１，Ｑ２及びトランジスタＱ３，Ｑ４のベース電流の
影響でＡ点及びＢ点の電圧ＶA ，ＶB が変化する。その
ため、第１及び第２のカレントミラー回路Ｋ１，Ｋ２の
出力電流ＩO11 ，ＩO12 の変化等の原因になる。そこ
で、トランジスタＱ４０，Ｑ４８により抵抗１４，１５
に流れる電流を小さくしてベース電流の影響によるＡ点
及びＢ点の電圧ＶA ，ＶB の変化を小さくしている。
流回路について、図８を用いて説明する。図８におい
て、Ｑ４０，Ｑ４８は第１及び第２の差動利得段の入力
であるトランジスタＱ１〜Ｑ４のベースにエミッタを接
続し、トランジスタＱ１〜Ｑ４のベース電流の影響を緩
和するためのトランジスタ、４０，４１はトランジスタ
Ｑ４０，Ｑ４８のコレクタに電流Ｉ5 ，Ｉ6 を供給する
定電流源である。トランジスタＱ４１〜Ｑ４７及び抵抗
４２は、第１の差動利得段のトランジスタＱ５，Ｑ６の
ベース電流を緩和するための回路を構成している。そし
て、この回路は、第１の差動利得段の出力電流からトラ
ンジスタＱ５，Ｑ６，Ｑ４４に流れるベース電流の和を
差し引くように設定されている。トランジスタＱ５０〜
Ｑ５５及び抵抗４５で構成する回路も第２の差動利得段
に対して上記の回路と同様の働きをする。また、図１と
同一符号は図１と同一もしくは相当する部分を示す。図
８の全波整流回路において、図１に示した全波整流回路
と異なる第１の点は、トランジスタＱ４０及びＱ４８を
介して交流信号源１の出力信号を第１及び第２の差動利
得段に入力している点である。図１に示した第１実施例
による全波整流回路においては、第１の差動利得段Ｓ１
及び第２の差動利得段Ｓ２を構成しているトランジスタ
Ｑ１，Ｑ２及びトランジスタＱ３，Ｑ４のベース電流の
影響でＡ点及びＢ点の電圧ＶA ，ＶB が変化する。その
ため、第１及び第２のカレントミラー回路Ｋ１，Ｋ２の
出力電流ＩO11 ，ＩO12 の変化等の原因になる。そこ
で、トランジスタＱ４０，Ｑ４８により抵抗１４，１５
に流れる電流を小さくしてベース電流の影響によるＡ点
及びＢ点の電圧ＶA ，ＶB の変化を小さくしている。
【００５０】そして、図８の全波整流回路において、図
１に示した全波整流回路と異なる第２の点は、第１の差
動利得段にトランジスタＱ４１〜Ｑ４７と抵抗４２とで
構成された回路を付加し、第２の差動利得段にトランジ
スタＱ４９〜Ｑ５５と抵抗４２とで構成された回路を付
加している点である。第１図に示した第１実施例による
全波整流回路においては、第１の差動利得段Ｓ１を構成
しているトランジスタＱ５，Ｑ６のベース電流の影響に
よりトランジスタＱ５，Ｑ６に流れ込む電流の大きさが
異なる。従って、これが入力された交流信号波形に比べ
て誤差を生じる原因となる。そこで、図８の全波整流回
路では、トランジスタＱ５に流入するベース電流と同じ
大きさの電流をトランジスタＱ４１〜Ｑ４７と抵抗４２
とで構成された回路で、第１のカレントミラー回路へ出
力される電流より引き抜くことで誤差が生じないように
補償している。第２の差動利得段とトランジスタＱ４９
〜Ｑ５５と抵抗４２とで構成された回路の関係も同様で
ある。
１に示した全波整流回路と異なる第２の点は、第１の差
動利得段にトランジスタＱ４１〜Ｑ４７と抵抗４２とで
構成された回路を付加し、第２の差動利得段にトランジ
スタＱ４９〜Ｑ５５と抵抗４２とで構成された回路を付
加している点である。第１図に示した第１実施例による
全波整流回路においては、第１の差動利得段Ｓ１を構成
しているトランジスタＱ５，Ｑ６のベース電流の影響に
よりトランジスタＱ５，Ｑ６に流れ込む電流の大きさが
異なる。従って、これが入力された交流信号波形に比べ
て誤差を生じる原因となる。そこで、図８の全波整流回
路では、トランジスタＱ５に流入するベース電流と同じ
大きさの電流をトランジスタＱ４１〜Ｑ４７と抵抗４２
とで構成された回路で、第１のカレントミラー回路へ出
力される電流より引き抜くことで誤差が生じないように
補償している。第２の差動利得段とトランジスタＱ４９
〜Ｑ５５と抵抗４２とで構成された回路の関係も同様で
ある。
【００５１】なお、図１に示した全波整流回路と図８に
示した全波整流回路とでは、第１及び第２の差動利得段
における抵抗４３，４４，４６，４７の存在が異なる。
これはトランジスタＱ５〜Ｑ８に流れる電流を調整する
ための抵抗である。図１に示す全波整流回路では、各ト
ランジスタＱ５〜Ｑ８に流れる電流量はトランジスタＱ
５〜Ｑ８のベース・エミッタ間電圧で決まるが、抵抗４
３，４４，４６，４７で各トランジスタＱ５〜Ｑ８のエ
ミッタを接地したことにより、トランジスタＱ５〜Ｑ８
のベース・エミッタ間電圧に抵抗による電圧降下分が加
算された値によりそれぞれの電流量が決定される。
示した全波整流回路とでは、第１及び第２の差動利得段
における抵抗４３，４４，４６，４７の存在が異なる。
これはトランジスタＱ５〜Ｑ８に流れる電流を調整する
ための抵抗である。図１に示す全波整流回路では、各ト
ランジスタＱ５〜Ｑ８に流れる電流量はトランジスタＱ
５〜Ｑ８のベース・エミッタ間電圧で決まるが、抵抗４
３，４４，４６，４７で各トランジスタＱ５〜Ｑ８のエ
ミッタを接地したことにより、トランジスタＱ５〜Ｑ８
のベース・エミッタ間電圧に抵抗による電圧降下分が加
算された値によりそれぞれの電流量が決定される。
【００５２】
【発明の効果】以上のように、請求項１記載の発明の全
波整流回路によれば、信号付与手段の第１の出力端子に
接続された正相入力端子と、信号付与手段の第２の出力
端子に接続された逆相入力端子と、出力端子とを有し、
交流信号を半波整流して前記出力端子から出力する第１
の差動利得段と、信号付与手段の第１の出力端子に接続
された逆相入力端子と、信号付与手段の第２の出力端子
に接続された正相入力端子と、出力端子とを有し、交流
信号を半波整流して前記出力端子から出力する第２の差
動利得段と、前記第１及び第２の差動利得段の出力端子
に接続され前記第１及び第２の差動利得段の出力を合成
する出力回路とを備えて構成され、第１と第２の差動利
得段より出力される電流波形は、入力された交流信号の
異なる位相部分が半波整流された波形となる。第１及び
第２の差動利得段から出力されたそれぞれの電流を出力
回路で合成することにより、入力された交流信号を全波
整流して出力端子から出力することができ、交流信号を
単一入力することができるとともに、出力電圧の入力電
圧に対する直線性を改善して精度を向上することができ
るという効果がある。
波整流回路によれば、信号付与手段の第１の出力端子に
接続された正相入力端子と、信号付与手段の第２の出力
端子に接続された逆相入力端子と、出力端子とを有し、
交流信号を半波整流して前記出力端子から出力する第１
の差動利得段と、信号付与手段の第１の出力端子に接続
された逆相入力端子と、信号付与手段の第２の出力端子
に接続された正相入力端子と、出力端子とを有し、交流
信号を半波整流して前記出力端子から出力する第２の差
動利得段と、前記第１及び第２の差動利得段の出力端子
に接続され前記第１及び第２の差動利得段の出力を合成
する出力回路とを備えて構成され、第１と第２の差動利
得段より出力される電流波形は、入力された交流信号の
異なる位相部分が半波整流された波形となる。第１及び
第２の差動利得段から出力されたそれぞれの電流を出力
回路で合成することにより、入力された交流信号を全波
整流して出力端子から出力することができ、交流信号を
単一入力することができるとともに、出力電圧の入力電
圧に対する直線性を改善して精度を向上することができ
るという効果がある。
【００５３】また、請求項２記載の発明の全波整流回路
によれば、出力回路が、第１の差動利得段の出力端子に
接続した入力端子と、出力端子とを有する第１のカレン
トミラー回路と、第２の差動利得段の出力端子に接続し
た入力端子と、出力端子とを有する第２のカレントミラ
ー回路と、第１及び第２のカレントミラー回路の出力端
子に接続され、該第１及び第２のカレントミラー回路か
ら供給される電流を電圧に変換して出力する電流−電圧
変換手段とを備えて構成されているので、第１及び第２
の差動利得段により整流された電流を電流−電圧変換手
段から全波整流された電圧として出力することができる
という効果がある。
によれば、出力回路が、第１の差動利得段の出力端子に
接続した入力端子と、出力端子とを有する第１のカレン
トミラー回路と、第２の差動利得段の出力端子に接続し
た入力端子と、出力端子とを有する第２のカレントミラ
ー回路と、第１及び第２のカレントミラー回路の出力端
子に接続され、該第１及び第２のカレントミラー回路か
ら供給される電流を電圧に変換して出力する電流−電圧
変換手段とを備えて構成されているので、第１及び第２
の差動利得段により整流された電流を電流−電圧変換手
段から全波整流された電圧として出力することができる
という効果がある。
【００５４】また、請求項３記載の発明の全波整流回路
によれば、電流−電圧変換手段が、第１及び第２のカレ
ントミラー回路の出力端子に接続した反転入力端子と、
非反転入力端子と、出力端子とを有する演算増幅器と、
演算増幅器の非反転入力端子に接続した一方電極と、基
準電位に接続した他方電極とを有する基準電圧源と、演
算増幅器の出力端子に接続した一方端と、演算増幅器の
反転入力端子に接続した他方端とを有する電圧降下手段
とを備えて構成されているので、基準電圧源の電圧を変
化させることにより、出力電圧の基準を任意に設定する
ことができるという効果がある。
によれば、電流−電圧変換手段が、第１及び第２のカレ
ントミラー回路の出力端子に接続した反転入力端子と、
非反転入力端子と、出力端子とを有する演算増幅器と、
演算増幅器の非反転入力端子に接続した一方電極と、基
準電位に接続した他方電極とを有する基準電圧源と、演
算増幅器の出力端子に接続した一方端と、演算増幅器の
反転入力端子に接続した他方端とを有する電圧降下手段
とを備えて構成されているので、基準電圧源の電圧を変
化させることにより、出力電圧の基準を任意に設定する
ことができるという効果がある。
【００５５】また、請求項４記載の発明の全波整流回路
によれば、信号付与手段が、直流バイアス電圧をバッフ
ァして第１の出力端子から出力するための第１のバッフ
ァ回路と、交流信号をバッファして第２の出力端子から
出力するための第２のバッファ回路とを備えて構成され
ているので、第１及び第２の差動利得段の入力特性によ
る直流バイアス電圧の変動を防止して全波整流された出
力の精度を向上することができるという効果がある。
によれば、信号付与手段が、直流バイアス電圧をバッフ
ァして第１の出力端子から出力するための第１のバッフ
ァ回路と、交流信号をバッファして第２の出力端子から
出力するための第２のバッファ回路とを備えて構成され
ているので、第１及び第２の差動利得段の入力特性によ
る直流バイアス電圧の変動を防止して全波整流された出
力の精度を向上することができるという効果がある。
【図１】この発明の第１実施例による全波整流回路の構
成を示す回路図である。
成を示す回路図である。
【図２】図１に示した全波整流回路の各部の動作を示す
信号波形図である。
信号波形図である。
【図３】図１に示した全波整流回路の入出力特性を示す
図である。
図である。
【図４】この発明の第２実施例による全波整流回路の構
成を示す回路図である。
成を示す回路図である。
【図５】図４に示した全波整流回路の各部の動作を示す
信号波形図である。
信号波形図である。
【図６】この発明の第３実施例による全波整流回路の構
成を示す回路図である。
成を示す回路図である。
【図７】図６に示した全波整流回路の各部の動作を示す
信号波形図である。
信号波形図である。
【図８】この発明の第４実施例による全波整流回路の構
成を示す回路図である。
成を示す回路図である。
【図９】従来の全波整流回路の構成を示す回路図であ
る。
る。
【図１０】図９に示した従来の全波整流回路の構成を示
す回路図である。
す回路図である。
【図１１】図１０に示した全波整流回路の出力電圧の波
形の拡大図である。
形の拡大図である。
【図１２】図９に示した従来の全波整流回の入出力特性
図である。
図である。
１，２１ 交流信号源 ２，２２ 直流電圧源 ３，２３ 結合コンデンサ Ｓ１，Ｓ３ 第１の差動利得段 Ｓ２，Ｓ４ 第２の差動利得段 Ｋ１，Ｋ３ 第１のカレントミラー回路 Ｋ２，Ｋ４ 第２のカレントミラー回路 ６，９ 定電流源 １０ 負荷抵抗 ３６ 演算増幅器
Claims (4)
- 【請求項１】 直流バイアス電圧を与える第１の出力端
子と、前記直流バイアス電圧を基準とした交流信号を与
える第２の出力端子とを有する信号付与手段と、 前記信号付与手段の前記第１の出力端子に接続された正
相入力端子と、前記信号付与手段の前記第２の出力端子
に接続された逆相入力端子と、出力端子とを有し、前記
交流信号を半波整流して前記出力端子から出力する第１
の差動利得段と、 前記信号付与手段の前記第１の出力端子に接続された逆
相入力端子と、前記信号付与手段の前記第２の出力端子
に接続された正相入力端子と、出力端子とを有し、前記
交流信号を半波整流して前記出力端子から出力する第２
の差動利得段と、 前記第１及び第２の差動利得段の出力端子に接続され、
前記第１及び第２の差動利得段の出力を合成する出力回
路とを備え、 前記第１の差動利得段は、 前記第１の差動利得段の前記正相入力端子に接続された
第１の入力端子、前記第１の差動利得段の前記逆相入力
端子に接続された第２の入力端子、および前記第１の差
動利得段の前記正相入力端子と前記逆相入力端子との間
の電位差に応じて出力電流が振り分けられる第１および
第２の出力端子を持ち、該第２の出力端子が前記第１の
差動利得段の前記出力端子に接続されている第１の差動
対と、 前記第１の差動対の前記第１の出力端子に接続された基
準側電流経路と前記第１の差動対の前記第２の出力端子
に接続された従属側電流経路とを持ち、前記基準側電流
経路に流入した電流と同じ大きさの電流を前記従属側電
流経路に流入する第１のカレントミラー回路とを備え、 前記第２の差動利得段は、 前記第２の差動利得段の前記正相入力端子に接続された
第１の入力端子、前記第２の差動利得段の前記逆相入力
端子に接続された第２の入力端子、および前記第２の差
動利得段の前記正相入力端子と前記逆相入力端子との間
の電位差に応じて出力電流が振り分けられる第１および
第２の出力端子を持ち、該第２の出力端 子が前記第２の
差動利得段の前記出力端子に接続されている第２の差動
対と、 前記第２の差動対の前記第１の出力端子に接続された基
準側電流経路と前記第２の差動対の前記第２の出力端子
に接続された従属側電流経路とを持ち、前記基準側電流
経路に流入した電流と同じ大きさの電流を前記従属側電
流経路に流入する第２のカレントミラー回路とを備えた
全波整流回路。 - 【請求項２】 前記出力回路が、 前記第１の差動利得段の出力端子に接続した入力端子
と、出力端子とを有する第３のカレントミラー回路と、 前記第２の差動利得段の出力端子に接続した入力端子
と、出力端子とを有する第４のカレントミラー回路と、 前記第１及び第２のカレントミラー回路の出力端子に接
続され、該第３及び第４のカレントミラー回路から供給
される電流を電圧に変換して出力する電流−電圧変換手
段と、 を備えた、請求項１に記載の全波整流回路。 - 【請求項３】 直流バイアス電圧を与える第１の出力端
子と、前記直流バイアス電圧を基準とした交流信号を与
える第２の出力端子とを有する信号付与手段と、 前記信号付与手段の前記第１の出力端子に接続された正
相入力端子と、前記信号付与手段の前記第２の出力端子
に接続された逆相入力端子と、出力端子とを有し、前記
交流信号を半波整流して前記出力端子から出力する第１
の差動利得段と、 前記信号付与手段の前記第１の出力端子に接続された逆
相入力端子と、前記信号付与手段の前記第２の出力端子
に接続された正相入力端子と、出力端子とを有し、前記
交流信号を半波整流して前記出力端子から出力する第２
の差動利得段と、 前記第１及び第２の差動利得段の出力端子に接続され、
前記第１及び第２の差動利得段の出力を合成する出力回
路とを備え、 前記出力回路が、 前記第１の差動利得段の出力端子に接続した入力端子
と、出力端子とを有する第１のカレントミラー回路と、 前記第２の差動利得段の出力端子に接続した入力端子
と、出力端子とを有する第２のカレントミラー回路と、 前記第１及び第２のカレントミラー回路の出力端子に接
続され、該第１及び第２のカレントミラー回路から供給
される電流を電圧に変換して出力する電流−電圧変換手
段とを備え、 前記電流−電圧変換手段が、 前記第１及び第２のカレントミラー回路の出力端子に接
続した反転入力端子と、非反転入力端子と、出力端子と
を有する演算増幅器と、 前記演算増幅器の前記非反転入力端子に接続した一方電
極と、基準電位に接続した他方電極とを有する基準電圧
源と、 前記演算増幅器の前記出力端子に接続した一方端と、前
記演算増幅器の前記反転入力端子に接続した他方端とを
有する電圧降下手段と、 を備えた全波整流回路。 - 【請求項４】 前記信号付与手段が、 前記直流バイアス電圧をバッファして前記第１の出力端
子から出力するための第１のバッファ回路と、 前記直流バイアス電圧を基準とした前記交流信号をバッ
ファして前記第２の出力端子から出力するための第２の
バッファ回路と、 を備えた、請求項１に記載の全波整流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155064A JP2753422B2 (ja) | 1992-06-15 | 1992-06-15 | 全波整流回路 |
| US08/070,290 US5412559A (en) | 1992-06-15 | 1993-06-02 | Full wave rectifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155064A JP2753422B2 (ja) | 1992-06-15 | 1992-06-15 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344735A JPH05344735A (ja) | 1993-12-24 |
| JP2753422B2 true JP2753422B2 (ja) | 1998-05-20 |
Family
ID=15597884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4155064A Expired - Lifetime JP2753422B2 (ja) | 1992-06-15 | 1992-06-15 | 全波整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5412559A (ja) |
| JP (1) | JP2753422B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554957A (en) * | 1993-12-17 | 1996-09-10 | Imp, Inc. | Programmable function current mode signal module |
| US5691658A (en) * | 1994-05-24 | 1997-11-25 | Imp, Inc. | Current mode amplifier, rectifier and multi-function circuit |
| US5646560A (en) * | 1994-09-30 | 1997-07-08 | National Semiconductor Corporation | Integrated low-power driver for a high-current laser diode |
| AU2002950569A0 (en) * | 2002-07-29 | 2002-09-12 | Aristocrat Technologies Australia Pty Ltd | Gaming machine artwork |
| CN101405932B (zh) * | 2007-04-02 | 2011-06-01 | 上海凯路微电子有限公司 | 采用标准cmos晶体管实现高耐压的整流器 |
| US8440090B2 (en) | 2010-04-29 | 2013-05-14 | Abbott Cardiovascular Systems Inc. | Apparatus and method of making a variable stiffness multilayer catheter tubing |
| KR101821820B1 (ko) * | 2011-11-09 | 2018-03-08 | 삼성전자주식회사 | 다채널 접촉 센싱 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4187537A (en) * | 1978-12-21 | 1980-02-05 | Zenith Radio Corporation | Full-wave rectifier |
| US4523105A (en) * | 1982-09-27 | 1985-06-11 | Rca Corporation | Full wave rectifier circuit for small signals |
| JPS61224607A (ja) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | 自動利得制御用検波回路 |
| DE3831454A1 (de) * | 1988-09-16 | 1990-03-29 | Philips Patentverwaltung | Vollweg-gleichrichterschaltung |
| JPH032676A (ja) * | 1989-05-31 | 1991-01-09 | Mitsubishi Electric Corp | 全波整流回路 |
| JPH0330828A (ja) * | 1989-06-28 | 1991-02-08 | Kobe Steel Ltd | ダイヤモンドの合成方法 |
-
1992
- 1992-06-15 JP JP4155064A patent/JP2753422B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-02 US US08/070,290 patent/US5412559A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5412559A (en) | 1995-05-02 |
| JPH05344735A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753422B2 (ja) | 全波整流回路 | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2001196871A (ja) | スイッチトキャパシタアンプ | |
| JPH07297677A (ja) | フィルタ回路 | |
| JP4209072B2 (ja) | 全波整流回路 | |
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2798490B2 (ja) | 発振回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JPH0448011Y2 (ja) | ||
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JPH0720035B2 (ja) | 自動利得制御用検波回路 | |
| JP3352104B2 (ja) | カレントミラー回路 | |
| JPS6024712A (ja) | 電圧電流変換器 | |
| JP2001007655A (ja) | フル差動増幅装置 |