JP3503297B2 - 電圧‐電流変換回路 - Google Patents
電圧‐電流変換回路Info
- Publication number
- JP3503297B2 JP3503297B2 JP25264095A JP25264095A JP3503297B2 JP 3503297 B2 JP3503297 B2 JP 3503297B2 JP 25264095 A JP25264095 A JP 25264095A JP 25264095 A JP25264095 A JP 25264095A JP 3503297 B2 JP3503297 B2 JP 3503297B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- diodes
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、いわゆるｇm アン
プと称される電圧‐電流変換回路に関し、特に低電圧回
路におけるフィルタや電子ボリューム等に用いて好適な
電圧‐電流変換回路に関する。 【０００２】 【従来の技術】電圧‐電流変換回路の基本回路構成を図
３に示す。図３において、トランジスタＱ３１のベース
が入力端子３１に接続され、このトランジスタＱ３１の
エミッタは入力抵抗Ｒｉｎを介してトランジスタＱ３２
のエミッタに接続されている。トランジスタＱ３２のベ
ースには、所定の基準電圧Ｖｂが印加されている。トラ
ンジスタＱ３１，Ｑ３２の各エミッタとグランドとの間
には電流源３２，３３が接続されている。また、トラン
ジスタＱ３１，Ｑ３２の各コレクタは、ダイオードＤ３
１，Ｄ３２の各カソードに接続されている。ダイオード
Ｄ３１，Ｄ３２の各アノードはダイオードＤ３３のカソ
ードに共通に接続され、ダイオードＤ３３のアノードは
電源Ｖｃｃに接続されている。 【０００３】トランジスタＱ３１，Ｑ３２の各コレクタ
はさらに、差動対トランジスタＱ３３，Ｑ３４の各ベー
スに接続されている。トランジスタＱ３３，Ｑ３４の各
エミッタは共通に接続され、このエミッタ共通接続点と
グランドとの間には電流源３４が接続されている。トラ
ンジスタＱ３３のコレクタは、出力端子３５に接続され
るとともに、抵抗Ｒ３１を介して電源Ｖｃｃに接続され
ている。トランジスタＱ３４のコレクタは、抵抗Ｒ３２
を介して電源Ｖｃｃに接続されている。 【０００４】この基本回路構成において、入力信号Ｖｉ
ｎが入力端子３１を介してトランジスタＱ３１のベース
に印加されることで、入力信号Ｖｉｎと基準電圧Ｖｂと
の電圧差が入力抵抗Ｒｉｎで電流振幅に変換される。こ
の電流振幅はダイオードＤ３１，Ｄ３２の各カソード間
に電圧振幅として現れる。この電圧振幅は差動対トラン
ジスタＱ３３，Ｑ３４のベース間に印加されることで、
再度電流振幅に変換される。そして、この電流振幅が出
力抵抗Ｒ３１を流れることで、出力信号Ｖｏｕｔとして
導出される。 【０００５】ここで、入力抵抗Ｒｉｎで変換された電流
をΔｉ1 、差動対トランジスタＱ３３，Ｑ３４で変換さ
れた電流をΔｉ2 、信号入力側の直流電流をＩｉｎ、信
号出力側の直流電流をＩｏｕｔ とした場合、 【数１】Δｉ2 ／Δｉ1 ＝Ｉｏｕｔ ／Ｉｉｎ の関係が成り立つ。ただし、信号入力側の直流電流Ｉｉ
ｎは、電流源３２，３３の各電流をＩ３２，Ｉ３３とし
た場合、 【数２】Ｉｉｎ＝Ｉ３２＋Ｉ３３ である。また、信号出力側の直流電流Ｉｏｕｔは、電流
源３４の電流である。 【０００６】この電圧‐電流変換回路を例えば電子ボリ
ュームに適用した場合、通常、信号入力側の電流Ｉｉｎ
を制御するか、又は信号出力側の電流Ｉｏｕｔ を制御
することによってゲインを変え、ボリューム制御を行う
ことになる。しかしながら、信号入力側の電流Ｉｉｎ、
即ち電流源３２，３３の電流Ｉ３２，Ｉ３３を制御する
と、入力信号レベルのダイナミックレンジがＲｉｎ×
（Ｉ３２＋Ｉ３３）で決められるので、電流Ｉ３２，Ｉ
３３を小さくすることができない。一方、信号出力側の
電流Ｉｏｕｔを制御すると、出力抵抗Ｒ３１の両端に発
生する電圧が変動し、出力端子３５の電位が直流的にシ
フトするため、次段の回路にＤＣ直結できない。 【０００７】また、図３の構成の電圧‐電流変換回路で
は、電流源３２，３３の各々でダイオード１個分相当の
電圧降下があるものと見なすと、電源Ｖｃｃとグランド
との間には、ダイオードが４個分直列に接続されている
ことになる。ここで、ダイオードの電圧降下分を０．７
Ｖとすると、２．８Ｖ（＝０．７Ｖ×４）の電源が必要
となり、さらに入力信号Ｖｉｎのレベルに応じてトラン
ジスタＱ３１，Ｑ２３のエミッタ・コレクタ間の電圧が
変動することから、最低限５Ｖ程度の電源が必要となる
ため、電源Ｖｃｃの低電圧化への対応が難しいという問
題もある。 【０００８】この低電圧化の問題、さらには上述した各
問題を解消した電圧‐電流変換回路として、図４に示す
回路構成のものがある。図４中、図３と同等部分には同
一符号を付して示している。図４において、トランジス
タＱ３１，３２の各コレクタが電流源３６，３７を介し
て電源Ｖｃｃに接続されているとともに、ダイオードＤ
３３，Ｄ３４の各アノードに直接に接続されている。ダ
イオードＤ３３，Ｄ３４の各カソードは、トランジスタ
Ｑ３３，３４の各ベースおよびダイオードＤ３５，Ｄ３
６の各アノードにそれぞれ接続されている。ダイオード
Ｄ３５，Ｄ３６の各カソードは共通に接続され、さらに
抵抗Ｒ３３を介して接地されている。 【０００９】上記構成の電圧‐電流変換回路を例えば電
子ボリュームに適用した場合、電流源３６，３７の各電
流Ｉ３６，Ｉ３７を可変とし、この電流Ｉ３６，Ｉ３７
を制御することによって電子ボリュームを実現できると
ともに、上述した如き各問題も解消することができ、し
かも電源Ｖｃｃとグランドとの間にはダイオードが３個
分直列に接続されるだけであるため、図３の基本回路構
成に対して少なくともダイオード１個の電圧降下分だけ
電源Ｖｃｃを低電圧化できることになる。 【００１０】 【発明が解決しようとする課題】しかしながら、上記構
成の電圧‐電流変換回路では、電流源３６，３７の各電
流Ｉ３６，Ｉ３７を制御した場合に（Ｄ）点の電位が変
動するため、これに伴って信号出力側のトランジスタＱ
３３，Ｑ３４のベース電位も変動し、このトランジスタ
Ｑ３３，Ｑ３４でのダイナミックレンジを確保できない
ことになる。これに対し、抵抗Ｒ３３に代えてダイオー
ドを挿入することも可能であるが、この場合、温度特性
によってダイオード３個分の変動がトランジスタＱ３
１，Ｑ３２の各コレクタに現れることになる。また、低
電圧回路では、ダイナミックレンジを確保するために、
（Ｄ）点の電位を０．４Ｖ程度にしたいが、ダイオード
を挿入することで０．７Ｖより下げることができない。 【００１１】また、低電圧化に対応可能な電圧‐電流変
換回路として、図５に示すように、入力抵抗Ｒｉｎで変
換された電流Δｉをカレントミラー回路５１，５２によ
って次段に伝送し、この電流ΔｉをダイオードＤ５１，
Ｄ５２の各アノード間に電圧振幅として得る構成のもの
も考えられる。しかしながら、この電圧‐電流変換回路
では、カレントミラー回路５１，５２をｐｎｐトランジ
スタで構成することになるので、周波数特性が悪くな
り、実用的ではない。 【００１２】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、制御電流によって回
路のダイナミックレンジを損なうことなく、しかも周波
数特性に優れた電圧‐電流変換回路を提供することにあ
る。 【００１３】 【課題を解決するための手段】本発明による電圧‐電流
変換回路は、ベースが入力端子に接続された第１のトラ
ンジスタと、ベースに所定の基準電圧もしくは第１のト
ランジスタのベース電圧と逆相の電圧が印加される第２
のトランジスタと、これらトランジスタの各エミッタ間
に接続された入力抵抗と、第１，第２のトランジスタの
各エミッタと基準電位点との間に接続された第１，第２
の電流源と、第１，第２のトランジスタの各コレクタと
電源との間に接続された第３，第４の電流源と、第１，
第２のトランジスタの各コレクタにアノードがそれぞれ
接続された第１，第２のダイオードと、これらダイオー
ドの各カソードにアノードがそれぞれ接続されかつ各カ
ソードが共通に接続された第３，第４のダイオードと、
これらダイオードのカソード共通接続点と基準電位点と
の間に接続された第５の電流源と、このカソード共通接
続点と電源との間に接続された第３のトランジスタと、
この第３のトランジスタのベースに所定のバイアス電圧
を印加するバイアス回路と、第１，第２のダイオードの
各カソードにベースがそれぞれ接続されかつエミッタが
共通接続され、一方のコレクタが出力端子に接続された
第４，第５のトランジスタと、これらトランジスタのエ
ミッタ共通接続点と基準電位点との間に接続された第６
の電流源とを備え、前記第３，第４の電流源の電流が可
変であるとともに、前記第５の電流源の電流が前記第
３，第４の電流源の電流に比例して可変である構成とな
っている。 【００１４】 上記構成の電圧‐電流変換回路におい
て、入力信号が入力端子を介して第１のトランジスタの
ベースに印加されると、その入力信号の基準電圧（もし
くは、入力信号と逆相の信号）に対する電圧差が入力抵
抗で電流振幅に変換される。この電流振幅は、第１，第
２のダイオードのカソード間に電圧振幅として現れる。
この電圧振幅は、第４，第５のトランジスタのベース間
に印加されることで、電流振幅に変換される。ここで、
第３，第４のダイオードのカソード共通接続点と基準電
位点との間に第５の電流源の接続されていることで、第
３，第４の電流源の電流が変化しても、カソード共通接
続点の電位が変化することはない。また、第３のトラン
ジスタは、温度特性による第３，第４のダイオードの電
圧変動分を吸収する作用をなす。更に、第５の電流源の
電流を第３，第４の電流源の電流に比例させて制御する
ことで、第５の電流源には常に必要最低限の電流しか流
れないため、消費電力を低減できる。 【００１５】 【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は、例えば電
子ボリュームに適用された本発明の参考例を示す回路図
である。図１において、第１のトランジスタＱ１１のベ
ースが入力端子１１に接続されており、このトランジス
タＱ１１のエミッタは抵抗（入力抵抗）Ｒ１１を介して
第２のトランジスタＱ１２のエミッタに接続されてい
る。第２のトランジスタＱ１２のベースは、所定の電圧
Ｖａによってバイアスされている。なお、本例では、第
２のトランジスタＱ１２のベースに所定の電圧Ｖａを印
加するとしたが、第１のトランジスタＱ１１のベース入
力、即ち入力信号Ｖｉｎと逆相の信号を印加するように
することも可能である。 【００１６】第１，第２のトランジスタＱ１１，Ｑ１２
の各エミッタと基準電位点としてのグランドとの間には
第１，第２の電流源１２，１３が接続されている。第
１，第２のトランジスタＱ１１，Ｑ１２の各コレクタ
は、第３，第４の電流源１４，１５を介して電源Ｖｃｃ
に接続されているとともに、第１，第２のダイオードＤ
１１，Ｄ１２の各アノードに直接に接続されている。第
３，第４の電流源１４，１５の電流は可変であり、外部
のボリューム操作に応じて制御端子１６から与えられる
制御信号によって制御される。第１，第２のダイオード
Ｄ１１，Ｄ１２の各カソードは、第３，第４のダイオー
ドＤ１３，Ｄ１４の各アノードに接続されている。 【００１７】第３，第４のダイオードＤ１３，Ｄ１４の
各カソードは共通接続されている。この共通接続点
（Ａ）とグランドとの間には第５の電流源１７が接続さ
れ、さらに電源Ｖｃｃとの間には、第３，第４のダイオ
ードＤ１３，Ｄ１４と同じ温度特性を持つ第３のトラン
ジスタＱ１３が接続されている。また、第３のトランジ
スタＱ１３のベースとグランドとの間には電流源１８が
接続され、さらに電源Ｖｃｃとの間には抵抗Ｒ１２が接
続されている。この電流源１８および抵抗Ｒ１２によ
り、第３のトランジスタＱ１３のベースに所定のバイア
ス電圧を印加するバイアス回路が構成されている。 【００１８】第１，第２のダイオードＤ１１，Ｄ１２の
各カソードにはさらに、第４，第５のトランジスタ（差
動対トランジスタ）Ｑ１４，Ｑ１５の各ベースが接続さ
れている。第４，第５のトランジスタＱ１４，Ｑ１５の
各エミッタは共通接続され、このエミッタ共通接続点と
グランドとの間には第６の電流源１８が接続されてい
る。第４のトランジスタＱ１４のコレクタは、出力端子
１９に接続されるとともに、抵抗Ｒ１３を介して電源Ｖ
ｃｃに接続されている。第５のトランジスタＱ１５のコ
レクタは、抵抗Ｒ１４を介して電源Ｖｃｃに接続されて
いる。 【００１９】上記構成の電圧‐電流変換回路において、
入力端子１１を介して第１のトランジスタＱ１１のベー
スに入力信号Ｖｉｎが印加されると、基準電圧Ｖａに対
する電圧差が入力抵抗Ｒ１１で電流振幅に変換される。
この電流振幅は、第１，第２のダイオードＤ１１，Ｄ１
２のカソード間（第３，第４のダイオードＤ１３，Ｄ１
４のアノード間）に電圧振幅として現れる。この電圧振
幅は、第４，第５のトランジスタＱ１４，Ｑ１５のベー
ス間に印加され、再び電流振幅に変換される。この電流
は出力抵抗Ｒ１３を流れることでその両端に電圧として
現れ、出力信号Ｖｏｕｔとして導出される。 【００２０】そして、第３，第４の電流源１４，１５の
電流を制御端子１６を介して入力される制御信号に応じ
て制御することにより、回路のゲインが変化するため、
電子ボリュームを実現できる。また、第３，第４のダイ
オードＤ１３，Ｄ１４のカソード共通接続点（Ａ）とグ
ランドとの間には第５の電流源１７が接続されているの
で、第３，第４の電流源１４，１５の電流を制御して
も、（Ａ）点の電位が第３，第４の電流源１４，１５の
電流値によって変動することはない。 【００２１】ここで、第３，第４の電流源１４，１５の
各電流をＩとした場合、第５の電流源１７にはその２倍
の電流２Ｉが流れることになるため、第３，第４の電流
源１４，１５の最大電流をＩmax とすると、第５の電流
源１７としては２Ｉmax の容量のものを用いるようにす
れば良い。 【００２２】また、第３，第４のダイオードＤ１３，Ｄ
１４のカソード共通接続点（Ａ）の電位と、第４，第５
のトランジスタＱ１４，Ｑ１５のエミッタ共通接続点
（Ｂ）の電位が等しく、この電位が第５，第６の電流源
１７，１９が飽和しない最低の電位になるように設定す
ると、本回路のダイナミックレンジを有効にとれること
になる。 【００２３】さらに、第３，第４のダイオードＤ１３，
Ｄ１４のカソード共通接続点（Ａ）と電源Ｖｃｃとの間
に、ベースが所定のバイアス電圧でバイアスされかつ第
３，第４のダイオードＤ１３，Ｄ１４と同じ温度特性を
持つ第３のトランジスタＱ１３を接続した構成を採って
いるので、温度によって第３，第４のダイオードの電圧
に変動が生じたとしても、その電圧変動分を第３のトラ
ンジスタＱ１３によって吸収することができる。従っ
て、第３のトランジスタＱ１３のベースを基準電位に設
定すると、図中の（Ｃ）点は温度特性に影響されず一定
となり、この回路でのダイナミックレンジを最大にとれ
ることになる。 【００２４】またさらに、第３，第４の電流源１４，１
５および第５の電流源１７の各々でダイオード１個分相
当の電圧降下があるものと見なすと、電源Ｖｃｃとグラ
ンドとの間には、ダイオードが４個分直列に接続されて
いることになるが、この直列接続回路内では電流のみが
変化し、電圧的には変化がないため、ダイオードの電圧
降下分を０．７Ｖとすると、電源Ｖｃｃを２．８Ｖ（＝
０．７Ｖ×４）まで低電圧化できる。 【００２５】 図２は、本発明の一実施形態を示す回路
図であり、図中、図１と同等部分には同一符号を付して
示している。本実施形態においては、第３，第４の電流
源１４，１５の各電流に加え、第５の電流源１７の電流
が第３，第４の電流源１４，１５の各電流に比例して可
変な構成となっている。具体的には、第３，第４の電流
源１４，１５の各電流を制御端子１６から与えられる制
御信号によって直接に制御するのに対し、第５の電流源
１７の電流については、係数回路２１で制御信号に係数
Ｋを乗じた信号によって制御するようにしている。 【００２６】ここで、第３，第４の電流源１４，１５の
各電流をＩとし、その制御による変化量を±ΔＩとする
と、第５の電流源１７は２（Ｉ±ΔＩ）の電流を引き込
めば良い。そこで、係数回路２１の係数ＫをＫ＝２に設
定し、第５の電流源１７には第３，第４の電流源１４，
１５の各電流に比例して２倍の電流が流れるように制御
する。これにより、第５の電流源１７には常に必要最低
限の電流、即ち第３，第４の電流源１４，１５の各電流
の２倍の電流しか流れなく、不要な電流を使うことがな
いため、消費電力を低減できる。すなわち、低電圧化に
加え、低消費電力化も可能となる。 【００２７】 なお、上記実施形態では、電子ボリュー
ムに適用された場合について説明したが、電子ボリュー
ムへの適用に限定されるものではなく、本発明による電
圧‐電流変換回路は、低電圧化が可能であることから、
低電圧回路におけるフィルタなどにも同様に適用可能で
ある。 【００２８】 【発明の効果】以上説明したように、本発明によれば、
信号入力側の第１，第２の電流源および信号出力側の第
６の電流源とは別に、制御用の第３，第４，第５の電流
源を設け、この第３，第４の電流源による制御電流の変
化に応じて回路内の電圧が変動しないようにし、ダイナ
ミックレンジを最大限に使うようにするとともに、第５
の電流源の電流を第３，第４の電流源の電流に比例させ
て制御し、第５の電流源には常に必要最低限の電流しか
流れないようにしたので、制御電流によって回路のダイ
ナミックレンジを損なうことなく、低電圧で低消費電力
の電圧‐電流変換回路を提供でき、しかもｐｎｐトラン
ジスタを用いて信号伝送を行う必要もないので、周波数
特性に優れた電圧‐電流変換回路を提供できる。
プと称される電圧‐電流変換回路に関し、特に低電圧回
路におけるフィルタや電子ボリューム等に用いて好適な
電圧‐電流変換回路に関する。 【０００２】 【従来の技術】電圧‐電流変換回路の基本回路構成を図
３に示す。図３において、トランジスタＱ３１のベース
が入力端子３１に接続され、このトランジスタＱ３１の
エミッタは入力抵抗Ｒｉｎを介してトランジスタＱ３２
のエミッタに接続されている。トランジスタＱ３２のベ
ースには、所定の基準電圧Ｖｂが印加されている。トラ
ンジスタＱ３１，Ｑ３２の各エミッタとグランドとの間
には電流源３２，３３が接続されている。また、トラン
ジスタＱ３１，Ｑ３２の各コレクタは、ダイオードＤ３
１，Ｄ３２の各カソードに接続されている。ダイオード
Ｄ３１，Ｄ３２の各アノードはダイオードＤ３３のカソ
ードに共通に接続され、ダイオードＤ３３のアノードは
電源Ｖｃｃに接続されている。 【０００３】トランジスタＱ３１，Ｑ３２の各コレクタ
はさらに、差動対トランジスタＱ３３，Ｑ３４の各ベー
スに接続されている。トランジスタＱ３３，Ｑ３４の各
エミッタは共通に接続され、このエミッタ共通接続点と
グランドとの間には電流源３４が接続されている。トラ
ンジスタＱ３３のコレクタは、出力端子３５に接続され
るとともに、抵抗Ｒ３１を介して電源Ｖｃｃに接続され
ている。トランジスタＱ３４のコレクタは、抵抗Ｒ３２
を介して電源Ｖｃｃに接続されている。 【０００４】この基本回路構成において、入力信号Ｖｉ
ｎが入力端子３１を介してトランジスタＱ３１のベース
に印加されることで、入力信号Ｖｉｎと基準電圧Ｖｂと
の電圧差が入力抵抗Ｒｉｎで電流振幅に変換される。こ
の電流振幅はダイオードＤ３１，Ｄ３２の各カソード間
に電圧振幅として現れる。この電圧振幅は差動対トラン
ジスタＱ３３，Ｑ３４のベース間に印加されることで、
再度電流振幅に変換される。そして、この電流振幅が出
力抵抗Ｒ３１を流れることで、出力信号Ｖｏｕｔとして
導出される。 【０００５】ここで、入力抵抗Ｒｉｎで変換された電流
をΔｉ1 、差動対トランジスタＱ３３，Ｑ３４で変換さ
れた電流をΔｉ2 、信号入力側の直流電流をＩｉｎ、信
号出力側の直流電流をＩｏｕｔ とした場合、 【数１】Δｉ2 ／Δｉ1 ＝Ｉｏｕｔ ／Ｉｉｎ の関係が成り立つ。ただし、信号入力側の直流電流Ｉｉ
ｎは、電流源３２，３３の各電流をＩ３２，Ｉ３３とし
た場合、 【数２】Ｉｉｎ＝Ｉ３２＋Ｉ３３ である。また、信号出力側の直流電流Ｉｏｕｔは、電流
源３４の電流である。 【０００６】この電圧‐電流変換回路を例えば電子ボリ
ュームに適用した場合、通常、信号入力側の電流Ｉｉｎ
を制御するか、又は信号出力側の電流Ｉｏｕｔ を制御
することによってゲインを変え、ボリューム制御を行う
ことになる。しかしながら、信号入力側の電流Ｉｉｎ、
即ち電流源３２，３３の電流Ｉ３２，Ｉ３３を制御する
と、入力信号レベルのダイナミックレンジがＲｉｎ×
（Ｉ３２＋Ｉ３３）で決められるので、電流Ｉ３２，Ｉ
３３を小さくすることができない。一方、信号出力側の
電流Ｉｏｕｔを制御すると、出力抵抗Ｒ３１の両端に発
生する電圧が変動し、出力端子３５の電位が直流的にシ
フトするため、次段の回路にＤＣ直結できない。 【０００７】また、図３の構成の電圧‐電流変換回路で
は、電流源３２，３３の各々でダイオード１個分相当の
電圧降下があるものと見なすと、電源Ｖｃｃとグランド
との間には、ダイオードが４個分直列に接続されている
ことになる。ここで、ダイオードの電圧降下分を０．７
Ｖとすると、２．８Ｖ（＝０．７Ｖ×４）の電源が必要
となり、さらに入力信号Ｖｉｎのレベルに応じてトラン
ジスタＱ３１，Ｑ２３のエミッタ・コレクタ間の電圧が
変動することから、最低限５Ｖ程度の電源が必要となる
ため、電源Ｖｃｃの低電圧化への対応が難しいという問
題もある。 【０００８】この低電圧化の問題、さらには上述した各
問題を解消した電圧‐電流変換回路として、図４に示す
回路構成のものがある。図４中、図３と同等部分には同
一符号を付して示している。図４において、トランジス
タＱ３１，３２の各コレクタが電流源３６，３７を介し
て電源Ｖｃｃに接続されているとともに、ダイオードＤ
３３，Ｄ３４の各アノードに直接に接続されている。ダ
イオードＤ３３，Ｄ３４の各カソードは、トランジスタ
Ｑ３３，３４の各ベースおよびダイオードＤ３５，Ｄ３
６の各アノードにそれぞれ接続されている。ダイオード
Ｄ３５，Ｄ３６の各カソードは共通に接続され、さらに
抵抗Ｒ３３を介して接地されている。 【０００９】上記構成の電圧‐電流変換回路を例えば電
子ボリュームに適用した場合、電流源３６，３７の各電
流Ｉ３６，Ｉ３７を可変とし、この電流Ｉ３６，Ｉ３７
を制御することによって電子ボリュームを実現できると
ともに、上述した如き各問題も解消することができ、し
かも電源Ｖｃｃとグランドとの間にはダイオードが３個
分直列に接続されるだけであるため、図３の基本回路構
成に対して少なくともダイオード１個の電圧降下分だけ
電源Ｖｃｃを低電圧化できることになる。 【００１０】 【発明が解決しようとする課題】しかしながら、上記構
成の電圧‐電流変換回路では、電流源３６，３７の各電
流Ｉ３６，Ｉ３７を制御した場合に（Ｄ）点の電位が変
動するため、これに伴って信号出力側のトランジスタＱ
３３，Ｑ３４のベース電位も変動し、このトランジスタ
Ｑ３３，Ｑ３４でのダイナミックレンジを確保できない
ことになる。これに対し、抵抗Ｒ３３に代えてダイオー
ドを挿入することも可能であるが、この場合、温度特性
によってダイオード３個分の変動がトランジスタＱ３
１，Ｑ３２の各コレクタに現れることになる。また、低
電圧回路では、ダイナミックレンジを確保するために、
（Ｄ）点の電位を０．４Ｖ程度にしたいが、ダイオード
を挿入することで０．７Ｖより下げることができない。 【００１１】また、低電圧化に対応可能な電圧‐電流変
換回路として、図５に示すように、入力抵抗Ｒｉｎで変
換された電流Δｉをカレントミラー回路５１，５２によ
って次段に伝送し、この電流ΔｉをダイオードＤ５１，
Ｄ５２の各アノード間に電圧振幅として得る構成のもの
も考えられる。しかしながら、この電圧‐電流変換回路
では、カレントミラー回路５１，５２をｐｎｐトランジ
スタで構成することになるので、周波数特性が悪くな
り、実用的ではない。 【００１２】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、制御電流によって回
路のダイナミックレンジを損なうことなく、しかも周波
数特性に優れた電圧‐電流変換回路を提供することにあ
る。 【００１３】 【課題を解決するための手段】本発明による電圧‐電流
変換回路は、ベースが入力端子に接続された第１のトラ
ンジスタと、ベースに所定の基準電圧もしくは第１のト
ランジスタのベース電圧と逆相の電圧が印加される第２
のトランジスタと、これらトランジスタの各エミッタ間
に接続された入力抵抗と、第１，第２のトランジスタの
各エミッタと基準電位点との間に接続された第１，第２
の電流源と、第１，第２のトランジスタの各コレクタと
電源との間に接続された第３，第４の電流源と、第１，
第２のトランジスタの各コレクタにアノードがそれぞれ
接続された第１，第２のダイオードと、これらダイオー
ドの各カソードにアノードがそれぞれ接続されかつ各カ
ソードが共通に接続された第３，第４のダイオードと、
これらダイオードのカソード共通接続点と基準電位点と
の間に接続された第５の電流源と、このカソード共通接
続点と電源との間に接続された第３のトランジスタと、
この第３のトランジスタのベースに所定のバイアス電圧
を印加するバイアス回路と、第１，第２のダイオードの
各カソードにベースがそれぞれ接続されかつエミッタが
共通接続され、一方のコレクタが出力端子に接続された
第４，第５のトランジスタと、これらトランジスタのエ
ミッタ共通接続点と基準電位点との間に接続された第６
の電流源とを備え、前記第３，第４の電流源の電流が可
変であるとともに、前記第５の電流源の電流が前記第
３，第４の電流源の電流に比例して可変である構成とな
っている。 【００１４】 上記構成の電圧‐電流変換回路におい
て、入力信号が入力端子を介して第１のトランジスタの
ベースに印加されると、その入力信号の基準電圧（もし
くは、入力信号と逆相の信号）に対する電圧差が入力抵
抗で電流振幅に変換される。この電流振幅は、第１，第
２のダイオードのカソード間に電圧振幅として現れる。
この電圧振幅は、第４，第５のトランジスタのベース間
に印加されることで、電流振幅に変換される。ここで、
第３，第４のダイオードのカソード共通接続点と基準電
位点との間に第５の電流源の接続されていることで、第
３，第４の電流源の電流が変化しても、カソード共通接
続点の電位が変化することはない。また、第３のトラン
ジスタは、温度特性による第３，第４のダイオードの電
圧変動分を吸収する作用をなす。更に、第５の電流源の
電流を第３，第４の電流源の電流に比例させて制御する
ことで、第５の電流源には常に必要最低限の電流しか流
れないため、消費電力を低減できる。 【００１５】 【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は、例えば電
子ボリュームに適用された本発明の参考例を示す回路図
である。図１において、第１のトランジスタＱ１１のベ
ースが入力端子１１に接続されており、このトランジス
タＱ１１のエミッタは抵抗（入力抵抗）Ｒ１１を介して
第２のトランジスタＱ１２のエミッタに接続されてい
る。第２のトランジスタＱ１２のベースは、所定の電圧
Ｖａによってバイアスされている。なお、本例では、第
２のトランジスタＱ１２のベースに所定の電圧Ｖａを印
加するとしたが、第１のトランジスタＱ１１のベース入
力、即ち入力信号Ｖｉｎと逆相の信号を印加するように
することも可能である。 【００１６】第１，第２のトランジスタＱ１１，Ｑ１２
の各エミッタと基準電位点としてのグランドとの間には
第１，第２の電流源１２，１３が接続されている。第
１，第２のトランジスタＱ１１，Ｑ１２の各コレクタ
は、第３，第４の電流源１４，１５を介して電源Ｖｃｃ
に接続されているとともに、第１，第２のダイオードＤ
１１，Ｄ１２の各アノードに直接に接続されている。第
３，第４の電流源１４，１５の電流は可変であり、外部
のボリューム操作に応じて制御端子１６から与えられる
制御信号によって制御される。第１，第２のダイオード
Ｄ１１，Ｄ１２の各カソードは、第３，第４のダイオー
ドＤ１３，Ｄ１４の各アノードに接続されている。 【００１７】第３，第４のダイオードＤ１３，Ｄ１４の
各カソードは共通接続されている。この共通接続点
（Ａ）とグランドとの間には第５の電流源１７が接続さ
れ、さらに電源Ｖｃｃとの間には、第３，第４のダイオ
ードＤ１３，Ｄ１４と同じ温度特性を持つ第３のトラン
ジスタＱ１３が接続されている。また、第３のトランジ
スタＱ１３のベースとグランドとの間には電流源１８が
接続され、さらに電源Ｖｃｃとの間には抵抗Ｒ１２が接
続されている。この電流源１８および抵抗Ｒ１２によ
り、第３のトランジスタＱ１３のベースに所定のバイア
ス電圧を印加するバイアス回路が構成されている。 【００１８】第１，第２のダイオードＤ１１，Ｄ１２の
各カソードにはさらに、第４，第５のトランジスタ（差
動対トランジスタ）Ｑ１４，Ｑ１５の各ベースが接続さ
れている。第４，第５のトランジスタＱ１４，Ｑ１５の
各エミッタは共通接続され、このエミッタ共通接続点と
グランドとの間には第６の電流源１８が接続されてい
る。第４のトランジスタＱ１４のコレクタは、出力端子
１９に接続されるとともに、抵抗Ｒ１３を介して電源Ｖ
ｃｃに接続されている。第５のトランジスタＱ１５のコ
レクタは、抵抗Ｒ１４を介して電源Ｖｃｃに接続されて
いる。 【００１９】上記構成の電圧‐電流変換回路において、
入力端子１１を介して第１のトランジスタＱ１１のベー
スに入力信号Ｖｉｎが印加されると、基準電圧Ｖａに対
する電圧差が入力抵抗Ｒ１１で電流振幅に変換される。
この電流振幅は、第１，第２のダイオードＤ１１，Ｄ１
２のカソード間（第３，第４のダイオードＤ１３，Ｄ１
４のアノード間）に電圧振幅として現れる。この電圧振
幅は、第４，第５のトランジスタＱ１４，Ｑ１５のベー
ス間に印加され、再び電流振幅に変換される。この電流
は出力抵抗Ｒ１３を流れることでその両端に電圧として
現れ、出力信号Ｖｏｕｔとして導出される。 【００２０】そして、第３，第４の電流源１４，１５の
電流を制御端子１６を介して入力される制御信号に応じ
て制御することにより、回路のゲインが変化するため、
電子ボリュームを実現できる。また、第３，第４のダイ
オードＤ１３，Ｄ１４のカソード共通接続点（Ａ）とグ
ランドとの間には第５の電流源１７が接続されているの
で、第３，第４の電流源１４，１５の電流を制御して
も、（Ａ）点の電位が第３，第４の電流源１４，１５の
電流値によって変動することはない。 【００２１】ここで、第３，第４の電流源１４，１５の
各電流をＩとした場合、第５の電流源１７にはその２倍
の電流２Ｉが流れることになるため、第３，第４の電流
源１４，１５の最大電流をＩmax とすると、第５の電流
源１７としては２Ｉmax の容量のものを用いるようにす
れば良い。 【００２２】また、第３，第４のダイオードＤ１３，Ｄ
１４のカソード共通接続点（Ａ）の電位と、第４，第５
のトランジスタＱ１４，Ｑ１５のエミッタ共通接続点
（Ｂ）の電位が等しく、この電位が第５，第６の電流源
１７，１９が飽和しない最低の電位になるように設定す
ると、本回路のダイナミックレンジを有効にとれること
になる。 【００２３】さらに、第３，第４のダイオードＤ１３，
Ｄ１４のカソード共通接続点（Ａ）と電源Ｖｃｃとの間
に、ベースが所定のバイアス電圧でバイアスされかつ第
３，第４のダイオードＤ１３，Ｄ１４と同じ温度特性を
持つ第３のトランジスタＱ１３を接続した構成を採って
いるので、温度によって第３，第４のダイオードの電圧
に変動が生じたとしても、その電圧変動分を第３のトラ
ンジスタＱ１３によって吸収することができる。従っ
て、第３のトランジスタＱ１３のベースを基準電位に設
定すると、図中の（Ｃ）点は温度特性に影響されず一定
となり、この回路でのダイナミックレンジを最大にとれ
ることになる。 【００２４】またさらに、第３，第４の電流源１４，１
５および第５の電流源１７の各々でダイオード１個分相
当の電圧降下があるものと見なすと、電源Ｖｃｃとグラ
ンドとの間には、ダイオードが４個分直列に接続されて
いることになるが、この直列接続回路内では電流のみが
変化し、電圧的には変化がないため、ダイオードの電圧
降下分を０．７Ｖとすると、電源Ｖｃｃを２．８Ｖ（＝
０．７Ｖ×４）まで低電圧化できる。 【００２５】 図２は、本発明の一実施形態を示す回路
図であり、図中、図１と同等部分には同一符号を付して
示している。本実施形態においては、第３，第４の電流
源１４，１５の各電流に加え、第５の電流源１７の電流
が第３，第４の電流源１４，１５の各電流に比例して可
変な構成となっている。具体的には、第３，第４の電流
源１４，１５の各電流を制御端子１６から与えられる制
御信号によって直接に制御するのに対し、第５の電流源
１７の電流については、係数回路２１で制御信号に係数
Ｋを乗じた信号によって制御するようにしている。 【００２６】ここで、第３，第４の電流源１４，１５の
各電流をＩとし、その制御による変化量を±ΔＩとする
と、第５の電流源１７は２（Ｉ±ΔＩ）の電流を引き込
めば良い。そこで、係数回路２１の係数ＫをＫ＝２に設
定し、第５の電流源１７には第３，第４の電流源１４，
１５の各電流に比例して２倍の電流が流れるように制御
する。これにより、第５の電流源１７には常に必要最低
限の電流、即ち第３，第４の電流源１４，１５の各電流
の２倍の電流しか流れなく、不要な電流を使うことがな
いため、消費電力を低減できる。すなわち、低電圧化に
加え、低消費電力化も可能となる。 【００２７】 なお、上記実施形態では、電子ボリュー
ムに適用された場合について説明したが、電子ボリュー
ムへの適用に限定されるものではなく、本発明による電
圧‐電流変換回路は、低電圧化が可能であることから、
低電圧回路におけるフィルタなどにも同様に適用可能で
ある。 【００２８】 【発明の効果】以上説明したように、本発明によれば、
信号入力側の第１，第２の電流源および信号出力側の第
６の電流源とは別に、制御用の第３，第４，第５の電流
源を設け、この第３，第４の電流源による制御電流の変
化に応じて回路内の電圧が変動しないようにし、ダイナ
ミックレンジを最大限に使うようにするとともに、第５
の電流源の電流を第３，第４の電流源の電流に比例させ
て制御し、第５の電流源には常に必要最低限の電流しか
流れないようにしたので、制御電流によって回路のダイ
ナミックレンジを損なうことなく、低電圧で低消費電力
の電圧‐電流変換回路を提供でき、しかもｐｎｐトラン
ジスタを用いて信号伝送を行う必要もないので、周波数
特性に優れた電圧‐電流変換回路を提供できる。
【図面の簡単な説明】
【図１】本発明の参考例を示す回路図である。
【図２】本発明の一実施形態を示す回路図である。
【図３】電圧‐電流変換回路の基本回路構成を示す回路
図である。 【図４】一従来例を示す回路図である。 【図５】他の従来例を示す回路図である。 【符号の説明】 １１ 入力端子 １２ 第１の電流源 １３ 第２の電流源 １４ 第３の電流源 １５ 第４の電流源 １６ 制御端子 １７ 第５の電流源 １９ 第６の電流源
図である。 【図４】一従来例を示す回路図である。 【図５】他の従来例を示す回路図である。 【符号の説明】 １１ 入力端子 １２ 第１の電流源 １３ 第２の電流源 １４ 第３の電流源 １５ 第４の電流源 １６ 制御端子 １７ 第５の電流源 １９ 第６の電流源
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ベースが入力端子に接続された第１のト
ランジスタと、 ベースに所定の基準電圧もしくは前記第１のトランジス
タのベース電圧と逆相の電圧が印加される第２のトラン
ジスタと、 前記第１，第２のトランジスタの各エミッタ間に接続さ
れた入力抵抗と、 前記第１，第２のトランジスタの各エミッタと基準電位
点との間に接続された第１，第２の電流源と、 前記第１，第２のトランジスタの各コレクタと電源との
間に接続された第３，第４の電流源と、 前記第１，第２のトランジスタの各コレクタにアノード
がそれぞれ接続された第１，第２のダイオードと、 前記第１，第２のダイオードの各カソードにアノードが
それぞれ接続されかつ各カソードが共通に接続された第
３，第４のダイオードと、 前記第３，第４のダイオードのカソード共通接続点と前
記基準電位点との間に接続された第５の電流源と、 前記カソード共通接続点と前記電源との間に接続された
第３のトランジスタと、 前記第３のトランジスタのベースに所定のバイアス電圧
を印加するバイアス回路と、 前記第１，第２のダイオードの各カソードにベースがそ
れぞれ接続されかつエミッタが共通接続され、一方のコ
レクタが出力端子に接続された第４，第５のトランジス
タと、 前記第４，第５のトランジスタのエミッタ共通接続点と
前記基準電位点との間に接続された第６の電流源とを備
え、 前記第３，第４の電流源の電流が可変であり、 前記第５の電流源の電流が前記第３，第４の電流源の電
流に比例して可変である ことを特徴とする電圧‐電流変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25264095A JP3503297B2 (ja) | 1995-09-29 | 1995-09-29 | 電圧‐電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25264095A JP3503297B2 (ja) | 1995-09-29 | 1995-09-29 | 電圧‐電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998034A JPH0998034A (ja) | 1997-04-08 |
| JP3503297B2 true JP3503297B2 (ja) | 2004-03-02 |
Family
ID=17240170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25264095A Expired - Fee Related JP3503297B2 (ja) | 1995-09-29 | 1995-09-29 | 電圧‐電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3503297B2 (ja) |
-
1995
- 1995-09-29 JP JP25264095A patent/JP3503297B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0998034A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030923A (en) | Variable gain amplifier | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| US7113041B2 (en) | Operational amplifier | |
| JPS6155288B2 (ja) | ||
| JP2774881B2 (ja) | ガンマ補正回路 | |
| US4926137A (en) | Transistor amplifier for outputting a voltage which is higher than a breakdown voltage of the transistor | |
| JPH09107245A (ja) | 単一出力二供給ｄ級アンプ | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4369411A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| US6879210B2 (en) | Variable gain amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| JP2005064766A (ja) | 可変利得増幅器 | |
| JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JPH0225286B2 (ja) | ||
| JPS626361B2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| US4499429A (en) | Variable gain control circuit | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPH0212049B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPH031845B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |