JP3169698B2 - バイアス変換型フィルタ回路 - Google Patents
バイアス変換型フィルタ回路Info
- Publication number
- JP3169698B2 JP3169698B2 JP23699692A JP23699692A JP3169698B2 JP 3169698 B2 JP3169698 B2 JP 3169698B2 JP 23699692 A JP23699692 A JP 23699692A JP 23699692 A JP23699692 A JP 23699692A JP 3169698 B2 JP3169698 B2 JP 3169698B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- reference voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイアス電圧の変更が必
要なフィルタ回路に関するものである。
要なフィルタ回路に関するものである。
【０００２】
【従来の技術】バイアス電圧の変更が必要となるフィル
タ回路としては、例えば図２に示すようにコンパクト・
ディスク・プレーヤのフォーカストラッキング用のアク
チュエータ３をエラー信号生成回路１から与えられた信
号に基いて駆動するドライバ回路２内に設けられるフィ
ルタ回路等が挙げられる。
タ回路としては、例えば図２に示すようにコンパクト・
ディスク・プレーヤのフォーカストラッキング用のアク
チュエータ３をエラー信号生成回路１から与えられた信
号に基いて駆動するドライバ回路２内に設けられるフィ
ルタ回路等が挙げられる。
【０００３】この場合、エラー信号生成回路１とドライ
バ回路２はそれぞれＩＣで形成されるが、エラー信号生
成回路１は電源電圧が例えば５Ｖで動作するように設計
されているのに対し、ドライバ回路２はアクチュエータ
３を駆動するのにできるだけ大きなパワーを供給するよ
うに電源電圧が例えば８Ｖで動作するように設計される
如く、互いに電源電圧が異なるとともに、それに応じて
バイアス電圧（基準電圧）も２.５Ｖと４Ｖという具合
いに異なる。
バ回路２はそれぞれＩＣで形成されるが、エラー信号生
成回路１は電源電圧が例えば５Ｖで動作するように設計
されているのに対し、ドライバ回路２はアクチュエータ
３を駆動するのにできるだけ大きなパワーを供給するよ
うに電源電圧が例えば８Ｖで動作するように設計される
如く、互いに電源電圧が異なるとともに、それに応じて
バイアス電圧（基準電圧）も２.５Ｖと４Ｖという具合
いに異なる。
【０００４】従って、ドライバ回路２内のフィルタ回路
はエラー信号生成回路１から供給されるエラー信号中の
ノイズを除去するだけでなく、そのバイアス電圧を変換
するように構成される。更に、ドライバ段前段はデジタ
ル信号処理によって構成する場合も増えてきており、そ
のような場合、パルス幅信号を平滑してアナログ化しな
ければならない。
はエラー信号生成回路１から供給されるエラー信号中の
ノイズを除去するだけでなく、そのバイアス電圧を変換
するように構成される。更に、ドライバ段前段はデジタ
ル信号処理によって構成する場合も増えてきており、そ
のような場合、パルス幅信号を平滑してアナログ化しな
ければならない。
【０００５】図３はそのようなフィルタ回路の従来例を
示しており、同図において、４は入力信号端子、５は入
力信号の基準電圧（第１の基準電圧）が与えられる端
子、６は演算増幅器、７は抵抗Ｒ１、Ｒ３、コンデンサ
Ｃ１で構成されるローパスフィルタ、８も抵抗Ｒ２、Ｒ
４、コンデンサＣ２で構成されるローパスフィルタ、９
は出力端子である。そして、端子１０、１１には第２の
基準電圧が与えられる。
示しており、同図において、４は入力信号端子、５は入
力信号の基準電圧（第１の基準電圧）が与えられる端
子、６は演算増幅器、７は抵抗Ｒ１、Ｒ３、コンデンサ
Ｃ１で構成されるローパスフィルタ、８も抵抗Ｒ２、Ｒ
４、コンデンサＣ２で構成されるローパスフィルタ、９
は出力端子である。そして、端子１０、１１には第２の
基準電圧が与えられる。
【０００６】この回路において、端子５に与えられる第
１基準電圧は２.５Ｖで、端子１０、１１に与えられる
第２基準電圧は４Ｖであるとする。入力端子４に与えら
れた入力信号はローパスフィルタ７で高周波成分が除去
されるとともにＲ１／Ｒ３に応じた増幅度で増幅され
る。また、抵抗Ｒ１〜Ｒ４の間にＲ１／Ｒ３＝Ｒ２／Ｒ
４を充足させ且つその比によって出力端子９の出力電圧
が４Ｖ基準になるようにしている。
１基準電圧は２.５Ｖで、端子１０、１１に与えられる
第２基準電圧は４Ｖであるとする。入力端子４に与えら
れた入力信号はローパスフィルタ７で高周波成分が除去
されるとともにＲ１／Ｒ３に応じた増幅度で増幅され
る。また、抵抗Ｒ１〜Ｒ４の間にＲ１／Ｒ３＝Ｒ２／Ｒ
４を充足させ且つその比によって出力端子９の出力電圧
が４Ｖ基準になるようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のフィルタ回路では、Ｒ１／Ｒ３＝Ｒ２／Ｒ４の条件
が抵抗のバラツキ等によって崩れると、ゲインが変動す
るとともに出力端子９における基準電圧のオフセットが
生じるという欠点がある。このことは、特に第１基準電
圧と第２基準電圧の差が大きい場合に顕著となる。本発
明はこのような点に鑑みなされたものであって、回路に
用いられる抵抗のバラツキ等によって出力の基準電圧が
変化することのない（オフセットが生じない）バイアス
変換型フィルタ回路を提供することを目的とする。
来のフィルタ回路では、Ｒ１／Ｒ３＝Ｒ２／Ｒ４の条件
が抵抗のバラツキ等によって崩れると、ゲインが変動す
るとともに出力端子９における基準電圧のオフセットが
生じるという欠点がある。このことは、特に第１基準電
圧と第２基準電圧の差が大きい場合に顕著となる。本発
明はこのような点に鑑みなされたものであって、回路に
用いられる抵抗のバラツキ等によって出力の基準電圧が
変化することのない（オフセットが生じない）バイアス
変換型フィルタ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明のフィルタ回路は、入力電圧と該入力電圧の基
準電圧に相当する第１の基準電圧との差を電流に変換す
る際に前記入力電圧と前記第１の基準電圧との大小関係
に応じて前記電流の向きを変える電圧・電流変換手段
と、フィルタ素子を有するフィルタ部と、第２の基準電
圧と出力端子との間に接続された抵抗と、前記電圧・電
流変換手段の出力電流を前記フィルタ部を介して前記抵
抗に流す手段と、から成っている。
め本発明のフィルタ回路は、入力電圧と該入力電圧の基
準電圧に相当する第１の基準電圧との差を電流に変換す
る際に前記入力電圧と前記第１の基準電圧との大小関係
に応じて前記電流の向きを変える電圧・電流変換手段
と、フィルタ素子を有するフィルタ部と、第２の基準電
圧と出力端子との間に接続された抵抗と、前記電圧・電
流変換手段の出力電流を前記フィルタ部を介して前記抵
抗に流す手段と、から成っている。
【０００９】
【作用】交流の入力信号が存在しない状態のとき、入力
電圧と第１の基準電圧の差は０であるので、電圧・電流
変換手段の出力電流も０となる。従って、抵抗には電流
が流れず、出力端子には第２の基準電圧がそのまま現わ
れる。交流の入力信号が存するときは、出力端子には第
２の基準電圧を中心に変化する出力電圧が得られる。
電圧と第１の基準電圧の差は０であるので、電圧・電流
変換手段の出力電流も０となる。従って、抵抗には電流
が流れず、出力端子には第２の基準電圧がそのまま現わ
れる。交流の入力信号が存するときは、出力端子には第
２の基準電圧を中心に変化する出力電圧が得られる。
【００１０】
【実施例】以下本発明を図面に示す実施例に従って説明
する。本発明を実施した図１において、１２は入力端子
１０に与えられる入力電圧Ｖｉと端子１１に与えられる
第１の基準電圧Ｖref１との差電圧を電流に変換する電
圧・電流変換回路である。第１の基準電圧Ｖref１は、
特にこれに限る必要はないが、２.５Ｖである。
する。本発明を実施した図１において、１２は入力端子
１０に与えられる入力電圧Ｖｉと端子１１に与えられる
第１の基準電圧Ｖref１との差電圧を電流に変換する電
圧・電流変換回路である。第１の基準電圧Ｖref１は、
特にこれに限る必要はないが、２.５Ｖである。
【００１１】この電圧・電流変換回路１２は差動対トラ
ンジスタＱ１、Ｑ２と抵抗Ｒ５、Ｒ５と定電流源１３
と、ダイオード接続トランジスタＱ３、Ｑ４と、トラン
ジスタＱ３とともにカレントミラー回路を成すトランジ
スタＱ６と、トランジスタＱ４とともにカレントミラー
回路を成すトランジスタＱ５と、互いにカレントミラー
回路接続を成すトランジスタＱ７、Ｑ８とから成ってい
る。
ンジスタＱ１、Ｑ２と抵抗Ｒ５、Ｒ５と定電流源１３
と、ダイオード接続トランジスタＱ３、Ｑ４と、トラン
ジスタＱ３とともにカレントミラー回路を成すトランジ
スタＱ６と、トランジスタＱ４とともにカレントミラー
回路を成すトランジスタＱ５と、互いにカレントミラー
回路接続を成すトランジスタＱ７、Ｑ８とから成ってい
る。
【００１２】次に、１４はコンデンサＣ３と抵抗６から
成るローパスフィルタであり、その一端はａ点で前記電
圧・電流変換回路１２のトランジスタＱ６とＱ８のコレ
クタに接続されている。そして、他端は出力回路１５に
接続されている。出力回路１５は図示の如く接続された
トランジスタＱ９〜Ｑ１６と定電流源１８、１９と、抵
抗Ｒ７とから構成されている。抵抗Ｒ７は端子１６と出
力端子１７に接続されており、端子１６には第２の基準
電圧Ｖref２が印加される。第２の基準電圧Ｖref２は、
特にこれに限る必要はないが、４Ｖであるとする。
成るローパスフィルタであり、その一端はａ点で前記電
圧・電流変換回路１２のトランジスタＱ６とＱ８のコレ
クタに接続されている。そして、他端は出力回路１５に
接続されている。出力回路１５は図示の如く接続された
トランジスタＱ９〜Ｑ１６と定電流源１８、１９と、抵
抗Ｒ７とから構成されている。抵抗Ｒ７は端子１６と出
力端子１７に接続されており、端子１６には第２の基準
電圧Ｖref２が印加される。第２の基準電圧Ｖref２は、
特にこれに限る必要はないが、４Ｖであるとする。
【００１３】次に、図１の回路の動作を説明する。入力
端子１０に与えられる入力電圧Ｖiは、第１の基準電圧
Ｖref１と同じ電圧を基準に変化している電圧であり、
トランジスタＱ１、Ｑ２には、その入力電圧Ｖiと、端
子１１へ印加された第１の基準電圧Ｖref１との差電圧
に応じた電流が差動的に流れる。この電流はトランジス
タＱ６とＱ８のコレクタ側で合成され、その差電流Ｉ1
がフィルタ部１４へ流れる。
端子１０に与えられる入力電圧Ｖiは、第１の基準電圧
Ｖref１と同じ電圧を基準に変化している電圧であり、
トランジスタＱ１、Ｑ２には、その入力電圧Ｖiと、端
子１１へ印加された第１の基準電圧Ｖref１との差電圧
に応じた電流が差動的に流れる。この電流はトランジス
タＱ６とＱ８のコレクタ側で合成され、その差電流Ｉ1
がフィルタ部１４へ流れる。
【００１４】今、入力電圧Ｖiが第１の基準電圧Ｖref１
より高いとすると、トランジスタＱ６を流れる電流がト
ランジスタＱ８を流れる電流より多くなるため、その差
電流Ｉ1がａ点からフィルタ部１４へ向けて流れる。反
対に、入力電圧Ｖiが第１の基準電圧Ｖref１よりも低く
なると、電流Ｉ1はフィルタ部１４側からａ点を通って
トランジスタＱ８へ流れ込む（この方向へ流れる電流を
−Ｉとする）。
より高いとすると、トランジスタＱ６を流れる電流がト
ランジスタＱ８を流れる電流より多くなるため、その差
電流Ｉ1がａ点からフィルタ部１４へ向けて流れる。反
対に、入力電圧Ｖiが第１の基準電圧Ｖref１よりも低く
なると、電流Ｉ1はフィルタ部１４側からａ点を通って
トランジスタＱ８へ流れ込む（この方向へ流れる電流を
−Ｉとする）。
【００１５】前記フィルタ部１４へ流れる電流Ｉ1はフ
ィルタ部１４で不要成分が除去された後、ｄ点へ流れ
る。ｄ点のバイアス電圧は第１の基準電圧Ｖref１と同
じである。それは、ｂ点が端子１１と接続されていて、
Ｖref１となっており、ｄ点はｂ点に対し互いに逆向き
の２つのＰＮ接合を介して接続しているので、ｂ点と同
一電圧であることによる。
ィルタ部１４で不要成分が除去された後、ｄ点へ流れ
る。ｄ点のバイアス電圧は第１の基準電圧Ｖref１と同
じである。それは、ｂ点が端子１１と接続されていて、
Ｖref１となっており、ｄ点はｂ点に対し互いに逆向き
の２つのＰＮ接合を介して接続しているので、ｂ点と同
一電圧であることによる。
【００１６】さて、ｄ点に流れた電流Ｉ1は更にトラン
ジスタＱ１３からトランジスタＱ１４を通って接地点へ
流れる。これに応じて、トランジスタＱ１４とともにカ
レントミラー回路を成すトランジスタＱ１０に端子１６
から抵抗Ｒ７を通ってＩ1の電流が流れる。そのため、
出力端子１７には第２の基準電圧Ｖref２から抵抗Ｒ７
で降下した電圧が出力される。
ジスタＱ１３からトランジスタＱ１４を通って接地点へ
流れる。これに応じて、トランジスタＱ１４とともにカ
レントミラー回路を成すトランジスタＱ１０に端子１６
から抵抗Ｒ７を通ってＩ1の電流が流れる。そのため、
出力端子１７には第２の基準電圧Ｖref２から抵抗Ｒ７
で降下した電圧が出力される。
【００１７】電圧・電流変換回路１２の出力電流が−Ｉ
1のときは、トランジスタＱ１２からｄ点を通ってフィ
ルタ部１４に電流−Ｉ1が流れ、更にａ点からトランジ
スタＱ８を通って接地点へ流れるが、これに呼応してト
ランジスタＱ９から抵抗Ｒ７を通して端子１６に電流Ｉ
1が流れる。その結果、出力端子１７には第２の基準電
圧Ｖref２よりも抵抗Ｒ７の両端電圧分だけ高い電圧が
得られる。
1のときは、トランジスタＱ１２からｄ点を通ってフィ
ルタ部１４に電流−Ｉ1が流れ、更にａ点からトランジ
スタＱ８を通って接地点へ流れるが、これに呼応してト
ランジスタＱ９から抵抗Ｒ７を通して端子１６に電流Ｉ
1が流れる。その結果、出力端子１７には第２の基準電
圧Ｖref２よりも抵抗Ｒ７の両端電圧分だけ高い電圧が
得られる。
【００１８】以上のようにして第２の基準電圧Ｖref２
を中心とし、入力電圧Ｖiに応じて変化する電圧が出力
端子１７に導出される。この場合、その出力電圧ＶOと
入力電圧Ｖiとの関係は、 ＶO＝（２Ｒ７／Ｒ５）Ｖi で表わされる。
を中心とし、入力電圧Ｖiに応じて変化する電圧が出力
端子１７に導出される。この場合、その出力電圧ＶOと
入力電圧Ｖiとの関係は、 ＶO＝（２Ｒ７／Ｒ５）Ｖi で表わされる。
【００１９】さて、上述の説明からも明かな如く、入力
電圧Ｖiの基準電圧はＶref１（＝２.５Ｖ）は出力端子
１７では第２の基準電圧Ｖref２（＝４Ｖ）に変換され
ている。この場合、入力電圧が直流成分のみの場合、即
ちＶｉ＝Ｖref１のときは、入力端子１０と端子１１の
電圧が同値となるため、差電圧は０であり、電流Ｉ1も
０となる。従って、このとき抵抗Ｒ７には電流が流れな
いため端子１６に印加されている第２の基準電圧Ｖref
２がそのまま出力端子１７に導出される。
電圧Ｖiの基準電圧はＶref１（＝２.５Ｖ）は出力端子
１７では第２の基準電圧Ｖref２（＝４Ｖ）に変換され
ている。この場合、入力電圧が直流成分のみの場合、即
ちＶｉ＝Ｖref１のときは、入力端子１０と端子１１の
電圧が同値となるため、差電圧は０であり、電流Ｉ1も
０となる。従って、このとき抵抗Ｒ７には電流が流れな
いため端子１６に印加されている第２の基準電圧Ｖref
２がそのまま出力端子１７に導出される。
【００２０】即ち、本実施例では抵抗Ｒ７に電流が流れ
ないことにより、出力の基準電圧をＶref２に成すよう
にしているので、抵抗Ｒ７のバラツキやＲ７／Ｒ５の比
のバラツキが出力の基準電圧に何ら影響しない（オフセ
ットが生じない）。更に、言えばＲ７／Ｒ５の比のバラ
ツキはゲインのバラツキにはなるが、オフセットのバラ
ツキには無関係である。
ないことにより、出力の基準電圧をＶref２に成すよう
にしているので、抵抗Ｒ７のバラツキやＲ７／Ｒ５の比
のバラツキが出力の基準電圧に何ら影響しない（オフセ
ットが生じない）。更に、言えばＲ７／Ｒ５の比のバラ
ツキはゲインのバラツキにはなるが、オフセットのバラ
ツキには無関係である。
【００２１】尚、トランジスタＱ１、Ｑ２のエミッタ抵
抗Ｒ５、Ｒ５が等しくないことはオフセットの発生の原
因となるが、ＩＣ回路であっても、この抵抗Ｒ５、Ｒ５
を等しく形成することは容易である。
抗Ｒ５、Ｒ５が等しくないことはオフセットの発生の原
因となるが、ＩＣ回路であっても、この抵抗Ｒ５、Ｒ５
を等しく形成することは容易である。
【００２２】
【発明の効果】以上説明したように本発明のフィルタ回
路によれば、入力の基準電圧を第２の基準電圧に変換す
るに際し、オフセットの生じ難い構成となっているの
で、安定したフィルタリング出力を得ることができる。
路によれば、入力の基準電圧を第２の基準電圧に変換す
るに際し、オフセットの生じ難い構成となっているの
で、安定したフィルタリング出力を得ることができる。
【図１】本発明を実施したバイアス変換型フィルタ回路
を示す回路図
を示す回路図
【図２】その用途例を示す回路ブロック図
【図３】従来例の回路図
１２ 電圧・電流変換回路 １４ ローパスフィルタ １５ 出力回路 １７ 出力端子 Ｖi 入力電圧 Ｖref１ 第１の基準電圧 Ｖref２ 第２の基準電圧 Ｒ７ 抵抗
Claims (1)
- 【請求項１】入力電圧と該入力電圧の基準に相当する第
１の基準電圧との差を電流に変換する際に前記入力電圧
と前記第１の基準電圧との大小関係に応じて前記電流の
向きを変える電圧・電流変換手段と、 フィルタ素子を有するフィルタ部と、 第２の基準電圧と出力端子との間に接続された抵抗と、 前記電圧・電流変換手段の出力電流を前記フィルタ部を
介して前記抵抗に流す手段と、 から成るバイアス変換型フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23699692A JP3169698B2 (ja) | 1992-09-04 | 1992-09-04 | バイアス変換型フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23699692A JP3169698B2 (ja) | 1992-09-04 | 1992-09-04 | バイアス変換型フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685606A JPH0685606A (ja) | 1994-03-25 |
| JP3169698B2 true JP3169698B2 (ja) | 2001-05-28 |
Family
ID=17008848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23699692A Expired - Fee Related JP3169698B2 (ja) | 1992-09-04 | 1992-09-04 | バイアス変換型フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169698B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219828A (ja) * | 2002-01-30 | 2003-08-05 | Kin Koubai | 家庭用の豆乳、水豆腐、豆腐製造装置の水切れ感知警報装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3053006B2 (ja) | 1997-07-15 | 2000-06-19 | 日本電気株式会社 | フィルタ回路 |
-
1992
- 1992-09-04 JP JP23699692A patent/JP3169698B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219828A (ja) * | 2002-01-30 | 2003-08-05 | Kin Koubai | 家庭用の豆乳、水豆腐、豆腐製造装置の水切れ感知警報装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685606A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251939B2 (ja) | 対数増幅器 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US5241227A (en) | Active high band weighting circuit of noise reduction circuit | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH08250942A (ja) | トランスインピーダンス増幅器回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JP3254112B2 (ja) | Ｄ／ａ変換インターフェース | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPS6154286B2 (ja) | ||
| JPS631454Y2 (ja) | ||
| JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JPH09252224A (ja) | 電流／電圧変換回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6343923B2 (ja) | ||
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP3257491B2 (ja) | 電圧電流変換回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP3283112B2 (ja) | エミッタホロワ回路 | |
| JPH05150847A (ja) | 電源回路 | |
| JPS61295701A (ja) | 差動増幅回路型検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |