JPH10135836A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH10135836A JPH10135836A JP28703996A JP28703996A JPH10135836A JP H10135836 A JPH10135836 A JP H10135836A JP 28703996 A JP28703996 A JP 28703996A JP 28703996 A JP28703996 A JP 28703996A JP H10135836 A JPH10135836 A JP H10135836A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- resistors
- conversion circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 少ない抵抗の数で構成可能でＩＣ化に適した
Ｄ/Ａ変換器を得る。 【解決手段】 抵抗値が等しい複数の抵抗で構成される
Ｄ/Ａ変換器であって、基準電源（１８）と、抵抗比が
１/３２と１/１６であるＲ−２Ｒ方式のラダー回路によ
り構成され前記基準電源からの電圧に応じて動作する第
１のＤ/Ａ変換回路（１９）と、抵抗比が（１/２）のｎ
乗（ｎは２以上の自然数）で重みづけられた抵抗が直列
接続され前記第１のＤ/Ａ変換回路からの電圧に応じて
動作する第２のＤ/Ａ変換回路（２０）とを備える。
Ｄ/Ａ変換器を得る。 【解決手段】 抵抗値が等しい複数の抵抗で構成される
Ｄ/Ａ変換器であって、基準電源（１８）と、抵抗比が
１/３２と１/１６であるＲ−２Ｒ方式のラダー回路によ
り構成され前記基準電源からの電圧に応じて動作する第
１のＤ/Ａ変換回路（１９）と、抵抗比が（１/２）のｎ
乗（ｎは２以上の自然数）で重みづけられた抵抗が直列
接続され前記第１のＤ/Ａ変換回路からの電圧に応じて
動作する第２のＤ/Ａ変換回路（２０）とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｄ/Ａ変換器に関
するもので、特に少ない抵抗の数で構成可能でＩＣ化に
適したＤ/Ａ変換器に関する。
するもので、特に少ない抵抗の数で構成可能でＩＣ化に
適したＤ/Ａ変換器に関する。
【０００２】
【従来の技術】定電流源を利用したＤ/Ａ変換器として
Ｒ−２Ｒ方式のラダー回路により構成される図２の如き
ものが考えられる。図２の入力端子（１）乃至（８）に
はデジタル信号が印加され、出力端子（９）にはアナロ
グ信号が発生する。入力端子（１）はＬＳＢとなり、入
力端子（８）はＭＳＢとなる。
Ｒ−２Ｒ方式のラダー回路により構成される図２の如き
ものが考えられる。図２の入力端子（１）乃至（８）に
はデジタル信号が印加され、出力端子（９）にはアナロ
グ信号が発生する。入力端子（１）はＬＳＢとなり、入
力端子（８）はＭＳＢとなる。
【０００３】入力端子（１）乃至（８）にデジタル信号
（０、０、０・・・０）が印加されると、定電流源（１
０）乃至（１７）がオフとなり各抵抗には電流が流れな
い。この為、出力端子（９）には最大電圧である基準電
源Ｖrefが発生する。次に、入力端子（８）にデジタル
信号「１」が印加され、他の入力端子全てにデジタル信
号「０」が印加されると、定電流源（１７）のみに電流
が流れる。すると、出力電圧は、Ｖref−Ｒ・Ｉ/２とな
る。
（０、０、０・・・０）が印加されると、定電流源（１
０）乃至（１７）がオフとなり各抵抗には電流が流れな
い。この為、出力端子（９）には最大電圧である基準電
源Ｖrefが発生する。次に、入力端子（８）にデジタル
信号「１」が印加され、他の入力端子全てにデジタル信
号「０」が印加されると、定電流源（１７）のみに電流
が流れる。すると、出力電圧は、Ｖref−Ｒ・Ｉ/２とな
る。
【０００４】但し、Ｉは定電流源（１０）乃至（１７）
の各々に流れる電流、Ｒは基準抵抗値とする。更に、定
電流源（１６）のみに電流を流すと、出力電圧は、Ｖre
f−Ｒ・Ｉ/４となる。又、図３は重みづけされた抵抗を
直列接続して構成されたＤ/Ａ変換器であり、これも定
電流源を利用している。各抵抗は、（１/２）のｎ乗
（ｎは２以上の自然数）で重みづけられている。図３
は、抵抗の構成が図２と異なるだけであり他の構成と動
作は図２と同様である。
の各々に流れる電流、Ｒは基準抵抗値とする。更に、定
電流源（１６）のみに電流を流すと、出力電圧は、Ｖre
f−Ｒ・Ｉ/４となる。又、図３は重みづけされた抵抗を
直列接続して構成されたＤ/Ａ変換器であり、これも定
電流源を利用している。各抵抗は、（１/２）のｎ乗
（ｎは２以上の自然数）で重みづけられている。図３
は、抵抗の構成が図２と異なるだけであり他の構成と動
作は図２と同様である。
【０００５】図２及び図３のＤ/Ａ変換器によれば、８
ビットのデジタル信号に応じた２５６通りのアナログ信
号が得られる。
ビットのデジタル信号に応じた２５６通りのアナログ信
号が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、図２及
び図３のＤ/Ａ変換器は、抵抗値が等しい複数の抵抗で
構成する場合、抵抗の本数が増大してしまう、という問
題があった。図２及び図３のＤ/Ａ変換器をＩＣで構成
する場合には使用する抵抗の値は１つにし、該抵抗を組
み合わせてさまざまな値の抵抗値をつくるのが好まし
い。それにより、ＩＣの製造工程におけるバラツキなど
の影響が低下でき正確なＤ/Ａ変換が可能となる。
び図３のＤ/Ａ変換器は、抵抗値が等しい複数の抵抗で
構成する場合、抵抗の本数が増大してしまう、という問
題があった。図２及び図３のＤ/Ａ変換器をＩＣで構成
する場合には使用する抵抗の値は１つにし、該抵抗を組
み合わせてさまざまな値の抵抗値をつくるのが好まし
い。それにより、ＩＣの製造工程におけるバラツキなど
の影響が低下でき正確なＤ/Ａ変換が可能となる。
【０００７】図２及び図３のＤ/Ａ変換器ではＲ/１６の
抵抗だけを用いて構成することができる。Ｒ/１６の抵
抗値より大なる抵抗を作成するにはＲ/１６の抵抗を直
列接続し、Ｒ/１６の抵抗値より小なる抵抗を作成する
にはＲ/１６の抵抗を並列接続する。Ｒ/１６の抵抗を利
用して図２及び図３のＤ/Ａ変換器を構成する各抵抗を
構成するには次の本数を利用すればよい。
抵抗だけを用いて構成することができる。Ｒ/１６の抵
抗値より大なる抵抗を作成するにはＲ/１６の抵抗を直
列接続し、Ｒ/１６の抵抗値より小なる抵抗を作成する
にはＲ/１６の抵抗を並列接続する。Ｒ/１６の抵抗を利
用して図２及び図３のＤ/Ａ変換器を構成する各抵抗を
構成するには次の本数を利用すればよい。
【０００８】 （直列接続） Ｒ＝１６本 Ｒ/２＝８本 Ｒ/４＝４本 Ｒ/８＝２本 （並列接続） Ｒ/１６＝１本 Ｒ/３２＝２本 Ｒ/６４＝４本 Ｒ/１２８＝８本 Ｒ/２５６＝１６本 そこで、図２の回路はＲが７個、Ｒ/２が８個必要なの
で、トータルのＲ/１６の抵抗の本数は、 ７個×１６本＋８個×８本＝１７６本 となる。
で、トータルのＲ/１６の抵抗の本数は、 ７個×１６本＋８個×８本＝１７６本 となる。
【０００９】又、図３の回路は同様に計算すると、 １個×４本＋１個×２本＋１個×１本＋１個×２本＋１
個×４本＋１個×８本＋２個×１６本＝５３本 となる。図３の回路も図２に比べれば、抵抗の本数が削
減できるが更に抵抗の数を削減したものが希求されてい
た。
個×４本＋１個×８本＋２個×１６本＝５３本 となる。図３の回路も図２に比べれば、抵抗の本数が削
減できるが更に抵抗の数を削減したものが希求されてい
た。
【００１０】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、抵抗値が等しい複数の抵抗で構成さ
れるＤ/Ａ変換器であって、基準電源と、抵抗比が１/３
２と１/１６であるＲ−２Ｒ方式のラダー回路により構
成され前記基準電源からの電圧に応じて動作する第１の
Ｄ/Ａ変換回路と、抵抗比が（１/２）のｎ乗（ｎは２以
上の自然数）で重みづけられた抵抗が直列接続され前記
第１のＤ/Ａ変換回路からの電圧に応じて動作する第２
のＤ/Ａ変換回路とを備えることを特徴とする。
みなされたもので、抵抗値が等しい複数の抵抗で構成さ
れるＤ/Ａ変換器であって、基準電源と、抵抗比が１/３
２と１/１６であるＲ−２Ｒ方式のラダー回路により構
成され前記基準電源からの電圧に応じて動作する第１の
Ｄ/Ａ変換回路と、抵抗比が（１/２）のｎ乗（ｎは２以
上の自然数）で重みづけられた抵抗が直列接続され前記
第１のＤ/Ａ変換回路からの電圧に応じて動作する第２
のＤ/Ａ変換回路とを備えることを特徴とする。
【００１１】
【発明の実施の形態】図１は、本発明のＤ/Ａ変換器を
示すもので、（１８）は基準電源、（１９）は抵抗比が
１/３２と１/１６であるＲ−２Ｒ方式のラダー回路によ
り構成され前記基準電源（１８）からの電圧に応じて動
作する４ビットの第１のＤ/Ａ変換回路、（２０）は抵
抗比がＲ/４、Ｒ/８、Ｒ/１６、Ｒ/３２で重みづけられ
た抵抗が直列接続され前記第１のＤ/Ａ変換回路（１
９）からの電圧に応じて動作する４ビットの第２のＤ/
Ａ変換回路である。
示すもので、（１８）は基準電源、（１９）は抵抗比が
１/３２と１/１６であるＲ−２Ｒ方式のラダー回路によ
り構成され前記基準電源（１８）からの電圧に応じて動
作する４ビットの第１のＤ/Ａ変換回路、（２０）は抵
抗比がＲ/４、Ｒ/８、Ｒ/１６、Ｒ/３２で重みづけられ
た抵抗が直列接続され前記第１のＤ/Ａ変換回路（１
９）からの電圧に応じて動作する４ビットの第２のＤ/
Ａ変換回路である。
【００１２】図１において、図２と同一の回路素子につ
いては同一の符号を付し、説明を省略する。定電流源
（１０）乃至（１７）は全て等しく電流Ｉを流す。図１
では、８ビットの入力信号をＬＳＢ４ビット、ＭＳＢ４
ビットで分割しＬＳＢ４ビットを抵抗比が１/３２と１/
１６であるＲ−２Ｒ方式のラダー回路により構成される
第１のＤ/Ａ変換回路（１９）でＤ/Ａ変換する。又、Ｍ
ＳＢ４ビットを抵抗比がＲ/４、Ｒ/８、Ｒ/１６、Ｒ/３
２で重みづけられた抵抗が直列接続された第２のＤ/Ａ
変換回路（２０）でＤ/Ａ変換する。
いては同一の符号を付し、説明を省略する。定電流源
（１０）乃至（１７）は全て等しく電流Ｉを流す。図１
では、８ビットの入力信号をＬＳＢ４ビット、ＭＳＢ４
ビットで分割しＬＳＢ４ビットを抵抗比が１/３２と１/
１６であるＲ−２Ｒ方式のラダー回路により構成される
第１のＤ/Ａ変換回路（１９）でＤ/Ａ変換する。又、Ｍ
ＳＢ４ビットを抵抗比がＲ/４、Ｒ/８、Ｒ/１６、Ｒ/３
２で重みづけられた抵抗が直列接続された第２のＤ/Ａ
変換回路（２０）でＤ/Ａ変換する。
【００１３】第１のＤ/Ａ変換回路（１９）と第２のＤ/
Ａ変換回路（２０）の各々動作は、図２及び図３の場合
と同様であり、説明を省略する。図１の第１のＤ/Ａ変
換回路（１９）は、Ｒ/４が１個、Ｒ/８が１個、Ｒ/１
６が４個、Ｒ/３２が５個必要なので、トータルのＲ/１
６の抵抗の本数は、 １個×４本＋１個×２本＋４個×１本＋５個×２本＝２
０本 となる。
Ａ変換回路（２０）の各々動作は、図２及び図３の場合
と同様であり、説明を省略する。図１の第１のＤ/Ａ変
換回路（１９）は、Ｒ/４が１個、Ｒ/８が１個、Ｒ/１
６が４個、Ｒ/３２が５個必要なので、トータルのＲ/１
６の抵抗の本数は、 １個×４本＋１個×２本＋４個×１本＋５個×２本＝２
０本 となる。
【００１４】このため、図１の回路は、図３の回路に比
べてＲ/１６の抵抗の本数が半分以下で構成できる。抵
抗の本数が減れば、ＩＣのパターン面積を小さくできる
のでＩＣ化に適している。図１の説明では８ビットの入
力信号をＬＳＢ４ビット、ＭＳＢ４ビットで分割した場
合を示しているが、他の割合で設定してもよい。例え
ば、ＬＳＢ５ビット、ＭＳＢ３ビットで構成しても良い
し、ＬＳＢ３ビット、ＭＳＢ５ビットで構成しても良
い。第１のＤ/Ａ変換回路（１９）のビット数を多く
し、第２のＤ/Ａ変換回路（２０）のビット数を少なく
すると、抵抗比の精度が増加し、抵抗の本数が増加する
タイプの特性となる。
べてＲ/１６の抵抗の本数が半分以下で構成できる。抵
抗の本数が減れば、ＩＣのパターン面積を小さくできる
のでＩＣ化に適している。図１の説明では８ビットの入
力信号をＬＳＢ４ビット、ＭＳＢ４ビットで分割した場
合を示しているが、他の割合で設定してもよい。例え
ば、ＬＳＢ５ビット、ＭＳＢ３ビットで構成しても良い
し、ＬＳＢ３ビット、ＭＳＢ５ビットで構成しても良
い。第１のＤ/Ａ変換回路（１９）のビット数を多く
し、第２のＤ/Ａ変換回路（２０）のビット数を少なく
すると、抵抗比の精度が増加し、抵抗の本数が増加する
タイプの特性となる。
【００１５】逆に、第１のＤ/Ａ変換回路（１９）のビ
ット数を少なくし、第２のＤ/Ａ変換回路（２０）のビ
ット数を多くすると、抵抗比の精度が低下し、抵抗の本
数が低下するタイプの特性となる。これは、第１のＤ/
Ａ変換回路（１９）と第２のＤ/Ａ変換回路（２０）の
特性に起因する。
ット数を少なくし、第２のＤ/Ａ変換回路（２０）のビ
ット数を多くすると、抵抗比の精度が低下し、抵抗の本
数が低下するタイプの特性となる。これは、第１のＤ/
Ａ変換回路（１９）と第２のＤ/Ａ変換回路（２０）の
特性に起因する。
【００１６】それ故、ＬＳＢとＭＳＢのビット数の割合
は、必要とされる特性に応じて設定すればよい。
は、必要とされる特性に応じて設定すればよい。
【００１７】
【発明の効果】以上述べた如く、本発明によれば、少な
い抵抗の数で構成可能でＩＣ化に適したＤ/Ａ変換器が
提供できる。特に、本発明によれば、第１のＤ/Ａ変換
回路と第２のＤ/Ａ変換回路で処理するビット数の割合
を変えることにより、抵抗比の精度を重視した特性と、
抵抗の本数の削減を重視した特性を選択することができ
る。
い抵抗の数で構成可能でＩＣ化に適したＤ/Ａ変換器が
提供できる。特に、本発明によれば、第１のＤ/Ａ変換
回路と第２のＤ/Ａ変換回路で処理するビット数の割合
を変えることにより、抵抗比の精度を重視した特性と、
抵抗の本数の削減を重視した特性を選択することができ
る。
【図１】本発明のＤ/Ａ変換器を示す回路図である。
【図２】従来のＤ/Ａ変換器を示す回路図である。
【図３】従来のＤ/Ａ変換器を示す回路図である。
（１）乃至（８） 入力端子 （９） 出力端子 （１８） 基準電源 （１９） 第１のＤ/Ａ変換回路 （２０） 第２のＤ/Ａ変換回路
Claims (3)
- 【請求項１】 抵抗値が等しい複数の抵抗で構成される
Ｄ/Ａ変換器であって、 基準電源と、 抵抗比が１/３２と１/１６であるＲ−２Ｒ方式のラダー
回路により構成され前記基準電源からの電圧に応じて動
作する第１のＤ/Ａ変換回路と、 抵抗比が（１/２）のｎ乗（ｎは２以上の自然数）で重
みづけられた抵抗が直列接続され前記第１のＤ/Ａ変換
回路からの電圧に応じて動作する第２のＤ/Ａ変換回路
とを備えることを特徴とするＤ/Ａ変換器。 - 【請求項２】 前記第１及び第２のＤ/Ａ変換回路を構
成する抵抗は、ＩＣに内蔵されることを特徴とする請求
項１に記載のＤ/Ａ変換器。 - 【請求項３】 前記第１及び第２のＤ/Ａ変換回路は、
デジタル信号に応じてオンオフする定電流源を備えるこ
とを特徴とする請求項１に記載のＤ/Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28703996A JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28703996A JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135836A true JPH10135836A (ja) | 1998-05-22 |
Family
ID=17712263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28703996A Pending JPH10135836A (ja) | 1996-10-29 | 1996-10-29 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135836A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639166B2 (en) | 2007-06-21 | 2009-12-29 | Sanyo Electric Co., Ltd. | D/A converter circuit |
| JP2017520172A (ja) * | 2014-05-27 | 2017-07-20 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 低グリッチノイズのセグメント型ｄａｃ用のハイブリッドｒ−２ｒ構造 |
-
1996
- 1996-10-29 JP JP28703996A patent/JPH10135836A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639166B2 (en) | 2007-06-21 | 2009-12-29 | Sanyo Electric Co., Ltd. | D/A converter circuit |
| JP2017520172A (ja) * | 2014-05-27 | 2017-07-20 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 低グリッチノイズのセグメント型ｄａｃ用のハイブリッドｒ−２ｒ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268817B1 (en) | Digital-to-analog converter | |
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US5969658A (en) | R/2R ladder circuit and method for digital-to-analog converter | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| EP1050970A2 (en) | Digital-to-analog converter | |
| KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
| JP2937452B2 (ja) | ディジタル・アナログ変換器 | |
| KR20180075319A (ko) | 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 | |
| JPH10135836A (ja) | Ｄ／ａ変換器 | |
| US6140953A (en) | D/A converting apparatus with independent D/A converter controlled reference signals | |
| JP2001127634A (ja) | ディジタル・アナログ変換器 | |
| JP2553768B2 (ja) | ディジタル可変抵抗器 | |
| JP2003309469A (ja) | 半導体集積回路 | |
| JPH1117547A (ja) | Ｄ／ａ変換器 | |
| US5684483A (en) | Floating point digital to analog converter | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JP3125116B2 (ja) | Ａｄコンバータ | |
| JPS612427A (ja) | 変換器 | |
| JPH1117545A (ja) | Ｄ／ａ変換器 | |
| JPH10215179A (ja) | Ｄ／ａコンバータ | |
| US20030218555A1 (en) | Apparatus for converting a digital value into an analog signal | |
| JP2001237705A (ja) | 重みづけ定電流源およびｄ−ａ変換器 | |
| JPH08213913A (ja) | 分離形成された電圧分配用の抵抗領域を有するディジタル／アナログ変換器 |