KR20180075319A - 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 - Google Patents

스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 Download PDF

Info

Publication number
KR20180075319A
KR20180075319A KR1020160179511A KR20160179511A KR20180075319A KR 20180075319 A KR20180075319 A KR 20180075319A KR 1020160179511 A KR1020160179511 A KR 1020160179511A KR 20160179511 A KR20160179511 A KR 20160179511A KR 20180075319 A KR20180075319 A KR 20180075319A
Authority
KR
South Korea
Prior art keywords
resistors
circuit
resistor
switch circuit
digital
Prior art date
Application number
KR1020160179511A
Other languages
English (en)
Other versions
KR101892826B1 (ko
Inventor
이수웅
고주열
최우영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160179511A priority Critical patent/KR101892826B1/ko
Priority to US15/705,583 priority patent/US20180183451A1/en
Priority to CN201711431521.2A priority patent/CN108243313A/zh
Publication of KR20180075319A publication Critical patent/KR20180075319A/ko
Application granted granted Critical
Publication of KR101892826B1 publication Critical patent/KR101892826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기는, 제1 전압을 공급받는 단자와 접지 사이에 직렬로 접속된 제1 내지 제n 저항(n은 1이상의 자연수)을 포함하는 제1 저항열 회로; 상기 제1 내지 제n 저항 각각의 일단과 제1 접속노드 사이에 접속되어, 상기 제1 저항열 회로의 해당 제k 저항(k는 1이상 n이하의 자연수)의 일단을 선택하는 제1 스위치 회로; 상기 제1 내지 제n 저항 각각의 타단과 제2 접속노드 사이에 접속되어, 상기 제1 저항열 회로의 해당 제k 저항의 타단을 선택하는 제2 스위치 회로; 상기 제1 접속노드에 접속된 입력단자를 갖는 제1 버퍼; 상기 제2 접속노드에 접속된 입력단자를 갖는 제2 버퍼; 상기 제1 버퍼의 출력단자와 상기 제2 버퍼의 출력단자 사이에 직렬로 접속된 복수의 저항을 포함하는 제2 저항열 회로; 및 상기 디지털 코드에 따라 상기 제2 저항열 회로의 복수의 저항에 의해 분할된 전압을 선택하는 제3 스위치 회로; 를 포함한다.

Description

스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기{MULTIPLE RESISTOR STRING DIGITAL TO ANALOG CONVERTER HAVING IMPROVED SWITCHING NOISE}
본 발명은 카메라 모듈에 적용될 수 있고, 스위칭 노이즈를 개선한 다단 저항열 디지털-아날로그 변환기에 관한 것이다.
일반적으로, 디지털-아날로그 변환기(DAC: Digital to Analog Converter)는 불연속적인 디지털 비트를 연속적인 아날로그 신호로 변환한다. 최근 휴대폰 등의 모바일 기기가 점차 고성능화로 구현됨에 따라, 고성능 ADC(Analog to Digital Converter) 및 DAC가 요구되고 있다.
통상, 단조증가성과 고해상도 성능을 동시에 만족시키기 위해 다단 저항열(Multiple Resistor String) DAC이 주로 사용된다.
일반적인 다단 저항열 DAC는 동작시 마다 스위칭 잡음을 발생시키게 되는데, 카메라 모듈에 있어서 이미지센서, 홀(Hall) 센서 등은 잡음에 매우 민감하다.
기존의 다단 저항열 DAC는 2단의 제1 저항열과 제2 저항열을 포함하고, 상기 제1 저항열과 제2 저항열 사이에 접속되는 상단 버퍼 및 하단 버퍼를 포함하고, 상기 제2 저항열과 출력단자 사이에 접속되는 출력 버터를 포함할 있다.
일 예로, 상기 제1 저항열은 MSB 2비트(bit)에 대응될 수 있고, 상기 제2 저항열은 LSB 2비트(bit)에 대응될 수 있으며, 제1 저항열에서 4단계, 그리고 제1 저항열의 1단계를 제2 저항열에서 다시 4단계로 분할되므로 전체 16단계의 데이타를 출력할 수 있다.
그런데, 이와 같은 기존의 저항 다단열 DAC는, 디지털 신호를 아날로그 신호로의 코드 변환 과정에서, 상단 버퍼와 하단 버퍼의 위치가 코드에 따라 변경되는 경우가 발생되고, 이와 같이 코드에 따라 상단 버퍼 및 하단 버터의 위치가 변경되는 경우에는 스위칭 잡음이 발생되는 문제점이 있다.
한국 공개특허 제2010-0041364호 공보
본 발명의 일 실시 예는, 코드 변경시의 스위칭 잡음을 효과적으로 개선할 수 있는 다단 저항열 디지털-아날로그 변환기를 제공한다.
본 발명의 일 실시 예에 의해, 제1 전압을 공급받는 단자와 접지 사이에 직렬로 접속된 제1 내지 제n 저항(n은 1이상의 자연수)을 포함하는 제1 저항열 회로; 상기 제1 내지 제n 저항 각각의 일단과 제1 접속노드 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로의 해당 제k 저항(k는 1이상 n이하의 자연수)의 일단을 선택하는 제1 스위치 회로; 상기 제1 내지 제n 저항 각각의 타단과 제2 접속노드 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로의 해당 제k 저항의 타단을 선택하는 제2 스위치 회로; 상기 제1 접속노드에 접속된 입력단자를 갖는 제1 버퍼; 상기 제2 접속노드에 접속된 입력단자를 갖는 제2 버퍼; 상기 제1 버퍼의 출력단자와 상기 제2 버퍼의 출력단자 사이에 직렬로 접속된 복수의 저항을 포함하는 제2 저항열 회로; 및 상기 디지털 코드에 따라 상기 제2 저항열 회로의 복수의 저항에 의해 분할된 전압을 선택하는 제3 스위치 회로; 를 포함하는 다단 저항열 디지털-아날로그 변환기가 제안된다.
본 과제의 해결 수단에서는, 하기 상세한 설명에서 설명되는 여러 개념들 중 하나가 제공된다. 본 과제 해결 수단은, 청구된 사항의 핵심 기술 또는 필수적인 기술을 확인하기 위해 의도된 것이 아니며, 단지 청구된 사항들 중 하나가 기재된 것이며, 청구된 사항들 각각은 하기 상세한 설명에서 구체적으로 설명된다.
본 발명의 일 실시 예에 의하면, 간단한 스위치 구조를 이용하여 스위칭 노이즈를 효율적으로 개선할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 다른 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 일 동작 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 다른 일 동작 예시도이다.
도 5는 기존 다단 저항열 디지털-아날로그 변환기의 노이즈 파워 스펙트럼 밀도(PSD) 및 유효비트수(ENOB: Effective Number Of Bits)를 보이는 그래프이다.
도 6은 본 발명의 일 실시 에에 따른 다단 저항열 디지털-아날로그 변환기의 노이즈 파워 스펙트럼 밀도(PSD) 및 유효비트수(ENOB: Effective Number Of Bits)를 보이는 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 일 예시도이고, 도 2는 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 다른 일 예시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기는, 제1 저항열 회로(100), 제1 스위치 회로(200), 제2 스위치 회로(300), 제1 버퍼(400), 제2 버퍼(500), 제2 저항열 회로(600) 및 제3 스위치 회로(700)를 포함할 수 있다.
본 발명의 각 도면에서는, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있다.
도 2를 참조하면, 다단 저항열 디지털-아날로그 변환기는, 출력 버퍼(800)를 더 포함할 수 있다.
도 1 및 도 2를 참조하면, 상기 제1 저항열 회로(100)는 제1 전압(V1)을 공급받는 단자와 접지 사이에 직렬로 접속된 제1 내지 제n 저항을 포함할 수 있고, 상기 n은 1이상의 자연수가 될 수 있다.
일 예로, 도 1 및 도 2에 도시한 바와 같이, 상기 제1 저항열 회로(100)는 제1 내지 제4 저항(R11-R14)을 포함하고 있으나, 도 1 및 도 2에서는 n=4인 경우에 대해 도시하고 있으나, 이에 한정되지 않는다.
상기 제1 스위치 회로(200)는, 상기 제1 내지 제4 저항(R11-R14) 각각의 일단과 제1 접속노드(N1) 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로(100)의 해당 제k 저항(k는 1이상 n이하의 자연수)의 일단을 선택할 수 있다.
일 예로, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 해당 제k 저항의 일단을 선택하는 복수의 탑 스위치(SWT-1~SWT-4)를 포함할 수 있다.
이하, 본 발명의 설명에서는, 설명 및 이해의 편의를 위해 n=4인 경우에 대해 설명하고 있으며, 이러한 설명이 n=4에 한정되는 것을 의미하지 않는다.
예를 들어, 상기 제1 저항열 회로(100)는 4개의 제1 내지 제4 저항(R11-R14)을 포함하는 경우, 상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트는 MSB(Most Significant Bit) 2비트가 될 수 있고, 상기 해당 제k 저항에서, k는 1이상 4이하의 자연수가 될 수 있다.
일 예로, 상기 탑 스위치가 4개의 스위치(SWT-1~SWT-4)로 이루어지는 경우, SWT-1 스위치는 상기 제1 저항(R11)의 일단을 선택하고, SWT-2 스위치는 상기 제2 저항(R12)의 일단을 선택하고, SWT-3 스위치는 상기 제3 저항(R13)의 일단을 선택하고, SWT-4 스위치는 상기 제4 저항(R14)의 일단을 선택할 수 있다.
상기 제2 스위치 회로(300)는, 상기 제1 내지 제4 저항(R11-R14) 각각의 타단과 제2 접속노드(N2) 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로(100)의 해당 제k 저항의 타단을 선택하는 복수의 버텀 스위치를 포함할 수 있다.
일 예로, 상기 버텀 스위치가 4개의 스위치(SWB-1~SWB-4)로 이루어지는 경우, SWB-1 스위치는 상기 제1 저항(R11)의 타단을 선택하고, SWB-2 스위치는 상기 제2 저항(R12)의 타단을 선택하고, SWB-3 스위치는 상기 제3 저항(R13)의 타단을 선택하고, SWB-4 스위치는 상기 제4 저항(R14)의 타단을 선택할 수 있다.
전술한 바에 따르면, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB 2비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 해당 제k 저항의 일단을 선택하고, 상기 제2 스위치 회로(300)는 상기 해당 MSB 2비트에 따라 상기 해당 제k 저항의 타단을 선택할 수 있다.
일 예로, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB 2비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 제1 저항(R11)의 일단을 선택하고, 상기 제2 스위치 회로(300)는 상기 해당 MSB 2비트에 따라 상기 해당 제1 저항(R11)의 타단을 선택할 수 있다.
다른 일 예로, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB 2비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 제2 저항(R12)의 일단을 선택하고, 상기 제2 스위치 회로(300)는 상기 해당 MSB 2비트에 따라 상기 해당 제2 저항(R12)의 타단을 선택할 수 있다.
또 다른 일 예로, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB 2비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 제3 저항(R13)의 일단을 선택하고, 상기 제2 스위치 회로(300)는 상기 해당 MSB 2비트에 따라 상기 해당 제3 저항(R13)의 타단을 선택할 수 있다.
그리고 또 다른 일 예로, 상기 제1 스위치 회로(200)는 상기 디지털 코드의 해당 MSB 2비트에 따라 상기 제1 저항열 회로(100)의 제1 내지 제4 저항(R11-R14)중 제4 저항(R14)의 일단을 선택하고, 상기 제2 스위치 회로(300)는 상기 해당 MSB 2비트에 따라 상기 해당 제4 저항(R14)의 타단을 선택할 수 있다.
전술한 바와 같이, 코드 변경시, 기존과 달리, 제1 버퍼와 제2 버퍼는 탑 및 버텀 위치가 변경되지 않고, 제1 버퍼는 항상 탑 위치에, 제2 버퍼는 항상 버텀 위치에 있게 되므로, 제1 버퍼 및 제2 버퍼가 서로 역전됨에 의해 발생되는 스위치 노이즈가 개선될 수 있다.
상기 제1 버퍼(400)는 상기 제1 접속노드(N1)에 접속된 입력단자를 포함하여, 상기 제1 스위치 회로(200)에 의해 선택된 탑 전압을 상기 제2 저항열 회로(600)에 전달할 수 있다.
또한, 상기 제2 버퍼(500)는 상기 제2 접속노드(N2)에 접속된 입력단자를 포함하여, 상기 제2 스위치 회로(300)에 의해 선택된 버텀 전압을 상기 제2 저항열 회로(600)에 전달할 수 있다.
상기 제2 저항열 회로(600)는 상기 제1 버퍼(400)의 출력단자와 상기 제2 버퍼(500)의 출력단자 사이에 직렬로 접속된 복수의 저항(R21-R24)을 포함할 수 있다.
예를 들어, 상기 제2 저항열 회로(600)는 4개의 저항(R21-R24)을 포함하는 경우, 상기 제1 버퍼(400)의 출력단자의 탑 전압과 상기 제2 버퍼(500)의 출력단자의 버텀 전압 간의 차 전압을 4개의 저항(R21-R24)을 이용하여 분할할 수 있다.
상기 제3 스위치 회로(700)는 복수의 스위치를 포함할 수 있으며, 일 예로, 4개의 스위치(SWO-1~SWO-4)를 포함할 수 있다.
예를 들어, 상기 제1 버퍼(400)의 출력단자의 탑 전압과 상기 제2 버퍼(500)의 출력단자의 버텀 전압 간의 차 전압이 상기 제2 저항열 회로(600)의 4개의 저항(R21-R24)에 의해 분할되는 경우, 상기 4개의 스위치(SWO-1~SWO-4)는 상기 디지털 코드에 따라 상기 제2 저항열 회로(600)의 4개의 저항(R21-R24)에 의해 분할된 전압중 하나의 전압을 선택할 수 있다.
도 2를 참조하면, 출력 버퍼(800)는 상기 제3 스위치 회로(700)와 출력단자(OUT) 사이에 접속되어, 상기 제3 스위치 회로(700)에 의해 선택된 전압을 상기 출력단자(OUT)를 통해 출력한다.
이하, 도 3 및 도 4에서는 디지털 코드가 MSB 2비트와 LSB 2비트로 이루어지는 4비트 코드인 경우에 대해 설명한다.
도 3은 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 일 동작 예시도이다.
도 3을 참조하면, 디지털 코드가 1100인 경우에, MSB 2비트 11에 따라 제1 스위치 회로(100)의 탑 스위치 SWT-1이 온상태가 되고, 제2 스위치 회로(200)의 버텀 스위치 SWB-1이 온상태가 되어, 결국 상기 제1 저항열 회로(100)의 제1 저항(R11)의 양단 전압이 선택될 수 있다. 이 제1 저항(R11)의 양단 전압은 제2 저항열 회로(600)에서 다시 분할된다.
이어서, 상기 디지털 코드가 1100중 LSB 2비트 00에 따라 제2 스위치 회로(700)의 스위치 SWO-4가 온상태가 되어, 상기 제2 버퍼(500)를 통해 출력되는 전압이 출력 버퍼(800)를 통해 출력단자(OUT)를 통해 출력될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 다단 저항열 디지털-아날로그 변환기의 다른 일 동작 예시도이다.
도 4를 참조하면, 디지털 코드가 1011인 경우에, MSB 2비트 10에 따라 제1 스위치 회로(100)의 탑 스위치 SWT-2가 온상태가 되고, 제2 스위치 회로(200)의 버텀 스위치 SWB-2가 온상태가 되어, 결국 상기 제1 저항열 회로(100)의 제2 저항(R12)의 양단 전압이 선택될 수 있다. 이 제2 저항(R12)의 양단 전압은 제2 저항열 회로(600)에서 다시 분할된다.
이어서, 상기 디지털 코드가 1011중 LSB 2비트 11에 따라 제2 스위치 회로(700)의 스위치 SWO-1이 온상태가 되어, 상기 제1 버퍼(400)의 출력단자의 탑 전압과 상기 제2 버퍼(500)의 출력단자의 버텀 전압 간의 차 전압이 4개의 저항(R21-R24)중 3개의 저항(R22-R24)에 걸리는 전압이 출력 버퍼(800)를 통해 출력단자(OUT)를 통해 출력될 수 있다.
다른 일 예로, 디지털 코드가 0100인 경우에, 제1 스위치 회로(100)의 탑 스위치 SWT-3이 온상태가 되고, 제2 스위치 회로(200)의 버텀 스위치 SWB-3이 온상태가 되어, 결국 상기 제1 저항열 회로(100)의 제3 저항(R13)의 양단 전압이 선택될 수 있다. 이 제3 저항(R13)의 양단 전압은 제2 저항열 회로(600)에서 다시 분할될 수 있다.
이어서, 상기 디지털 코드가 0100중 LSB 2비트 00에 따라 제2 스위치 회로(700)의 스위치 SWO-1이 온상태가 되어, 상기 제2 버퍼(500)를 통해 출력되는 전압이 출력 버퍼(800)를 통해 출력단자(OUT)를 통해 출력될 수 있다.
그리고, 또 다른 일 예로, 디지털 코드가 0011인 경우에, 제1 스위치 회로(100)의 탑 스위치 SWT-4가 온상태가 되고, 제2 스위치 회로(200)의 버텀 스위치 SWB-4가 온상태가 되어, 결국 상기 제1 저항열 회로(100)의 제4 저항(R14)의 양단 전압이 선택될 수 있다. 이 제4 저항(R14)의 양단 전압은 제2 저항열 회로(600)에서 다시 분할될 수 있다.
이어서, 상기 디지털 코드가 0011중 LSB 2비트 11에 따라 제2 스위치 회로(700)의 스위치 SWO-1이 온상태가 되어, 상기 제1 버퍼(400)의 출력단자의 탑 전압과 상기 제2 버퍼(500)의 출력단자의 버텀 전압 간의 차 전압이 4개의 저항(R21-R24)중 3개의 저항(R22-R24)에 걸리는 전압이 출력 버퍼(800)를 통해 출력단자(OUT)를 통해 출력될 수 있다.
도 5는 기존 다단 저항열 디지털-아날로그 변환기의 노이즈 파워 스펙트럼 밀도(PSD) 및 유효비트수(ENOB: Effective Number Of Bits)를 보이는 그래프이다.
도 6은 본 발명의 일 실시 에에 따른 다단 저항열 디지털-아날로그 변환기의 노이즈 파워 스펙트럼 밀도(PSD) 및 유효비트수(ENOB: Effective Number Of Bits)를 보이는 그래프이다.
도 5 밑 도 6에서, 본 발명의 일 실시 예에 따른 그래프를 참조하면, 디지털-아날로그 변환기의 ENOB(유효비트수) 특성에 영향을 주는 다단 저항열중 제1 저항열 회로의 스위칭시 발생하는 버터 출력의 스위칭 잡음과 관련해서 ENOB가 대략 0.9dB 정도 개선되었음을 알 수 있다.
V1: 제1 전압
100: 제1 저항열 회로
200: 제1 스위치 회로
300: 제2 스위치 회로
400: 제1 버퍼
500: 제2 버퍼
600: 제2 저항열 회로
700: 제3 스위치 회로
SWT-1~SWT-4: 탑 스위치
SWB-1~SWB-4: 버텀 스위치

Claims (10)

  1. 제1 전압을 공급받는 단자와 접지 사이에 직렬로 접속된 제1 내지 제n 저항(n은 1이상의 자연수)을 포함하는 제1 저항열 회로;
    상기 제1 내지 제n 저항 각각의 일단과 제1 접속노드 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로의 해당 제k 저항(k는 1이상 n이하의 자연수)의 일단을 선택하는 제1 스위치 회로;
    상기 제1 내지 제n 저항 각각의 타단과 제2 접속노드 사이에 접속되어, 디지털 코드에 따라 상기 제1 저항열 회로의 해당 제k 저항의 타단을 선택하는 제2 스위치 회로;
    상기 제1 접속노드에 접속된 입력단자를 갖는 제1 버퍼;
    상기 제2 접속노드에 접속된 입력단자를 갖는 제2 버퍼;
    상기 제1 버퍼의 출력단자와 상기 제2 버퍼의 출력단자 사이에 직렬로 접속된 복수의 저항을 포함하는 제2 저항열 회로; 및
    상기 디지털 코드에 따라 상기 제2 저항열 회로의 복수의 저항에 의해 분할된 전압을 선택하는 제3 스위치 회로;
    를 포함하는 다단 저항열 디지털-아날로그 변환기.
  2. 제1항에 있어서, 상기 제1 스위치 회로는
    상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 일단을 선택하는 복수의 탑 스위치를 포함하는
    다단 저항열 디지털-아날로그 변환기.
  3. 제1항에 있어서, 상기 제2 스위치 회로는
    상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 타단을 선택하는 복수의 버텀 스위치를 포함하는
    다단 저항열 디지털-아날로그 변환기.
  4. 제1항에 있어서, 상기 제1 스위치 회로는
    상기 디지털 코드의 해당 MSB 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 일단을 선택하고,
    상기 제2 스위치 회로는
    상기 해당 MSB 수개 비트에 따라 상기 해당 제k 저항의 타단을 선택하는
    다단 저항열 디지털-아날로그 변환기.
  5. 제1항에 있어서, 상기 제3 스위치 회로는
    상기 디지털 코드의 해당 LSB(Least Significant Bit) 수개 비트에 따라 상기 제2 저항열 회로의 복수의 저항중 해당 저항을 선택하는 복수의 스위치를 포함하는
    다단 저항열 디지털-아날로그 변환기.
  6. 제1 전압을 공급받는 단자와 접지 사이에 직렬로 접속된 제1 내지 제n 저항(n은 1이상의 자연수)을 포함하는 제1 저항열 회로;
    상기 제1 내지 제n 저항 각각의 일단과 제1 접속노드 사이에 접속되어, 디지털 코드의 상위 수개 비트에 따라 상기 제1 저항열 회로의 해당 제k 저항(k는 1이상 n이하의 자연수)의 일단을 선택하는 복수의 탑 스위치를 포함하는 제1 스위치 회로;
    상기 제1 내지 제n 저항 각각의 타단과 제2 접속노드 사이에 접속되어, 디지털 코드의 상위 수개 비트에 따라 상기 제1 저항열 회로의 해당 제k 저항의 타단을 선택하는 복수의 버텀 스위치를 포함하는 제2 스위치 회로;
    상기 제1 접속노드에 접속된 입력단자를 갖는 제1 버퍼;
    상기 제2 접속노드에 접속된 입력단자를 갖는 제2 버퍼;
    상기 제1 버퍼의 출력단자와 상기 제2 버퍼의 출력단자 사이에 직렬로 접속된 복수의 저항을 포함하는 제2 저항열 회로;
    상기 디지털 코드의 하위 수개 비트에 따라, 상기 제2 저항열 회로의 복수의 저항에 의해 분할된 전압을 선택하는 복수의 스위치를 포함하는 제3 스위치 회로; 및
    상기 제3 스위치 회로와 출력단자 사이에 접속된 출력 버퍼;
    를 포함하는 다단 저항열 디지털-아날로그 변환기.
  7. 제6항에 있어서, 상기 제1 스위치 회로는
    상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 일단을 선택하는
    다단 저항열 디지털-아날로그 변환기.
  8. 제6항에 있어서, 상기 제2 스위치 회로는
    상기 디지털 코드의 해당 MSB(Most Significant Bit) 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 타단을 선택하는
    다단 저항열 디지털-아날로그 변환기.
  9. 제6항에 있어서, 상기 제1 스위치 회로는
    상기 디지털 코드의 해당 MSB 수개 비트에 따라 상기 제1 저항열 회로의 제1 내지 제n 저항중 해당 제k 저항의 일단을 선택하고,
    상기 제2 스위치 회로는
    상기 해당 MSB 수개 비트에 따라 상기 해당 제k 저항의 타단을 선택하는
    다단 저항열 디지털-아날로그 변환기.
  10. 제6항에 있어서, 상기 제3 스위치 회로는
    상기 디지털 코드의 해당 LSB(Least Significant Bit) 수개 비트에 따라 상기 제2 저항열 회로의 복수의 저항중 해당 저항의 일단과 출력단자를 연결하는
    다단 저항열 디지털-아날로그 변환기.
KR1020160179511A 2016-12-26 2016-12-26 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 KR101892826B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160179511A KR101892826B1 (ko) 2016-12-26 2016-12-26 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기
US15/705,583 US20180183451A1 (en) 2016-12-26 2017-09-15 Multiple resistor string digital-to-analog (dac) converter having improved switching noise
CN201711431521.2A CN108243313A (zh) 2016-12-26 2017-12-26 具有改善开关噪声的多电阻器串数模转换器（dac）

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160179511A KR101892826B1 (ko) 2016-12-26 2016-12-26 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기

Publications (2)

Publication Number Publication Date
KR20180075319A true KR20180075319A (ko) 2018-07-04
KR101892826B1 KR101892826B1 (ko) 2018-08-28

Family

ID=62625800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160179511A KR101892826B1 (ko) 2016-12-26 2016-12-26 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기

Country Status (3)

Country Link
US (1) US20180183451A1 (ko)
KR (1) KR101892826B1 (ko)
CN (1) CN108243313A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752847A (zh) * 2018-07-24 2020-02-04 圣邦微电子（北京）股份有限公司 数模转换器
KR102102545B1 (ko) 2018-11-20 2020-04-21 한양대학교 산학협력단 연산증폭기의 유한한 이득의 효과를 보상하는 다단 아날로그 디지털 변환기 및 이를 동작시키는 방법
KR20220029118A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 전압 생성 회로 및 이를 포함하는 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) * 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
EP0521629B1 (en) * 1991-06-18 1997-10-29 Fujitsu Limited Digital-to-analog converter having resistor networks
KR100304955B1 (ko) * 1998-08-20 2001-09-24 김영환 디지털/아날로그변환기
JP4110681B2 (ja) 1999-08-02 2008-07-02 ソニー株式会社 ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路
JP4931704B2 (ja) * 2007-06-21 2012-05-16 オンセミコンダクター・トレーディング・リミテッド Ｄａ変換回路
US7474245B1 (en) * 2007-09-13 2009-01-06 Himax Technologies Limited Digital-to-analog converter
JP2010204296A (ja) 2009-03-02 2010-09-16 Rohm Co Ltd データドライバ回路およびそれを用いたディスプレイ装置
JP2016039442A (ja) 2014-08-06 2016-03-22 旭化成エレクトロニクス株式会社 Ｄａ変換器及びオフセット調整機能付き増幅回路

Also Published As

Publication number Publication date
KR101892826B1 (ko) 2018-08-28
CN108243313A (zh) 2018-07-03
US20180183451A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
US7265708B2 (en) Analog-to-digital converter with interchangeable resolution and sample and hold amplifier channels
KR100814255B1 (ko) 디지털-아날로그 변환기
US9590652B2 (en) Solid-state imaging apparatus and semiconductor device
US20120133538A1 (en) Resistor devices and digital-to-analog converters using the same
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
US7375669B2 (en) Digital/analog converter
KR101892826B1 (ko) 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기
US6509857B1 (en) Digital-to-analog converting method and digital-to-analog converter
CN110557123A (zh) 分段式电阻型数模转换器
KR100311043B1 (ko) 고속 스위칭 가능하고 정밀하게 전압 변환 가능한 디지털 아날로그 변환기
US9654136B1 (en) Segmented resistor digital-to-analog converter with resistor recycling
US7369076B1 (en) High precision DAC with thermometer coding
JP2005348419A (ja) デジタル−アナログ変換器とデジタル−アナログ変換方法
KR20090031184A (ko) 디지털 투 아날로그 컨버터
CN116248120A (zh) 电阻串数模转换器及其设计方法
US7646322B2 (en) Folded R-2R ladder current-steering digital to analog converter
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US8704692B2 (en) Digital to analog converter
US7535397B1 (en) Digital-to-analog converter and the method thereof
JP2001127634A (ja) ディジタル・アナログ変換器
JPH08125536A (ja) 抵抗ラダー、ｄ−ａ変換器、及びａ−ｄ変換器
KR100301041B1 (ko) 플래쉬방식아날로그/디지털변환장치
CN101488756B (zh) 数字模拟转换器及其转换方法
US11728824B2 (en) Analog circuit and comparator sharing method of analog circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant