JP4500439B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、複数チャンネルのＤＡコンバータ（以下、ＤＡＣという）を搭載した半導体装置に関するものである。
【０００２】
【従来の技術】
図２は、従来のＤＡコンバータの一例の構成概念図である。
同図に示すＤＡＣ４０は、デジタル信号を、その入力コードに対応した電圧レベルのアナログ信号に変換する電流セル型（ないしは電流セルマトリクス型）ＤＡＣの一般的な構成を表すもので、基準電流を発生する主電流源部４２と、アナログ信号に変換すべきデジタル信号の入力コードに対応した電流を発生する電流セル部４４とを備えている。
【０００３】
図示例のＤＡＣ４０において、まず、主電流源部４２は、オペアンプ４６と、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）４８とを備えている。ＰＭＯＳ４８は、電源と端子ＦＳＡＤＪとの間に接続されている。オペアンプ４６の端子−，＋は、それぞれ基準電圧Ｖｒｅｆおよび端子ＦＳＡＤＪに接続され、その出力信号はＰＭＯＳ４８のゲートに入力されている。なお、端子ＦＳＡＤＪとグランドとの間には、外付けの基準抵抗Ｒｓｅｔが接続されている。
【０００４】
また、電流セル部４４は、デジタル信号の分解能に対応した複数の電流セルを備えている。電流セルは、電源と端子Ａｏｕｔとの間に各々並列に接続されている。各々の電流セルは、電源と端子Ａｏｕｔとの間に直列に接続されたＰＭＯＳ５０およびスイッチ素子５２を備え、ＰＭＯＳ５０のゲートには、オペアンプ４６の出力信号が入力されている。なお、端子Ａｏｕｔには、外付けの電流／電圧変換用の抵抗素子Ｒｏｕｔが接続されている。
【０００５】
図示例のＤＡＣ４０において、主電流源部４２のオペアンプ４６の出力信号は、基準電圧Ｖｒｅｆと端子ＦＳＡＤＪの電圧レベルとが一致するように制御される。すなわち、オペアンプ４６の出力信号の電圧レベルに応じた基準電流Ｉｓｅｔが、ＰＭＯＳ４８を介して抵抗素子Ｒｓｅｔに供給され、端子ＦＳＡＤＪの電圧レベルが基準電圧Ｖｒｅｆと一致するように調整される。この時、基準電流Ｉｓｅｔ＝Ｖｒｅｆ／Ｒｓｅｔで表される。
【０００６】
電流セル部４４の各電流セルのＰＭＯＳ５０は、主電流源部４２の定電流源であるＰＭＯＳ４８と共にカレントミラー回路を構成する。スイッチ素子５２は、デジタル信号の入力コードに対応してオン／オフされ、スイッチ素子５２がオンの全ての電流セルから供給された電流が加算される。その総和の電流は抵抗素子Ｒｏｕｔに供給され、端子Ａｏｕｔの電圧レベルが、デジタル信号の入力コードに対応した電圧レベルに変換される。
【０００７】
このように、電流セル型ＤＡＣ４０では、デジタル信号の入力コードに対応して、スイッチ素子５２をオンさせる電流セルの個数を制御することにより、デジタル信号からアナログ信号への変換が行われる。
【０００８】
【発明が解決しようとする課題】
ところで、半導体装置に複数チャンネルのＤＡＣ４０を搭載する場合、例えば主電流源部４２および外付けの基準抵抗Ｒｓｅｔを共用しながら、電流セル部４４のみを複数チャンネル分搭載するのが一般的である。しかし、複数チャンネルのＤＡＣ４０を搭載した場合、電流セル部４４の定電流源となるＰＭＯＳ５０の特性のばらつきによる影響により、チャンネル毎のフルスケール電圧、すなわち、各チャンネルの定電流の総和がばらつくという問題がある。
【０００９】
この問題を解決するためには、個々のチャンネルのＤＡＣ４０毎に、主電流源部４２および外付けの基準抵抗Ｒｓｅｔを備えるのが、すなわち、図２に示すような１チャンネル分のＤＡＣ４０を必要な個数使用するのが効果的である。しかし、この場合には、外付けの基準抵抗Ｒｓｅｔを接続するための端子ＦＳＡＤＪ、および、ＰＭＯＳ４８のゲートに接続された端子ＶＧがチャンネル数分必要になるという別の問題が発生する。
【００１０】
これに対して、例えば外付けの基準抵抗Ｒｓｅｔを内蔵することにより、端子ＦＳＡＤＪの本数分だけ端子数を削減することができるが、そうすると、外付けの抵抗素子Ｒｏｕｔとの相対精度を維持することができないという問題がある。その理由は、外付けの抵抗素子であれば、絶対精度が１％、０．５％、０．１％のものを利用可能であるが、内蔵の抵抗素子の絶対精度は±１０〜２０％であり、ばらつきが大きいからである。
【００１１】
また、上記相対精度の問題を解消するために、外付けの抵抗素子Ｒｏｕｔも内蔵すると、ＤＡＣ４０からの出力信号が電圧出力となるため、寄生抵抗による精度問題や、外部のＩ／Ｖ（電流／電圧）変換アンプを使用することができなくなる等のデメリットが生じる。
【００１２】
本発明の目的は、前記従来技術に基づく問題点を解消し、複数チャンネルのＤＡＣを搭載した場合に、端子数を増加することなく、チャンネル毎の絶対精度およびチャンネル間の相対精度を共に向上させることができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数チャンネルのＤＡコンバータを搭載した半導体装置であって、
外付けの基準抵抗および基準電圧に基づいて基準電流を発生する主電流源部と、第１の抵抗素子を内蔵し、前記基準電圧および前記基準電流に基づいて、外付けの前記基準抵抗と内蔵の前記第１の抵抗素子との抵抗値の誤差を補正するための補正電流を発生する誤差補正部と、第２の抵抗素子を内蔵し、前記基準電圧および前記補正電流に基づいて、外付けの前記基準抵抗と内蔵の前記第２の抵抗素子との抵抗値の誤差を補正し、アナログ信号に変換すべきデジタル信号の入力コードに対応した総和電流を発生して外付けの抵抗素子に供給し、前記デジタル信号の入力コードに対応した電圧レベルのアナログ信号に変換する複数チャンネル分のＤＡＣ部とを備えていることを特徴とする半導体装置を提供するものである。
【００１４】
ここで、前記誤差補正部は、オペアンプと、このオペアンプの出力信号により制御される第１の電流源およびこの第１の電流源と共にカレントミラー回路を構成する複数チャンネル分の第２の電流源と、前記第１の電流源とグランドとの間に接続された内蔵の前記第１の抵抗素子とを備え、
前記オペアンプの第１の入力端子には前記基準電圧が入力され、その第２の入力端子には、前記基準電流および前記第１の電流源から供給される電流を内蔵の前記第１の抵抗素子に供給して得られる電圧が入力され、
複数チャンネル分の前記第２の電流源の各々から、各々対応するチャンネルの前記ＤＡＣ部に前記補正電流が供給されるのが好ましい。
【００１５】
また、前記誤差補正部は、前記第１の抵抗素子を内蔵した複数チャンネル分の第２のＤＡコンバータにより構成され、
前記基準電圧および前記基準電流に基づいて、前記第２のＤＡコンバータへのデジタル信号の入力コードに対応した前記補正電流を発生し、この補正電流に応じて、各々対応するチャンネルの前記ＤＡＣ部のフルスケール電圧を可変とするのが好ましい。
【００１６】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の半導体装置を詳細に説明する。
【００１７】
図１は、本発明の半導体装置の一実施例の構成概念図である。
本発明の半導体装置は、デジタル信号を、その入力コードに対応した電圧レベルのアナログ信号に変換する、複数チャンネルの電流セル型（ないしは電流セルマトリクス型）ＤＡＣ１０を半導体チップ上に搭載したものである。
同図に示すＤＡＣ１０は、主電流源部１２と、誤差補正部１４と、ＤＡＣ部１６（ｉ）（ｉ＝１〜ｎの整数）とを備えている。
【００１８】
図示例のＤＡＣ１０において、まず、主電流源部１２は、外付けの基準抵抗Ｒｅｘｔおよび基準電圧Ｖｒｅｆに基づいて、後述するＤＡＣ部１６の１つの電流セルから供給される電流に相当する基準電流Ｉｒｅｆを発生するもので、オペアンプ１８と、電流源２０と、電流源２２とを備えている。なお、電流源２２は、電流源２０と共にカレントミラー回路を構成し、電流源２０との電流比がＭ（Ｍ＜１）のものである。
【００１９】
電流源２０は、電源と端子ＦＳＡＤＪとの間に接続され、電流源２２は、電源と内部ノードＡとの間に接続されている。オペアンプ１８の端子−，＋は、それぞれ基準電圧Ｖｒｅｆおよび端子ＦＳＡＤＪに接続され、その出力信号は電流源２０，２２に共通に入力されている。
なお、端子ＦＳＡＤＪとグランドとの間には、本発明の半導体装置に外付けされた基準抵抗Ｒｅｘｔが接続されている。
【００２０】
主電流源部１２では、オペアンプ１８の出力信号は、基準電圧Ｖｒｅｆと端子ＦＳＡＤＪの電圧レベルとが一致するように制御される。すなわち、オペアンプ１８の出力信号の電圧レベルに応じた電流Ｉｅｘｔが、電流源２０を介して抵抗素子Ｒｅｘｔに供給され、端子ＦＳＡＤＪの電圧レベルが基準電圧Ｖｒｅｆと一致するように調整される。この時、電流Ｉｅｘｔ＝Ｖｒｅｆ／Ｒｅｘｔで表される。
【００２１】
電流源２２は、前述のように、電流源２０と共にカレントミラー回路を構成し、電流源２０との電流比がＭ（Ｍ＜１）のものである。したがって、電流ＩｅｘｔのＭ倍の電流（基準電流）Ｉｒｅｆが、電流源２２を介して、次の誤差補正部１４の抵抗素子Ｒｓｕｍに供給される。基準電流Ｉｒｅｆ＝Ｍ・Ｉｅｘｔ＝（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍで表される。ここで、ｍ＜１，Ｒｅｘｔ≧Ｒｓｕｍとする。
【００２２】
続いて、誤差補正部１４は、基準電圧Ｖｒｅｆおよび基準電流Ｉｒｅｆに基づいて、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｕｍとの抵抗値の誤差を補正するための補正電流を発生するもので、オペアンプ２４と、電流源２６と、複数チャンネル分の電流源２８（ｉ）と、内蔵の抵抗素子Ｒｓｕｍとを備えている。なお、電流源２８（ｉ）は、電流源２６と共にカレントミラー回路を構成し、電流源２６との電流比がそれぞれＭ（１）〜Ｍ（ｎ）のものである。
【００２３】
電流源２６は、電源と内部ノードＡとの間に接続され、電流源２８（ｉ）は、それぞれ電源と対応する内部ノードＢ（ｉ）との間に接続されている。オペアンプ２４の端子−，＋は、それぞれ基準電圧Ｖｒｅｆおよび内部ノードＡに接続され、その出力信号は電流源２６，２８（ｉ）に共通に接続されている。内蔵の抵抗素子Ｒｓｕｍは、内部ノードＡとグランドとの間に接続されている。
【００２４】
誤差補正部１４では、主電流源部１２の電流源２２を介して内部ノードＡに供給される基準電流Ｉｒｅｆと、オペアンプ２４の出力信号の電圧レベルに応じて、誤差補正部１４の電流源２６から内部ノードＡに供給される電流Ｉｃｏｍｐとが加算される。そして、その総和の電流Ｉｓｕｍが抵抗素子Ｒｓｕｍに供給され、オペアンプ２４の制御により、内部ノードＡの電圧レベルが基準電圧Ｖｒｅｆと一致するように調整される。
【００２５】
この時、電流Ｉｓｕｍ＝Ｉｒｅｆ＋Ｉｃｏｍｐであるから、電流Ｉｃｏｍｐ＝Ｉｓｕｍ−Ｉｒｅｆとなる。ここで、Ｉｓｕｍ＝Ｖｒｅｆ／Ｒｓｕｍであり、前述の通り、基準電流Ｉｒｅｆ＝（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍであるから、電流Ｉｃｏｍｐ＝（Ｖｒｅｆ／Ｒｓｕｍ）−（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍで表される。
【００２６】
電流源２８（ｉ）は、前述のように、電流源２６と共にカレントミラー回路を構成し、電流源２６との電流比がそれぞれＭ（ｉ）のものである。したがって、電流ＩｃｏｍｐのＭ（ｉ）倍の補正電流Ｉｃｏｍｐ（ｉ）が、電流源２８（ｉ）を介して、次のＤＡＣ部１６の抵抗素子Ｒｓｅｔ（ｉ）に供給される。補正電流Ｉｃｏｍｐ（ｉ）＝Ｉｃｏｍｐ・Ｍ（ｉ）＝（Ｖｒｅｆ／Ｒｓｕｍ）−（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍで表される。
【００２７】
最後に、ＤＡＣ部１６（ｉ）は、基準電圧Ｖｒｅｆおよび補正電流Ｉｃｏｍｐ（ｉ）に基づいて、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｅｔ（ｉ）との抵抗値の誤差を補正し、アナログ信号に変換すべきデジタル信号の入力コードに対応した総和電流を発生して外付けの抵抗素子Ｒｏｕｔ（ｉ）に供給し、デジタル信号の入力コードに対応した電圧レベルのアナログ信号に変換するもので、図示例では、ｎチャンネル分のＤＡＣ部が搭載されている。
【００２８】
各々のＤＡＣ部１６（ｉ）は、オペアンプ３０と、電流源３２と、デジタル信号の分解能に相当する個数の電流セル３４と、内蔵の抵抗素子Ｒｓｅｔ（ｉ）とを備えている。
【００２９】
電流源３２は、電源と内部ノードＢ（ｉ）との間に接続され、電流セル３４は、電源と端子Ａｏｕｔ（ｉ）との間に各々並列に接続されている。オペアンプ３０の端子−，＋は、それぞれ基準電圧Ｖｒｅｆおよび内部ノードＢ（ｉ）に接続され、その出力信号は電流源３２および全ての電流セル３４に共通に接続されている。内蔵の抵抗素子Ｒｓｅｔ（ｉ）は、内部ノードＢ（ｉ）とグランドとの間に接続されている。
【００３０】
なお、図示を省略しているが、電流セル３４は、電流源３２と共にカレントミラー回路を構成する電流源と、デジタル信号の入力コードに応じてオン／オフが制御されるスイッチ素子とを備えている。これらの電流源およびスイッチ素子は、電源と端子Ａｏｕｔ（ｉ）との間に直列に接続されている。また、各ＤＡＣ部１６（ｉ）の端子Ａｏｕｔ（ｉ）とグランドとの間には、それぞれ外付けの電流／電圧変換用の抵抗素子Ｒｏｕｔ（ｉ）が接続されている。
【００３１】
ＤＡＣ部１６（ｉ）では、誤差補正部１４のそれぞれの電流源２８（ｉ）を介して内部ノードＢ（ｉ）に供給される補正電流Ｉｃｏｍｐ（ｉ）と、オペアンプ３０の出力信号の電圧レベルに応じて、各々のＤＡＣ部１６（ｉ）の電流源３２から内部ノードＢ（ｉ）に供給される電流Ｉｓ（ｉ）とが加算される。そして、その総和の電流Ｉｓｅｔ（ｉ）が抵抗素子Ｒｓｅｔ（ｉ）に供給され、オペアンプ３０の制御により、内部ノードＢ（ｉ）の電圧レベルが基準電圧Ｖｒｅｆと一致するように調整される。
【００３２】
この時、電流Ｉｓｅｔ（ｉ）＝Ｉｃｏｍｐ（ｉ）＋Ｉｓ（ｉ）であるから、電流Ｉｓ（ｉ）＝Ｉｓｅｔ（ｉ）−Ｉｃｏｍｐ（ｉ）となる。Ｉｓｅｔ（ｉ）＝Ｖｒｅｆ／Ｒｓｅｔ（ｉ）であり、前述の通り、電流Ｉｃｏｍｐ（ｉ）＝（（Ｖｒｅｆ／Ｒｓｕｍ）−（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍ）・Ｍ（ｉ）であるから、電流Ｉｓ（ｉ）＝Ｖｒｅｆ／Ｒｓｅｔ（ｉ）−（（Ｖｒｅｆ／Ｒｓｕｍ）−（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍ）・Ｍ（ｉ）＝Ｖｒｅｆ／Ｒｓｅｔ（ｉ）−（Ｖｒｅｆ／Ｒｓｕｍ）・Ｍ（ｉ）＋（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍ・Ｍ（ｉ）で表される。
【００３３】
ところで、半導体装置に内蔵された抵抗素子Ｒｓｕｍ，Ｒｓｅｔ（ｉ）は、例えば隣接配置するなどして、その抵抗値をほぼ等しく形成することが可能である。
【００３４】
したがって、Ｒｓｅｔ（ｉ）＝Ｒｓｕｍ，Ｍ（ｉ）＝１とすると、電流Ｉｓ（ｉ）＝（Ｖｒｅｆ／Ｒｅｘｔ）・Ｍで表される。すなわち、内蔵の抵抗素子Ｒｓｕｍおよび抵抗素子Ｒｓｅｔ（ｉ）の抵抗値が同一値の場合、電流Ｉｓ（ｉ）は、これらの内蔵の抵抗素子Ｒｓｕｍおよび抵抗素子Ｒｓｅｔ（ｉ）の抵抗値に係わらず、基準電圧Ｖｒｅｆおよび外付けの基準抵抗Ｒｅｘｔの抵抗値により任意の値に設定することができる。
【００３５】
なお、Ｍ（ｉ）の値を変更し、誤差補正部１４の電流源２６と電流源２８（ｉ）との電流比を適宜設定することにより、基準電圧Ｖｒｅｆや外付けの基準抵抗Ｒｅｘｔおよび外付けの抵抗素子Ｒｏｕｔ（ｉ）の抵抗値を変更することなく、ＤＡＣ部１６におけるフルスケール電圧のレンジを自由に調整することが可能である。
【００３６】
電流セル３４は、前述のように、電流源３２と共にカレントミラー回路を構成する電流源を備えている。したがって、それぞれの電流セル３４からは、電流Ｉｓ（ｉ）に等しい電流Ｉｆｓ（ｉ）が供給され、スイッチ素子がオンされた電流セル３４から供給される全ての電流が加算され、外付けの抵抗素子Ｒｏｕｔ（ｉ）に供給される。その結果、端子Ａｏｕｔの電圧レベルは、デジタル信号の入力コードに対応した電圧レベルのアナログ信号に変換される。
【００３７】
図示例のＤＡＣ１０では、補正電流Ｉｃｏｍｐ（ｉ）は、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｕｍとの抵抗値が等しい場合に電流源２６を介して供給される規定電流に加えて、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｕｍとの抵抗値の差に対応する誤差電流を含む。したがって、外付けの基準抵抗Ｒｅｘｔよりも内蔵の抵抗素子Ｒｓｕｍの抵抗値の方が大きい場合、補正電流Ｉｃｏｍｐ（ｉ）は減少し、小さい場合には増加する。
【００３８】
例えば、Ｍ（ｉ）＝１の場合、ＤＡＣ部１６の内蔵の抵抗素子Ｒｓｅｔ（ｉ）には、誤差補正部１４から、それぞれ電流Ｉｃｏｍｐに等しい補正電流Ｉｃｏｍｐ（ｉ）が供給される。前述のように、内蔵の抵抗素子Ｒｓｕｍ，Ｒｓｅｔ（ｉ）の抵抗値がほぼ等しい場合、外付けの基準抵抗Ｒｅｘｔと内蔵抵抗Ｒｓｅｔ（ｉ）との抵抗値の差に対応する誤差電流は、誤差補正部１４の電流源２８（ｉ）から供給される補正電流Ｉｃｏｍｐ（ｉ）に含まれていることになる。
【００３９】
したがって、ＤＡＣ部１６の電流源３２から供給される電流Ｉｓ（ｉ）、すなわち、ＤＡＣ部１６から出力される電流Ｉｆｓ（ｉ）は、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｅｔ（ｉ）との抵抗値の差に対応する誤差電流が補正されたものとなる。
【００４０】
本発明の半導体装置では、基準電流発生用の外付けの抵抗素子を接続する端子が１つだけでよく、端子数を削減できるという利点がある。また、本発明の半導体装置では、外付けの基準抵抗Ｒｅｘｔと内蔵の抵抗素子Ｒｓｕｍ，Ｒｓｅｔ（ｉ）との抵抗値の差を補正しているので、チャンネル間のフルスケール電圧の誤差を低減することができ、チャンネル毎の絶対精度およびチャンネル間の相対精度を共に向上させることができる。
【００４１】
なお、電流源２０，２２，２６，２８，３２，３４および電流セル３４を構成する電流源は、具体的な構成は何ら限定されないが、図２に示すように、例えばＰＭＯＳ等のトランジスタにより構成するのが好ましい。また、ＤＡＣ部１６（ｉ）は、２チャンネル分以上であれば何ら限定はなく、何チャンネル分のＤＡＣ部１６（ｉ）を搭載してもよい。
【００４２】
また、誤差補正部１４として、抵抗素子Ｒｓｕｍを内蔵した複数チャンネル分の別のＤＡＣを使用してもよい。これにより、基準電圧Ｖｒｅｆおよび基準電流Ｉｒｅｆに基づいて、この誤差補正部１４としてのＤＡＣへのデジタル信号の入力コードに対応した補正電流Ｉｃｏｍｐ（ｉ）を発生し、この補正電流ＩｃｏｍＰＭＯＳ（ｉ）に応じて、各々対応するチャンネルのＤＡＣ部１６（ｉ）のフルスケール電圧を任意の値に設定可能となる。
【００４３】
本発明の半導体装置は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００４４】
【発明の効果】
以上詳細に説明した様に、本発明の半導体装置は、複数チャンネルのＤＡコンバータを搭載するもので、外付けの基準抵抗および基準電圧に基づいて基準電流を発生し、基準電圧および基準電流に基づいて、外付けの基準抵抗と内蔵の第１の抵抗素子との抵抗値の誤差を補正するための補正電流を発生し、基準電圧および補正電流に基づいて、外付けの基準抵抗と内蔵の第２の抵抗素子との抵抗値の誤差を補正し、アナログ信号に変換すべきデジタル信号の入力コードに対応した総和電流を発生して外付けの抵抗素子に供給し、デジタル信号の入力コードに対応した電圧レベルのアナログ信号に変換するようにしたものである。
これにより、本発明の半導体装置によれば、端子数を増加することなく、チャンネル間のフルスケール電圧の誤差を低減することができ、チャンネル毎の絶対精度およびチャンネル間の相対精度を共に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の一実施例の構成概念図である。
【図２】 従来のＤＡコンバータの一例の構成概念図である。
【符号の説明】
１０，４０ ＤＡコンバータ（ＤＡＣ）
１２，４２ 主電流源部
１４ 誤差補正部
１６ ＤＡＣ部
１８，２４，３０，４６ オペアンプ
２０，２２，２６，２８，３２，３４ 電流源
４４ 電流セル部
４８，５０ Ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）
５２ スイッチ素子
Ｒｅｘｔ，Ｒｓｕｍ，Ｒｓｅｔ，Ｒｏｕｔ 抵抗素子

Claims (3)

1. 複数チャンネルのＤＡコンバータを搭載した半導体装置であって、
   外付けの基準抵抗および基準電圧に基づいて基準電流を発生する主電流源部と、第１の抵抗素子を内蔵し、前記基準電圧および前記基準電流に基づいて、外付けの前記基準抵抗と内蔵の前記第１の抵抗素子との抵抗値の誤差を補正するための補正電流を発生する誤差補正部と、第２の抵抗素子を内蔵し、前記基準電圧および前記補正電流に基づいて、外付けの前記基準抵抗と内蔵の前記第２の抵抗素子との抵抗値の誤差を補正し、アナログ信号に変換すべきデジタル信号の入力コードに対応した総和電流を発生して外付けの抵抗素子に供給し、前記デジタル信号の入力コードに対応した電圧レベルのアナログ信号に変換する複数チャンネル分のＤＡＣ部とを備えていることを特徴とする半導体装置。
2. 前記誤差補正部は、オペアンプと、このオペアンプの出力信号により制御される第１の電流源およびこの第１の電流源と共にカレントミラー回路を構成する複数チャンネル分の第２の電流源と、前記第１の電流源とグランドとの間に接続された内蔵の前記第１の抵抗素子とを備え、
   前記オペアンプの第１の入力端子には前記基準電圧が入力され、その第２の入力端子には、前記基準電流および前記第１の電流源から供給される電流を内蔵の前記第１の抵抗素子に供給して得られる電圧が入力され、
   複数チャンネル分の前記第２の電流源の各々から、各々対応するチャンネルの前記ＤＡＣ部に前記補正電流が供給されることを特徴とする請求項１に記載の半導体装置。
3. 前記誤差補正部は、前記第１の抵抗素子を内蔵した複数チャンネル分の第２のＤＡコンバータにより構成され、
   前記基準電圧および前記基準電流に基づいて、前記第２のＤＡコンバータへのデジタル信号の入力コードに対応した前記補正電流を発生し、この補正電流に応じて、各々対応するチャンネルの前記ＤＡＣ部のフルスケール電圧を可変とすることを特徴とする請求項１に記載の半導体装置。

Images