JP4510987B2 - Da変換装置 - Google Patents
Da変換装置 Download PDFInfo
- Publication number
- JP4510987B2 JP4510987B2 JP2000080326A JP2000080326A JP4510987B2 JP 4510987 B2 JP4510987 B2 JP 4510987B2 JP 2000080326 A JP2000080326 A JP 2000080326A JP 2000080326 A JP2000080326 A JP 2000080326A JP 4510987 B2 JP4510987 B2 JP 4510987B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- converter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、ディジタルの入力データをアナログの出力電圧に変換するDA変換装置に関し、特に電流セル型のDA変換装置に関する。
【0002】
【従来の技術】
例えばビデオレート用として用いられる高速なDA変換装置として、電流セル型のDA変換装置が採用されている。
【0003】
図4は、電流セル型のDA変換装置の概略回路図である。
【0004】
このDA変換装置10は、LSI100と、2つの外付抵抗RSET,ROUTとから構成されており、LSI100内には、オペアンプ101、定電流源を構成するMOSトランジスタ102、(2n−1)個(nはディジタルデータのビット幅を表わす)の出力生成用MOSトランジスタ103、および出力生成用MOSトランジスタ103と出力端子100cとの間を断続するスイッチ104とから構成されている。
【0005】
オペアンプ101には基準電圧入力端子100aを経由して外部から基準電圧VREFが入力されるとともに、定電流源を構成するMOSトランジスタ102を流れる電流ICSが端子100bに接続された抵抗RSETによりモニタ電圧に変換されてそのモニタ電圧がオペアンプ101に入力される。オペアンプ101は、そのモニタ電圧が基準電圧と等しくなるように、定電流源としてのMOSトランジスタ102のゲート電圧を制御する。
【0006】
この定電圧源としてのMOSトランジスタ102と出力生成用の(2n−1)個のMOSトランジスタ103はミラー回路を構成しており、このためこれら出力生成用の(2n−1)個のMOSトランジスタ103のそれぞれには、MOSトランジスタ102を流れる電流に対応する電流が流れる。そこで、それら(2n−1)個のMOSトランジスタ103と出力端子100cとを結ぶ経路上に配置されたスイッチ104をディジタルデータに応じて接断することにより、そのディジタルデータに応じた電流が出力端子100cから流れ出し、抵抗ROUTで出力アナログ電圧に変換される。
【0007】
ここで、定電流源としてのMOSトランジスタ102は、ここでは原理的な説明を行なうため1つのみ示したが、通常は1つのLSI100の中の場所による特性のばらつきを補償するために場所の異なる複数位置のMOSトランジスタが並列接続されて定電流源として用いられる。
【0008】
【発明が解決しようとする課題】
ここで、図4に示す抵抗の誤差に起因する出力アナログ電圧の調整やこのDA変換装置10の後段に接続される回路に応じた出力のアナログ電圧を得るために、入力ディジタルデータに対する出力アナログ電圧を微調整したり、あるいは任意に設定することが望まれている。
【0009】
出力アナログ電圧は基準電圧VREFに比例するため、出力アナログ電圧の調整のために基準電圧VREFを変更することが一応考えられるが、この基準電圧VREFを変更すると定電流源の動作点が変化してしまうため、入力ディジタルデータの変化に対する出力アナログ電圧の変化の直線性を劣化させてしまう原因となる。
【0010】
また、出力アナログ電圧は、出力端子100cに接続される抵抗Routの抵抗値にも比例するため、その抵抗Routを可変抵抗してその抵抗値を調整するように構成することも一応考えられるが、可変抵抗は固定抵抗と比べ寄生容量が大きく、この抵抗Routを可変抵抗すると目標性能を得ることが困難となる。
【0011】
特開平8−274642号公報には、この問題の解決を目的として、図4のMOSトランジスタ102に対応する複数の定電流源のいくつかをオンオフすることにより、図4の端子100bに対応するノードのモニタ電圧を変更する技術が提案されている。
【0012】
しかしながら、図4に示す定電流源としてのMOSトランジスタ102は通常複数のMOSトランジスタから構成されるが、その理由は、上述したように、LSI100の場所ごとの特性のばらつきを補償するためであって、上記の公報に提案されているようにそのうちのいくつかをオンオフして調整すると場所ごとのばらつきが正しく補償されなくなるおそれがある。
【0013】
本発明は、上記事情に鑑み、性能を維持した上で入力ディジタルデータに対する出力アナログ電圧を調整することのできるDA変換装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成する本発明のDA変換装置は、
ディジタルの入力データをアナログの出力電圧に変換するDA変換装置において、
電流をモニタ電圧に変換する第1の電流電圧変換回路と、
制御信号に応じて調整された電流を生成する、第1の電流電圧変換回路に接続された第1の電流源と、
外部から基準電圧を入力するとともに第1の電流電圧変換回路により得られたモニタ電圧を入力し、そのモニタ電圧が基準電圧に応じた電圧となるように上記第1の電流源に向けて制御信号を出力する制御回路と、
電流を出力電圧に変換する第2の電流電圧変換回路と、
上記第1の電流源で生成される電流に対応した電流であって、かつ、入力データに応じた電流を生成する、上記第2の電流電圧変換回路に接続された第2の電流源と、
上記第1の電流源で生成される電流と、上記第1の電流電圧変換回路によりモニタ電圧に変換される電流との間の差分電流を調整する調整回路とを備えたことを特徴とする。
【0015】
ここで、上記本発明のDA変換装置において、上記調整回路は、上記差分電流を生成する調整自在な定電流源からなるものであってもよく、あるいは、上記調整回路は、調整自在な定電圧源と、その定電圧源と上記第1の電流電圧回路との間に配置された抵抗体とからなるものであってもよく、さらには、上記調整回路は、調整用のディジタルデータに応じた差分電流を生成する調整用DA変換器からなる
ものであってもよい。
【0016】
本発明のDA変換装置は、上記の調整回路を備えたことにより、基準電圧VREFや抵抗RSET,Routを変更することなくモニタ電圧を調整することができ、したがって入力ディジタルデータに対する出力アナログ電圧を調整することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【0018】
図1は、本発明のDA変換装置の第1実施形態の概略構成図である。この図1、および以下に説明する各図において、図4に示す従来例の構成要素と同一の構成要素には図4に付した符号と同一の符号を付して示し、相違点を中心に説明する。
【0019】
図1に示すDA変換装置10には電流値可変の定電流源200が備えられており、定電流源200で生成された調整電流ISは、調整電流入力端子100dを経由して入力され、MOSトランジスタ102を流れる電流ICSと合流して抵抗RSETに流れる。したがってこの定電流源200で生成される調整電流ISを調整すると、それに応じてオペアンプに入力されるモニタ電圧が調整され、したがってMOSトランジスタ102のゲート電圧が調整されてそのMOSトランジスタ102を流れる電流ICSが調整され、出力用の(2n−1)個のMOSトランジスタ103のそれぞれの電流が調整され、その結果出力アナログ電圧が調整される。この場合、基準電圧VREFは変更することなく、かつ2つの抵抗RSET,Rou tを調整あるいは変更することなく出力アナログ電圧が調整される。
【0020】
尚、この図1に示す実施形態において、抵抗RSETが本発明にいう第1の電流電圧変換回路に相当し、MOSトランジスタ102が本発明にいう第1の電流源に相当し、オペアンプ101が本発明にいう制御回路に相当し、抵抗Routが第2の電流電圧変換回路に相当し、出力用の(2n−1)個のMOSトランジスタ103とスイッチ104とを合わせたものが本発明にいう第2の電流源に相当し、定電流源200が本発明にいう調整回路に相当する。
【0021】
ここで、調整電流IS=0のとき、
ICS=VREF/RSET
ICS=ISET
であり、(2n−1)個のスイッチ104が全てオンになったときの電流(フルスケール電流)IFSは、(2n−1)個の出力用MOSトランジスタ103のそれぞれに流れる電流がMOSトランジスタ102を流れる電流ICSと等しいものとすると、
IFS=ICS・(2n−1)=(VREF/RSET)・(2n−1)……(1)
が成立し、例えば調整電流ISとして
IS=0.5×(VREF/RSET)
を流したとき
ISET=(VREF/RSET)
ICS=ISET−IS
=(VREF/RSET)−0.5×(VREF/RSET)
=0.5×(VREF/RSET)
IFS=0.5×(VRET/RSET)・(2n−1) ……(2)
となり、フルスケール電圧IFSが半分に調整され、したがってそのときのフルスケール電圧も半分に調整される。
【0022】
図2は、本発明のDA変換装置の第2実施形態の概略回路図である。
【0023】
この図2には、図1に示す定電流源200の代わりに、電圧可変の定電圧源201と抵抗RSが接続されている。
【0024】
この場合も、定電圧源201の電圧レベルを変化させる調整電流ISが変化し、これにより出力アナログ電圧を調整することができる。
【0025】
図3は、本発明のDA変換装置の第3実施形態の概略回路図である。
【0026】
ここには、LSI100内に、図1,図2のLSI内の回路構成に対応する第1の回路構成部分100Aのほか、それと同様の構成のもう1つの第2の回路構成部分100Bが構築されている。この第2の回路構成部分100Bも1つのDA変換器を成し、スイッチ104’のオンオフを調整すると、抵抗RSETに向かう電流ISを調整することができる。このスイッチ104’のオンオフは外部からそのオンオフのためのディジタルデータを入力して行なうようにしてもよく、あるいは内部にレジスタ等を持ちそこにあらかじめデータを格納しておくようにしてもよい。
【0027】
以上のように、MOSトランジスタ102を流れる電流ICSと、抵抗RSETを流れる電流ISETとの差分電流ISの調整方法にはいくつかの方法があり、どのような方法でその差分電流ISを調整してもよい。
【0028】
【発明の効果】
以上、説明したように、本発明によればDA変換の精度を低下させることなく出力アナログ電圧のレベルを容易に調整することができる。
【図面の簡単な説明】
【図1】本発明のDA変換装置の第1実施形態の概略構成図である。
【図2】本発明のDA変換装置の第2実施形態の概略回路図である。
【図3】本発明のDA変換装置の第3実施形態の概略回路図である。
【図4】電流セル型のDA変換装置の概略回路図である。
【符号の説明】
10 DA変換装置
100 LSI
100A 第1の回路構成部分
100B 第2の回路構成部分
100a 基準電圧入力端子
100b 端子
100c 出力端子
101 オペアンプ
102 MOSトランジスタ
103 出力生成用MOSトランジスタ
104,104’ スイッチ
200 定電流源
201 定電圧源
Claims (3)
- ディジタルの入力データをアナログの出力電圧に変換するDA変換装置において、
それぞれに対応して設けられた電流をモニタ電圧に変換する第1の電流電圧変換回路に接続され、制御信号に応じて調整された第1の電流を生成する第1の電流源と、外部から基準電圧を入力するとともに前記モニタ電圧を入力し、該モニタ電圧が該基準電圧に応じた電圧となるように前記第1の電流源に向けて制御信号を出力する制御回路と、前記第1の電流に対応した電流であって、かつ、それぞれに入力される入力データに応じた第2の電流を生成する第2の電流源と、を備えた第1および第2の回路構成部分と、
前記第1の回路構成部分の第2の電流源に接続され、該第1の回路構成部分の第2の電流を出力電圧に変換する第2の電流電圧変換回路とから構築され、
前記第2の回路構成部分においては、前記第1の電流を前記第1の電流電圧変換回路に供給して前記モニタ電圧に変換し、
前記第1の回路構成部分においては、前記第1の回路構成部分の第1の電流源で生成される第1の電流に前記第2の回路構成部分の第2の電流源で生成される第2の電流を加えた電流を、前記第1の電流電圧変換回路に供給して前記モニタ電圧に変換することを特徴とするDA変換装置。 - 前記第1および第2の回路構成部分に入力される基準電圧が、共通の基準電圧であることを特徴とする請求項1記載のDA変換装置。
- 前記第1および第2の回路構成部分が、該第1および第2の回路構成部分のそれぞれに対応して設けられた第1の電流電圧変換回路を接続する端子を備えたLSI内に構築されたことを特徴とする請求項1または2記載のDA変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080326A JP4510987B2 (ja) | 2000-03-22 | 2000-03-22 | Da変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080326A JP4510987B2 (ja) | 2000-03-22 | 2000-03-22 | Da変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267926A JP2001267926A (ja) | 2001-09-28 |
JP4510987B2 true JP4510987B2 (ja) | 2010-07-28 |
Family
ID=18597449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000080326A Expired - Fee Related JP4510987B2 (ja) | 2000-03-22 | 2000-03-22 | Da変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4510987B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4500439B2 (ja) * | 2000-12-22 | 2010-07-14 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置 |
JP4682750B2 (ja) | 2005-08-22 | 2011-05-11 | ソニー株式会社 | Da変換装置 |
JP5166898B2 (ja) * | 2008-02-04 | 2013-03-21 | 三洋半導体株式会社 | 出力値調整回路及び電流値調整回路 |
JP2010154562A (ja) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ad変換装置、固体撮像装置、半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01152807A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 電流供給回路 |
JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
JPH08274642A (ja) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | Daコンバ−タおよびdaコンバ−タ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063569B2 (ja) * | 1987-06-10 | 1994-01-12 | 日本電気株式会社 | 微小定電流回路 |
JPS647805A (en) * | 1987-06-30 | 1989-01-11 | Sony Corp | Constant-current circuit |
JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | D/aコンバータ |
US6509854B1 (en) * | 1997-03-16 | 2003-01-21 | Hitachi, Ltd. | DA conversion circuit |
-
2000
- 2000-03-22 JP JP2000080326A patent/JP4510987B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01152807A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 電流供給回路 |
JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
JPH08274642A (ja) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | Daコンバ−タおよびdaコンバ−タ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001267926A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870049A (en) | Current mode digital to analog converter | |
US6650265B1 (en) | Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters | |
JP3779056B2 (ja) | 電圧発生回路、及び、d/a変換回路 | |
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
JP4901706B2 (ja) | D/a変換器 | |
JP2004506372A (ja) | 切換型電流源dacのための自己トリミング電流源及び方法 | |
US6522280B2 (en) | Adjustable digital-to-analog converter | |
KR920003452B1 (ko) | 디지탈·아날로그 변환회로 | |
JP2001144594A (ja) | スイッチ駆動回路 | |
US7321326B2 (en) | Current source cell and D/A converter using the same | |
US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
US6583740B2 (en) | Calibrated current source | |
JP4510987B2 (ja) | Da変換装置 | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
JP3408788B2 (ja) | I/v変換回路およびdaコンバータ | |
JP3494366B2 (ja) | Da変換器 | |
JPH02104025A (ja) | ダイオード制御デイジタル・アナログ・コンバータ | |
EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
US7956784B2 (en) | DA converter including conversion amplifier having output voltage with improved linearity | |
US5136293A (en) | Differential current source type d/a converter | |
US7639168B1 (en) | Systems and methods for switch resistance control in digital to analog converters (DACs) | |
JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 | |
KR100598017B1 (ko) | 기준 전압 변화에 따른 출력 특성 보정이 가능한 입력버퍼 및 출력 특성 보정이 가능한 입력 버퍼링 방법 | |
JPS61264921A (ja) | 集積化デイジタル・アナログ変換回路 | |
JP4500439B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090928 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |