JP2004506372A - 切換型電流源dacのための自己トリミング電流源及び方法 - Google Patents
切換型電流源dacのための自己トリミング電流源及び方法 Download PDFInfo
- Publication number
- JP2004506372A JP2004506372A JP2002518627A JP2002518627A JP2004506372A JP 2004506372 A JP2004506372 A JP 2004506372A JP 2002518627 A JP2002518627 A JP 2002518627A JP 2002518627 A JP2002518627 A JP 2002518627A JP 2004506372 A JP2004506372 A JP 2004506372A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- self
- output
- trimming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の属する技術分野】
本発明は、デジタル・アナログ・コンバータ(DAC)の分野に関し、特に、切換型電流源DACを構成する電流源を自動的に較正する回路及び方法に関する。
【0002】
【従来の技術】
高速で高分解能のDACに対する要求は増大し続けているが、これは、基本的に、ワイアード及び無線通信が市場において大きく成長していることに起因している。高速で高分解能のDACを構築するのに従来用いられているアーキテクチャでは、電流源のアレイが用いられている。DACは、所望の出力電流を表すデジタル入力ワードを受け取り、電流源が、所望の出力電流を提供する出力に選択的に切り換えられる。このような「切換型の電流源」DACは、その高速で高分解能の応用例に好まれてきたが、その理由は、電圧バッファを必要とすることなく、抵抗性の負荷を直接に駆動することができるからである。
【0003】
切換型電流源において問題となるのは、電流源の不一致(ミスマッチ)である。典型的な切換型電流源DACでは、セグメント化された電流源のデザインが用いられ、DACの最上位ビット(MSB)と上側(upper)の最下位ビット(ULSB)と下側(lower)の最下位ビット(LLSB)とがそれぞれの電流源のサブアレイを用いて実現されており、与えられたサブアレイにおける電流源は理想的には同一の出力電流を生じる。ある与えられたサブアレイの中の電流源の間の不一致は、それがMSBサブアレイにおける場合には特に、DACの静的な線形性を損ない、従って、その動的な線形性も損なう。
【0004】
何らかの静的な較正方法が、電流源の間の不一致を減少させるのに用いられるのが典型的である。伝統的には、例えばD. Groeneveld et al., ”A Self−Calibration Technique for Monolithic High−Resolution D/A Converters,” IEEE Journal of Solid−State Circuits, vol. 24, pp. 1517−1522, Dec. 1989で論じられているように、これは、サブアレイにおいて追加的な電流源を用いることによって達成される。というのは、そのような追加的な電流源により、回路の中の1つの電流源を任意の時点で較正測定及び/又は訂正の目的で取り出し、電流源のバンク全体が通常のDAC動作のために利用可能であり続けることが可能になるからである。
【0005】
しかし、追加的な電流源が要求されることは、DACの動的なパフォーマンスに影響を与えることがある。較正速度で電流源を切り換える(スイッチングする)ことは、DACの出力スペクトルに、較正周波数でスパー(spurs)を生じさせるからである。実際には、これらのスパーには、任意の時点で用いられている電流源アレイの間の動的な不一致からの追加的な動的成分が含まれる。このような動的な不一致は、較正機構によって減衰させることはできず、実際には、較正を容易にするのに必要なスイッチにおける不一致によって、増大することもありうる。
【0006】
【発明の概要】
自己トリミング電流源回路及び方法が、切換型電流源DACと共に用いるために提供され、これにより、追加的な電流源を全く用いることなくそれらのDACの静的及び動的な線形性が改善される。
【0007】
自己トリミング電流源は、それぞれが、並列に接続され全出力電流を提供する定電流源と可変電流源とによって構成される。較正するために、自己トリミング電流源の一方側が一時的に測定回路に切り換えられ、この測定回路が全出力電流の大きさを決定する。この測定に基づき、可変電流源の出力は、全出力電流が(測定及び訂正回路の精度及び分解能によって決定される所定の公差の範囲内で)所定の値に等しくなるように調整される。
【0008】
定電流源は、カスコード接続された相補的な1対の電界効果トランジスタ(FET)を用いて実現されるのであるが、ここで、2つのソース端子は相互に接続され、2つのドレイン端子はそれらが接続されている回路に高インピーダンスを与える。トップのFETがボトムのFETのゲート・ソース電圧を確立し、それによって、この1対のFETを流れる電流が固定される。自己トリミング電流源の出力電流は、トップFETのドレイン端子において取られ、ボトムFETのドレインを介して測定されるが、特定のカスコード構成によって提供される高インピーダンスによって、出力電流の歪みを縮小させ、出力電流の全体がほぼ一定にすることが可能となる。
【0009】
可変電流源は、定電流源と並列に接続され、入力において受け取られた制御信号と共に変動する出力電流を提供する。定電流源と可変電流源との出力電流は、加算されて全出力電流を提供し、この全出力電流がボトムFETのドレイン端子を介して周期的に測定される。この測定値に基づき、可変電流源に提供される制御信号は必要に応じて変動され、全出力電流が所定の値と等しくなるようにする。
【0010】
典型的な切換型電流源DACは、そのような自己トリミング電流源を多数含み、それぞれの全出力電流は、DACの変換サイクルごとに自動的に測定され調整される。本発明は、シングルエンデッド及び差動出力の両方のDACに適用することができる。
【0011】
本発明の更なる特徴及び効果は、以下の詳細な説明を添付の図面と共に参照することによって、この技術分野の当業者には明らかになるはずである。
【0012】
【発明の実施の形態】
図1は、本発明の基本原理を図解している。切換型電流源DAC10は、所望の出力電流を表すデジタル入力ワードを受け取るコントローラ12を含む。N個の電流源14のアレイは、その出力が、スイッチ16にそれぞれ接続されている。それぞれのスイッチにおける対応の端子は、相互に接続され、出力線18を形成する。「変換サイクル」の間、コントローラ12は、必要に応じてスイッチ16を閉じ、デジタル入力ワードを所望の出力電流IDACに変換する。
【0013】
上述した電流源に伴う問題点を縮小するために、電流源14の少なくとも一部を、自己トリミング型とする。そのような2つの自己トリミング電流源20及び22が図1に示されているが、それぞれにおいて、自己トリミングを行う関連する回路を用いることが必要となる。DACの電流源のすべてを自己トリミング型にすることもできるが、下位側のビットは低い精度仕様に保たれているのが典型的であるから、そうする必要はないのが通常である。しかし、MSB電流源は自己トリミング型とするのが通常である。というのは、これらの電流源の間に不一致があると結果的に最大の歪みが生じてしまうからである。
【0014】
それぞれの自己トリミング電流源は、並列に接続された定電流源26と可変電流源28とを含み、これらの個々の出力電流は加算されて「全」出力電流を提供する。例えば、電流源20からのItot0と電流源22からのItot15である。この全出力電流は、コントローラ12からの要求に応じて出力線18に接続され、DAC出力電流IDACを提供する。
【0015】
関連する回路24は、測定回路30と訂正回路32とを含む。それぞれの自己トリミング電流源は一端において対応するスイッチ34に接続され、このスイッチ34はCALON位置にあるときには測定回路30にそれを接続し、そうでない場合(CALOFF)の場合には回路共通点(グランドであるのが通常)に接続する。動作の際には、スイッチ34の1つが、そのCALON位置におかれ(それ以外のすべてはCALOFFになっている)、そのスイッチに接続された自己トリミング電流源の全出力電流が測定される。測定された値は、訂正回路32に送られる。可変電流源28は、それぞれが、入力38において受け取られた制御信号36と共に変動する出力電流を生じるように構成されている。訂正回路32は、それぞれの自己トリミング電流源の全出力電流を所定の値に(測定回路と訂正回路との精度及び分解能によって決定される所定の公差の範囲内で)等しくするのに必要とされる適切な可変電流源入力に制御信号36を提供するように構成されている。自己トリミング電流源は、それぞれが、このようにして較正されることにより、相互間の不一致が縮小され、DACの歪みパフォーマンスが改善される。
【0016】
電流源20などの自己トリミング電流源の例示的な実現例が、図2に示されている。定電流26は、カスコード構成に接続された1対の相補的なFETN1及びP1で作られている。N1のゲートはバイアス電圧Vbias1に接続され、そのドレインは自己トリミング電流源の出力電流Itot0を提供する。P1のゲートは、バイアス電圧Vbias2に接続され、そのソースはN1のソースと接合50において接続され、そのドレインはスイッチ34に接続されている。動作の際には、Vbias1及びVbias2がN1及びP1と飽和させるように選択され、その結果として、P1のソースにおいて既知の電圧が生じる。これによって、P1のゲート・ソース電圧(Vgs)が固定され、この固定とP1のサイズとによって、P1を流れる電流(IP1)が確立される。電流IP1は、Itot0への定電流源26の寄与である。
【0017】
自己トリミング電流源20は、更に、可変電流源28を含む。可変電流源28は、接合50と回路共通点との間に接続され、入力38において訂正回路32から制御信号36を受け取る。可変電流源28は、制御信号36に応答して出力電流Ivarをシンクする。電流Ivar及びIP1は、接合50において加算されて、全出力電流Itot0を生じる。
【0018】
P1のドレインはスイッチ34に接続され、スイッチ34は、CALON位置に置かれると、自己トリミング電流源20を測定回路30に接続し、それによって、Itot0の測定が可能になる。動作の際に、Itot0は測定回路30によって測定される。測定値は訂正回路32に提供され、訂正回路32が制御信号36を必要に応じて可変電流源28に提供し、Itot0を所定の値にする。
【0019】
自己トリミング電流源の適切な動作には、定電流源FETのN1及びP1が示されているように構成されていることが本質的である。すなわち、それらのソースが相互に接続され、それらのドレインがそれ以外の回路への接続に利用できるということである。そのように構成されると、P1のドレインは測定回路30に高インピーダンスを提供し、それによって、電流源がその測定モードと通常の動作モードとの間で切り換わる際に存在しうる全出力電流における差異が縮小される。同様に、N1のドレインはDACによって駆動される負荷に高インピーダンスを提供し、それによって、DACの歪みパフォーマンスを改善する。図2ではN1をnチャネルFETとしてP1をpチャネルFETとして示しているが、定電流源26はこれとは極性が逆であるトランジスタを用いて実現することもでき、その場合にも、その本質的な高インピーダンス特性は保持される。この極性が逆である実現例は、図3cとの関係で論じられる。
【0020】
電流源の不一致を可能な限り低く抑えるためには、自己トリミング電流源を、変換サイクルごとにその出力電流のトリミングをするように構成するのが好ましい。後で詳述するが、これは、それぞれの変換サイクルの間にそれぞれのスイッチ34を閉じ、スイッチが閉じられている間にそれぞれの電流源の全出力電流を測定し、その測定結果を記憶することによって達成される。記憶された結果は、それぞれの自己トリミング電流源に提供される制御信号を訂正回路が調整するのに用いられる。
【0021】
バイアス電圧Vbias2を提供することができる回路が、図2に示されている。所望のフルスケールの電極Idesiredが、ダイオード接続されたPMOSデバイス40と共通ドレインのNMOSデバイス42とで構成された2トランジスタ・スタックを通過する。Vbias1は、トランジスタ42のゲートに与えられ、Vbias2を、Vbias1からトランジスタ40及び42のゲート・ソース電圧の和を減算した値に等しくなるように設定する。PMOSトランジスタ40とNMOSトランジスタ42とは、P1及びN1と整合されることによって、Vbias2及びVbias1が与えられると、所望のフルスケールの電流を運ぶ。
【0022】
本発明による自己トリミング電流源の好適な実現例が、図3aに示されている。FETのN1及びP1は、図2に示されているとおりであるが、N1が固定されたバイアス電圧を受け取ってIP1を確立するのではなく、フィードバック回路を用いるバイアス回路が、P1のソース電圧を設定している。更に、P1のゲート電圧Vbias2は、そのゲートを回路共通点に接続することによって、ゼロボルトに設定される。示されている例示的なバイアス回路は、正の供給電圧V+と接合60との間に直列に接続された1対のpチャネルFETであるP2及びP3を含んでおり、それぞれのゲートにおいて、P2はバイアス電圧Vbias3を受け取り、P3はバイアス電圧Vbias4を受け取る。nチャネルのFETN2が、接合60と回路共通点との間に接続され、そのゲートは接合50に接続される。接合60は、N1のゲートに接続される。N1及びN2で構成されるフィードバック・ループは、P1のソース電圧を、N2のゲート・ソース電圧において一定に保持することにより、IP1のための一定の値を確立する。図3aに示されているようなフィードバック回路を用いてP1のソース電圧を確立するのが好ましいのであるが、その理由は、そのような構成によって自己トリミング電流源の抵抗値がブーストされ、P1のソース電圧がほぼ一定に保持されるからである。
【0023】
図3bに示されているように制御ループを設定し、バイアス電圧Vbias3を発生させることによって、IP1の値を制御することができる。自己トリミング電流源26と同一のダミー電流源26’が、電流源26によってシンクされる電流を流す負荷抵抗RLを介して、V+に接続される。負荷電流は、増幅器A1を用いてモニタされる。増幅器A1は、設定点電圧Vsetpointも受け取る。A1の出力は、ダミー電流源26のVbias3入力に接続され、Vbias3の値を一定に維持するサーボ・ループを形成する。A1の出力は、次に、Vbias3をすべての自己トリミング電流源26に提供するのに用いられる。この構成によると、DACのフルスケール電圧(Vsetpoint=V+から(所望のフルスケール電流xRL)を減算したもの)を制御する手段が提供され、プロセス及び温度の変動が可能になり、縮小されるべきN2とP1との間の一致を達成する。
【0024】
可変電流源28は、好ましくは、1対の相補的なN3及びP4を用いて実現される。N3及びP4はP1を挟んで接続され、N3のドレインはP1のソースに接続されて可変電流源の出力電流Ivarを提供し、N3のソースはP4のソースに接続され、P4のドレインはP1のドレインに接続される。N3のゲートは可変電流源28の入力38であり、P4のゲートはP1のゲートに接続される。
【0025】
N3は線形モードで動作され、P4のソース・リードにおいて、電圧制御抵抗として振る舞う。N3の抵抗値は入力38に与えられる信号と共に変動し、P4に電流を導通させ、従って、可変電流源の出力電流Ivarを入来信号と共に変動させる。
【0026】
訂正回路32からの制御信号36は、入力38に直接に接続することができるが、そのためには、制御信号がそれぞれの変換サイクルの全体で存在することが要求され、そのためには、それぞれの自己トリミング電流源のために対応する制御信号源を用いることが必要になる。しかし、好ましくは、訂正回路32によって提供される制御信号は、単一の信号源からDACの複数の自己トリミング電流源に時間多重化され、ローカルに記憶される。これを容易にするために、コンデンサCstoreが可変電流源入力38と回路共通点との間に接続され、スイッチ62が入力38と訂正回路32との間に配置される。与えられた自己トリミング電流源に適切な制御信号36が利用できるようになると、スイッチ62が閉じられ、制御信号の電圧はCstore上に転送される。次に、スイッチ62が開かれ、別の自己トリミング電流源のためのスイッチが閉じられ、その電流源に適切な制御信号がその記憶コンデンサに転送される。制御信号電圧をCstore上に記憶することによって、制御信号36がほんの僅かに利用可能に過ぎない場合であっても、所望のItot0の値を得るのに必要な電流Ivarを可変電流源28が連続的に提供することが可能になる。
【0027】
スイッチ34は、好ましくは、1対のスイッチング・トランジスタN4及びN5を用いて実現されることが好ましい。ここで、これらのトランジスタのドレインはP1のドレインに接続され、ゲートは、それぞれが、相補的な制御信号であるCALOFF及びCALONに接続される。N5のソースは測定回路30に接続され、N5がオン(CALON=1)であるときには、P1のドレインと測定回路との間に導通経路を提供し、自己トリミング電流源の全出力電流を決定することが可能になる。測定抵抗Rmeasが、好ましくは、N5のソースと回路共通点との間に接続され、N5がオンのときには、Rmeasの両端に、Itot0に比例する電圧が生じる。この電圧は、測定回路30によってItot0を決定するのに用いられる。
【0028】
抵抗Rdummyが、好ましくは、N4のソースと回路共通点との間に接続される。Rdummyの抵抗値は、(抵抗の製造方法によって決定される既知の公差の範囲内で)Rmeasの抵抗値と等しいのが好ましく、それによって、自己トリミング電流源の較正モード(CALON=1)と通常モード(CALOFF=1)との間で、P1のドレイン・ソース電圧に、従って、全出力電流Itot0に大きな差異が存在することを回避する。
【0029】
図3aの自己トリミング電流源は切換型電流源DACの設計において反復的にレプリカが作成されるのが典型的であることに注意すべきである。そのような応用例では、それぞれの自己トリミング電流源がそれ自身のダミー抵抗Rdummyを有しているのが通常である。しかし、それぞれのN5トランジスタのソースは、すべて、単一の測定抵抗Rmeasの一方側に接続されるのが好ましい。そして、自己トリミング電流源は、この測定抵抗に多重化され、測定回路が電流源の間での一貫した測定を保証する。
【0030】
本発明は、シングルエンデッド出力のDACと差動出力DACとの両方に等しく適用可能である。図2に示されているように、N1のドレインはシングルエンデッド出力を提供している。差動出力DACの場合には、1対のトランジスタN6及びN7が、1対の制御信号DAC+及びDAC−に応答して、N1のドレインをそれぞれ正(IDAC+)又は負(IDAC−)の出力線にスイッチングするのに用いられる。
【0031】
好ましくは、1又は複数の制御回路64が用いられて、自己トリミング電流源の適切な動作に要求されるスイッチング信号を提供する。これらは例えば、CALON/CALOFF信号、DAC+/DAC−信号、スイッチ62を制御する信号などである。DACが複数の自己トリミング電流源を含むときには、制御回路64は、それぞれの電流源に対してスイッチング信号の組を提供しなければならない。制御回路64もまた、例えば、ただ1つの自己トリミング電流源が任意のある時点で測定回路にスイッチングされることを保証するように、スイッチング信号のタイミングを制御しなければならない。制御回路64の動作はDACの変換サイクルとの関係で調整されているから(従って、自己トリミング電流源は1サイクルごとに較正される)、制御回路64は、DACコントローラ12の一部として組み入れられていることが好ましい。
【0032】
図3aの自己トリミング電流源の「反対極性」の実施例が、図3cに示されている。この場合には、図3aのnチャネル及びpチャネル・デバイスは、pチャネル及びnチャネル・デバイスにそれぞれ置き換えられている。ここでは、定電流源26は、出力電流IN8を発生するトランジスタN8のゲート・ソース電圧を確立するトランジスタP5と、1つのpチャネル・デバイスP6とバイアス電圧Vbias5及びVbias6をそれぞれ受け取る2つのnチャネル・デバイスN9及びN10とによって構成されるバイアス回路とによって構成される。可変電流源28は、入力38を受け取るトランジスタP7を含み、それに応答してトランジスタN11を流れる電流を変調し、その出力電流Ivarを生じる。IvarとIN8とは相互に加算され、自己トリミング電流源の全出力電流Itot0を生じる。1対のトランジスタP8及びP9がこの電流源をRdummy及びRmeasにそれぞれ接続し、1対のトランジスタP10及びP11がItot0を制御信号DAC+及びDAC−に従って正又は負の出力線に接続する。結果的に得られる自己トリミング電流源が、電流をDAC出力に供給する。これは、図3aの実施例で、自己トリミング電流源が出力から電流をシンクするのと対照的である。
【0033】
図3a、3b、3cに示されている特定の回路の実現例は、単に例示的であることに注意すべきである。これ以外の多くの回路構成を用いて、例えば、定電流源トランジスタN1/P1を流れる電流を確立したり、又は、可変電流源28を実現することが可能である。自己トリミング電流源はFETを用いて実現されている様子が示されているが、バイポーラ・トランジスタを用いることもできる。
【0034】
本発明は、図4に示されているような切換型電流源DACにおいて用いることができる。これは、本発明の応用可能性の単なる1つの例を与えている。DACは、LLSB、ULSB、MSBにセグメント化される。それぞれのセグメントは、電流源のサブアレイで実現されている。すなわち、LLSBは電流源サブアレイ100で、ULSBはサブアレイ102で、MSBは自己トリミング電流源104のサブアレイで実現されている。このアーキテクチャでは、MSBの定電流源106がULSBのサブアレイを駆動するのに用いられ、ULSBの電流源108はLLSBのサブアレイを駆動するのに用いられる。
【0035】
例示的な測定回路30は、入力110において、MSB電流源のそれぞれから、切り換えられた較正出力を受け取り、それが、測定抵抗Rmeasに接続される。デルタ・シグマ変調器又はそれ以外の高精度電圧測定回路を用いて実現されるのが好ましい回路114が、それぞれの入力において、ダミー電圧Vdummyと、Rmeasの両端の電圧とを受け取り、これら2つの入力の間の差と共に変動する出力116を提供する。例示的な訂正回路32は、出力116を受け取り、差値を記憶装置118に記憶する。記憶装置118の出力は、較正DAC120に接続され、DAC120はそれぞれの制御信号122を、サブアレイ104の自己トリミング電流源の中の可変電流源に提供する。
【0036】
この例示的なDACでは、2つのサイクルが連続的に生じている。すなわち、測定サイクルと訂正サイクルとである。測定は、最初に、ULSBの和の差についてなされ、これが、基準電圧Vref及びダミー電圧Vdummyとして作用する。自己トリミング・プロセスの目標は、それぞれの自己トリミング電流源の出力がVrefと等しくなるように、自己トリミング電流源を調整することである。測定サイクルの残りの部分の間は、それぞれの電流源の出力は、訂正回路30に接続され、Vdummyとの差が決定され、この差値が、既に決定されているVrefとVdummyとの差から減算される。Vdummyの値は、キャンセルされて消滅し、自己トリミング電流源の出力とVrefとの差が残る。この差値は記憶される。このようにして、ULSB和と自己トリミング電流源との両方が、訂正回路30の同じ入力において測定され、後者におけるどのようなオフセットも排除される。訂正サイクルの間は、記憶された差値が較正DACによって用いられ、自己トリミング電流源を較正するのに必要な制御信号122が生じる。測定サイクルと訂正サイクルとは、DACの変換サイクルのそれぞれの間に生じ、それによって、MSB値は、温度及び加齢ドリフトなどのファクタに対する補償が連続的になされる。
【0037】
図4に示されているDACは、単に例示的な目的だけのために与えられているので、DACのアーキテクチャや回路30及び32の詳細は応用例ごとに異なりうる。構成要素の数を減少させるには、測定回路30への入力と較正DAC120の出力を、図4に示されているように多重化するのが好ましい。しかし、このような多重化は本発明にとって本質的なものではない。例えば、個別的な専用の較正DACを用いて、自己トリミング電流源に制御信号を提供することができ、そうすることで、可変電流源の入力線上にスイッチや記憶コンデンサを提供することが不要になる。
【0038】
本発明の特定の実施例を以上で示し説明したが、当業者であれば、多くの変形や別の実施例を想到することができるであろう。従って、本発明は、冒頭の特許請求の範囲の記載のみによって、その外延が画定される。
【図面の簡単な説明】
【図1】
本発明の基本原理を図解するブロック図である。
【図2】
本発明による自己トリミング電流源の回路図である。
【図3】
図3aないし3cで構成される。図3aは、好適な自己トリミング電流源の回路図である。図3bは、図3aの自己トリミング電流源にバイアス電圧Vbias3を発生する回路を追加した回路図である。図3cは、図3aの自己トリミング電流源の極性が反転されている実施例の回路図である。
【図4】
本発明による自己トリミング電流源を用いている切換型電流源DACの回路図である。
Claims (34)
- 切換型電流源デジタル・アナログ・コンバータ(DAC)のための自己トリミング電流源であって、
定電流源であって、
第1のバイアス電圧(Vbias1)に接続されたゲートと、第1の接合(50)に接続されたソースと、この自己トリミング電流源の出力を提供するドレインとを有している第1の電界効果トランジスタ(FET)であって、前記第1のバイアス電圧によって飽和され、それによって、既知の電圧が前記第1の接合に確立される、第1のFET(N1)と、
前記第1のFETと相補的であり、第2のバイアス電圧(Vbias2)に接続されたゲートと、前記第1の接合に接続されたソースとを有する第2のFETであって、前記既知の電圧は、この第2のFETのゲート・ソース電圧を確立すると共に前記出力における第1の出力電流を確立し、前記第1のFETとこの第2のFETとのドレイン端子は、それぞれが、これらのドレイン端子が接続されているそれぞれの回路に高インピーダンスを提供する、第2のFET(P1)と、
を備えている定電流源(26)と、
電流を前記第1の接合に電流を提供すると共に、入力において受け取った制御信号(36)に応答して第2の出力電流を前記出力において提供するように接続された可変電流源であって、この自己トリミング電流源の全出力電流は前記第1及び第2の出力電流の和である、可変電流源(20)と、
較正信号に応答して、前記第2のFETのドレインを、前記較正信号が第1の状態にあるときには測定回路(30)に接続し、前記較正信号が第2の状態にあるときには回路共通点に接続する第1のスイッチ(34)と、
前記較正信号が前記第1の状態にあるときに前記全出力電流の大きさを表す出力を生じる測定回路(30)と、
前記電流測定回路出力を入力において受け取り前記可変電流源への制御信号を出力において提供する訂正回路であって、前記全出力電流が所定の公差範囲内で所定の値と等しくなるように前記制御信号を変動させるように構成されている訂正回路(32)と、
を備えており、切換型電流源DACを構成する複数の電流源の1つであることを特徴とする自己トリミング電流源。 - 請求項1記載の自己トリミング電流源において、前記第1のFETはnチャネルFETであり、前記第2のFETは前記第2のバイアス電圧によって飽和されるpチャネルFETであり、前記第1及び第2の出力電流は前記定電流源と前記可変電流源とによってそれぞれシンクされ、前記全出力電流はこの自己トリミング電流源によってシンクされることを特徴とする自己トリミング電流源。
- 請求項2記載の自己トリミング電流源において、前記第2のバイアス電圧を第2のFETに提供するバイアス回路を更に備えており、前記バイアス回路は、
前記第1の出力電流の所望の値に等しい電流(Idesired)をシンクするように構成されている電流源と、
前記第1のバイアス電圧を受け取るように接続されたゲートを有するNMOSデバイス及び正の供給電圧と前記電流源との間に直列に接続されたダイオード接続されたPMOSデバイスであって、それぞれのデバイスは前記シンクされる電流を運び、前記NMOSデバイスは前記PMOSデバイスのゲート電圧を前記第1のバイアス電圧から前記NMOS及びPMOSデバイスのゲート・ソース電圧の和を減算した値に等しく設定し、前記PMOSデバイスのゲートは前記第2のバイアス電圧を提供する、NMOSデバイス(42)及びPMOSデバイス(40)と、
を備えていることを特徴とする自己トリミング電流源。 - 請求項1記載の自己トリミング電流源において、前記第1のFETはpチャネルFETであり、前記第2のFETはnチャネルFETであり、前記第2のバイアス電圧は前記第2のFETを飽和する前記第1の固定された電圧よりも高い正の電圧であり、前記第1及び第2の出力電流は前記定電流源と前記可変電流源とによってそれぞれ供給され、前記全出力電流はこの自己トリミング電流源によって供給されることを特徴とする自己トリミング電流源。
- 請求項1記載の自己トリミング電流源において、前記可変電流源は、
前記制御信号を受け取るように接続されたゲートと前記第1の接合に接続されたドレインとを有する第3のFET(N3)と、
前記第2のFETのゲート及びドレインにそれぞれ接続されたゲート及びドレインと、前記第3のFETのソースに接続されたソースとを有する第4のFETであって、前記第3のFETは線形モードで動作され、前記可変電流源によって前記第1の接合に提供される電流は前記制御信号の電圧と共に変動する、第4のFET(P4)と、
を備えていることを特徴とする自己トリミング電流源。 - 請求項5記載の自己トリミング電流源において、前記第3のFETはnチャネルFETであり、前記第4のFETはpチャネルFETであることを特徴とする自己トリミング電流源。
- 請求項5記載の自己トリミング電流源において、前記第3のFETはpチャネルFETであり、前記第4のFETはnチャネルFETであることを特徴とする自己トリミング電流源。
- 請求項1記載の自己トリミング電流源において、前記可変電流源入力と前記回路共通点との間に接続された記憶コンデンサ(Cstore)と、前記可変電流源入力と前記制御信号との間に接続された第2のスイッチ(62)とを更に備えており、前記制御信号の電圧は、前記第2のスイッチが閉じているときには前記コンデンサ上に記憶され、前記第2のスイッチが閉じていた後で開かれると、前記可変電流源に印加された状態で維持されることを特徴とする自己トリミング電流源。
- 請求項8記載の自己トリミング電流源において、前記測定回路が前記全出力電流の大きさを表す出力を生じるように前記第1のスイッチを周期的に閉じ、前記第2のスイッチを周期的に閉じて前記訂正回路の出力を前記記憶コンデンサ上に記憶するように構成されたコントローラ(64)を更に備えていることを特徴とする自己トリミング電流源。
- 請求項1記載の自己トリミング電流源において、前記訂正回路は、前記制御信号を前記可変電流源入力に連続的に提供する較正DAC(120)を含むことを特徴とする自己トリミング電流源。
- 請求項1記載の自己トリミング電流源において、前記第1のバイアス電圧を前記第1のFETに提供するバイアス回路を更に備えており、前記バイアス回路は、
正の供給電圧に接続されたソースと第3のバイアス電圧に接続されたゲートとを有する第1のpチャネルFET(P2)と、
前記第1のpチャネルFETのドレインに接続されたソースと第4のバイアス電圧に接続されたゲートとを有する第2のpチャネルFET(P3)と、
前記第2のpチャネルFETのドレインに第2の接合(60)において接続されたドレインと前記第1の接合に接続されたゲートと前記回路共通点に接続されたソースとを有するnチャネルFETであって、前記第2の接合は前記第1のFETのゲートに接続され前記第1のバイアス電圧を提供する、nチャネルFET(N2)と、
を備えており、前記第1のFETと前記nチャネルFETとは、前記第2のFETのソース電圧を前記nチャネルFETのゲート・ソース電圧においてほぼ一定に保持するフィードバック・ループを形成することを特徴とする自己トリミング電流源。 - 請求項11記載の自己トリミング電流源において、前記第3のバイアス電圧を前記バイアス回路に提供するバイアス電圧発生回路を更に備えており、前記バイアス電圧発生回路は、
前記定電流源に従って構成された第2の定電流源(26’)と前記バイアス回路に従って構成された第2のバイアス回路とを備えたダミー電流源であって、前記第2のバイアス回路は前記第1のバイアス電圧を前記第2の定電流源の前記第1のFETに提供する、ダミー電流源と、
前記ダミー電流源によってシンクされる電流を運ぶように接続された負荷抵抗(RL)と、
第1の入力において設定点電圧を受け取り第2の入力において前記負荷抵抗を流れる電流を表す信号を受け取り、出力において前記第3のバイアス電圧を前記バイアス回路と前記ダミー電流源とに提供する演算増幅器(A1)と、
を備えており、前記ダミー電流源と前記負荷抵抗と前記演算増幅器とは、前記第3のバイアス電圧の値を前記設定点電圧に対して一定に維持する制御ループを形成していることを特徴とする自己トリミング電流源。 - 請求項1記載の自己トリミング電流源において、前記第1のバイアス電圧を前記第1のFETに提供するバイアス回路を更に備えており、前記バイアス回路は、
前記回路共通点に接続されたソースと第3のバイアス電圧に接続されたゲートとを有する第1のnチャネルFET(N10)と、
前記第1のnチャネルFETのドレインに接続されたソースと第4のバイアス電圧に接続されたゲートとを有する第2のnチャネルFET(N9)と、
前記第2のnチャネルFETのドレインに第2の接合において接続されたドレインと前記第1の接合に接続されたゲートと正の供給電圧に接続されたソースとを有するpチャネルFETであって、前記第2の接合は前記第1のFETのゲートに接続され前記第1のバイアス電圧を提供する、pチャネルFET(P6)と、
を備えており、前記第1のFETと前記pチャネルFETとは、前記第2のFETのソース電圧を前記pチャネルFETのゲート・ソース電圧においてほぼ一定に保持することを特徴とする自己トリミング電流源。 - 請求項1記載の自己トリミング電流源において、前記第1のスイッチは第1及び第2のスイッチング・トランジスタ(N4、N5)を備えており、前記第1のスイッチング・トランジスタのドレイン・ソース回路は前記第2のFETのドレインと前記測定回路との間に第2の接合において接続され、前記第2のスイッチング・トランジスタのドレイン・ソース回路は前記第2のFETのドレインと前記回路共通点との間に接続され、前記第1及び第2のスイッチング・トランジスタのそれぞれのゲートは前記較正信号の相補的形式を受け取るように接続され、前記第2のFETのドレインは、前記較正信号が前記第1の状態にあるときには前記測定回路に接続され、前記較正信号が前記第2の状態にあるときには前記回路共通点に接続されることを特徴とする自己トリミング電流源。
- 請求項14記載の自己トリミング電流源において、前記第2の接合と前記回路共通点との間に接合されており前記全出力電流と共に変動する電圧をその両端の間に生じる測定抵抗(Rmeas)を更に備えていることを特徴とする自己トリミング電流源。
- 請求項15記載の自己トリミング電流源において、前記第2のスイッチング・トランジスタのソースと前記回路共通点との間に接続されたダミー抵抗(Rdummy)を更に備えており、前記ダミー抵抗の抵抗値は既知の公差の範囲内で前記測定抵抗の抵抗値と等しいことを特徴とする自己トリミング電流源。
- 請求項1記載の自己トリミング電流源において、それぞれの電流回路がこの自己トリミング電流源の出力にその一端において接続されその他端においてこの自己トリミング電流源に差動出力を提供する第3及び第4のスイッチング・トランジスタ(N6、N7)を更に備えており、前記第3及び第4のスイッチング・トランジスタのそれぞれの制御入力は相補的な制御信号(DAC+、DAC−)に接続されており前記相補的な制御信号に応答して前記差動出力の一方又は他方に前記全出力電流を導通させることを特徴とする自己トリミング電流源。
- 切換型電流源デジタル・アナログ・コンバータ(DAC)のための自己トリミング電流源であって、
定電流源であって、
第1のバイアス電圧に接続されたゲートと、第1の接合(50)に接続されたソースと、この自己トリミング電流源の出力を提供するドレインとを有している第1のnチャネルFET(N1)と、
回路共通点に接続されたゲートと、前記第1の接合に接続されたソースとを有する第1のpチャネルFETであって、前記第1のnチャネルFETとこの第1のpチャネルFETとのドレイン端子は、それぞれが、これらのドレイン端子が接続されているそれぞれの回路に高インピーダンスを提供する、第1のpチャネルFET(P1)と、
を備えている定電流源(26)と、
前記第1のバイアス電圧を前記第1のnチャネルFETに提供するバイアス回路であって、
正の供給電圧に接続されたソースと第2のバイアス電圧に接続されたゲートとを有する第2のpチャネルFET(P2)と、
前記第2のpチャネルFETのドレインに接続されたソースと第3のバイアス電圧に接続されたゲートとを有する第3のpチャネルFET(P3)と、
前記第3のpチャネルFETのドレインに第2の接合(60)において接続されたドレインと前記第1の接合に接続されたゲートと前記回路共通点に接続されたソースとを有する第2のnチャネルFETであって、前記第2の接合は前記第1のnチャネルFETのゲートに接続され前記第1のバイアス電圧を提供する、第2のnチャネルFET(N2)と、
を備えており、前記第1及び第2のnチャネルFETは、前記第1のpチャネルFETのソース電圧を前記第2のnチャネルFETのゲート・ソース電圧においてほぼ一定に保持するフィードバック・ループを形成する、バイアス回路と、
電流を前記第1の接合に電流を提供すると共に、入力において受け取った制御信号に応答して第2の出力電流を前記出力において提供するように接続されており、この自己トリミング電流源の全出力電流は前記第1及び第2の出力電流の和である、可変電流源(28)であって、
前記制御信号を受け取るように接続されたゲートと前記第1の接合に接続されたドレインとを有する第3のnチャネルFET(N3)と、
前記第1のpチャネルFETのゲート及びドレインにそれぞれ接続されたゲート及びドレインと、前記第3のnチャネルFETのソースに接続されたソースとを有する第4のpチャネルFETであって、前記第3のnチャネルFETは線形モードで動作され、この可変電流源によって前記第1の接合に提供される電流は前記制御信号の電圧と共に変動する、第4のpチャネルFET(P4)と、
を備えている可変電流源(28)と、
前記第1のpチャネルFETのドレインとダミー(Rdummy)及び測定(Rmea s)抵抗との間にドレイン・ソース回路がそれぞれ接続されている第1及び第2のスイッチング・トランジスタであって、前記ダミー及び測定抵抗の他の端部は前記回路共通点に接続され、これら第1及び第2のスイッチング・トランジスタのそれぞれのゲートは較正信号の相補的形式を受け取り、前記第1のpチャネルFETのドレインは、前記較正信号が前記第1の状態にあるときには前記測定抵抗に接続され、前記較正信号が前記第2の状態にあるときには前記ダミー抵抗に接続される、第1及び第2のスイッチング・トランジスタ(N4、N5)と、
前記第2のスイッチング・トランジスタと前記測定抵抗との間で前記接合に接続されており、前記較正信号が前記第1の状態にあるときに前記全出力電流の大きさを表す出力を生じる測定回路(30)と、
前記測定回路出力を入力において受け取り前記可変電流源への制御信号を出力において提供する訂正回路であって、前記全出力電流が所定の公差範囲内で所定の値と等しくなるように前記制御信号を変動させるように構成されている訂正回路(32)と、
を備えており、切換型電流源DACを構成する複数の電流源の1つであることを特徴とする自己トリミング電流源。 - 請求項18記載の自己トリミング電流源において、それぞれの電流回路がこの自己トリミング電流源の出力にその一端において接続されその他端においてこの自己トリミング電流源に差動出力を提供する1対のトランジスタ(N6、N7)を更に備えており、それぞれの制御入力は相補的な制御信号に接続され前記相補的な制御信号に応答して前記差動出力の一方又は他方に前記全出力電流を導通させることを特徴とする自己トリミング電流源。
- 請求項18記載の自己トリミング電流源において、前記可変電流源入力と前記回路共通点との間に接続された記憶コンデンサ(Cstore)と、前記可変電流源入力と前記制御信号との間に接続されたスイッチ(62)とを更に備えており、前記制御信号の電圧は、前記スイッチが閉じているときには前記コンデンサ上に記憶され、前記スイッチが閉じていた後で開かれると、前記可変電流源に印加された状態で維持されることを特徴とする自己トリミング電流源。
- 請求項20記載の自己トリミング電流源において、前記較正信号を前記第1の状態に周期的に駆動することによって前記測定回路が前記全出力電流の大きさを表す前記出力を生じるようにし、また、前記スイッチを周期的に閉じることによって前記訂正回路の出力を前記記憶コンデンサ上に記憶するように構成されたコントローラ(64)を更に備えていることを特徴とする自己トリミング電流源。
- 請求項18記載の自己トリミング電流源において、前記訂正回路は、前記制御信号を前記可変電流源入力に連続的に提供する較正DAC(120)を含むことを特徴とする自己トリミング電流源。
- 切換型電流源デジタル・アナログ・コンバータ(DAC)のための自己トリミング電流源であって、
定電流源であって、
第1のバイアス電圧に接続されたゲートと、第1の接合に接続されたソースと、この自己トリミング電流源の出力を提供するドレインとを有している第1のpチャネルFET(P5)と、
正の供給電圧に接続されたゲートと、前記第1の接合に接続されたソースとを有する第1のnチャネルFETであって、前記第1のpチャネルFETとこの第1のnチャネルFETとのドレイン端子は、それぞれが、これらのドレイン端子が接続されているそれぞれの回路に高インピーダンスを提供する、第1のnチャネルFET(N8)と、
を備えている定電流源と、
前記第1のバイアス電圧を前記第1のnチャネルFETに提供するバイアス回路であって、
回路共通点に接続されたソースと第2のバイアス電圧に接続されたゲートとを有する第2のnチャネルFET(N10)と、
前記第2のnチャネルFETのドレインに接続されたソースと第3のバイアス電圧に接続されたゲートとを有する第3のnチャネルFET(N9)と、
前記第3のnチャネルFETのドレインに第2の接合において接続されたドレインと前記第1の接合に接続されたゲートと前記正の供給電圧に接続されたソースとを有する第2のpチャネルFETであって、前記第2の接合は前記第1のpチャネルFETのゲートに接続され前記第1のバイアス電圧を提供する、第2のpチャネルFET(P6)と、
を備えており、前記第1及び第2のpチャネルFETは、前記第1のnチャネルFETのソース電圧を前記第2のpチャネルFETのゲート・ソース電圧においてほぼ一定に保持するフィードバック・ループを形成する、バイアス回路と、
電流を前記第1の接合に電流を提供すると共に、入力において受け取った制御信号に応答して第2の出力電流を前記出力において提供するように接続されており、この自己トリミング電流源の全出力電流は前記第1及び第2の出力電流の和である、可変電流源(28)であって、
前記制御信号を受け取るように接続されたゲートと前記第1の接合に接続されたドレインとを有する第3のpチャネルFET(P7)と、
前記第1のnチャネルFETのゲート及びドレインにそれぞれ接続されたゲート及びドレインと、前記第3のpチャネルFETのソースに接続されたソースとを有する第4のnチャネルFETであって、前記第3のpチャネルFETは線形モードで動作され、この可変電流源によって前記第1の接合に提供される電流は前記制御信号の電圧と共に変動する、第4のnチャネルFET(N11)と、
を備えている可変電流源(28)と、
前記第1のnチャネルFETのドレインとダミー(Rdummy)及び測定(Rmeas)抵抗との間にドレイン・ソース回路がそれぞれ接続されている第1及び第2のスイッチング・トランジスタであって、前記ダミー及び測定抵抗の他の端部は前記回路共通点に接続され、これら第1及び第2のスイッチング・トランジスタのそれぞれのゲートは較正信号の相補的形式を受け取り、前記第1のnチャネルFETのドレインは、前記較正信号が第1の状態にあるときには前記測定抵抗に接続され、前記較正信号が第2の状態にあるときには前記ダミー抵抗に接続される、第1及び第2のスイッチング・トランジスタ(P8、P9)と、
前記第2のスイッチング・トランジスタと前記測定抵抗との間で前記接合に接続されており、前記較正信号が前記第1の状態にあるときに前記全出力電流の大きさを表す出力を生じる測定回路(30)と、
前記測定回路出力を入力において受け取り前記可変電流源への制御信号を出力において提供する訂正回路であって、前記全出力電流が所定の公差範囲内で所定の値と等しくなるように前記制御信号を変動させるように構成されている訂正回路(32)と、
を備えており、切換型電流源DACを構成する複数の電流源の1つであることを特徴とする自己トリミング電流源。 - 切換型電流源デジタル・アナログ・コンバータ(DAC)であって、
それぞれの出力電流を生じる電流源のアレイ(14)と、
制御信号に応答して前記電流源出力のそれぞれをDAC出力線に切り換え出力電流を前記出力線上に提供するように接続されているスイッチのアレイ(16)と、
所望の出力電流を表すデジタル入力ワードを受け取り前記制御信号を前記スイッチに提供して前記所望の出力電流を生じるコントローラ(12)と、
自己トリミング電流源(20、22)である複数の電流源であって、前記自己トリミング電流源はそれぞれが、
定電流源であって、
第1のバイアス電圧に接続されたゲートと、第1の接合(50)に接続されたソースと、この自己トリミング電流源の出力を提供するドレインとを有している第1のFETであって、前記第1のバイアス電圧によって飽和され、それによって、既知の電圧が前記第1の接合に確立される、第1のFET(N1)と、
前記第1のFETと相補的であり、第2のバイアス電圧に接続されたゲートと、前記第1の接合に接続されたソースとを有する第2のFETであって、前記既知の電圧は、この第2のFETのゲート・ソース電圧を確立すると共に前記出力における第1の出力電流を確立し、前記第1のFETとこの第2のFETとのドレイン端子は、それぞれが、これらのドレイン端子が接続されているそれぞれの回路に高インピーダンスを提供する、第2のFET(P1)と、
を備えている定電流源(26)と、
電流を前記第1の接合に電流を提供すると共に、入力において受け取った制御信号(36)に応答して第2の出力電流を前記出力において提供するように接続された可変電流源であって、この自己トリミング電流源の全出力電流は前記第1及び第2の出力電流の和である、可変電流源(28)と、
入力において前記第2のFETのドレインと接続され、第1の出力(30)において測定回路に接続され、前記第2の出力において前記回路共通点に接続されたスイッチであって、較正信号に応答して、前記較正信号が第1の状態にあるときには前記入力と前記第1の出力との間に導通経路を提供し、前記較正信号が第2の状態にあるときには前記入力と前記第2の出力との間に導通経路を提供するスイッチ(34)と、
前記較正信号が前記第1の状態にあるときに前記全出力電流の大きさを表す出力を生じる測定回路(30)と、
前記電流測定回路出力を入力において受け取り前記可変電流源への制御信号を出力において提供する訂正回路であって、前記全出力電流が所定の公差範囲内で所定の値と等しくなるように前記制御信号を変動させるように構成されている訂正回路(32)と、
を備えていることを特徴とする切換型電流源デジタル・アナログ・コンバータ。 - 請求項24記載の切換型電流源DACにおいて、前記測定回路は、
前記スイッチのそれぞれの第1の出力に接続されたノード(110)と、
前記ノードと前記回路共通点との間に接続された測定抵抗(Rmeas)と、
前記測定抵抗の両端の電圧を決定する電圧測定回路(114)と、
を備えていることを特徴とする切換型電流源DAC。 - 請求項25記載の切換型電流源DACにおいて、前記電圧測定回路はデルタ・シグマ変調器を備えていることを特徴とする切換型電流源DAC。
- 請求項24記載の切換型電流源DACにおいて、前記訂正回路は、
前記自己トリミング電流源のそれぞれに対して生じた前記測定回路の出力を記憶する記憶手段(118)と、
前記記憶手段に接続されており、前記制御信号をそれぞれの自己トリミング電流源に提供するように構成されている少なくとも1つの較正DACであって、それぞれの自己トリミング電流源に提供される制御信号は、前記自己トリミング電流源に対して前記測定回路によって生じる記憶された出力と共に変動する、少なくとも1つの較正DAC(120)と、
を備えていることを特徴とする切換型電流源DAC。 - 請求項27記載の切換型電流源DACにおいて、前記少なくとも1つの較正DACは前記自己トリミング電流源のそれぞれに対して較正DACをそれぞれ備えており、前記較正DACはそれに対応する自己トリミング電流源に制御信号をそれぞれ連続的に提供することを特徴とする切換型電流源DAC。
- 請求項27記載の切換型電流源DACにおいて、それぞれの可変電流源入力と前記回路共通点との間に接続された複数の記憶コンデンサ(Cstore)と、前記可変電流源入力と直列に接続された複数のスイッチ(62)とを更に備えており、前記制御信号の電圧は、前記直列スイッチが閉じているときには前記コンデンサ上に記憶され、前記直列のスイッチが閉じていた後で開かれると、前記可変電流源に印加された状態で維持され、前記少なくとも1つの較正DACは、対応する直列スイッチが閉じているときには、前記制御信号を対応する自己トリミング電流源に提供するように較正された1つの較正DACを備えていることを特徴とする切換型電流源DAC。
- 切換型電流源DACの一部である自己トリミング電流源の出力電流を自動的にトリミングする方法であって、
固定された出力電流(IP1)を提供するステップと、
可変出力電流(Ivar)を提供するステップであって、前記自己トリミング電流源の全出力電流(Itot0)は前記固定された及び可変の出力電流の和である、ステップと、
前記全出力電流を測定するステップと、
前記全出力電流が所定の公差の範囲内で所定の値と等しくなるように、前記可変出力電流を調整するステップと、
を含むことを特徴とする方法。 - 請求項30記載の方法において、前記DACは、デジタル入力ワードをアナログ出力値に変換する関連の変換サイクルを有し、前記測定するステップと前記調整するステップとは変換サイクルごとに実行されることを特徴とする方法。
- 切換型電流源DACの一部である複数の自己トリミング電流源の出力電流を自動的にトリミングする方法であって、
固定された出力電流(IP1)を提供するステップと、
可変出力電流(Ivar)を提供するステップであって、前記自己トリミング電流源の全出力電流(Itot0)は前記固定された及び可変の出力電流の和である、ステップと、
前記自己トリミング電流源のそれぞれの全出力電流を測定するステップと、
前記全出力電流のそれぞれが所定の公差の範囲内で所定の値と等しくなるように、前記自己トリミング電流源のそれぞれの可変出力電流を調整するステップと、
を含むことを特徴とする方法。 - 請求項32記載の方法において、前記DACは、デジタル入力ワードをアナログ出力値に変換する関連の変換サイクルを有し、前記測定するステップと前記調整するステップとは変換サイクルごとに実行されることを特徴とする方法。
- 請求項32記載の方法において、前記測定された全出力電流の値を記憶するステップと、前記記憶された値に基づいて前記自己トリミング電流源のそれぞれの可変出力電流を調整するステップと、を更に含むことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/631,596 US6331830B1 (en) | 2000-02-04 | 2000-08-03 | Self-trimming current source and method for switched current source DAC |
PCT/US2001/023952 WO2002013392A2 (en) | 2000-08-03 | 2001-07-31 | Self-trimming current source and method for switched current source dac |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004506372A true JP2004506372A (ja) | 2004-02-26 |
JP2004506372A5 JP2004506372A5 (ja) | 2005-01-20 |
JP3881622B2 JP3881622B2 (ja) | 2007-02-14 |
Family
ID=24531901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002518627A Expired - Fee Related JP3881622B2 (ja) | 2000-08-03 | 2001-07-31 | 切換型電流源dacのための自己トリミング電流源及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6331830B1 (ja) |
EP (1) | EP1388210B1 (ja) |
JP (1) | JP3881622B2 (ja) |
DE (1) | DE60114051T2 (ja) |
WO (1) | WO2002013392A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037148A (ja) * | 2005-07-27 | 2007-02-08 | Agilent Technol Inc | 複数のdacの加算を用いたデジタル/アナログ変換方法およびシステム |
JP2008167427A (ja) * | 2006-12-08 | 2008-07-17 | Toshiba Corp | D/a変換器 |
JP2010206665A (ja) * | 2009-03-05 | 2010-09-16 | Yamaha Corp | D/a変換器の補正回路 |
JP2012060618A (ja) * | 2010-09-13 | 2012-03-22 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2015154097A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社ソシオネクスト | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 |
KR101794871B1 (ko) | 2016-04-20 | 2017-11-08 | 울산과학기술원 | 트리밍 회로 및 그 제어 방법 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563444B2 (en) * | 2001-03-30 | 2003-05-13 | Iowa State University Research Foundation, Inc. | Apparatus for and method of performing a conversion operation |
US6507296B1 (en) * | 2001-08-14 | 2003-01-14 | Xilinx, Inc. | Current source calibration circuit |
US6777885B2 (en) * | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
JP3923341B2 (ja) | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
CN100437701C (zh) | 2003-01-17 | 2008-11-26 | 株式会社半导体能源研究所 | 电流源电路、信号线驱动电路及其驱动方法以及发光装置 |
US7184799B1 (en) * | 2003-05-14 | 2007-02-27 | Marvell International Ltd. | Method and apparatus for reducing wake up time of a powered down device |
DE10325769B4 (de) * | 2003-06-05 | 2007-01-04 | Zentrum Mikroelektronik Dresden Ag | Anordnung und Verfahren zum Abgleich einer kalibrierbaren Stromquelle |
DE10350594B4 (de) * | 2003-10-30 | 2009-07-30 | Infineon Technologies Ag | Verfahren zur Kalibrierung von Stromzellen für Digital-Analog-Wandlerschaltungen und Digital-Analog-Wandlerschaltung |
US7106234B2 (en) * | 2004-01-22 | 2006-09-12 | University College Cork - National University Of Ireland | Digital to analog converter with reduced output noise |
US7498779B2 (en) * | 2005-01-28 | 2009-03-03 | Broadcom Corporation | Voltage supply interface with improved current sensitivity and reduced series resistance |
US7541953B2 (en) * | 2005-12-23 | 2009-06-02 | Alcatel-Lucent Usa Inc. | Self-calibrating current source arrays |
TWI287698B (en) * | 2006-03-08 | 2007-10-01 | Novatek Microelectronics Corp | Apparatus for error compensation of self calibrating current source |
US7363186B1 (en) * | 2006-12-22 | 2008-04-22 | Kelsey-Haynes Company | Apparatus and method for self calibration of current feedback |
US9105673B2 (en) | 2007-05-09 | 2015-08-11 | Brooks Automation, Inc. | Side opening unified pod |
US7474243B1 (en) | 2007-09-13 | 2009-01-06 | Infineon Technologies Ag | Semiconductor device including switch that conducts based on latched bit and next bit |
US7545295B2 (en) * | 2007-09-14 | 2009-06-09 | Realtek Semiconductor Corp. | Self-calibrating digital-to-analog converter and method thereof |
US7514989B1 (en) * | 2007-11-28 | 2009-04-07 | Dialog Semiconductor Gmbh | Dynamic matching of current sources |
US7564385B2 (en) * | 2007-12-18 | 2009-07-21 | Atmel Corporation | Current compensation for digital-to-analog converter |
US7804433B1 (en) * | 2009-04-14 | 2010-09-28 | Texas Instruments Incorporated | Methods and apparatus for error cancelation in calibrated current sources |
US8583714B2 (en) * | 2010-02-12 | 2013-11-12 | Bae Systems Information And Electronic Systems Integration Inc. | ROM-based direct digital synthesizer with pipeline delay circuit |
US8115519B2 (en) * | 2010-02-12 | 2012-02-14 | Bae Systems Information And Electronic Systems Integration Inc. | Phase accumulator generating reference phase for phase coherent direct digital synthesis outputs |
US7965212B1 (en) | 2010-02-12 | 2011-06-21 | Bae Systems Information And Electronic Systems Integration Inc. | DAC circuit using summing junction delay compensation |
US8125361B2 (en) | 2010-07-12 | 2012-02-28 | Teledyne Scientific & Imaging, Llc | Digital-to-analog converter (DAC) calibration system |
US9353017B2 (en) | 2014-06-17 | 2016-05-31 | Freescale Semiconductor, Inc. | Method of trimming current source using on-chip ADC |
US9035810B1 (en) * | 2015-01-21 | 2015-05-19 | IQ—Analog Corporation | System and method for digital-to-analog converter calibration |
US10116210B2 (en) | 2015-09-04 | 2018-10-30 | Dialog Semiconductor (Uk) Limited | DAC servo |
US10468984B2 (en) | 2016-07-01 | 2019-11-05 | Dialog Semiconductor (Uk) Limited | DC-DC switching converter with adaptive voltage positioning combined with digital-to-analog converter servo |
US9960780B1 (en) * | 2016-12-30 | 2018-05-01 | Texas Instruments Incorporated | Current source noise cancellation |
US9985641B1 (en) | 2017-05-26 | 2018-05-29 | Keysight Technologies, Inc. | Systems and methods for evaluating errors and impairments in a digital-to-analog converter |
CN109391270B (zh) | 2017-08-08 | 2023-09-26 | 恩智浦美国有限公司 | 具有含有电阻器阵列的子dac的数/模转换器(dac) |
CN110557123A (zh) | 2018-06-04 | 2019-12-10 | 恩智浦美国有限公司 | 分段式电阻型数模转换器 |
US10574247B1 (en) | 2018-09-14 | 2020-02-25 | Analog Devices Global Unlimited Company | Digital-to-analog converter transfer function modification |
US10340941B1 (en) * | 2018-11-07 | 2019-07-02 | Texas Instruments Incorporated | Trim digital-to-analog converter (DAC) for an R2R ladder DAC |
CN112583410A (zh) | 2019-09-27 | 2021-03-30 | 恩智浦美国有限公司 | 分段式数模转换器 |
US11569838B2 (en) | 2020-04-09 | 2023-01-31 | Analog Devices International Unlimited Company | High efficiency current source/sink DAC |
US11563442B2 (en) * | 2020-08-07 | 2023-01-24 | Analog Devices International Unlimited Company | Calibration of continuous-time residue generation systems for analog-to-digital converters |
US11424752B2 (en) * | 2020-11-06 | 2022-08-23 | AyDeeKay LLC | Interleaved analog-to-digital converter (ADC) gain calibration |
CN115694507A (zh) | 2021-07-29 | 2023-02-03 | 恩智浦美国有限公司 | 数模转换器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4272760A (en) * | 1979-04-10 | 1981-06-09 | Burr-Brown Research Corporation | Self-calibrating digital to analog conversion system and method |
US4568917A (en) * | 1983-06-27 | 1986-02-04 | Motorola, Inc. | Capacitive digital to analog converter which can be trimmed up and down |
US5153592A (en) * | 1991-04-30 | 1992-10-06 | Texas Instruments Incorporated | 16 bit error-correcting digital-to-analog converter |
US5166641A (en) * | 1992-03-17 | 1992-11-24 | National Semiconductor Corporation | Phase-locked loop with automatic phase offset calibration |
US5642116A (en) * | 1995-03-06 | 1997-06-24 | International Business Machines Corporation | Self calibrating segmented digital-to-analog converter |
FR2754959B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Comparateur de phase a tres faible offset |
US5793231A (en) * | 1997-04-18 | 1998-08-11 | Northern Telecom Limited | Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming |
US5955980A (en) * | 1997-10-03 | 1999-09-21 | Motorola, Inc. | Circuit and method for calibrating a digital-to-analog converter |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
-
2000
- 2000-08-03 US US09/631,596 patent/US6331830B1/en not_active Expired - Lifetime
-
2001
- 2001-07-31 DE DE60114051T patent/DE60114051T2/de not_active Expired - Lifetime
- 2001-07-31 EP EP01955022A patent/EP1388210B1/en not_active Expired - Lifetime
- 2001-07-31 JP JP2002518627A patent/JP3881622B2/ja not_active Expired - Fee Related
- 2001-07-31 WO PCT/US2001/023952 patent/WO2002013392A2/en active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037148A (ja) * | 2005-07-27 | 2007-02-08 | Agilent Technol Inc | 複数のdacの加算を用いたデジタル/アナログ変換方法およびシステム |
JP4543020B2 (ja) * | 2005-07-27 | 2010-09-15 | ヴェリジー(シンガポール) プライベート リミテッド | 複数のdacの加算を用いたデジタル/アナログ変換方法およびシステム |
JP2008167427A (ja) * | 2006-12-08 | 2008-07-17 | Toshiba Corp | D/a変換器 |
JP2010206665A (ja) * | 2009-03-05 | 2010-09-16 | Yamaha Corp | D/a変換器の補正回路 |
JP2012060618A (ja) * | 2010-09-13 | 2012-03-22 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2015154097A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社ソシオネクスト | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 |
KR101794871B1 (ko) | 2016-04-20 | 2017-11-08 | 울산과학기술원 | 트리밍 회로 및 그 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2002013392A2 (en) | 2002-02-14 |
DE60114051T2 (de) | 2006-04-27 |
EP1388210A2 (en) | 2004-02-11 |
EP1388210B1 (en) | 2005-10-12 |
DE60114051D1 (de) | 2005-11-17 |
WO2002013392A3 (en) | 2003-08-21 |
US6331830B1 (en) | 2001-12-18 |
JP3881622B2 (ja) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3881622B2 (ja) | 切換型電流源dacのための自己トリミング電流源及び方法 | |
US6140872A (en) | Offset-compensated amplifier input stage and method | |
US6906652B2 (en) | High dynamic linearity current-mode digital-to-analog converter architecture | |
US5703588A (en) | Digital to analog converter with dual resistor string | |
US5859606A (en) | Interpolation circuit for digital-to-analog converter | |
JP4102016B2 (ja) | 電流スイッチング回路 | |
US7746259B2 (en) | Switching circuitry | |
US6222473B1 (en) | Method and apparatus for digital to analog converters with improved switched R-2R ladders | |
JP3967774B2 (ja) | R/2rディジタル―アナログ変換器のための改良されたスイッチ・アーキテクチャ | |
US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
US7023367B1 (en) | Current steering digital to analog converter with improved dynamic linearity | |
JP4533438B2 (ja) | 電流入力adcにおける電荷バランス化方法 | |
US6650265B1 (en) | Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters | |
JP2004506372A5 (ja) | ||
JPH02105907A (ja) | 電流源回路 | |
JP2000081920A (ja) | 電流出力回路 | |
US7161412B1 (en) | Analog calibration of a current source array at low supply voltages | |
JPH11122048A (ja) | 定電流源回路とそれを用いたディジタル/アナログ変換回路 | |
JPH0375978A (ja) | 積分回路 | |
US6396339B1 (en) | Operational amplifier trim method with process and temperature error compensation | |
JP2006303813A (ja) | アナログデジタル変換回路及びリファレンス回路 | |
Boiocchi et al. | Self-calibration in high speed current steering CMOS D/A converters | |
JPH07193442A (ja) | 演算増幅器およびそれを用いたda変換装置と電圧比較器 | |
US11757459B2 (en) | Cascode Class-A differential reference buffer using source followers for a multi-channel interleaved Analog-to-Digital Converter (ADC) | |
US11750160B1 (en) | Gain-boosted class-AB differential residue amplifier in a pipelined Analog-to-Digital Converter (ADC) using switched-capacitor common-mode feedback to eliminate tail current sources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3881622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |