JP3923341B2 - 半導体集積回路およびその駆動方法 - Google Patents
半導体集積回路およびその駆動方法 Download PDFInfo
- Publication number
- JP3923341B2 JP3923341B2 JP2002059903A JP2002059903A JP3923341B2 JP 3923341 B2 JP3923341 B2 JP 3923341B2 JP 2002059903 A JP2002059903 A JP 2002059903A JP 2002059903 A JP2002059903 A JP 2002059903A JP 3923341 B2 JP3923341 B2 JP 3923341B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- current
- switching unit
- electrically connected
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置に関する。
【０００２】
【従来の技術】
近年、発光装置として、自発光素子である発光素子を用いた発光装置の研究開発が進められている。これらの発光装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やパソコンを使用するときの発光装置として幅広く利用されている。特に発光素子を用いた発光装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれ、次世代ディスプレイとして大きく注目されている。
【０００３】
発光素子の１つとして有機発光ダイオード（Organic Light Emitting Diode : OLED）があり、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。この有機化合物層は通常、積層構造であり、代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。
【０００４】
発光素子を発光させるときには、発光素子を駆動する半導体素子は、オン電流が大きいポリシリコン（多結晶シリコン）により形成される。そして発光素子を駆動する半導体素子として、ポリシリコンで形成されたポリシリコントランジスタが用いられる。この発光素子に流れる電流量と、発光素子の輝度は正比例の関係にあり、発光素子は有機化合物層に流れる電流量に応じた輝度で発光を行う。
【０００５】
ところで、発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、アナログ階調方式（アナログ駆動方式）とデジタル階調方式（デジタル駆動方式）が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。前者のアナログ階調方式は、発光素子に流れる電流をアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって駆動するという方式である。
【０００６】
また発光素子を用いた発光装置に入力する信号の種類によって分類することができ、そのうちの１つとして、電流入力方式が提案されている。この電流入力方式は、発光素子を駆動するＴＦＴの特性に左右されず、発光素子に流れる電流の大きさを制御することが可能であるとされている。
【０００７】
電流入力方式は、上述のアナログ階調方式及びデジタル階調方式の両方が適用される。電流入力方式は、画素に入力するビデオ信号が電流である方式であり、入力したビデオ信号（電流）に応じた電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。
【０００８】
ここで発光装置において、電流入力方式を適用した画素の回路構成の一例とその駆動方法について、図１４を用いて簡単に説明する。図１４に示した画素は、信号線１４０１、第１〜第３の走査線１４０２〜１４０４、電源線１４０５、トランジスタ１４０６〜１４０９、容量素子１４１０、発光素子１４１１を有する。電流源回路１４１２は、信号線に設けられている。
【０００９】
ＴＦＴ１４０６のゲート電極は、第１の走査線１４０２に接続され、第１の電極は信号線１４０１に接続され、第２の電極は、ＴＦＴ１４０７の第１の電極、ＴＦＴ１４０８の第１の電極、およびＴＦＴ１４０９の第１の電極に接続されている。ＴＦＴ１４０７のゲート電極は、第２の走査線１４０３に接続され、第２の電極はＴＦＴ１４０８のゲート電極に接続されている。ＴＦＴ１４０８の第２の電極は、電流線１４０５に接続されている。ＴＦＴ１４０９のゲート電極は、第３の走査線１４０４に接続され、第２の電極は発光素子１４１１の一方の電極に接続されている。容量素子１４１０はＴＦＴ１４０８のゲート電極と第２の電極との間に接続され、ＴＦＴ１４０８のゲート・ソース間電圧を保持する。電流線１４０５および発光素子１４１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
【００１０】
次にビデオ信号の書き込みから発光までの動作について説明する。まず、第１の走査線１４０２および第２の走査線１４０３にパルスが入力され、トランジスタ１４０６、１４０７がオンする。このとき、信号線１４０１を流れる信号電流をＩdataとし、Ｉdataは電流源回路１４１２から供給される。
【００１１】
トランジスタ１４０６がオンした瞬間には、まだ容量素子１４１０には電荷が保持されていないため、トランジスタ１４０８はオフしている。すなわちこの間は、容量素子１４１０における電荷の蓄積による電流のみが流れている。
【００１２】
その後、徐々に容量素子１４１０に電荷が蓄積され、両電極間に電位差が生じ始める。両電極の電位差がＴＦＴ１４０８のしきい値電圧Ｖｔｈとなると、トランジスタ１４０８がオンして、電流が生ずる。このとき、容量素子１４１０に流れる電流は次第に減少するが、依然電流は流れており、容量素子１４１０には電荷の蓄積が行われる。
【００１３】
容量素子１４１０においては、その両電極の電位差、つまりトランジスタ１４０８のゲート・ソース間電圧が所望の電圧、つまりトランジスタ１４０８が電流Ｉdataを流すことが出来るだけの電圧(ＶGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了すると、トランジスタ１４０８には、電流Ｉdataが流れ続ける。以上で信号の書き込み動作が完了する。最後に第１の走査線１４０２および第２の走査線１４０３の選択が終了し、トランジスタ１４０６、１４０７がオフする。
【００１４】
続いて、発光動作に移る。第３の走査線１４０４にパルスが入力され、トランジスタ１４０９がオンする。容量素子１４１０には、先ほど書き込んだＶGSが保持されているため、トランジスタ１４０８はオンしており、電源線１４０５から、電流が流れる。これにより発光素子１４１１が発光する。このとき、トランジスタ１４０８が飽和領域において動作するようにしておけば、トランジスタ１４０８のソース・ドレイン間電圧が変化したとしても、発光素子１４１１に流れる発光電流ＩELはＩdataと変わりなく流れることが出来る。
【００１５】
上述したように電流入力方式とは、電流源回路１４１２で設定した値の信号電流と同じ、または比例した電流値のドレイン電流がトランジスタ１４０８のソース・ドレイン間に流れ、このドレイン電流に応じた輝度で発光素子１４１１が発光を行う方式をいう。上記のような画素を用いることにより、画素を構成するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給することが出来る。また電流入力型の画素回路は他に、US6,229,506B1や特開2001-147659に報告されている。
【発明が解決しようとする課題】
【００１６】
電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入力する必要がある。しかしながら、信号電流を画素に入力する役目を担う駆動回路（図１４では電流源回路１４１２に相当する。）をポリシリコントランジスタで形成すると、結晶成長方向や結晶粒界における欠陥、積層された膜厚の不均一性や膜のパターニング精度に起因して、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまい、その結果、表示した画像にムラが生じてしまう。
【００１７】
つまり電流入力方式を適用した発光装置では、画素に信号電流を入力する駆動回路を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち画素及び駆動回路の両方を構成するの両方を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち、ポリシリコントランジスタはバラツキが大きいため、正確な信号電流を生成することが難しく、表示が縦スジだらけになってしまう。
【００１８】
本発明は上記の問題点を鑑みてなされたものである。そこで本発明は電流源回路の各電流源におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供する。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供する。
【００１９】
なお、電流源回路は１以上の電流源からなり、電流源は１以上のトランジスタを有する。また、一定の電流を供給する電流源を定電流源と呼ぶこともある。
【００２０】
【課題を解決するための手段】
本発明の半導体集積回路は、信号線と、前記信号線へ入力される電流を出力する電流源回路と、前記信号線に接続される電流源回路を一定期間ごとに切り換える手段（以下、単に切り換え手段という。この切り換え手段はスイッチング機能を有する回路を複数有して構成しているため、切り換え回路ともいう。）と、を有することを特徴とする。
【００２１】
本発明の切り換え手段により、電流源回路から出力される電流がばらついていても、信号線に接続される電流源回路が切り換わり、それにともない信号線へ入力される電流が一定期間ごとに切り換わるため、発光素子に流れる電流、つまり輝度が時間的に均一化されたように見え、表示ムラを解消することができ、トランジスタの特性のバラツキに左右されない発光装置を提供できる。
【発明の実施の形態】
（実施の形態）
【００２２】
本発明の半導体集積回路である信号線駆動回路の概略について図６を用いて説明する。図６ではわかりやすくするため、電流源回路のうち３つの電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と画素へ電流を供給する信号線Ｓ（ｍ）に着目して説明する。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と信号線Ｓ（ｍ）とは切り換え手段を介して接続される。この切り換え手段により３つの電流源Ｃ（ｉ）〜Ｃ（ｉ＋２）から供給される電流Ｉ（ｉ）〜Ｉ（ｉ＋２）を一定期間毎に切り換えて、信号線Ｓ（ｍ）へ入力することを特徴とする。
【００２３】
次に切り換え手段について説明する。図７には切り換え手段の構成が記載されている。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）はそれぞれ電流Ｉ（ｉ）、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が流れる特性を有している。そして電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）は、スイッチを介して信号線Ｓ（ｍ）に接続できるように設けられている。スイッチには信号が入力され、この信号に応じて、スイッチは信号線Ｓ（ｍ）が電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）のいずれかと接続するように切り換わる機能を有する。
【００２４】
このスイッチが電流源Ｃ（ｉ）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ）が流れる。またスイッチが電流源Ｃ（ｉ＋１）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋１）が流れる。そしてスイッチが電流源Ｃ（ｉ＋２）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋２）が流れる。すなわち、信号線Ｓ（ｍ）へ流れる電流は、Ｉ（ｉ）、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が切り換わり流れるのである。
【００２５】
図６及び図７で説明した例は、わかりやすくするため信号線１つに着目しているが、実際の信号線は以下の実施例に示すように複数設けられる。図７の切り換え手段のスイッチは端子を有するように記載されるが、実際は以下の実施例に示すようにアナログスイッチ等の回路によりスイッチング機能を持たせる。
【００２６】
本発明は、この一定期間内において切り換わる期間が非常に短いため、電流源の特性のちがい、つまり電流源から供給される電流がばらついても、人間の目には表示が均一化してみえる。
【００２７】
よって、本発明は上記のような切り換え手段により、トランジスタの特性に左右されない電流源回路を備えた半導体集積回路を得ることができる。そして、所望の信号電流を発光素子に供給することができ、表示にバラツキのない発光装置を提供する。
【００２８】
また、関数をもちいて本発明を一般化すると、ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線ＳMはＮ番目の前記切り換えユニットＵNと接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と接続される構成を特徴とする。
【００２９】
また本発明は、ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線ＳMはＮ番目の前記切り換えユニットＵNと接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と接続され、（Ｍ−１）番目の前記信号線ＳM-1は（Ｎ−１）番目の前記切り換えユニットＵN-1と接続され、前記切り換えユニットＵN-1は前記関数を満たすＦ1（Ｎ−１）番目の電流源、Ｆ2（Ｎ−１）番目の電流源、Ｆ3（Ｎ−１）番目の電流源、・・・、Ｆj（Ｎ−１）番目の電流源と接続される構成を特徴とする。
【００３０】
また本発明は、隣り合う切り換えユニットにおいて電流源を共有できる。これを上記関数を用いて表すと、例えばｉ＝３を満たすとき、電流源はＦ３（Ｎ）＝Ｆ２（Ｎ＋１）＝Ｆ１（Ｎ＋２）である。すなわち隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目においで電流源を共有することができる。別の例としてｉ＝５を満たすとき、電流源はＦ５（Ｎ）＝Ｆ４（Ｎ＋１）＝Ｆ３（Ｎ＋２）＝Ｆ４（Ｎ＋３）＝Ｆ５（Ｎ＋４）であり、隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目、Ｎ＋３番目、Ｎ＋４番目においで電流源を共有することができる。
【００３１】
このように、本発明は各切り換えユニットにおいて電流源を共有することができるため、ある信号線と隣接する信号線とで境界が生じず、すべての信号線が同じように平均化される。結果、表示画面のいずれの部分においても境界が生じず、表示のスジや輝度ムラのない発光装置を提供できる。
【００３２】
なお、本発明は半導体集積回路に用いられる素子の特性のバラツキを解決するものであり、ポリシリコントランジスタ以外の素子であっても、素子特性のバラツキを制御することが望まれる素子、例えば単結晶シリコントランジスタであっても同様の効果を得られる。
【実施例】
（実施例１）
【００３３】
本実施例では、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応し、信号線駆動回路に具備される電流源回路の構成及び駆動方法について、具体的に説明する。
【００３４】
本発明の具体例を図１に示す。本実施例は電流源がＮチャネル型のトランジスタから構成される例で説明する。また、トランジスタの極性はｎチャネル型、ｐチャネル型どちらでもよく、一般的に画素の極性により決定される。つまり、画素から電流源回路の方へ電流が流れる場合の極性はＮ型、電流源回路から画素の方へ流れる場合の極性はＰ型、が望ましい。なぜなら、トランジスタのソース電位が固定されている方が便利だからである。
【００３５】
図１をみると、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）を構成するトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）と、切り換え手段と、信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と、を有する。トランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極は電流制御線へ接続され、Ｎチャネル型であるのでソース電極がＶｓｓに接続されている。この電流制御線に加える電圧により電流値を制御する。
【００３６】
ここでは簡単のため、Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極には同じ電流制御線が接続されているが、トランジスタごとに電流制御線を設け、電流制御線の電圧を変え、トランジスタごとに電流値を変えてもよい。但しこの場合は、各トランジスタの電流の出力先が切り換わるので、それにあわせて各電流制御線に加える電圧も切り換えておく必要がある。
【００３７】
このときトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）の特性が揃っていれば電流Ｉ（ｉ）〜Ｉ（ｉ＋５）の値は等しい。しかし実際は、トランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）の特性のバラツキは大きく、電流Ｉ（ｉ）〜Ｉ（ｉ＋５）の値もばらついてしまう。しかし本発明の切り換え手段により、信号線へ入力される電流Ｉ（ｉ）〜Ｉ（ｉ＋５）を一定期間ごとに選択し切り換えることができる。そのため、発光素子に流れる電流も、一定期間ごとに切り換わることになる。結果として、人間の目には時間的に均一化された発光を見ることとなり輝度むらは減少する。
【００３８】
次に図２にアナログスイッチ（またはトランスファーゲイトともいう）を備えた切り換え手段の構成を示す。なお、図２において、図１と同じ部分は同じ符号を用いて示す。トランジスタ線Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のドレイン電極は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と接続する。ただし、１つの信号線は３つの電流源と接続することができるようになっている。つまりスイッチング機能により３つの電流源のいずれかを選択することができる。
【００３９】
例えば、スイッチング機能に端子１を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋１）と接続され、以下同様に信号線と電流源とが接続される。次にスイッチング機能に端子２を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋１）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋２）と接続され、以下同様に信号線と電流源とが接続される。その次に、スイッチング機能に端子３を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋２）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋３）と接続され、以下同様に信号線と電流源とが接続される。
【００４０】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たすように設定され、ａ＝−１、ｂ＝０、ｃ＝１であると表すことができる。
【００４１】
上記したように、１つの信号線に３つの電流源からの電流が切り換わることで、表示のバラツキを抑えることができる。
【００４２】
図３には、スイッチング機能を有する切り換え手段にアナログスイッチを用いた具体的な例を説明する。なお、図３において、図２と同じ部分は同じ符号を用いて示しており、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）はトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）を有している。
【００４３】
図３に示すＡ（ｌ）〜Ａ（ｌ＋２）、Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは配線であり、複数のアナログスイッチと接続される。これらのアナログスイッチは１つの信号線に接続される群（これを切り換え切り換えユニットという）を形成している。図３をみるとアナログスイッチを３つ有する切り換えユニットＵ（ｎ）〜Ｕ（ｎ＋５）は、それぞれ信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に接続される。この切り換えユニットが複数集まり切り換え手段を構成している。
【００４４】
ここで電流源Ｃ（ｉ＋１）をみると、トランジスタＴｒ（ｉ＋１）のドレイン電極は切り換えユニットＵ（ｎ＋１）の１つのアナログスイッチと、切り換えユニットＵ（ｎ）の１つのアナログスイッチと、切り換えユニットＵ（ｎ＋２）の１つのアナログスイッチと、に接続される。すなわちトランジスタのドレイン電極は３つ切り換え切り換えユニットの１つのアナログスイッチと接続される。同様に電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）もそれぞれのアナログスイッチに接続される。
【００４５】
そして配線Ａ（ｌ）とＡ（ｌ）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋２）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）へ電流が流れる。これを選択（１）と記す。
【００４６】
次に配線Ａ（ｌ＋１）とＡ（ｌ＋１）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋１）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）、Ｓ（ｍ＋６）へ電流が流れる。また、電流源Ｃ（ｉ＋６）は記載されないが、電流源Ｃ（ｉ＋５）の右隣の電流源である。これを選択（２）と記す。
【００４７】
次に配線Ａ（ｌ＋２）とＡ（ｌ＋２）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ−１）、Ｓ（ｍ＋１）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）へ電流が流れる。また、信号線Ｓ（ｍ−１）は記載されないが、信号線Ｓ（ｍ）の左隣の信号線である。これを選択（３）と記す。
【００４８】
この選択（１）〜選択（３）を一定期間ごとで繰り返すことにより、電流源（ｉ）〜電流源（ｉ＋５）から信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に入力される電流がばらついていても、表示は均一化してみえる。
【００４９】
ここで本発明の信号線駆動回路の切り換える期間について、図４のタイミングチャートを示して説明する。図４のＦ１〜Ｆ３はフレーム期間であり、発光装置が1画像を表示する期間を示すものである。なお１フレーム期間は、通常、人間の目がちらつきを感じない様に、１／６０秒程度に設定されている。またＡ（ｌ）〜Ａ（ｌ＋２）及びＡ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは、配線Ａ（ｌ）〜Ａ（ｌ＋２）及び配線Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂに入力される信号の電位を示す。
【００５０】
第１のフレーム期間Ｆ１に設けられるＡ（ｌ）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ）及びＡ（ｌ）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。そのため、導通状態となるアナログスイッチは各切り換えユニットに１つだけである。
【００５１】
第２のフレーム期間Ｆ２に設けられるＡ（ｌ＋１）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋１）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ＋１）及びＡ（ｌ＋１）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
【００５２】
第３のフレーム期間Ｆ３に設けられるＡ（ｌ＋２）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋２）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ＋２）及びＡ（ｌ＋２）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
【００５３】
このフレーム期間Ｆ１〜Ｆ３を繰り返すことにより、切り換え手段は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に流れる電流を順に切り換えることができる。
【００５４】
本実施例では、Ｎ型トランジスタを有する電流源に接続される電源線をＶｓｓとして、電流が画素からＶｓｓへ流れる構成を説明したが、上述したように画素の極性によってトランジスタの極性を設定すればよい。従って、画素へ電流が流れる構成の場合は、電源線をＶｄｄとし、電流源のトランジスタをＰ型の導電型とすればよい。
【００５５】
次に、電流源にＤＡ変換機能を持たせた場合について説明する。例えば３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力する場合で説明する。
【００５６】
図５は、上記のような電流源回路の具体的な回路構成を示している。図５に示すように、電流源はそれぞれ３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を有している。そして３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のＷ（ゲート幅）/Ｌ（ゲート長）は＝１：２：４としておけば、同じゲート電圧が加わっている場合、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を流れる電流は１：２：４となる。つまり電流源から供給される電流は１：２：４となり、２3＝８段階で電流の大きさを制御することができる。そうすると電流源回路は、３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力することが出来る。
【００５７】
なお、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のうちのどれがオン状態になり、どれがオフ状態になるかは各ゲートに加える電圧を制御すればよい。それにより、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）が出力する電流値を制御することができる。ただし、切り換え手段により、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）の電流がそれぞれ、Ｓ（ｍ）〜Ｓ（ｍ＋５）のどれに入力されるかはかわってくる。従ってそれにあわせて、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）のトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧も切り換えておく必要がある。
【００５８】
このように電流源にＤＡ変換機能を持たせることにより、高精度な階調表示を行うことができる。また、ビット数は実施者が適宜設定すれば良く、そのビット数に応じてトランジスタを設計すればよい。
【００５９】
上述した本発明の信号線駆動回路を用いた発光装置では、画素の表示ムラが視覚的に低減された、均一で表示ムラのない表示を提供する発光装置を得ることができる。外付け回路を用いて信号線に入力する場合においても、本発明を外付け回路に適用することにより、均一で表示ムラのない画素を提供することができる。
【００６０】
また、信号線駆動回路の半導体素子をポリシリコントランジスタで形成する場合、画素部の半導体素子にポリシリコントランジスタをもちいることができるため、同一基板上に画素部と信号線駆動回路を備えた周辺回路部とを一体形成することができ、小型化・軽量化を達成できる。更に同一基板上に画素部と周辺回路部とを一体形成することにより外付け回路を付ける必要がない。よって、信号線と外付け回路とを接続時の、複雑な工程や不良を省き、信頼性が向上される。
【００６１】
（実施例２）
【００６２】
なお、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、電流源（電流源の列）の数は非対称であっても、電流源（電流源の列番号）が非対称の位置にあってもよく、信号線へ流れる電流を切り換えることにより、表示が均一化したようにみえる。本実施例では、切り換え手段の切り換えユニットと、信号線と、電流源との接続構成を例示する。
【００６３】
図８には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）とが切り換え手段を介して接続される。この切り換え手段は電流源からの電流を切り換える機能を持っていればよく、図の煩雑さを避けるため、この切り換える機能を模式的に表す３つの端子とスイッチング機能を有する構成で記載する。
【００６４】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその右隣２つの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）と信号線とが接続される。
【００６５】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０を満たすと表すことができる。
【００６６】
また本発明の電流源と信号線との接続関係は、最も近い位置、すなわち列にある電流源と信号線とを接続する必要はなく、離れた位置にある電流源と信号線と接続する構成でも構わない。その例として、図９に示す接続構成を説明する。
【００６７】
図９には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段も同様に３つの端子とスイッチを有する構成で記載する。
【００６８】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその１つ間をあけた両隣の２本の電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）、Ｓ（ｍ＋６）と電流源とが接続される。
【００６９】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝０、ｃ＝−２を満たすと表すことができる。
【００７０】
また、本発明の電流源と信号線との接続関係は、信号線が接続する電流源は３つに限るものではない。図１０には一つの切り換えユニットにおいて、電流源が５本接続される例を示す。
【００７１】
図１０には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段における切り換えユニットも同様に５つの端子とスイッチを有する構成で記載する。
【００７２】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源と両隣の２本ずつの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）と電流源とが接続される。
【００７３】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝５であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、Ｆ４（Ｎ）＝Ｎ＋ｄ、Ｆ５（Ｎ）＝Ｎ＋ｅ、（但しａ、ｂ、ｃ、ｄ、ｅは整数でありかつａ≠ｂ≠ｃ≠ｄ≠ｅ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０、ｄ＝１、ｅ＝２を満たすと表すことができる。
【００７４】
図１０のように１つの信号線に対して接続できる電流源が多いほど、表示は均一化してみえ、バラツキを抑えることができる。
【００７５】
なお、本実施例は実施例１に記載したアナログスイッチを用いて電流源を切り換える方法とにより、信号線へ流れる電流を切り換えることができる。また、電流源にＤＡ変換機能を持たせた場合も実施例１を参考にすればよい。
【００７６】
以上のように、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、非対称の数、非対称の位置にあってもよく、信号線へ流れる電流が切り換わればよい。
【００７７】
なお、本実施例は実施例１に記載の切り換え手段と組み合わせて用いることができる。
（実施例３）
【００７８】
本実施例では、１フレーム期間（入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内）をサブフレーム期間毎に分割して階調を表示させる（時間階調駆動表示という）場合に、本発明を適応する例を示す。
【００７９】
まず時間階調駆動表示について説明する。デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に書き込み期間Ｔａと表示期間（点灯期間ともいう）Ｔｓとが繰り返し出現することで、１つの画像を表示することが可能である。
【００８０】
例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間と、ｎ個の表示期間は、ビデオ信号の各ビットに対応している。
【００８１】
図１１（Ａ）に示すように書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｓｍが出現する。書き込み期間Ｔａと表示期間Ｔｓとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｓｍとを有するサブフレーム期間はＳＦｍとなる。表示期間Ｔｓ１〜Ｔｓｎの長さは、Ｔｓ１：Ｔｓ２：…：Ｔｓｎ＝２0：２1：…：２(n-1)を満たす。
【００８２】
各サブフレーム期間において、発光素子を発光させるかさせないかを、デジタルのビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。
【００８３】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することができる。
【００８４】
本実施例は、このサブフレーム期間の表示期間において、電流源から信号線へ流れる電流を切り換えることが望ましい。書き込み期間で切り換えると、入力された電流、つまり発光素子を発光させるかさせないか上手く情報が伝わらない場合もあるからである。このような短い期間ごとに切り換えることにより、更に発光素子の輝度のバラツキが抑えられ、表示の均一性が向上する。
【００８５】
具体的に３ビットの場合を図１１（Ｂ）に示す。図１１（Ｂ）をみると１フレーム期間にサブフレーム期間、ＳＦ１、ＳＦ２、ＳＦ３を有し、各サブフレームＳＦ１、ＳＦ２、ＳＦ３は、書き込み期間Ｔａ１、Ｔａ２、Ｔａ３と表示期間Ｔｓ１、Ｔｓ２、Ｔｓ３有している。そして、電流源を切り換える期間（以下、単に切り換え期間という。）１〜３が表示期間Ｔｓ１〜Ｔｓ３に設けられている。この切り換え期間１〜３に、信号線に入力される電流を切り換えることによって、短い期間ごとに切り換えることができ、表示がより均一化したように見える。
【００８６】
図１１（Ｂ）では切り換え期間１〜３はいずれも書き込み期間の直前にあるように記載されているが、表示期間の間であれば、どこに切り換え期間を設けても良い。
【００８７】
図１１（Ｃ）にアナログスイッチの入力する信号のタイミングチャートを示す。１フレーム目のＳＦ１ではＡ１がオン、ＳＦ２ではＡ２がオン、ＳＦ３ではＡ３がオンになっており、２フレーム目のＳＦ１ではＡ２がオン、ＳＦ２ではＡ３がオン、ＳＦ３ではＡ１がオンとなっている。図１１（Ｃ）には記載しないが、同様に３フレーム目では、ＳＦ１ではＡ３、ＳＦ２ではＡ１、ＳＦ３ではＡ２がオンとなる。
【００８８】
サブフレーム期間ＳＦ１からＳＦ３において、Ａ１からＡ３のオン状態を固定（１フレーム目から３フレーム目の、ＳＦ１では全部Ａ１がオン、ＳＦ２では全部Ａ２がオン、ＳＦ３では全部Ａ３がオン）してしまうと、バラツキの均一化が十分ではなくなる。そのため本実施例のように、サブフレーム期間ごとに切り換えて、かつフレーム期間毎にも切り換えることが望ましい。
【００８９】
本実施例は一例であり、どのサブフレーム期間にどの信号を入力するかは適宜設定すればよい。また、具体的な信号の入力方法は図４を参照すればよい。
【００９０】
階調表示を高くするために実施例１で説明したＤＡ変換機能を有する電流源とあわせて用いることは好ましく、本実施例は実施例１及び２に記載の発明と組み合わせて用いることができる。
【００９１】
（実施例４）
本実施例では、本発明の発光装置の構成について図１２を用いて説明する。
【００９２】
本発明の発光装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部４０２の周辺には、本発明の信号線駆動回路１２０３、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５を有する。図１２（Ａ）においては、信号線駆動回路１２０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限定されず、画素の構成に応じて任意に設計することができる。また信号線駆動回路１２０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５には、ＦＰＣ４０６を介して外部より信号が供給される。
【００９３】
第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５の構成について図１２（Ｂ）を用いて説明する。第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は、シフトレジスタ４０７、バッファ４０８を有する。動作を簡単に説明すると、シフトレジスタ４０７は、クロック信号（Ｇ-CLK）、スタートパルス（S-SP）及びクロック反転信号（Ｇ-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ４０８で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流Ｉdataが書き込まれる。
【００９４】
なおシフトレジスタ４０７と、バッファ４０８の間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
【００９５】
信号線駆動回路１２０３の構成については以下に後述する。また本実施例は、実施例１、２、３と任意に組み合わせることが可能である。
【００９６】
また、本発明の信号線駆動回路に設けられる電流源の配置は一直線になっていなくてもよく、信号線駆動回路内でずれて配置されていてもよい。さらに、信号線駆動回路が画素部と対称に２つ設けられていても良い。すなわち本発明は、切り換え手段を介して電流源と信号線と接続されればよく、電流源の配置には限定されない。
【００９７】
（実施例５）
本実施例では、図１３（Ａ）に示した信号線駆動回路１２０３の構成とその動作について説明する。本実施例では、１ビットのデジタル階調表示を行う場合に用いる信号線駆動回路１２０３について図１３を用いて説明する。
【００９８】
図１３（Ａ）には、１ビットのデジタル階調表示を行う場合における信号線駆動回路１２０３の概略図を示す。信号線駆動回路１２０３は、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３、定電流回路１２１４を有する。このシフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３は図１で示したビデオ信号用スイッチとして機能する。
【００９９】
動作を簡単に説明するとシフトレジスタ１２１１は、フリップフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反転信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【０１００】
シフトレジスタ１２１１より出力されたサンプリングパルスは、第１のラッチ回路１２１２に入力される。第１のラッチ回路１２１２には、デジタルビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【０１０１】
第１のラッチ回路１２１２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路１２１３にラッチパルスが入力され、第１のラッチ回路１２１２に保持されていたビデオ信号は、一斉に第２のラッチ回路１２１３に転送される。すると、第２のラッチ回路１２１３に保持されたビデオ信号は、１行分が同時にビデオ用スイッチへと入力されることになる。このビデオ用スイッチをオン・オフさせることにより、画素への信号を入力するか否かを制御し、階調を表現する。
【０１０２】
第２のラッチ回路１２１３に保持されたビデオ信号が定電流回路１２１４に入力されている間、シフトレジスタ１２１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。
【０１０３】
また定電流回路１２１４は、電流源回路を複数列用いて構成される。図１３（Ｂ）には、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３の具体的な回路を示している。
【０１０４】
また本実施例は、実施例１、２、３に記載の発明と任意に組み合わせることが可能である。
【０１０５】
（実施例６）
【０１０６】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１５に示す。
【０１０７】
図１５（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。また本発明により、図１５（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
【０１０８】
図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図１５（Ｂ）に示すデジタルスチルカメラが完成される。
【０１０９】
図１５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本発明により、図１５（Ｃ）に示す発光装置が完成される。
【０１１０】
図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。また本発明により、図１５（Ｄ）に示すモバイルコンピュータが完成される。
【０１１１】
図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１５（Ｅ）に示すＤＶＤ再生装置が完成される。
【０１１２】
図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。また本発明により、図１５（Ｆ）に示すゴーグル型ディスプレイが完成される。
【０１１３】
図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。また本発明により、図１５（Ｇ）に示すビデオカメラが完成される。
【０１１４】
ここで図１５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１５（Ｈ）に示す携帯電話が完成される。
【０１１５】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１１６】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１１７】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１１８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施例１〜実施例５に示したいずれの構成の信号線駆動回路を用いることができる。
【発明の効果】
本発明により、電流源回路におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供することができる。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供することができる。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供することができる。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供することができる。
【０１１９】
【図面の簡単な説明】
【図１】 本発明の半導体集積回路の構成を示す図。
【図２】 本発明の半導体集積回路の構成を示す図。
【図３】 本発明の半導体集積回路の構成を示す図。
【図４】 本発明の信号線駆動方法のタイミングチャートを示す図。
【図５】 本発明の半導体集積回路の構成を示す図。
【図６】 本発明の半導体集積回路の構成を示す図。
【図７】 本発明の半導体集積回路の切り換え手段の構成を示す図。
【図８】 本発明の半導体集積回路の構成を示す図。
【図９】 本発明の半導体集積回路の構成を示す図。
【図１０】 本発明の半導体集積回路の構成を示す図。
【図１１】 本発明の信号線駆動方法のタイミングチャートを示す図。
【図１２】 本発明の発光装置の構造を示す図。
【図１３】 本発明の半導体集積回路の構成を示す図
【図１４】 発光装置の画素の回路図。
【図１５】 本発明の発光装置が適用される電子機器を示す図。
【発明の属する技術分野】
本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置に関する。
【０００２】
【従来の技術】
近年、発光装置として、自発光素子である発光素子を用いた発光装置の研究開発が進められている。これらの発光装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やパソコンを使用するときの発光装置として幅広く利用されている。特に発光素子を用いた発光装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれ、次世代ディスプレイとして大きく注目されている。
【０００３】
発光素子の１つとして有機発光ダイオード（Organic Light Emitting Diode : OLED）があり、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。この有機化合物層は通常、積層構造であり、代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。
【０００４】
発光素子を発光させるときには、発光素子を駆動する半導体素子は、オン電流が大きいポリシリコン（多結晶シリコン）により形成される。そして発光素子を駆動する半導体素子として、ポリシリコンで形成されたポリシリコントランジスタが用いられる。この発光素子に流れる電流量と、発光素子の輝度は正比例の関係にあり、発光素子は有機化合物層に流れる電流量に応じた輝度で発光を行う。
【０００５】
ところで、発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、アナログ階調方式（アナログ駆動方式）とデジタル階調方式（デジタル駆動方式）が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。前者のアナログ階調方式は、発光素子に流れる電流をアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって駆動するという方式である。
【０００６】
また発光素子を用いた発光装置に入力する信号の種類によって分類することができ、そのうちの１つとして、電流入力方式が提案されている。この電流入力方式は、発光素子を駆動するＴＦＴの特性に左右されず、発光素子に流れる電流の大きさを制御することが可能であるとされている。
【０００７】
電流入力方式は、上述のアナログ階調方式及びデジタル階調方式の両方が適用される。電流入力方式は、画素に入力するビデオ信号が電流である方式であり、入力したビデオ信号（電流）に応じた電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。
【０００８】
ここで発光装置において、電流入力方式を適用した画素の回路構成の一例とその駆動方法について、図１４を用いて簡単に説明する。図１４に示した画素は、信号線１４０１、第１〜第３の走査線１４０２〜１４０４、電源線１４０５、トランジスタ１４０６〜１４０９、容量素子１４１０、発光素子１４１１を有する。電流源回路１４１２は、信号線に設けられている。
【０００９】
ＴＦＴ１４０６のゲート電極は、第１の走査線１４０２に接続され、第１の電極は信号線１４０１に接続され、第２の電極は、ＴＦＴ１４０７の第１の電極、ＴＦＴ１４０８の第１の電極、およびＴＦＴ１４０９の第１の電極に接続されている。ＴＦＴ１４０７のゲート電極は、第２の走査線１４０３に接続され、第２の電極はＴＦＴ１４０８のゲート電極に接続されている。ＴＦＴ１４０８の第２の電極は、電流線１４０５に接続されている。ＴＦＴ１４０９のゲート電極は、第３の走査線１４０４に接続され、第２の電極は発光素子１４１１の一方の電極に接続されている。容量素子１４１０はＴＦＴ１４０８のゲート電極と第２の電極との間に接続され、ＴＦＴ１４０８のゲート・ソース間電圧を保持する。電流線１４０５および発光素子１４１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
【００１０】
次にビデオ信号の書き込みから発光までの動作について説明する。まず、第１の走査線１４０２および第２の走査線１４０３にパルスが入力され、トランジスタ１４０６、１４０７がオンする。このとき、信号線１４０１を流れる信号電流をＩdataとし、Ｉdataは電流源回路１４１２から供給される。
【００１１】
トランジスタ１４０６がオンした瞬間には、まだ容量素子１４１０には電荷が保持されていないため、トランジスタ１４０８はオフしている。すなわちこの間は、容量素子１４１０における電荷の蓄積による電流のみが流れている。
【００１２】
その後、徐々に容量素子１４１０に電荷が蓄積され、両電極間に電位差が生じ始める。両電極の電位差がＴＦＴ１４０８のしきい値電圧Ｖｔｈとなると、トランジスタ１４０８がオンして、電流が生ずる。このとき、容量素子１４１０に流れる電流は次第に減少するが、依然電流は流れており、容量素子１４１０には電荷の蓄積が行われる。
【００１３】
容量素子１４１０においては、その両電極の電位差、つまりトランジスタ１４０８のゲート・ソース間電圧が所望の電圧、つまりトランジスタ１４０８が電流Ｉdataを流すことが出来るだけの電圧(ＶGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了すると、トランジスタ１４０８には、電流Ｉdataが流れ続ける。以上で信号の書き込み動作が完了する。最後に第１の走査線１４０２および第２の走査線１４０３の選択が終了し、トランジスタ１４０６、１４０７がオフする。
【００１４】
続いて、発光動作に移る。第３の走査線１４０４にパルスが入力され、トランジスタ１４０９がオンする。容量素子１４１０には、先ほど書き込んだＶGSが保持されているため、トランジスタ１４０８はオンしており、電源線１４０５から、電流が流れる。これにより発光素子１４１１が発光する。このとき、トランジスタ１４０８が飽和領域において動作するようにしておけば、トランジスタ１４０８のソース・ドレイン間電圧が変化したとしても、発光素子１４１１に流れる発光電流ＩELはＩdataと変わりなく流れることが出来る。
【００１５】
上述したように電流入力方式とは、電流源回路１４１２で設定した値の信号電流と同じ、または比例した電流値のドレイン電流がトランジスタ１４０８のソース・ドレイン間に流れ、このドレイン電流に応じた輝度で発光素子１４１１が発光を行う方式をいう。上記のような画素を用いることにより、画素を構成するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給することが出来る。また電流入力型の画素回路は他に、US6,229,506B1や特開2001-147659に報告されている。
【発明が解決しようとする課題】
【００１６】
電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入力する必要がある。しかしながら、信号電流を画素に入力する役目を担う駆動回路（図１４では電流源回路１４１２に相当する。）をポリシリコントランジスタで形成すると、結晶成長方向や結晶粒界における欠陥、積層された膜厚の不均一性や膜のパターニング精度に起因して、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまい、その結果、表示した画像にムラが生じてしまう。
【００１７】
つまり電流入力方式を適用した発光装置では、画素に信号電流を入力する駆動回路を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち画素及び駆動回路の両方を構成するの両方を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち、ポリシリコントランジスタはバラツキが大きいため、正確な信号電流を生成することが難しく、表示が縦スジだらけになってしまう。
【００１８】
本発明は上記の問題点を鑑みてなされたものである。そこで本発明は電流源回路の各電流源におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供する。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供する。
【００１９】
なお、電流源回路は１以上の電流源からなり、電流源は１以上のトランジスタを有する。また、一定の電流を供給する電流源を定電流源と呼ぶこともある。
【００２０】
【課題を解決するための手段】
本発明の半導体集積回路は、信号線と、前記信号線へ入力される電流を出力する電流源回路と、前記信号線に接続される電流源回路を一定期間ごとに切り換える手段（以下、単に切り換え手段という。この切り換え手段はスイッチング機能を有する回路を複数有して構成しているため、切り換え回路ともいう。）と、を有することを特徴とする。
【００２１】
本発明の切り換え手段により、電流源回路から出力される電流がばらついていても、信号線に接続される電流源回路が切り換わり、それにともない信号線へ入力される電流が一定期間ごとに切り換わるため、発光素子に流れる電流、つまり輝度が時間的に均一化されたように見え、表示ムラを解消することができ、トランジスタの特性のバラツキに左右されない発光装置を提供できる。
【発明の実施の形態】
（実施の形態）
【００２２】
本発明の半導体集積回路である信号線駆動回路の概略について図６を用いて説明する。図６ではわかりやすくするため、電流源回路のうち３つの電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と画素へ電流を供給する信号線Ｓ（ｍ）に着目して説明する。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と信号線Ｓ（ｍ）とは切り換え手段を介して接続される。この切り換え手段により３つの電流源Ｃ（ｉ）〜Ｃ（ｉ＋２）から供給される電流Ｉ（ｉ）〜Ｉ（ｉ＋２）を一定期間毎に切り換えて、信号線Ｓ（ｍ）へ入力することを特徴とする。
【００２３】
次に切り換え手段について説明する。図７には切り換え手段の構成が記載されている。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）はそれぞれ電流Ｉ（ｉ）、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が流れる特性を有している。そして電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）は、スイッチを介して信号線Ｓ（ｍ）に接続できるように設けられている。スイッチには信号が入力され、この信号に応じて、スイッチは信号線Ｓ（ｍ）が電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）のいずれかと接続するように切り換わる機能を有する。
【００２４】
このスイッチが電流源Ｃ（ｉ）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ）が流れる。またスイッチが電流源Ｃ（ｉ＋１）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋１）が流れる。そしてスイッチが電流源Ｃ（ｉ＋２）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋２）が流れる。すなわち、信号線Ｓ（ｍ）へ流れる電流は、Ｉ（ｉ）、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が切り換わり流れるのである。
【００２５】
図６及び図７で説明した例は、わかりやすくするため信号線１つに着目しているが、実際の信号線は以下の実施例に示すように複数設けられる。図７の切り換え手段のスイッチは端子を有するように記載されるが、実際は以下の実施例に示すようにアナログスイッチ等の回路によりスイッチング機能を持たせる。
【００２６】
本発明は、この一定期間内において切り換わる期間が非常に短いため、電流源の特性のちがい、つまり電流源から供給される電流がばらついても、人間の目には表示が均一化してみえる。
【００２７】
よって、本発明は上記のような切り換え手段により、トランジスタの特性に左右されない電流源回路を備えた半導体集積回路を得ることができる。そして、所望の信号電流を発光素子に供給することができ、表示にバラツキのない発光装置を提供する。
【００２８】
また、関数をもちいて本発明を一般化すると、ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線ＳMはＮ番目の前記切り換えユニットＵNと接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と接続される構成を特徴とする。
【００２９】
また本発明は、ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線ＳMはＮ番目の前記切り換えユニットＵNと接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と接続され、（Ｍ−１）番目の前記信号線ＳM-1は（Ｎ−１）番目の前記切り換えユニットＵN-1と接続され、前記切り換えユニットＵN-1は前記関数を満たすＦ1（Ｎ−１）番目の電流源、Ｆ2（Ｎ−１）番目の電流源、Ｆ3（Ｎ−１）番目の電流源、・・・、Ｆj（Ｎ−１）番目の電流源と接続される構成を特徴とする。
【００３０】
また本発明は、隣り合う切り換えユニットにおいて電流源を共有できる。これを上記関数を用いて表すと、例えばｉ＝３を満たすとき、電流源はＦ３（Ｎ）＝Ｆ２（Ｎ＋１）＝Ｆ１（Ｎ＋２）である。すなわち隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目においで電流源を共有することができる。別の例としてｉ＝５を満たすとき、電流源はＦ５（Ｎ）＝Ｆ４（Ｎ＋１）＝Ｆ３（Ｎ＋２）＝Ｆ４（Ｎ＋３）＝Ｆ５（Ｎ＋４）であり、隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目、Ｎ＋３番目、Ｎ＋４番目においで電流源を共有することができる。
【００３１】
このように、本発明は各切り換えユニットにおいて電流源を共有することができるため、ある信号線と隣接する信号線とで境界が生じず、すべての信号線が同じように平均化される。結果、表示画面のいずれの部分においても境界が生じず、表示のスジや輝度ムラのない発光装置を提供できる。
【００３２】
なお、本発明は半導体集積回路に用いられる素子の特性のバラツキを解決するものであり、ポリシリコントランジスタ以外の素子であっても、素子特性のバラツキを制御することが望まれる素子、例えば単結晶シリコントランジスタであっても同様の効果を得られる。
【実施例】
（実施例１）
【００３３】
本実施例では、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応し、信号線駆動回路に具備される電流源回路の構成及び駆動方法について、具体的に説明する。
【００３４】
本発明の具体例を図１に示す。本実施例は電流源がＮチャネル型のトランジスタから構成される例で説明する。また、トランジスタの極性はｎチャネル型、ｐチャネル型どちらでもよく、一般的に画素の極性により決定される。つまり、画素から電流源回路の方へ電流が流れる場合の極性はＮ型、電流源回路から画素の方へ流れる場合の極性はＰ型、が望ましい。なぜなら、トランジスタのソース電位が固定されている方が便利だからである。
【００３５】
図１をみると、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）を構成するトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）と、切り換え手段と、信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と、を有する。トランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極は電流制御線へ接続され、Ｎチャネル型であるのでソース電極がＶｓｓに接続されている。この電流制御線に加える電圧により電流値を制御する。
【００３６】
ここでは簡単のため、Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極には同じ電流制御線が接続されているが、トランジスタごとに電流制御線を設け、電流制御線の電圧を変え、トランジスタごとに電流値を変えてもよい。但しこの場合は、各トランジスタの電流の出力先が切り換わるので、それにあわせて各電流制御線に加える電圧も切り換えておく必要がある。
【００３７】
このときトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）の特性が揃っていれば電流Ｉ（ｉ）〜Ｉ（ｉ＋５）の値は等しい。しかし実際は、トランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）の特性のバラツキは大きく、電流Ｉ（ｉ）〜Ｉ（ｉ＋５）の値もばらついてしまう。しかし本発明の切り換え手段により、信号線へ入力される電流Ｉ（ｉ）〜Ｉ（ｉ＋５）を一定期間ごとに選択し切り換えることができる。そのため、発光素子に流れる電流も、一定期間ごとに切り換わることになる。結果として、人間の目には時間的に均一化された発光を見ることとなり輝度むらは減少する。
【００３８】
次に図２にアナログスイッチ（またはトランスファーゲイトともいう）を備えた切り換え手段の構成を示す。なお、図２において、図１と同じ部分は同じ符号を用いて示す。トランジスタ線Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のドレイン電極は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と接続する。ただし、１つの信号線は３つの電流源と接続することができるようになっている。つまりスイッチング機能により３つの電流源のいずれかを選択することができる。
【００３９】
例えば、スイッチング機能に端子１を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋１）と接続され、以下同様に信号線と電流源とが接続される。次にスイッチング機能に端子２を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋１）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋２）と接続され、以下同様に信号線と電流源とが接続される。その次に、スイッチング機能に端子３を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋２）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋３）と接続され、以下同様に信号線と電流源とが接続される。
【００４０】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たすように設定され、ａ＝−１、ｂ＝０、ｃ＝１であると表すことができる。
【００４１】
上記したように、１つの信号線に３つの電流源からの電流が切り換わることで、表示のバラツキを抑えることができる。
【００４２】
図３には、スイッチング機能を有する切り換え手段にアナログスイッチを用いた具体的な例を説明する。なお、図３において、図２と同じ部分は同じ符号を用いて示しており、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）はトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）を有している。
【００４３】
図３に示すＡ（ｌ）〜Ａ（ｌ＋２）、Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは配線であり、複数のアナログスイッチと接続される。これらのアナログスイッチは１つの信号線に接続される群（これを切り換え切り換えユニットという）を形成している。図３をみるとアナログスイッチを３つ有する切り換えユニットＵ（ｎ）〜Ｕ（ｎ＋５）は、それぞれ信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に接続される。この切り換えユニットが複数集まり切り換え手段を構成している。
【００４４】
ここで電流源Ｃ（ｉ＋１）をみると、トランジスタＴｒ（ｉ＋１）のドレイン電極は切り換えユニットＵ（ｎ＋１）の１つのアナログスイッチと、切り換えユニットＵ（ｎ）の１つのアナログスイッチと、切り換えユニットＵ（ｎ＋２）の１つのアナログスイッチと、に接続される。すなわちトランジスタのドレイン電極は３つ切り換え切り換えユニットの１つのアナログスイッチと接続される。同様に電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）もそれぞれのアナログスイッチに接続される。
【００４５】
そして配線Ａ（ｌ）とＡ（ｌ）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋２）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）へ電流が流れる。これを選択（１）と記す。
【００４６】
次に配線Ａ（ｌ＋１）とＡ（ｌ＋１）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋１）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）、Ｓ（ｍ＋６）へ電流が流れる。また、電流源Ｃ（ｉ＋６）は記載されないが、電流源Ｃ（ｉ＋５）の右隣の電流源である。これを選択（２）と記す。
【００４７】
次に配線Ａ（ｌ＋２）とＡ（ｌ＋２）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ−１）、Ｓ（ｍ＋１）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）へ電流が流れる。また、信号線Ｓ（ｍ−１）は記載されないが、信号線Ｓ（ｍ）の左隣の信号線である。これを選択（３）と記す。
【００４８】
この選択（１）〜選択（３）を一定期間ごとで繰り返すことにより、電流源（ｉ）〜電流源（ｉ＋５）から信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に入力される電流がばらついていても、表示は均一化してみえる。
【００４９】
ここで本発明の信号線駆動回路の切り換える期間について、図４のタイミングチャートを示して説明する。図４のＦ１〜Ｆ３はフレーム期間であり、発光装置が1画像を表示する期間を示すものである。なお１フレーム期間は、通常、人間の目がちらつきを感じない様に、１／６０秒程度に設定されている。またＡ（ｌ）〜Ａ（ｌ＋２）及びＡ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは、配線Ａ（ｌ）〜Ａ（ｌ＋２）及び配線Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂに入力される信号の電位を示す。
【００５０】
第１のフレーム期間Ｆ１に設けられるＡ（ｌ）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ）及びＡ（ｌ）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。そのため、導通状態となるアナログスイッチは各切り換えユニットに１つだけである。
【００５１】
第２のフレーム期間Ｆ２に設けられるＡ（ｌ＋１）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋１）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ＋１）及びＡ（ｌ＋１）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
【００５２】
第３のフレーム期間Ｆ３に設けられるＡ（ｌ＋２）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋２）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ＋２）及びＡ（ｌ＋２）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
【００５３】
このフレーム期間Ｆ１〜Ｆ３を繰り返すことにより、切り換え手段は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に流れる電流を順に切り換えることができる。
【００５４】
本実施例では、Ｎ型トランジスタを有する電流源に接続される電源線をＶｓｓとして、電流が画素からＶｓｓへ流れる構成を説明したが、上述したように画素の極性によってトランジスタの極性を設定すればよい。従って、画素へ電流が流れる構成の場合は、電源線をＶｄｄとし、電流源のトランジスタをＰ型の導電型とすればよい。
【００５５】
次に、電流源にＤＡ変換機能を持たせた場合について説明する。例えば３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力する場合で説明する。
【００５６】
図５は、上記のような電流源回路の具体的な回路構成を示している。図５に示すように、電流源はそれぞれ３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を有している。そして３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のＷ（ゲート幅）/Ｌ（ゲート長）は＝１：２：４としておけば、同じゲート電圧が加わっている場合、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を流れる電流は１：２：４となる。つまり電流源から供給される電流は１：２：４となり、２3＝８段階で電流の大きさを制御することができる。そうすると電流源回路は、３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力することが出来る。
【００５７】
なお、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のうちのどれがオン状態になり、どれがオフ状態になるかは各ゲートに加える電圧を制御すればよい。それにより、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）が出力する電流値を制御することができる。ただし、切り換え手段により、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）の電流がそれぞれ、Ｓ（ｍ）〜Ｓ（ｍ＋５）のどれに入力されるかはかわってくる。従ってそれにあわせて、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）のトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧も切り換えておく必要がある。
【００５８】
このように電流源にＤＡ変換機能を持たせることにより、高精度な階調表示を行うことができる。また、ビット数は実施者が適宜設定すれば良く、そのビット数に応じてトランジスタを設計すればよい。
【００５９】
上述した本発明の信号線駆動回路を用いた発光装置では、画素の表示ムラが視覚的に低減された、均一で表示ムラのない表示を提供する発光装置を得ることができる。外付け回路を用いて信号線に入力する場合においても、本発明を外付け回路に適用することにより、均一で表示ムラのない画素を提供することができる。
【００６０】
また、信号線駆動回路の半導体素子をポリシリコントランジスタで形成する場合、画素部の半導体素子にポリシリコントランジスタをもちいることができるため、同一基板上に画素部と信号線駆動回路を備えた周辺回路部とを一体形成することができ、小型化・軽量化を達成できる。更に同一基板上に画素部と周辺回路部とを一体形成することにより外付け回路を付ける必要がない。よって、信号線と外付け回路とを接続時の、複雑な工程や不良を省き、信頼性が向上される。
【００６１】
（実施例２）
【００６２】
なお、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、電流源（電流源の列）の数は非対称であっても、電流源（電流源の列番号）が非対称の位置にあってもよく、信号線へ流れる電流を切り換えることにより、表示が均一化したようにみえる。本実施例では、切り換え手段の切り換えユニットと、信号線と、電流源との接続構成を例示する。
【００６３】
図８には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）とが切り換え手段を介して接続される。この切り換え手段は電流源からの電流を切り換える機能を持っていればよく、図の煩雑さを避けるため、この切り換える機能を模式的に表す３つの端子とスイッチング機能を有する構成で記載する。
【００６４】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその右隣２つの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）と信号線とが接続される。
【００６５】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０を満たすと表すことができる。
【００６６】
また本発明の電流源と信号線との接続関係は、最も近い位置、すなわち列にある電流源と信号線とを接続する必要はなく、離れた位置にある電流源と信号線と接続する構成でも構わない。その例として、図９に示す接続構成を説明する。
【００６７】
図９には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段も同様に３つの端子とスイッチを有する構成で記載する。
【００６８】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその１つ間をあけた両隣の２本の電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）、Ｓ（ｍ＋６）と電流源とが接続される。
【００６９】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝０、ｃ＝−２を満たすと表すことができる。
【００７０】
また、本発明の電流源と信号線との接続関係は、信号線が接続する電流源は３つに限るものではない。図１０には一つの切り換えユニットにおいて、電流源が５本接続される例を示す。
【００７１】
図１０には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段における切り換えユニットも同様に５つの端子とスイッチを有する構成で記載する。
【００７２】
例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源と両隣の２本ずつの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）と電流源とが接続される。
【００７３】
この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝５であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、Ｆ４（Ｎ）＝Ｎ＋ｄ、Ｆ５（Ｎ）＝Ｎ＋ｅ、（但しａ、ｂ、ｃ、ｄ、ｅは整数でありかつａ≠ｂ≠ｃ≠ｄ≠ｅ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０、ｄ＝１、ｅ＝２を満たすと表すことができる。
【００７４】
図１０のように１つの信号線に対して接続できる電流源が多いほど、表示は均一化してみえ、バラツキを抑えることができる。
【００７５】
なお、本実施例は実施例１に記載したアナログスイッチを用いて電流源を切り換える方法とにより、信号線へ流れる電流を切り換えることができる。また、電流源にＤＡ変換機能を持たせた場合も実施例１を参考にすればよい。
【００７６】
以上のように、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、非対称の数、非対称の位置にあってもよく、信号線へ流れる電流が切り換わればよい。
【００７７】
なお、本実施例は実施例１に記載の切り換え手段と組み合わせて用いることができる。
（実施例３）
【００７８】
本実施例では、１フレーム期間（入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内）をサブフレーム期間毎に分割して階調を表示させる（時間階調駆動表示という）場合に、本発明を適応する例を示す。
【００７９】
まず時間階調駆動表示について説明する。デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に書き込み期間Ｔａと表示期間（点灯期間ともいう）Ｔｓとが繰り返し出現することで、１つの画像を表示することが可能である。
【００８０】
例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間と、ｎ個の表示期間は、ビデオ信号の各ビットに対応している。
【００８１】
図１１（Ａ）に示すように書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｓｍが出現する。書き込み期間Ｔａと表示期間Ｔｓとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｓｍとを有するサブフレーム期間はＳＦｍとなる。表示期間Ｔｓ１〜Ｔｓｎの長さは、Ｔｓ１：Ｔｓ２：…：Ｔｓｎ＝２0：２1：…：２(n-1)を満たす。
【００８２】
各サブフレーム期間において、発光素子を発光させるかさせないかを、デジタルのビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。
【００８３】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することができる。
【００８４】
本実施例は、このサブフレーム期間の表示期間において、電流源から信号線へ流れる電流を切り換えることが望ましい。書き込み期間で切り換えると、入力された電流、つまり発光素子を発光させるかさせないか上手く情報が伝わらない場合もあるからである。このような短い期間ごとに切り換えることにより、更に発光素子の輝度のバラツキが抑えられ、表示の均一性が向上する。
【００８５】
具体的に３ビットの場合を図１１（Ｂ）に示す。図１１（Ｂ）をみると１フレーム期間にサブフレーム期間、ＳＦ１、ＳＦ２、ＳＦ３を有し、各サブフレームＳＦ１、ＳＦ２、ＳＦ３は、書き込み期間Ｔａ１、Ｔａ２、Ｔａ３と表示期間Ｔｓ１、Ｔｓ２、Ｔｓ３有している。そして、電流源を切り換える期間（以下、単に切り換え期間という。）１〜３が表示期間Ｔｓ１〜Ｔｓ３に設けられている。この切り換え期間１〜３に、信号線に入力される電流を切り換えることによって、短い期間ごとに切り換えることができ、表示がより均一化したように見える。
【００８６】
図１１（Ｂ）では切り換え期間１〜３はいずれも書き込み期間の直前にあるように記載されているが、表示期間の間であれば、どこに切り換え期間を設けても良い。
【００８７】
図１１（Ｃ）にアナログスイッチの入力する信号のタイミングチャートを示す。１フレーム目のＳＦ１ではＡ１がオン、ＳＦ２ではＡ２がオン、ＳＦ３ではＡ３がオンになっており、２フレーム目のＳＦ１ではＡ２がオン、ＳＦ２ではＡ３がオン、ＳＦ３ではＡ１がオンとなっている。図１１（Ｃ）には記載しないが、同様に３フレーム目では、ＳＦ１ではＡ３、ＳＦ２ではＡ１、ＳＦ３ではＡ２がオンとなる。
【００８８】
サブフレーム期間ＳＦ１からＳＦ３において、Ａ１からＡ３のオン状態を固定（１フレーム目から３フレーム目の、ＳＦ１では全部Ａ１がオン、ＳＦ２では全部Ａ２がオン、ＳＦ３では全部Ａ３がオン）してしまうと、バラツキの均一化が十分ではなくなる。そのため本実施例のように、サブフレーム期間ごとに切り換えて、かつフレーム期間毎にも切り換えることが望ましい。
【００８９】
本実施例は一例であり、どのサブフレーム期間にどの信号を入力するかは適宜設定すればよい。また、具体的な信号の入力方法は図４を参照すればよい。
【００９０】
階調表示を高くするために実施例１で説明したＤＡ変換機能を有する電流源とあわせて用いることは好ましく、本実施例は実施例１及び２に記載の発明と組み合わせて用いることができる。
【００９１】
（実施例４）
本実施例では、本発明の発光装置の構成について図１２を用いて説明する。
【００９２】
本発明の発光装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部４０２の周辺には、本発明の信号線駆動回路１２０３、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５を有する。図１２（Ａ）においては、信号線駆動回路１２０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限定されず、画素の構成に応じて任意に設計することができる。また信号線駆動回路１２０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５には、ＦＰＣ４０６を介して外部より信号が供給される。
【００９３】
第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５の構成について図１２（Ｂ）を用いて説明する。第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は、シフトレジスタ４０７、バッファ４０８を有する。動作を簡単に説明すると、シフトレジスタ４０７は、クロック信号（Ｇ-CLK）、スタートパルス（S-SP）及びクロック反転信号（Ｇ-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ４０８で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流Ｉdataが書き込まれる。
【００９４】
なおシフトレジスタ４０７と、バッファ４０８の間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
【００９５】
信号線駆動回路１２０３の構成については以下に後述する。また本実施例は、実施例１、２、３と任意に組み合わせることが可能である。
【００９６】
また、本発明の信号線駆動回路に設けられる電流源の配置は一直線になっていなくてもよく、信号線駆動回路内でずれて配置されていてもよい。さらに、信号線駆動回路が画素部と対称に２つ設けられていても良い。すなわち本発明は、切り換え手段を介して電流源と信号線と接続されればよく、電流源の配置には限定されない。
【００９７】
（実施例５）
本実施例では、図１３（Ａ）に示した信号線駆動回路１２０３の構成とその動作について説明する。本実施例では、１ビットのデジタル階調表示を行う場合に用いる信号線駆動回路１２０３について図１３を用いて説明する。
【００９８】
図１３（Ａ）には、１ビットのデジタル階調表示を行う場合における信号線駆動回路１２０３の概略図を示す。信号線駆動回路１２０３は、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３、定電流回路１２１４を有する。このシフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３は図１で示したビデオ信号用スイッチとして機能する。
【００９９】
動作を簡単に説明するとシフトレジスタ１２１１は、フリップフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反転信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【０１００】
シフトレジスタ１２１１より出力されたサンプリングパルスは、第１のラッチ回路１２１２に入力される。第１のラッチ回路１２１２には、デジタルビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【０１０１】
第１のラッチ回路１２１２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路１２１３にラッチパルスが入力され、第１のラッチ回路１２１２に保持されていたビデオ信号は、一斉に第２のラッチ回路１２１３に転送される。すると、第２のラッチ回路１２１３に保持されたビデオ信号は、１行分が同時にビデオ用スイッチへと入力されることになる。このビデオ用スイッチをオン・オフさせることにより、画素への信号を入力するか否かを制御し、階調を表現する。
【０１０２】
第２のラッチ回路１２１３に保持されたビデオ信号が定電流回路１２１４に入力されている間、シフトレジスタ１２１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。
【０１０３】
また定電流回路１２１４は、電流源回路を複数列用いて構成される。図１３（Ｂ）には、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３の具体的な回路を示している。
【０１０４】
また本実施例は、実施例１、２、３に記載の発明と任意に組み合わせることが可能である。
【０１０５】
（実施例６）
【０１０６】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１５に示す。
【０１０７】
図１５（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。また本発明により、図１５（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
【０１０８】
図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図１５（Ｂ）に示すデジタルスチルカメラが完成される。
【０１０９】
図１５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本発明により、図１５（Ｃ）に示す発光装置が完成される。
【０１１０】
図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。また本発明により、図１５（Ｄ）に示すモバイルコンピュータが完成される。
【０１１１】
図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１５（Ｅ）に示すＤＶＤ再生装置が完成される。
【０１１２】
図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。また本発明により、図１５（Ｆ）に示すゴーグル型ディスプレイが完成される。
【０１１３】
図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。また本発明により、図１５（Ｇ）に示すビデオカメラが完成される。
【０１１４】
ここで図１５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１５（Ｈ）に示す携帯電話が完成される。
【０１１５】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１１６】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１１７】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１１８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施例１〜実施例５に示したいずれの構成の信号線駆動回路を用いることができる。
【発明の効果】
本発明により、電流源回路におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供することができる。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供することができる。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供することができる。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供することができる。
【０１１９】
【図面の簡単な説明】
【図１】 本発明の半導体集積回路の構成を示す図。
【図２】 本発明の半導体集積回路の構成を示す図。
【図３】 本発明の半導体集積回路の構成を示す図。
【図４】 本発明の信号線駆動方法のタイミングチャートを示す図。
【図５】 本発明の半導体集積回路の構成を示す図。
【図６】 本発明の半導体集積回路の構成を示す図。
【図７】 本発明の半導体集積回路の切り換え手段の構成を示す図。
【図８】 本発明の半導体集積回路の構成を示す図。
【図９】 本発明の半導体集積回路の構成を示す図。
【図１０】 本発明の半導体集積回路の構成を示す図。
【図１１】 本発明の信号線駆動方法のタイミングチャートを示す図。
【図１２】 本発明の発光装置の構造を示す図。
【図１３】 本発明の半導体集積回路の構成を示す図
【図１４】 発光装置の画素の回路図。
【図１５】 本発明の発光装置が適用される電子機器を示す図。
Claims (27)
- ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、
ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、
ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、
前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と電気的に接続され、
前記ｊ個は３個以上であり、
Ｍ番目の前記信号線ＳＭはＮ番目の前記切り換えユニットＵNと電気的に接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と電気的に接続され、
（Ｍ−１）番目の前記信号線ＳM-1は（Ｎ−１）番目の前記切り換えユニットＵN-1と電気的に接続され、前記切り換えユニットＵN-1は前記関数を満たすＦ1（Ｎ−１）番目の電流源、Ｆ2（Ｎ−１）番目の電流源、Ｆ3（Ｎ−１）番目の電流源、・・・、Ｆj（Ｎ−１）番目の電流源と電気的に接続され、
前記切り換えユニットはそれぞれ前記接続された電流源のうち一つを選択する機能を有し、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つの電流源は、前記Ｆ1（Ｎ−１）番目の電流源、前記Ｆ2（Ｎ−１）番目の電流源、前記Ｆ3（Ｎ−１）番目の電流源、・・・、前記Ｆj（Ｎ−１）番目の電流源のうち少なくとも一つの電流源と同一であり、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つは、前記Ｆ1（Ｎ−１）番目の電流源、前記Ｆ2（Ｎ−１）番目の電流源、前記Ｆ3（Ｎ−１）番目の電流源、・・・、前記Ｆj（Ｎ−１）番目の電流源のいずれとも同一でないことを特徴とする半導体集積回路。 - ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、
ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、
ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有する半導体集積回路であって、
前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と電気的に接続され、
前記ｊ個は３個以上であり、
Ｍ番目の前記信号線ＳＭはＮ番目の前記切り換えユニットＵNと電気的に接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と電気的に接続され、
（Ｍ−ｈ）番目の前記信号線ＳＭ−ｈは（Ｎ−ｈ）番目の前記切り換えユニットＵＮ−ｈと電気的に接続され、前記切り換えユニットＵＮ−ｈは前記関数を満たすＦ1（Ｎ−ｈ）番目の電流源、Ｆ2（Ｎ−ｈ）番目の電流源、Ｆ3（Ｎ−ｈ）番目の電流源、・・・、Ｆj（Ｎ−ｈ）番目の電流源と電気的に接続され、
前記切り換えユニットはそれぞれ前記接続された電流源のうち一つを選択する機能を有し、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つの電流源は、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のうち少なくとも一つの電流源と同一であり、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つは、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のいずれとも同一でないことを特徴とする半導体集積回路。 - 請求項１又は２において、前記半導体集積回路はシフトレジスタと、前記シフトレジスタにより制御される第１のラッチ回路と、前記第１のラッチ回路に保持された信号が転送される第２のラッチ回路と、を有し、前記ｉ個の電流源が前記第２のラッチ回路により制御されることを特徴とする半導体集積回路。
- 請求項１乃至３のいずれか一において、ｊ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たすように設定されることを特徴とする半導体集積回路。
- 請求項４において、ａ＝−１、ｂ＝０、ｃ＝１を満たすことを特徴とする半導体集積回路。
- 請求項１乃至３のいずれか一において、ｊ＝５であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、Ｆ４（Ｎ）＝Ｎ＋ｄ、Ｆ５（Ｎ）＝Ｎ＋ｅ、（但しａ、ｂ、ｃ、ｄ、ｅは整数でありかつａ≠ｂ≠ｃ≠ｄ≠ｅ）を満たすように設定されることを特徴とする半導体集積回路。
- 請求項６において、ａ＝−２、ｂ＝−１、ｃ＝０、ｄ＝１、ｅ＝２を満たすことを特徴とする半導体集積回路。
- 第１乃至第３の信号線と、
第１乃至第３の電流源とを有する電流源回路と、
第１乃至第３の切り換えユニットを含む切り換え手段とを有する半導体集積回路であって、
前記第１の信号線は前記第１の切り換えユニットに電気的に接続され、前記第２の信号線は前記第２の切り換えユニットに電気的に接続され、前記第３の信号線は前記第３の切り換えユニットに電気的に接続され、
前記第１の切り換えユニットは、前記第１及び第２の電流源それぞれと電気的に接続され、
前記第２の切り換えユニットは、前記第１乃至第３の電流源それぞれと電気的に接続され、
前記第３の切り換えユニットは、前記第２及び第３の電流源それぞれと電気的に接続され、
前記第１乃至第３の切り換えユニットはそれぞれ前記接続された電流源のうち一つを選択する機能を有することを特徴とする半導体集積回路。 - 第１乃至第３の信号線と、
第１乃至第５の電流源とを有する電流源回路と、
第１乃至第３の切り換えユニットを含む切り換え手段とを有する半導体集積回路であって、
前記第１の信号線は前記第１の切り換えユニットに電気的に接続され、前記第２の信号線は前記第２の切り換えユニットに電気的に接続され、前記第３の信号線は前記第３の切り換えユニットに電気的に接続され、
前記第１の切り換えユニットは、前記第１乃至第４の電流源それぞれと電気的に接続され、
前記第２の切り換えユニットは、前記第１乃至第５の電流源それぞれと電気的に接続され、
前記第３の切り換えユニットは、前記第２乃至第５の電流源それぞれと電気的に接続され、
前記第１乃至第３の切り換えユニットはそれぞれ前記接続された電流源のうち一つを選択する機能を有することを特徴とする半導体集積回路。 - 請求項８又は９において、前記第１乃至第３の信号線へ入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内に前記第１乃至第３の切り換えユニットにより前記電流源のいずれかが選択されることを特徴とする半導体集積回路。
- 請求項８乃至１０のいずれか一において、前記第１乃至第３の信号線へ入力されるビデオ信号の同期タイミングに対応する単位フレーム期間の表示期間内に前記第１乃至第３の切り換えユニットにより前記電流源のいずれかが選択されることを特徴とする半導体集積回路。
- 請求項１１において、
前記単位フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｍを有し、前記ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｍは、それぞれ書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍと表示期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍとを有し、
前記表示期間内に前記第１乃至第３の切り換えユニットにより前記電流源のいずれかが選択されることを特徴とする半導体集積回路。 - 請求項１乃至１２のいずれか一において、前記トランジスタはポリシリコン薄膜トランジスタからなることを特徴とする半導体集積回路。
- 請求項１乃至１３のいずれか一において、前記電流源は複数のトランジスタを有し、前記複数のトランジスタのゲート長と前記複数のトランジスタのゲート幅との比は全て等しくなるように設けられることを特徴とする半導体集積回路。
- 請求項１乃至１４のいずれか一において、前記切り換えユニットは複数のアナログスイッチで構成されることを特徴とする半導体集積回路。
- 請求項１乃至１５のいずれか一において、前記切り換えユニットは複数のアナログスイッチで構成され、前記複数のアナログスイッチの数は、前記切り換えユニットに電気的に接続される信号線の数と同じであることを特徴とする半導体集積回路。
- 請求項１乃至１６のいずれか一に記載の半導体集積回路を備えたことを特徴とする発光装置。
- 請求項１７において、前記電流源回路からの電流は、前記信号線を介して前記発光装置の画素部に供給されることを特徴とする半導体集積回路。
- ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、
ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、
ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段とを有し、
前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と電気的に接続され、
前記ｊ個は３個以上であり、
Ｍ番目の前記信号線ＳＭはＮ番目の前記切り換えユニットＵNと電気的に接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と電気的に接続され、
（Ｍ−ｈ）番目の前記信号線ＳＭ−ｈは（Ｎ−ｈ）番目の前記切り換えユニットＵＮ−ｈと電気的に接続され、前記切り換えユニットＵＮ−ｈは前記関数を満たすＦ1（Ｎ−ｈ）番目の電流源、Ｆ2（Ｎ−ｈ）番目の電流源、Ｆ3（Ｎ−ｈ）番目の電流源、・・・、Ｆj（Ｎ−ｈ）番目の電流源と電気的に接続され、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つの電流源は、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のうち少なくとも一つの電流源と同一であり、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つは、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のいずれとも同一でない半導体集積回路の駆動方法であって、
前記切り換えユニットは一定期間毎に、前記接続される電流源の選択を切り換えることを特徴とする半導体集積回路の駆動方法。 - ｍ本の信号線Ｓ1、Ｓ2、・・・、Ｓmと、
ｉ個の電流源Ｃ1、Ｃ2、・・・、Ｃiとを有する電流源回路と、
ｎ個の切り換えユニットＵ1、Ｕ2、・・・、Ｕnを含む切り換え手段と、
シフトレジスタと、前記シフトレジスタより制御される第１のラッチ回路と、前記第１のラッチ回路に保持された信号が転送される第２のラッチ回路と、を有し、
前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と電気的に接続され、
前記ｊ個は３個以上であり、
Ｍ番目の前記信号線ＳＭはＮ番目の前記切り換えユニットＵNと電気的に接続され、前記切り換えユニットＵNは関数Ｆk（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ1（Ｎ）番目の電流源、Ｆ2（Ｎ）番目の電流源、Ｆ3（Ｎ）番目の電流源、・・・、Ｆj（Ｎ）番目の電流源と電気的に接続され、
（Ｍ−ｈ）番目の前記信号線ＳＭ−ｈは（Ｎ−ｈ）番目の前記切り換えユニットＵＮ−ｈと電気的に接続され、前記切り換えユニットＵＮ−ｈは前記関数を満たすＦ1（Ｎ−ｈ）番目の電流源、Ｆ2（Ｎ−ｈ）番目の電流源、Ｆ3（Ｎ−ｈ）番目の電流源、・・・、Ｆj（Ｎ−ｈ）番目の電流源と電気的に接続され、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つの電流源は、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のうち少なくとも一つの電流源と同一であり、
前記Ｆ1（Ｎ）番目の電流源、前記Ｆ2（Ｎ）番目の電流源、前記Ｆ3（Ｎ）番目の電流源、・・・、前記Ｆj（Ｎ）番目の電流源のうち少なくとも一つは、前記Ｆ1（Ｎ−ｈ）番目の電流源、前記Ｆ2（Ｎ−ｈ）番目の電流源、前記Ｆ3（Ｎ−ｈ）番目の電流源、・・・、前記Ｆj（Ｎ−ｈ）番目の電流源のいずれとも同一でない半導体集積回路の駆動方法であって、
前記切り換えユニットは一定期間毎に、前記第２のラッチ回路により制御される前記電流源と前記信号線との電気的な接続を切り換えることを特徴とする半導体集積回路の駆動方法。 - 第１乃至第３の信号線と、
第１乃至第３の電流源とを有する電流源回路と、
第１乃至第３の切り換えユニットを含む切り換え手段とを有し、
前記第１の信号線は前記第１の切り換えユニットに電気的に接続され、前記第２の信号線は前記第２の切り換えユニットに電気的に接続され、前記第３の信号線は前記第３の切り換えユニットに電気的に接続され、
前記第１の切り換えユニットは、前記第１及び第２の電流源それぞれと電気的に接続され、
前記第２の切り換えユニットは、前記第１乃至第３の電流源それぞれと電気的に接続され、
前記第３の切り換えユニットは、前記第２及び第３の電流源それぞれと電気的に接続される半導体集積回路の駆動方法であって、
前記第１乃至第３の切り換えユニットは一定期間毎に、それぞれ前記接続される電流源の選択を切り換えることを特徴とする半導体集積回路の駆動方法。 - 第１乃至第３の信号線と、
第１乃至第５の電流源とを有する電流源回路と、
第１乃至第３の切り換えユニットを含む切り換え手段とを有し、
前記第１の信号線は前記第１の切り換えユニットに電気的に接続され、前記第２の信号線は前記第２の切り換えユニットに電気的に接続され、前記第３の信号線は前記第３の切り換えユニットに電気的に接続され、
前記第１の切り換えユニットは、前記第１乃至第４の電流源それぞれと電気的に接続され、
前記第２の切り換えユニットは、前記第１乃至第５の電流源それぞれと電気的に接続され、
前記第３の切り換えユニットは、前記第２乃至第５の電流源それぞれと電気的に接続される半導体集積回路の駆動方法であって、
前記第１乃至第３の切り換えユニットは一定期間毎に、それぞれ前記接続される電流源の選択を切り換えることを特徴とする半導体集積回路の駆動方法。 - 請求項１９乃至２２のいずれか一において、前記信号線へ入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内に前記一定期間が設けられたことを特徴とする半導体集積回路の駆動方法。
- 請求項１９乃至２３のいずれか一において、前記信号線へ入力されるビデオ信号の同期タイミングに対応する単位フレーム期間の表示期間内に前記一定期間が設けられたことを特徴とする半導体集積回路の駆動方法。
- 請求項２４において、
前記単位フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｍを有し、前記ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、…ＳＦｍは、それぞれ書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍと表示期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍとを有し、
前記表示期間内に前記一定期間が設けられたことを特徴とする半導体集積回路の駆動方法。 - 請求項１９乃至２５のいずれか一において、前記切り換えユニットは複数のアナログスイッチで構成され、前記一定期間毎に前記アナログスイッチのいずれかを選択することを特徴とする半導体集積回路の駆動方法。
- 請求項１９乃至２６のいずれか一に記載の半導体集積回路の駆動方法を用いたことを特徴とする信号線駆動回路の駆動方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059903A JP3923341B2 (ja) | 2002-03-06 | 2002-03-06 | 半導体集積回路およびその駆動方法 |
| CN201210294941.1A CN102831858B (zh) | 2002-03-06 | 2003-03-06 | 半导体集成电路及其驱动方法 |
| CN031199380A CN1443002B (zh) | 2002-03-06 | 2003-03-06 | 半导体集成电路及其驱动方法 |
| US10/382,467 US7728653B2 (en) | 2002-03-06 | 2003-03-06 | Display and method of driving the same |
| TW092104826A TWI299578B (en) | 2002-03-06 | 2003-03-06 | Semiconductor intergrated circuit and method of driving the same |
| TW095129688A TWI300628B (en) | 2002-03-06 | 2003-03-06 | Semiconductor intergrated circuit and method of driving the same |
| US12/791,533 US8004513B2 (en) | 2002-03-06 | 2010-06-01 | Semiconductor integrated circuit and method of driving the same |
| US13/214,288 US8373694B2 (en) | 2002-03-06 | 2011-08-22 | Semiconductor integrated circuit and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059903A JP3923341B2 (ja) | 2002-03-06 | 2002-03-06 | 半導体集積回路およびその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006291985A Division JP4658016B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003255880A JP2003255880A (ja) | 2003-09-10 |
| JP2003255880A5 JP2003255880A5 (ja) | 2005-07-07 |
| JP3923341B2 true JP3923341B2 (ja) | 2007-05-30 |
Family
ID=27800159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059903A Expired - Fee Related JP3923341B2 (ja) | 2002-03-06 | 2002-03-06 | 半導体集積回路およびその駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7728653B2 (ja) |
| JP (1) | JP3923341B2 (ja) |
| CN (2) | CN1443002B (ja) |
| TW (2) | TWI300628B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150117749A (ko) * | 2014-04-10 | 2015-10-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3923341B2 (ja) * | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
| JPWO2004054114A1 (ja) | 2002-12-10 | 2006-04-13 | 株式会社半導体エネルギー研究所 | 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置 |
| US7961160B2 (en) | 2003-07-31 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device |
| JP4977005B2 (ja) * | 2004-03-12 | 2012-07-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置用電気回路配置 |
| WO2005091266A1 (ja) * | 2004-03-24 | 2005-09-29 | Rohm Co., Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2006091850A (ja) * | 2004-07-22 | 2006-04-06 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置およびｅｌ表示パネルの検査装置 |
| KR100707634B1 (ko) | 2005-04-28 | 2007-04-12 | 한양대학교 산학협력단 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
| KR100662985B1 (ko) | 2005-10-25 | 2006-12-28 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
| JP3848358B1 (ja) * | 2006-02-15 | 2006-11-22 | 株式会社日出ハイテック | マルチチャネル駆動回路 |
| US8405596B2 (en) * | 2007-01-31 | 2013-03-26 | Sharp Kabushiki Kaisha | Display device having dual scanning signal line driver circuits |
| JP5381823B2 (ja) * | 2010-03-10 | 2014-01-08 | カシオ計算機株式会社 | 画素駆動装置、発光装置、電子機器及び発光装置の駆動制御方法 |
| JP2012256012A (ja) | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
| US9974130B2 (en) | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
| US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
| US20210041904A1 (en) * | 2019-03-22 | 2021-02-11 | Sitronix Technology Corp. | Current source circuit |
| KR20210013388A (ko) | 2019-07-24 | 2021-02-04 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3696393A (en) | 1971-05-10 | 1972-10-03 | Hughes Aircraft Co | Analog display using light emitting diodes |
| JPS62232827A (ja) | 1986-03-31 | 1987-10-13 | 松下電器産業株式会社 | 照光素子付操作パネル駆動回路 |
| JPH0736410B2 (ja) | 1986-12-26 | 1995-04-19 | 古河電気工業株式会社 | 電気接続用テ−プ状リ−ド |
| JPS6442099A (en) | 1987-08-07 | 1989-02-14 | Sharp Kk | Semiconductor device |
| JP3026439B2 (ja) | 1989-01-19 | 2000-03-27 | 株式会社東芝 | 液晶ディスプレイ駆動装置 |
| JPH0542488A (ja) | 1990-09-04 | 1993-02-23 | Masahisa Miura | ロータリーホチキス |
| JP3242941B2 (ja) | 1991-04-30 | 2001-12-25 | 富士ゼロックス株式会社 | アクティブｅｌマトリックスおよびその駆動方法 |
| JP2544415Y2 (ja) | 1991-11-08 | 1997-08-20 | 株式会社ノダ | 床 材 |
| JP3390214B2 (ja) | 1993-07-19 | 2003-03-24 | パイオニア株式会社 | 表示装置の駆動回路 |
| US5594463A (en) | 1993-07-19 | 1997-01-14 | Pioneer Electronic Corporation | Driving circuit for display apparatus, and method of driving display apparatus |
| SG54123A1 (en) * | 1993-12-22 | 1998-11-16 | Seiko Epson Corp | Liquid-crystal display system and power supply method |
| US5657040A (en) | 1993-12-29 | 1997-08-12 | Casio Computer Co., Ltd. | Driving apparatus for stably driving high-definition and large screen liquid crystal display panels |
| TW280037B (en) | 1994-04-22 | 1996-07-01 | Handotai Energy Kenkyusho Kk | Drive circuit of active matrix type display device and manufacturing method |
| DE69531441T2 (de) | 1994-12-20 | 2004-06-24 | Seiko Epson Corp. | Bildanzeigegerät |
| JPH09134149A (ja) | 1995-11-09 | 1997-05-20 | Seiko Epson Corp | 画像表示装置 |
| US5805123A (en) | 1995-03-16 | 1998-09-08 | Texas Instruments Incorporated | Display panel driving circuit having an integrated circuit portion and a high power portion attached to the integrated circuit |
| JPH0981087A (ja) | 1995-09-18 | 1997-03-28 | Toshiba Corp | 液晶表示装置 |
| JPH09101759A (ja) | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
| US5719589A (en) | 1996-01-11 | 1998-02-17 | Motorola, Inc. | Organic light emitting diode array drive apparatus |
| JP3352876B2 (ja) | 1996-03-11 | 2002-12-03 | 株式会社東芝 | 出力回路及びこれを含む液晶表示器の駆動回路 |
| JP3547561B2 (ja) | 1996-05-15 | 2004-07-28 | パイオニア株式会社 | 表示装置 |
| JPH1083166A (ja) | 1996-09-09 | 1998-03-31 | Matsushita Electron Corp | 液晶表示装置の駆動回路とその制御方法 |
| US5990629A (en) | 1997-01-28 | 1999-11-23 | Casio Computer Co., Ltd. | Electroluminescent display device and a driving method thereof |
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| TW381249B (en) | 1997-05-29 | 2000-02-01 | Nippon Electric Co | Driving circuits of organic thin film electric laser components |
| JP3102411B2 (ja) | 1997-05-29 | 2000-10-23 | 日本電気株式会社 | 有機薄膜ｅｌ素子の駆動回路 |
| JP3375117B2 (ja) | 1997-06-11 | 2003-02-10 | シャープ株式会社 | 半導体装置及びその製造方法、及び液晶表示装置 |
| JP3287391B2 (ja) | 1997-07-17 | 2002-06-04 | シャープ株式会社 | 半導体装置 |
| JPH11183870A (ja) | 1997-12-18 | 1999-07-09 | Sony Corp | 液晶パネルの駆動回路及び表示装置 |
| JPH11231834A (ja) | 1998-02-13 | 1999-08-27 | Pioneer Electron Corp | 発光ディスプレイ装置及びその駆動方法 |
| US6037888A (en) * | 1998-03-23 | 2000-03-14 | Pmc-Sierra Ltd. | High accuracy digital to analog converter combining data weighted averaging and segmentation |
| JP3252897B2 (ja) | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| US6268842B1 (en) | 1998-04-13 | 2001-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor circuit and semiconductor display device using the same |
| JP4081852B2 (ja) | 1998-04-30 | 2008-04-30 | ソニー株式会社 | 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置 |
| JP3315652B2 (ja) | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
| JP2000194428A (ja) * | 1998-12-28 | 2000-07-14 | Stanley Electric Co Ltd | 有機ｅｌ素子の駆動装置及び駆動方法 |
| JP2001056669A (ja) | 1999-01-29 | 2001-02-27 | Seiko Instruments Inc | 定電流出力用ドライバ |
| JP2000267164A (ja) | 1999-03-15 | 2000-09-29 | Fuji Photo Film Co Ltd | レンズ沈胴式カメラおよびその制御方法 |
| US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2000293141A (ja) | 1999-04-06 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法 |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP4588833B2 (ja) | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| JP2000356972A (ja) | 1999-06-15 | 2000-12-26 | Pioneer Electronic Corp | 発光パネルの駆動装置及び方法 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| MY124036A (en) * | 1999-07-08 | 2006-06-30 | Nichia Corp | Image display apparatus and its method of operation |
| TW526455B (en) | 1999-07-14 | 2003-04-01 | Sony Corp | Current drive circuit and display comprising the same, pixel circuit, and drive method |
| US7379039B2 (en) * | 1999-07-14 | 2008-05-27 | Sony Corporation | Current drive circuit and display device using same pixel circuit, and drive method |
| JP4166015B2 (ja) | 1999-08-05 | 2008-10-15 | 東芝松下ディスプレイテクノロジー株式会社 | 平面表示装置 |
| JP4806481B2 (ja) | 1999-08-19 | 2011-11-02 | 富士通セミコンダクター株式会社 | Ｌｃｄパネル駆動回路 |
| US6351076B1 (en) | 1999-10-06 | 2002-02-26 | Tohoku Pioneer Corporation | Luminescent display panel drive unit and drive method thereof |
| JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| US6339391B1 (en) | 1999-12-13 | 2002-01-15 | Lsi Logic Corporation | Method and apparatus for optimizing crossover voltage for differential pair switches in a current-steering digital-to-analog converter or the like |
| JP5088986B2 (ja) | 1999-12-24 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6606080B2 (en) | 1999-12-24 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and electronic equipment |
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| US6331830B1 (en) * | 2000-02-04 | 2001-12-18 | Rockwell Technologies Llc | Self-trimming current source and method for switched current source DAC |
| WO2001073736A1 (en) | 2000-03-27 | 2001-10-04 | Lighthouse Technologies Ltd. | Method and apparatus for driving a digital display by distributing pwm pulses over time |
| JP2002196732A (ja) | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| JP2002062845A (ja) | 2000-06-06 | 2002-02-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TW502236B (en) | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
| JP4770001B2 (ja) * | 2000-06-22 | 2011-09-07 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路及び電圧ドライバ |
| US6952228B2 (en) * | 2000-10-13 | 2005-10-04 | Canon Kabushiki Kaisha | Image pickup apparatus |
| JP4353664B2 (ja) | 2000-11-07 | 2009-10-28 | 株式会社半導体エネルギー研究所 | 表示装置の駆動回路、表示装置及び電子機器 |
| US6927753B2 (en) * | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
| US6661180B2 (en) * | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
| JP2002351404A (ja) | 2001-03-22 | 2002-12-06 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| US6693385B2 (en) | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| TW522754B (en) | 2001-03-26 | 2003-03-01 | Rohm Co Ltd | Organic EL drive circuit and organic EL display device using the same |
| KR100456987B1 (ko) | 2001-04-10 | 2004-11-10 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 데이터를 표시하기 위한 표시 장치 및 표시 구동 장치 |
| US6590516B2 (en) | 2001-05-30 | 2003-07-08 | Matsushita Electric Industrial Co., Ltd. | Current steering type D/A converter |
| JP4982014B2 (ja) * | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
| DE10295686B4 (de) * | 2001-08-22 | 2009-08-06 | Asahi Kasei Microsystems Co., Ltd. | Anzeigefeld-Ansteuerschaltung |
| JP5108187B2 (ja) | 2001-08-22 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| JP5102418B2 (ja) | 2001-08-22 | 2012-12-19 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| JP3656580B2 (ja) | 2001-08-29 | 2005-06-08 | 日本電気株式会社 | 発光素子駆動回路及びそれを用いた発光表示装置 |
| JP4193452B2 (ja) | 2001-08-29 | 2008-12-10 | 日本電気株式会社 | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス |
| TWI239026B (en) * | 2001-08-29 | 2005-09-01 | Au Optronics Corp | Plasma display panel structure and its driving method |
| US6777885B2 (en) | 2001-10-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| US7180479B2 (en) * | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| TWI256607B (en) * | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
| JP2003150112A (ja) | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Ｏｌｅｄ表示装置およびその駆動方法 |
| JP3778079B2 (ja) * | 2001-12-20 | 2006-05-24 | 株式会社日立製作所 | 表示装置 |
| JP3923341B2 (ja) * | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
| JP3637911B2 (ja) | 2002-04-24 | 2005-04-13 | セイコーエプソン株式会社 | 電子装置、電子機器、および電子装置の駆動方法 |
| US6801061B2 (en) * | 2002-08-29 | 2004-10-05 | Micron Technology, Inc. | Reduced current input buffer circuit |
| JP3810364B2 (ja) * | 2002-12-19 | 2006-08-16 | 松下電器産業株式会社 | 表示装置用ドライバ |
| AU2003289447A1 (en) * | 2003-01-17 | 2004-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Power supply circuit, signal line drive circuit, its drive method, and light-emitting device |
-
2002
- 2002-03-06 JP JP2002059903A patent/JP3923341B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-06 US US10/382,467 patent/US7728653B2/en not_active Expired - Lifetime
- 2003-03-06 CN CN031199380A patent/CN1443002B/zh not_active Expired - Fee Related
- 2003-03-06 CN CN201210294941.1A patent/CN102831858B/zh not_active Expired - Fee Related
- 2003-03-06 TW TW095129688A patent/TWI300628B/zh not_active IP Right Cessation
- 2003-03-06 TW TW092104826A patent/TWI299578B/zh not_active IP Right Cessation
-
2010
- 2010-06-01 US US12/791,533 patent/US8004513B2/en not_active Expired - Fee Related
-
2011
- 2011-08-22 US US13/214,288 patent/US8373694B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150117749A (ko) * | 2014-04-10 | 2015-10-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
| KR102164711B1 (ko) | 2014-04-10 | 2020-10-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200304707A (en) | 2003-10-01 |
| CN102831858B (zh) | 2015-07-22 |
| US8004513B2 (en) | 2011-08-23 |
| JP2003255880A (ja) | 2003-09-10 |
| CN1443002A (zh) | 2003-09-17 |
| US20040008072A1 (en) | 2004-01-15 |
| CN1443002B (zh) | 2012-10-10 |
| US7728653B2 (en) | 2010-06-01 |
| TW200735392A (en) | 2007-09-16 |
| TWI300628B (en) | 2008-09-01 |
| US8373694B2 (en) | 2013-02-12 |
| CN102831858A (zh) | 2012-12-19 |
| US20110298082A1 (en) | 2011-12-08 |
| TWI299578B (en) | 2008-08-01 |
| US20100328288A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8373694B2 (en) | Semiconductor integrated circuit and method of driving the same | |
| JP4642094B2 (ja) | 発光装置及び電子機器 | |
| JP4024557B2 (ja) | 発光装置、電子機器 | |
| JP4628447B2 (ja) | 半導体装置 | |
| JP2004271643A (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| US8593381B2 (en) | Method of driving light-emitting device | |
| US7961160B2 (en) | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device | |
| US7330162B2 (en) | Method of driving a light emitting device and electronic equipment | |
| JP2004093777A (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| JP2004361935A (ja) | 半導体装置およびその駆動方法 | |
| JP4658016B2 (ja) | 半導体装置 | |
| JP4688899B2 (ja) | 表示装置 | |
| JP4112248B2 (ja) | 発光装置、電子機器 | |
| JP5703347B2 (ja) | 半導体装置 | |
| JP5604270B2 (ja) | 半導体装置 | |
| JP4467900B2 (ja) | 発光装置の駆動方法 | |
| JP4889926B2 (ja) | 表示装置、及びその駆動方法 | |
| JP2004093994A (ja) | 表示装置、発光装置及び電子機器 | |
| JP2007328373A (ja) | 発光装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3923341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |