JP2002062845A

JP2002062845A - 表示装置

Info

Publication number: JP2002062845A
Application number: JP2001166460A
Authority: JP
Inventors: Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-06-06
Filing date: 2001-06-01
Publication date: 2002-02-28

Abstract

(57)【要約】【課題】パッシブ型ＥＬ表示装置において、単結晶Ｉ
Ｃチップ状の信号線駆動回路を表示装置に組み込む場合
問題となる、単結晶ＩＣチップと画素基板界面の歪の問
題を解決すること、及びアクティブ型ＥＬ表示装置にお
いて、開口率の高いものを作製することを課題とする。【解決手段】デジタル信号サンプリング回路と、記憶
回路と、時間設定回路と、定電流回路により構成される
信号線駆動回路を、画素部基板と同じ物質の絶縁基板上
にＴＦＴにより作製する。これによりパッシブ型ＥＬ表
示装置においては、信号線駆動回路を画素部基板に張り
合わせたときの歪みの問題を解消できる。また、アクテ
ィブ型ＥＬ表示装置において、１つの画素は、１つのト
ランジスタとＥＬ素子で構成されるようにする。これに
より、ＥＬ表示装置の開口率は増大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＥＬ（エレクトロル
ミネッセンス）素子を基板上に作り込んで形成された電
子表示装置に関する。特に半導体素子（半導体薄膜を用
いた素子）を用いた表示装置に関する。またＥＬ表示装
置を表示部に用いた電子機器に関する。

【０００２】

【従来の技術】近年、自発光型素子としてＥＬ素子を有
したＥＬ表示装置の開発が活発化している。ＥＬ表示装
置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Dis
play）又は有機ライトエミッティングダイオード（ＯＬ
ＥＤ：Organic Light EmittingDiode）とも呼ばれてい
る。

【０００３】ＥＬ表示装置は、液晶表示装置と異なり自
発光型である。ＥＬ素子は一対の電極（陽極と陰極）間
にＥＬ層が挟まれた構造となっているが、ＥＬ層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマン・カンパニーのTangらが提案した「正孔輸送
層／発光層／電子輸送層」という積層構造が挙げられ
る。この構造は非常に発光効率が高く、現在、研究開発
が進められているＥＬ表示装置は殆どこの構造を採用し
ている。

【０００４】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。

【０００５】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してＥＬ層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てＥＬ層に含まれる。

【０００６】そして、上記構造でなるＥＬ層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてＥＬ素子が発光することを、ＥＬ素子が駆動すると
呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で
形成される発光素子をＥＬ素子と呼ぶ。

【０００７】ここで、本明細書中では、ＥＬ素子とは、
一重項励起子からの発光（蛍光）と、三重項励起子から
の発光（燐光）の両方を含むものとする。

【０００８】ＥＬ表示装置の駆動方式として、パッシブ
方式とアクティブ方式がある。

【０００９】パッシブ型ＥＬ表示装置は、絶縁基板上に
形成されたストライプ状の陽極（透明電極）、有機ＥＬ
層、陽極と直交するように形成されたストライプ状の陰
極を、順に重ねた構造をもつ。このパッシブ型ＥＬ表示
装置の等価回路を図２に示す。この方式では、走査線を
１本ずつ選択し、その選択された走査線上にある画素の
うち、信号線がオンになっている画素のみが発光する。

【００１０】信号線に入力する信号は、外部から入力さ
れたデータ信号（映像信号）を信号線駆動回路で編集し
て構成する。ここで、パッシブ型ＥＬ表示装置におい
て、この信号線駆動回路は、ＩＣチップを、ＴＡＢ（Ta
pe Automated Bonding）により張り付けて表示装置に取
り付けるか、もしくは画素基板上に直接張り付けること
で組み込まれている。ＩＣチップは、シリコンチップな
どの半導体基板上に回路が形成されたものである。つま
り、ＩＣチップを画素基板上に直接張り付ける場合、半
導体基板を画素基板として用いられている絶縁基板上に
張り付けることになる。

【００１１】一方、アクティブ型ＥＬ表示装置は、ＥＬ
素子、絶縁基板上に形成されたゲート信号線、ソース信
号線、電源供給線、トランジスタ及びコンデンサで構成
される。１つの画素に対してコンデンサと２つのトラン
ジスタを配する。

【００１２】一般に、アクティブ型ＥＬ表示装置は、１
つの画素に対して２つ以上のトランジスタを配する構造
を有する。

【００１３】アクティブ型ＥＬ表示装置では、絶縁基板
上に半導体薄膜を用いて、トランジスタを作製し画素を
形成する。ここで、半導体薄膜を用いて形成されたトラ
ンジスタを薄膜トランジスタ（以下、ＴＦＴと表記す
る）と呼ぶ。

【００１４】このアクティブ型ＥＬ表示装置の画素の回
路図を図３に示す。

【００１５】スイッチング用ＴＦＴのゲート電極は、ゲ
ート信号線と接続され、スイッチング用ＴＦＴのソース
領域とドレイン領域は、一方は、ソース信号線と接続さ
れ、もう一方は、ＥＬ駆動用ＴＦＴのゲート電極及びコ
ンデンサの一方の電極と接続され、ＥＬ駆動用ＴＦＴの
ソース領域とドレイン領域とは、一方は、ＥＬ素子の陽
極もしくは陰極と接続され、もう一方は、電源供給線と
接続され、コンデンサのスイッチング用ＴＦＴと接続さ
れていない側の電極は、電源供給線と接続されている。

【００１６】ゲート信号線、ソース信号線が両方ともオ
ンになった画素は、スイッチング用ＴＦＴを通して、コ
ンデンサに電荷が蓄積される。このコンデンサが、ＥＬ
駆動用ＴＦＴのゲート電極に電圧を加え続ける間、ＥＬ
駆動用ＴＦＴを通して電源供給線からＥＬ素子に電流が
流れ続け、発光し続ける。

【００１７】ソース信号線に入力する信号は、外部から
入力されたデータ信号をソース信号線駆動回路で編集し
て構成する。アクティブ型ＥＬ表示装置において、この
ソース信号線駆動回路は、絶縁基板上に画素部の回路と
同時にＴＦＴを用いて作製可能である。

【００１８】アクティブ型ＥＬ表示装置の駆動方法とし
て、アナログ方式の駆動方法（アナログ駆動）が挙げら
れる。このアナログ駆動について、図４及び図５を用い
て説明する。

【００１９】図４にアナログ駆動のアクティブ型ＥＬ表
示装置の画素部の構造を示す。ゲート信号線駆動回路か
らの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）
は、各画素が有するスイッチング用ＴＦＴ１８０１のゲ
ート電極に接続されている。また各画素の有するスイッ
チング用ＴＦＴ１８０１のソース領域とドレイン領域
は、一方がアナログ信号を入力するソース信号線（デー
タ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画
素が有するＥＬ駆動用ＴＦＴ１８０４のゲート電極及び
各画素が有するコンデンサ１８０８にそれぞれ接続され
ている。

【００２０】各画素が有するＥＬ駆動用ＴＦＴ１８０４
のソース領域とドレイン領域はそれぞれ、一方は電源供
給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に
接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電
源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画
素が有するコンデンサ１８０８に接続されている。

【００２１】ＥＬ素子１８０６は陽極と、陰極と、陽極
と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子
１８０６の陽極がＥＬ駆動用ＴＦＴ１８０４のソース領
域またはドレイン領域と接続している場合、ＥＬ素子１
８０６の陽極が画素電極、陰極が対向電極となる。逆に
ＥＬ素子１８０６の陰極がＥＬ駆動用ＴＦＴ１８０４の
ソース領域またはドレイン領域と接続している場合、Ｅ
Ｌ素子１８０６の陽極が対向電極、陰極が画素電極とな
る。

【００２２】なお本明細書において、対向電極の電位を
対向電位と呼ぶ。なお対向電極に対向電位を与える電源
を対向電源と呼ぶ。画素電極の電位と対向電極の電位の
電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ
層にかかる。

【００２３】図４で示したアクティブ型ＥＬ表示装置
を、アナログ方式で駆動させた場合のタイミングチャー
トを図５に示す。１つのゲート信号線が選択されてか
ら、その次に別のゲート信号線が選択されるまでの期間
を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示さ
れてから次の画像が表示されるまでの期間が１フレーム
期間（Ｆ）に相当する。図４のアクティブ型ＥＬ表示装
置の場合、ゲート信号線はｙ本あるので、１フレーム期
間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられてい
る。

【００２４】解像度が高くなるにつれて１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。

【００２５】まず電源供給線（Ｖ１〜Ｖｘ）は一定の電
源電位に保たれている。そして対向電極の電位である対
向電位も一定の電位に保たれている。対向電位は、ＥＬ
素子が発光する程度に電源電位との間に電位差を有して
いる。

【００２６】第１のライン期間（Ｌ１）においてゲート
信号線Ｇ１にはゲート信号線駆動回路からの選択信号が
入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順
にアナログ信号が入力される。ゲート信号線Ｇ１に接続
された全てのスイッチング用ＴＦＴはオンの状態になる
ので、ソース信号線に入力されたアナログ信号は、スイ
ッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴのゲート電
極に入力される。

【００２７】ここで、ＴＦＴがオンの状態となるとは、
ＴＦＴのゲート電圧により、そのＴＦＴのソース・ドレ
イン間が導通状態となったことを示すものとする。

【００２８】ＥＬ駆動用ＴＦＴのチャネル形成領域を流
れる電流の量は、そのゲート電極に入力される信号の電
位の高さ（電圧）によって制御される。よって、ＥＬ素
子の画素電極にかかる電位は、ＥＬ駆動用ＴＦＴのゲー
ト電極に入力されたアナログ信号の電位の高さによって
決まる。つまり、ＥＬ素子はアナログ信号の電位に制御
されて発光を行う。

【００２９】上述した動作を繰り返し、ソース信号線
（Ｓ１〜Ｓｘ）へのアナログ信号の入力が終了すると、
第１のライン期間（Ｌ１）が終了する。なお、ソース信
号線（Ｓ１〜Ｓｘ）へのアナログ信号の入力が終了する
までの期間と水平帰線期間とを合わせて１つのライン期
間としても良い。そして次に第２のライン期間（Ｌ２）
となりゲート信号線Ｇ２に選択信号が入力される。そし
て第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ
１〜Ｓｘ）に順にアナログ信号が入力される。

【００３０】そして全てのゲート信号線（Ｇ１〜Ｇｙ）
に選択信号が入力されると、全てのライン期間（Ｌ１〜
Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が
終了すると、１フレーム期間が終了する。１フレーム期
間中において全ての画素が表示を行い、１つの画像が形
成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直
帰線期間とを合わせて１フレーム期間としても良い。

【００３１】以上のように、アナログ信号によってＥＬ
素子の発光量が制御され、その発光量の制御によって階
調表示がなされる。この方式では、ソース信号線に入力
されるアナログ信号の電位の変化で階調表示が行われ
る。

【００３２】図６（Ａ）はＥＬ駆動用ＴＦＴのトランジ
スタ特性を示すグラフであり、４０１はＩｄ−Ｖｇ特性
（又はＩｄ−Ｖｇ曲線）と呼ばれている。ここでＩｄは
ドレイン電流であり、Ｖｇはゲート電圧である。このグ
ラフにより任意のゲート電圧に対して流れる電流量を知
ることができる。

【００３３】通常、ＥＬ素子を駆動するにあたって、上
記Ｉｄ−Ｖｇ特性の点線４０２で示した領域を用いる。
４０２で囲んだ領域の拡大図を図６（Ｂ）に示す。

【００３４】図６（Ｂ）において、斜線で示す領域はサ
ブスレッショルド領域と呼ばれている。実際にはしきい
値電圧（Ｖｔｈ）近傍又はそれ以下のゲート電圧である
領域を指し、この領域ではゲート電圧の変化に対して指
数関数的にドレイン電流が変化する。この領域を使って
ゲート電圧による電流制御を行う。

【００３５】スイッチング用ＴＦＴがオンとなって画素
内に入力されたアナログ信号はＥＬ駆動用ＴＦＴのゲー
ト電圧となる。このとき、図６（Ａ）に示したＩｄ−Ｖ
ｇ特性に従ってゲート電圧に対してドレイン電流が１対
１で決まる。即ち、ＥＬ駆動用ＴＦＴのゲート電極に入
力されるアナログ信号の電圧に対応して、ドレイン領域
の電位（オンのＥＬ駆動電位）が定まり、所定のドレイ
ン電流がＥＬ素子に流れ、その電流量に対応した発光量
で前記ＥＬ素子が発光する。

【００３６】以上のように、アナログ信号によってＥＬ
素子の発光量が制御され、階調表示がなされる。

【００３７】

【発明が解決しようとする課題】パッシブ型ＥＬ表示装
置では、信号線駆動回路を組み込む際、ＴＡＢを用いる
場合は、ＴＡＢに必要な面積を小さくすることが難しい
ため、表示装置の小型化が困難になるという問題があ
る。また、ＩＣチップを画素部が作製された基板上に直
接接合させると、ＩＣチップの半導体基板と画素部の絶
縁基板の接合面は、異種物質が接合した界面となる。そ
のため、この界面において、物質による熱膨張係数の違
いにより、温度変化に対して歪が発生する問題がある。
この歪みが駆動回路の構造を乱し、パッシブ型ＥＬ表示
装置の信頼性を損なう原因の１つとなっている。

【００３８】一方、アクティブ型ＥＬ表示装置ではソー
ス信号線駆動回路は、絶縁基板上に画素部の回路と同時
に作製可能である。そのため、パッシブ型ＥＬ表示装置
で問題となる、ソース信号線駆動回路を組み込む際の問
題はない。しかし、画素部の構成を考えると、画素毎に
２つのトランジスタが配置されている。そのため、画素
が小さくなるほど、画素の中でトランジスタの占める割
合が増大し、開口率の低下を招くという問題がある。

【００３９】本発明は、パッシブ型ＥＬ表示装置におい
て、ＩＣチップ状の信号線駆動回路を表示装置に組み込
む場合問題となる、ＩＣチップと画素基板界面の歪の問
題を解決すること、及びアクティブ型ＥＬ表示装置にお
いて、開口率の高いものを作製することを課題とする。

【００４０】

【課題を解決するための手段】今まで、パッシブ型ＥＬ
表示装置において、半導体基板上に形成された信号線駆
動回路を画素部基板に張り合わせていたことが、信頼性
を損なう原因の１つとなっていた。そこで、信号線駆動
回路を、画素部基板と同じ物質の絶縁基板上に作製す
る。これにより、信号線駆動回路を画素部基板に張り合
わせたとき、その界面は、同種物質の接合界面となるた
め熱膨張係数は等しくなり、歪の問題を解消できる。

【００４１】また、今まで、アクティブ型ＥＬ表示装置
において、２つのトランジスタを使用していたことが開
口率を低下させる原因の１つとなっていた。そこで、１
つの画素は、１つのトランジスタとＥＬ素子で構成され
るようにする。これにより、ＥＬ表示装置の開口率は増
大する。

【００４２】以下に、本発明の構成を示す。

【００４３】本発明によって、複数の信号線と、信号線
駆動回路とを有する表示装置において、前記信号線駆動
回路は、入力されたデジタル信号を１ライン期間にわた
ってサンプリングするデジタル信号サンプリング回路
と、サンプリングされた１ライン期間分の前記デジタル
信号を記憶する記憶回路と、記憶された前記デジタル信
号を対応する期間のパルスに変換する時間設定回路と、
前記パルスの期間において、前記信号線に一定電流を出
力する定電流回路とにより構成されることを特徴にした
表示装置が提供される。

【００４４】本発明によって、複数のソース信号線と、
ソース信号線駆動回路とを有するアクティブ型の表示装
置において、前記ソース信号線駆動回路は、入力された
デジタル信号を１ライン期間にわたってサンプリングす
るデジタル信号サンプリング回路と、サンプリングされ
た１ライン期間分の前記デジタル信号を記憶する記憶回
路と、記憶された前記デジタル信号を対応する期間のパ
ルスに変換する時間設定回路と、前記パルスの期間にお
いて、前記ソース信号線に一定電流を出力する定電流回
路とにより構成されることを特徴にした表示装置が提供
される。

【００４５】前記信号線駆動回路は、ＴＦＴを用いて構
成されることを特徴にした表示装置であってもよい。

【００４６】前記ソース信号線駆動回路は、ＴＦＴを用
いて構成されることを特徴にした表示装置であってもよ
い。

【００４７】本発明によって、複数のソース信号線と、
複数のゲート信号線と、複数の画素と、前記複数のソー
ス信号線に信号を入力するためのソース信号線駆動回路
と、前記複数のゲート信号線に信号を入力するためのゲ
ート信号線駆動回路とを有する表示装置において、前記
複数の画素はそれぞれ、ＥＬ素子と、１つのスイッチン
グ用ＴＦＴを有しており、前記スイッチング用ＴＦＴの
ゲート電極が、前記複数のゲート信号線の１つと接続さ
れており、前記スイッチング用ＴＦＴのソース領域とド
レイン領域のいずれか一方が、前記複数のソース信号線
の１つと接続されており、前記スイッチング用ＴＦＴの
ソース領域とドレイン領域の残る１方が、前記ＥＬ素子
が有する陰極または陽極に接続されていることを特徴に
した表示装置が提供される。

【００４８】前記ソース信号線駆動回路は、入力された
デジタル信号を１ライン期間にわたってサンプリングす
るデジタル信号サンプリング回路と、サンプリングされ
た１ライン期間分の前記デジタル信号を記憶する記憶回
路と、記憶された前記デジタル信号を対応する期間のパ
ルスに変換する時間設定回路と、前記パルスの期間にお
いて、前記ソース信号線に一定電流を出力する定電流回
路とにより構成されることを特徴にした表示装置であっ
てもよい。

【００４９】前記ＥＬ素子は、単色発光するＥＬ層を用
い、色変換層と組み合わせて、カラー表示を可能にする
ことを特徴とする表示装置であってもよい。

【００５０】前記ＥＬ素子は、白色発光するＥＬ層を用
い、カラーフィルタと組み合わせて、カラー表示を可能
にすることを特徴とする表示装置であってもよい。

【００５１】前記ＥＬ層は、低分子系有機物質またはポ
リマー系有機物質であることを特徴とする表示装置であ
ってもよい。

【００５２】前記低分子系有機物質は、Ａｌｑ₃（トリ
ス−８−キノリライト−アルミニウム）またはＴＰＤ
（トリフェニルアミン誘導体）からなることを特徴とす
る表示装置であってもよい。

【００５３】前記ポリマー系有機物質は、ＰＰＶ（ポリ
フェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾー
ル）またはポリカーボネートからなることを特徴とする
表示装置であってもよい。

【００５４】前記ＥＬ層は、無機物質であることを特徴
とする表示装置であってもよい。

【００５５】前記表示装置を用いることを特徴とするコ
ンピュータ、ビデオカメラ、ＤＶＤプレーヤーであって
もよい。

【００５６】

【発明実施の形態】以下に、本発明のＥＬ表示装置のソ
ース信号線駆動回路の構造及び駆動方法を示す。図１
に、本発明のＥＬ表示装置のソース信号線駆動回路の構
成を示す。

【００５７】ソース信号線駆動回路１００は、デジタル
信号サンプリング回路１０１、記憶回路１０２、時間設
定回路１０３、定電流回路１０４により構成される。

【００５８】デジタル信号サンプリング回路１０１に、
デジタル信号（デジタル階調信号）が入力される。この
デジタル階調信号を、１ライン期間にわたってサンプリ
ングし、１ライン期間分のデジタル階調信号を記憶回路
１０２に保持する。この記憶回路１０２に保持されたデ
ジタル階調信号は、ラッチ信号により記憶回路１０２か
ら出力され、時間設定回路１０３に入力される。時間設
定回路１０３に入力されたデジタル階調信号は、カウン
タ信号との比較により、そのデジタル階調信号に対応す
る長さのパルスに変換される。このパルスが定電流回路
１０４に入力される。この入力されたパルスの長さに応
じた期間、ソース信号線に電流が出力される。

【００５９】本発明のＥＬ表示装置のソース信号線駆動
回路は、絶縁基板上にＴＦＴを用いて作製可能である。
これにより、絶縁基板上に作製された電流出力型のソー
ス信号線駆動回路を得ることができる。

【００６０】このソース信号線駆動回路を、図２の信号
線駆動回路に適用することによって、パッシブ型ＥＬ表
示装置において、基板の歪による不都合を解決できる。

【００６１】次に、本発明のアクティブ型ＥＬ表示装置
の画素の構成を示す。図１２に本発明のアクティブ型Ｅ
Ｌ表示装置の画素の構成を示す。画素は、スイッチング
用ＴＦＴ１１０１、ＥＬ素子１１０２によって構成され
ている。ゲート信号線Ｇ１と、ソース信号線Ｓ１が配置
されている。ゲート信号線Ｇ１は、スイッチング用ＴＦ
Ｔ１１０１のゲート電極に接続されている。また、スイ
ッチング用ＴＦＴ１１０１のソース領域及びドレイン領
域のどちらか一方が、ソース信号線Ｓ１に接続され、ス
イッチング用ＴＦＴ１１０１のソース領域及びドレイン
領域の残る一方がＥＬ素子１１０２に接続されている。

【００６２】この画素において、ゲート信号線Ｇ１に信
号が入力されたとき、スイッチングＴＦＴ１１０１がオ
ンになり、このときソース信号線Ｓ１にソース線駆動回
路から電流が入力されると、スイッチングＴＦＴ１１０
１を介して、ＥＬ素子１１０２に階調信号に応じた期間
電流が流れて、発光する。この様に、ソース信号線に入
力される電流によってＥＬ素子１１０２の発光を制御し
階調表示を行う。

【００６３】本発明のアクティブ型ＥＬ表示装置におい
て、画素は、１つのＴＦＴとＥＬ素子で構成される。こ
れにより、アクティブ型ＥＬ表示装置の開口率を増大さ
せることができる。

【００６４】

【実施例】以下に、本発明の実施例について説明する。

【００６５】（実施例１）図７に本発明のＥＬ表示装置
のソース信号線駆動回路の構成及び駆動方法を示す。

【００６６】本実施例では、ｘ本のソース信号線への信
号を出力するソース信号線駆動回路について説明する。

【００６７】デジタル信号サンプリング回路２０１及び
記憶回路２０２は、シフトレジスタ２０３、ラッチ回路
１（２０４ａ）、ラッチ回路２（２０４ｂ）によって構
成される。

【００６８】デジタル階調信号ＶＤは、デジタル信号サ
ンプリング回路２０１に入力される。ここで本実施例で
は、４ビットのデジタル階調信号に対応するソース信号
線駆動回路を例に挙げているが、本発明はこれに限定さ
れるものではなく、６ビット、８ビット、或いはそれ以
外のデジタル階調信号に対しても適用される。

【００６９】デジタル信号サンプリング回路２０１によ
ってサンプリングされたデジタル階調信号ＶＤは、ラッ
チ回路１（ＬＡＴ１，１〜ＬＡＴ１，ｘ）に順次入力さ
れる。ラッチ回路２（ＬＡＴ２，１〜ＬＡＴ２，ｘ）
は、ラッチパルス線２０５に入力されるラッチパルスに
基づき、ラッチ回路１群ＬＡＴ１，１〜ＬＡＴ１，ｘか
ら一斉に送出されたデータを記憶する。信号線２０６
は、ラッチ回路２群ＬＡＴ２，１〜ＬＡＴ２，ｘからの
信号を下段に供給する。

【００７０】本実施例では、４ビットのデジタル階調信
号を扱うので、信号線２０６は各ラッチ回路２群ＬＡＴ
２，１〜ＬＡＴ２，ｘから４本ずつ出ていることにな
る。

【００７１】一般に、ｎビットのデジタル映像信号を扱
う場合、信号線２０６は、各ラッチ回路２群ＬＡＴ２，
１〜ＬＡＴ２，ｘからｎ本ずつ出ていることになる。

【００７２】なお、信号線２０６には、順に符号が付け
られているが図７では省略している。

【００７３】ここで、デジタル階調信号ＶＤが入力され
てから、信号がラッチ回路２群ＬＡＴ２，１〜ＬＡＴ
２，ｘから出力されるまでの動作を１番目のソース信号
線Ｓ１への出力に対応する回路ＬＡＴ１，１及びＬＡＴ
２，１に注目し、詳しく説明する。

【００７４】図８は、図７において１番目のソース信号
線Ｓ１へ出力に対するデジタル信号サンプリング回路及
びＬＡＴ１，１、ＬＡＴ２，１を示したものである。信
号線２０６には、Ｌ１，１〜Ｌ１，４の符号が付けられ
ているのがわかる。信号線２０６を示す符号Ｌａ，ｂに
おいては、ａはＬＡＴ回路２の番号、ｂは１〜４に従っ
て上位ビット〜下位ビットを示すものとする。

【００７５】シフトレジスタ２０３で構成されるサンプ
リング回路２０１によりサンプリングされたデジタル階
調信号ＶＤは、ＬＡＴ１，１に記憶され、ラッチパルス
線２０５からのラッチパルスに基づき、ＬＡＴ２，１に
保持される。この保持された信号は、信号線Ｌ１，１〜
Ｌ１，４を通して下段へ送られる。

【００７６】同様に、全ての信号線２０６にＬ１，１〜
Ｌｘ，４の符号が付けられている。この信号線Ｌ１，１
〜Ｌｘ，４から同時に信号が下段へ送出される。これを
全てのゲート信号線に対して繰り返し１フレームが終了
する。

【００７７】再び図７を参照して、ラッチ回路２群ＬＡ
Ｔ２，１〜ＬＡＴ２，ｘから出力されたデータは、時間
設定回路２０７（Ｔ１〜Ｔｘ）に入力される。この時間
設定回路２０７（Ｔ１〜Ｔｘ）に入力された信号は、同
じく時間設定回路２０７（Ｔ１〜Ｔｘ）に入力されるカ
ウンター信号２０９と比較される。この２つの信号が一
致したときのみ、定電流回路２０８（Ｉ１〜Ｉｘ）に信
号が送られる。

【００７８】ここで、ラッチ回路２群から出力されたデ
ータが時間設定回路から出力されるまでの動作を、１番
目のソース信号線Ｓ１への出力に対応する時間設定回路
Ｔ１に注目し詳しく説明する。

【００７９】図９は、図７において１番目のソース信号
線Ｓ１への出力に対応する時間設定回路Ｔ１を示したも
のである。Ｔ１は、カウンター信号線２０９＿１〜２０
９＿４、ｅｘ．ｏｒ回路（ｅｘ．ｏｒ１〜ｅｘ．ｏｒ
４）、ｎｏｒ回路（ｎｏｒ１〜ｎｏｒ３）、初期入力線
２１０によって構成される。

【００８０】なお、本実施例では、４ビットのデジタル
階調信号を扱うので、カウンター信号線は２０９＿１〜
２０９＿４の４本である。このカウンター信号線を示す
符号２０９＿ａにおいて、ａは１〜４に従って上位ビッ
ト〜下位ビットを示すものとする。

【００８１】一般に、ｎビットのデジタル映像信号を扱
う場合、カウンター信号線は、ｎ本となる。

【００８２】ここで、２０９＿１に出力されるパルスが
ｍの周期であるとすると、２０９＿２に出力されるパル
スはｍ／２の周期であり、２０９＿３に出力されるパル
スはｍ／４の周期であり、２０９＿４に出力されるパル
スはｍ／８の周期であるとする。

【００８３】ＬＡＴ２，１より信号線Ｌ１，１〜Ｌ１，
４に出力された信号は、Ｔ１に入力される。ここで、こ
れらの信号が、カウンター信号線２０９＿１〜２０９＿
４の信号とそれぞれ一致した場合、つまり、ｅｘ．ｏｒ
１〜ｅｘ．ｏｒ４にそれぞれ同じ信号が入力された場
合、ｎｏｒ１から信号が出力され、ｎｏｒ２及びｎｏｒ
３によって構成される、ラッチ回路（ＬＡＴ３，１）に
入力される。

【００８４】ここで、１つのライン期間のはじめに初期
入力線２１０により、ラッチ回路（ＬＡＴ３，１）に信
号が入力される。この信号により、ラッチ回路（ＬＡＴ
３，１）からＴＰ１に信号が出力される。なお、この信
号は、次に信号がラッチ回路（ＬＡＴ３，１）に入力さ
れるまで出力され続ける。

【００８５】この後、前記したように、ＬＡＴ２，１か
ら出力された信号によりｎｏｒ１からラッチ回路（ＬＡ
Ｔ３，１）に信号が入力されると、ＴＰ１へ信号が出力
されなくなる。

【００８６】なお、ＴＰ１とは、時間設定回路Ｔ１の出
力信号が入力される信号線に相当する。

【００８７】ここで、時間設定回路Ｔ１の動作を、図１
０のタイミングチャートを用いて説明する。

【００８８】ライン期間Ｌ１において、時間設定回路Ｔ
１にＬＡＴ２，１から信号線Ｌ１，１〜Ｌ１，４を通し
て、１，０，０，１の信号が入力された場合（０の信号
は、信号が入力されない場合に対応する）の例について
説明する。

【００８９】ライン期間Ｌ１のはじめの期間ｔ０に、ラ
ッチ回路（ＬＡＴ３，１）に初期入力線２１０から、初
期信号が入力される。その後、２０９＿１の信号がＬ
１，１の信号と一致しかつ、２０９＿２の信号がＬ１，
２の信号と一致しかつ、２０９＿３の信号がＬ１，３の
信号と一致しかつ、２０９＿４の信号がＬ１，４の信号
と一致した場合、再びラッチ回路（ＬＡＴ３，１）に信
号が入力される。Ｌ１ライン期間のはじめにラッチ回路
（ＬＡＴ３，１）に信号が入力されてから、再びラッチ
回路（ＬＡＴ３，１）に信号が入力されるまでの期間を
ｔ１００１とする。この期間ｔ１００１の間、ＴＰ１に
信号が出力される。

【００９０】次に、ライン期間Ｌ２において、時間設定
回路Ｔ１にＬＡＴ２，１から信号線Ｌ１，１〜Ｌ１，４
を通して、０，１，０，１の信号が入力された場合（０
の信号は、信号が入力されない場合に対応する）の例に
ついて説明する。

【００９１】ライン期間Ｌ１の場合と同様に、はじめの
期間ｔ０に、ラッチ回路（ＬＡＴ３，１）に初期入力線
２１０から、初期信号が入力される。その後、２０９＿
１の信号がＬ１，１の信号と一致しかつ、２０９＿２の
信号がＬ１，２の信号と一致しかつ、２０９＿３の信号
がＬ１，３の信号と一致しかつ、２０９＿４の信号がＬ
１，４の信号と一致した場合、再びラッチ回路（ＬＡＴ
３，１）に信号が入力される。Ｌ２ライン期間のはじめ
にラッチ回路（ＬＡＴ３，１）に信号が入力されてか
ら、再びラッチ回路（ＬＡＴ３，１）に信号が入力され
るまでの期間をｔ０１０１とする。この期間ｔ０１０１
の間、ＴＰ１にパルス信号が出力される。

【００９２】このタイミングチャートのライン期間Ｌ１
とライン期間Ｌ２を比較する。ライン期間Ｌ１における
出力期間ｔ１００１と、ライン期間Ｌ２における出力期
間ｔ０１０１の比は、の９：５となっている。ここで、
ライン期間Ｌ１とライン期間Ｌ２に入力された４ビット
の信号、１００１と０１０１の表現する値の比は、９：
５である。つまり、時間設定回路Ｔ１は、入力されたデ
ジタル階調信号の値に対応したパルス信号を出力する。

【００９３】入力されるデジタル階調信号が小さい場合
程、その信号が入力されたライン期間の、時間設定回路
からの出力パルス信号は、短くなる。

【００９４】再び図７を参照して、前記の動作が、１ラ
イン期間において、全ての時間設定回路Ｔ１〜Ｔｘにつ
いて同時に行われ、入力された信号に対応する期間のパ
ルス信号を出力する。

【００９５】これが、全てのライン期間において繰り返
される。

【００９６】時間設定回路から出力された信号が、定電
流回路２０８（Ｉ１〜Ｉｘ）に入力される。信号が入力
されている期間のみ、定電流源よりソース信号線（Ｓ１
〜Ｓｘ）に電流が流れる。

【００９７】時間設定回路から出力されたパルス信号
が、定電流回路２０８（Ｉ１〜Ｉｘ）を通って、ソース
信号線に入力されるまでの動作を１番目のソース信号線
Ｓ１への出力に対応する定電流回路Ｉ１に注目し、詳し
く説明する。図１１は、図７において、１番目のソース
信号線Ｓ１への出力に対応する定電流回路Ｉ１を示した
ものである。

【００９８】時間設定回路Ｔ１から出力された信号が、
ＴＰ１から入力されている間は、スイッチＳＷ１がオ
ン、スイッチＳＷ２がオフになり、定電流源から一定電
流ｉがソース信号線Ｓ１に入力される。その後、信号が
ＴＰ１から入力されなくなると、スイッチＳＷ１がオ
フ、スイッチＳＷ２がオンになり、ソース信号線Ｓ１に
電流が流れなくなる。

【００９９】再び図７を参照して、前記の動作が、１ラ
イン期間において、全ての定電流回路Ｉ１〜Ｉｘについ
て同時に行われ、パルス信号が入力されている間だけ、
一定電流ｉを出力する。

【０１００】これが、全てのライン期間において繰り返
される。

【０１０１】この様にして１ライン期間に、各画素にお
いて入力されたデジタル階調信号に応じた期間だけ、電
流がソース信号線に入力される。

【０１０２】上記構成によって、入力されたデジタル階
調信号に応じた期間、ソース信号線に一定電流を出力す
るソース信号線駆動回路が得られる。

【０１０３】（実施例２）図１３に、本発明のアクティ
ブ型ＥＬ表示装置の画素部の構成を示す。

【０１０４】ゲート信号線駆動回路からの選択信号を入
力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有する
スイッチング用ＴＦＴのゲート電極に接続されている。
また各画素の有するスイッチング用ＴＦＴのソース領域
とドレイン領域は、一方が電流を入力するソース信号線
（Ｓ１〜Ｓｘ）に、もう一方が各画素が有するＥＬ素子
に接続されている。

【０１０５】なお本発明において、スイッチング用ＴＦ
Ｔはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもど
ちらでも用いることが可能である。

【０１０６】本実施例のアクティブ型ＥＬ表示装置の駆
動方法について説明する。ゲート信号線Ｇ１が選択され
ると、そこに接続された全てのスイッチング用ＴＦＴ
は、ゲート電極に電圧が印加されオンの状態になる。こ
のとき、ソース信号線（Ｓ１〜Ｓｘ）より同時に、電流
がスイッチング用ＴＦＴを介してＥＬ素子に流れる。Ｅ
Ｌ素子はこの電流量に応じて発光する。

【０１０７】同様の操作を、全てのゲート信号線（Ｇ１
〜Ｇｙ）に対して行うと、１画像が表示される。

【０１０８】（実施例３）本実施例では、実施例１のソ
ース信号線駆動回路を、実施例２のアクティブ型ＥＬ表
示装置に用いた場合について説明する。

【０１０９】つまり、実施例１で示した、入力されたデ
ジタル階調信号に応じた期間、ソース信号線に一定電流
を出力するソース信号線駆動回路を、実施例２で示し
た、１画素が１つのＴＦＴと１つのＥＬ素子とで構成さ
れるアクティブ型ＥＬ表示装置に用いた場合について説
明する。

【０１１０】実施例２のアクティブ型ＥＬ表示装置のソ
ース信号線に入力される電流を、実施例１で示した、ソ
ース信号線駆動回路によって発生させる。

【０１１１】前記したように、本発明のソース信号線駆
動回路から出力される電流は、外部より入力されたデジ
タル階調信号に対応した期間をもつ、電流パルスであ
る。ゲート信号線が選択され、この電流パルスがソース
信号線に入力され、スイッチング用ＴＦＴを介してＥＬ
素子に流れる間のみ画素は、発光する。

【０１１２】この発光期間により、実施例２で示した、
アクティブ型ＥＬ表示装置の画素のＥＬ素子の発光量が
制御され、階調が表現される。

【０１１３】本明細書中では、このように、ＥＬ素子の
発光量を、その発光期間を制御することによって制御
し、階調を表現する手法を、時間階調方式と呼ぶ。

【０１１４】（実施例４）本実施例では、実施例１のソ
ース信号線駆動回路をパッシブ型ＥＬ表示装置に用いた
場合について説明する。

【０１１５】図２において信号線駆動回路に、実施例１
のソース信号線駆動回路を適用することによって、課題
の実現が可能である。

【０１１６】パッシブ型ＥＬ表示装置の信号線に入力さ
れる電流を、実施例１で示した、ソース信号線駆動回路
によって発生させる。

【０１１７】前述したように、本発明のソース信号線駆
動回路から出力される電流は、外部より入力されたデジ
タル階調信号に対応した期間をもつ、電流パルスであ
る。

【０１１８】走査線が選択され、この電流パルスが信号
線に入力され、ＥＬ素子に流れる間のみ画素は、発光す
る。

【０１１９】この発光期間により、パッシブ型ＥＬ表示
装置の画素のＥＬ素子の発光量が制御され、階調が表現
される。このような時間階調方式により駆動する。

【０１２０】本実施例のパッシブ型ＥＬ表示装置の上面
図及び断面図を図２３に示す。

【０１２１】図２３（Ａ）は、上面図である。図２３
（Ａ）においてＡ―Ａ'の断面図を図２３（Ｂ）に示
す。

【０１２２】図２３（Ａ）において、パッシブ型ＥＬ表
示装置は、絶縁基板８８０とＦＰＣと、走査線駆動回路
と、信号線駆動回路８８１と、画素部とを有する。

【０１２３】図２３（Ｂ）において、信号線駆動回路８
８１は、ＴＦＴ基板上に形成されたＴＦＴによって構成
されている。

【０１２４】信号線駆動回路８８１は、ＴＦＴによって
形成され、絶縁基板８８０上に貼り合わせられている。

【０１２５】なお、図２３（Ｂ）に示すように、信号線
駆動回路８８１が、絶縁基板上８８０上にバンプを介し
て貼り合わせられている。

【０１２６】（実施例５）本実施例では、本発明のアク
ティブ型ＥＬ表示装置を作製した例について説明する。

【０１２７】図１７（Ａ）は本発明を用いたアクティブ
型ＥＬ表示装置の上面図である。図１７（Ａ）におい
て、４０１０は基板、４０１１は画素部、４０１２はソ
ース信号線駆動回路、４０１３はゲート信号線駆動回路
であり、それぞれの駆動回路は配線４０１４、４０１６
を経てＦＰＣ４０１７に至り、外部機器へと接続され
る。

【０１２８】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。

【０１２９】また、図１７（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３が形成されている。これらのＴＦＴは公知の構造
（トップゲート構造またはボトムゲート構造）を用いれ
ば良い。

【０１３０】駆動回路用ＴＦＴ４０２２、画素部用ＴＦ
Ｔ４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
４０２７を形成する。

【０１３１】透明導電膜としては、酸化インジウムと酸
化スズとの化合物（ＩＴＯと呼ばれる）または酸化イン
ジウムと酸化亜鉛との化合物を用いることができる。そ
して、画素電極４０２７を形成したら、絶縁膜４０２８
を形成し、画素電極４０２７上に開口部を形成する。

【０１３２】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１３３】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルタを組み合わせた方式、白色発光層
とカラーフィルタを組み合わせた方式があるがいずれの
方法を用いても良い。勿論、単色発光のＥＬ表示装置と
することもできる。

【０１３４】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１３５】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源線であり、
導電性ペースト材料４０３２を介してＦＰＣ４０１７に
接続される。

【０１３６】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１３７】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１３８】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材７
０００が設けられ、さらにシーリング材７０００の外側
には密封材（第２のシーリング材）７００１が形成され
る。

【０１３９】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１４０】また、充填材６００４の中にスペーサを含
有させてもよい。このとき、スペーサをＢａＯなどから
なる粒状物質とし、スペーサ自体に吸湿性をもたせても
よい。

【０１４１】スペーサを設けた場合、パッシベーション
膜６００３はスペーサ圧を緩和することができる。ま
た、パッシベーション膜とは別に、スペーサ圧を緩和す
る樹脂膜などを設けてもよい。

【０１４２】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１４３】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１４４】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１６も同様にしてシーリング材７０００および
密封材７００１と基板４０１０との隙間を通ってＦＰＣ
４０１７に電気的に接続される。

【０１４５】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにシーリング材７０００を取り
付けているが、カバー材６０００及びシーリング材７０
００を取り付けてから、充填材６００４を設けても良
い。この場合、基板４０１０、カバー材６０００及びシ
ーリング材７０００で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態（１０
^-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。

【０１４６】（実施例６）本実施例では、本発明を用い
て実施例５とは異なる形態のアクティブ型ＥＬ表示装置
を作製した例について、図１８（Ａ）、１８（Ｂ）を用
いて説明する。図１７（Ａ）、１７（Ｂ）と同じ番号の
ものは同じ部分を指しているので説明は省略する。

【０１４７】図１８（Ａ）は本実施例のＥＬ表示装置の
上面図であり、図１８（Ａ）をＡ-Ａ'で切断した断面図
を図１８（Ｂ）に示す。

【０１４８】実施例５に従って、ＥＬ素子の表面を覆っ
てパッシベーション膜６００３までを形成する。

【０１４９】さらに、ＥＬ素子を覆うようにして充填材
６００４を設ける。この充填材６００４は、カバー材６
０００を接着するための接着剤としても機能する。充填
材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１５０】また、充填材６００４の中にスペーサを含
有させてもよい。このとき、スペーサをＢａＯなどから
なる粒状物質とし、スペーサ自体に吸湿性をもたせても
よい。

【０１５１】スペーサを設けた場合、パッシベーション
膜６００３はスペーサ圧を緩和することができる。ま
た、パッシベーション膜とは別に、スペーサ圧を緩和す
る樹脂膜などを設けてもよい。

【０１５２】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１５３】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１５４】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。

【０１５５】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４も同様にしてシーリン
グ材６００２と基板４０１０との隙間を通ってＦＰＣ４
０１７に電気的に接続される。

【０１５６】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにフレーム材６００１を取り付
けているが、カバー材６０００及びフレーム材６００１
を取り付けてから、充填材６００４を設けても良い。こ
の場合、基板４０１０、カバー材６０００及びフレーム
材６００１で形成されている空隙に通じる充填材の注入
口を設ける。そして前記空隙を真空状態（１０^-2Ｔｏｒ
ｒ以下）にし、充填材の入っている水槽に注入口を浸し
てから、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。

【０１５７】（実施例７）ここでＥＬ表示装置における
画素部のさらに詳細な断面構造を図１９に示す。図１９
において、基板３５０１上に設けられたスイッチング用
ＴＦＴ３５０２は公知の方法を用いて形成されたｎチャ
ネル型ＴＦＴを用いる。本実施例では、２つのゲート電
極３９ａと３９ｂを有する、ダブルゲート構造としてい
る。ここで２つのゲート電極３９ａと３９ｂとは、電気
的に接続されている。ダブルゲート構造とすることで実
質的に二つのＴＦＴが直列接続された構造となり、オフ
電流値を低減することができるという利点がある。な
お、本実施例ではダブルゲート構造としているが、シン
グルゲート構造でも構わないし、トリプルゲート構造や
それ以上のゲート本数を持つマルチゲート構造でも構わ
ない。また、公知の方法を用いて形成されたｐチャネル
型ＴＦＴを用いても構わない。

【０１５８】スイッチング用ＴＦＴ３５０２の上には第
１パッシベーション膜４１が設けられ、その上に樹脂絶
縁膜でなる平坦化膜４２が形成される。平坦化膜４２を
用いてＴＦＴによる段差を平坦化することは非常に重要
である。後に形成されるＥＬ層は非常に薄いため、段差
が存在することによって発光不良を起こす場合がある。
従って、ＥＬ層をできるだけ平坦面に形成しうるように
画素電極を形成する前に平坦化しておくことが望まし
い。

【０１５９】また、４３は反射性の高い導電膜でなる画
素電極（この場合ＥＬ素子の陰極）であり、スイッチン
グ用ＴＦＴ３５０２のドレイン領域に電気的に接続され
る。画素電極４３としてはアルミニウム合金膜、銅合金
膜または銀合金膜など低抵抗な導電膜またはそれらの積
層膜を用いることが好ましい。勿論、他の導電膜との積
層構造としても良い。

【０１６０】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材
料を用いる。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバ
ゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられ
る。

【０１６１】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１６２】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１６３】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。

【０１６４】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１６５】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの上方に向か
って）放射されるため、陽極は透光性でなければならな
い。透明導電膜としては酸化インジウムと酸化スズとの
化合物や酸化インジウムと酸化亜鉛との化合物を用いる
ことができるが、耐熱性の低い発光層や正孔注入層を形
成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。

【０１６６】陽極４７まで形成された時点でＥＬ素子３
５０５が完成する。なお、ここでいうＥＬ素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されたコンデンサを指す。画素電
極４３は画素の面積にほぼ一致させているため、画素全
体がＥＬ素子として機能する。従って、発光の利用効率
が非常に高く、明るい画像表示が可能となる。

【０１６７】また本実施例では、陽極４７の上にさらに
第２パッシベーション膜４８を設けている。第２パッシ
ベーション膜４８としては窒化珪素膜または窒化酸化珪
素膜が好ましい。この目的は、外部とＥＬ素子とを遮断
することであり、有機ＥＬ材料の酸化による劣化を防ぐ
意味と、有機ＥＬ材料からの脱ガスを抑える意味との両
方を併せ持つ。これによりＥＬ表示装置の信頼性が高め
られる。

【０１６８】以上のように本発明のＥＬ表示装置は図１
９のような構造の画素部を有し、オフ電流値の十分に低
いスイッチング用ＴＦＴを有する。従って、高い信頼性
を有し、且つ、良好な画像表示が可能なＥＬ表示装置が
得られる。

【０１６９】（実施例８）本実施例では、実施例７に示
した画素部において、ＥＬ素子３５０５の構造を反転さ
せた構造について説明する。説明には図２０を用いる。
なお、図１９の構造と異なる点はＥＬ素子の部分とスイ
ッチング用ＴＦＴだけであるので、その他の説明は省略
することとする。

【０１７０】図２０において、スイッチング用ＴＦＴ３
５０２は公知の方法を用いて形成されたｐチャネル型Ｔ
ＦＴを用いる。

【０１７１】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。

【０１７２】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子３７０１が形成さ
れる。

【０１７３】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板の方
に向かって放射される。

【０１７４】（実施例９）本実施例では、本発明のアク
ティブ型ＥＬ表示装置の画素部とその周辺に設けられる
駆動回路部（ソース信号線側駆動回路、ゲート信号線側
駆動回路）のＴＦＴを同時に作製する方法について説明
する。但し、説明を簡単にするために、駆動回路部に関
しては基本単位であるＣＭＯＳ回路を図示することとす
る。

【０１７５】まず、図１４（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板５００１上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏか
ら作製される酸化窒化シリコン膜５００２ａを１０〜２
００[nm]（好ましくは５０〜１００[nm]）形成し、同様
にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコ
ン膜５００２ｂを５０〜２００[nm]（好ましくは１００
〜１５０[nm]）の厚さに積層形成する。本実施例では下
地膜５００２を２層構造として示したが、前記絶縁膜の
単層膜または２層以上積層させた構造として形成しても
良い。

【０１７６】島状半導体層５００３〜５００５は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３〜５００５の厚さは２５〜８
０[nm]（好ましくは３０〜６０[nm]）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。

【０１７７】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３０[Hz]とし、レーザーエ
ネルギー密度を１００〜４００[mJ/cm²](代表的には２
００〜３００[mJ/cm²])とする。また、ＹＡＧレーザー
を用いる場合にはその第２高調波を用いパルス発振周波
数１〜１０[kHz]とし、レーザーエネルギー密度を３０
０〜６００[mJ/cm²](代表的には３５０〜５００[mJ/c
m²])とすると良い。そして幅１００〜１０００[μm]、
例えば４００[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率（オーバーラップ率）を８０〜９８[％]として行
う。

【０１７８】次いで、島状半導体層５００３〜５００５
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３０
０〜４００[℃]とし、高周波（１３．５６[MHz]）、電
力密度０．５〜０．８[W/cm²]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後４００〜５００[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。

【０１７９】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００[nm]の厚さに形成し、
第２の導電膜５００９をＷで１００〜３００[nm]の厚さ
に形成する。

【０１８０】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は
１８０[μΩcm]程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることが出来る。

【０１８１】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、Ｗ中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９９９[％]のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
[μΩcm]を実現することが出来る。

【０１８２】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第１の
導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第
２の導電膜５００９をＷとする組み合わせ、第１の導電
膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の
導電膜５００９をＡｌとする組み合わせ、第１の導電膜
５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＣｕとする組み合わせが挙げられる。

【０１８３】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ（１３．５６[MH
z]）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００[W]のＲＦ（１３．５６[MH
z]）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。

【０１８４】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程
度の割合でエッチング時間を増加させると良い。Ｗ膜に
対する酸化窒化シリコン膜の選択比は２〜４（代表的に
は３）であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は２０〜５０[nm]程度エ
ッチングされることになる。こうして、第１のエッチン
グ処理により第１の導電層と第２の導電層から成る第１
の形状の導電層５０１１〜５０１４（第１の導電層５０
１１ａ〜５０１４ａと第２の導電層５０１１ｂ〜５０１
４ｂ）を形成する。このとき、ゲート絶縁膜５００７に
おいては、第１の形状の導電層５０１１〜５０１４で覆
われない領域は２０〜５０[nm]程度エッチングされ薄く
なった領域が形成される。（図１４（Ｂ））

【０１８５】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴[atoms/cm²]とし、加速電圧を６０〜１００[keV]とし
て行う。Ｎ型を付与する不純物元素として１５族に属す
る元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いる。この場合、導電
層５０１１〜５０１４がＮ型を付与する不純物元素に対
するマスクとなり、自己整合的に第１の不純物領域５０
１７〜５０２３が形成される。第１の不純物領域５０１
７〜５０２３には１×１０²⁰〜１×１０²¹[atoms/cm³]
の濃度範囲でＮ型を付与する不純物元素を添加する。
（図１４（Ｂ））

【０１８６】次に、図１４（Ｃ）に示すように、レジス
トマスクは除去しないまま、第２のエッチング処理を行
う。エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ
膜を選択的にエッチングする。この時、第２のエッチン
グ処理により第２の形状の導電層５０２６〜５０２９
（第１の導電層５０２６ａ〜５０２９ａと第２の導電層
５０２６ｂ〜５０２９ｂ）を形成する。このとき、ゲー
ト絶縁膜５００７においては、第２の形状の導電層５０
２６〜５０２９で覆われない領域はさらに２０〜５０[n
m]程度エッチングされ薄くなった領域が形成される。

【０１８７】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【０１８８】そして、図１５（Ａ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてＮ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０[keV]とし、１×１０¹³[atoms/cm
²]のドーズ量で行い、図１４（Ｂ）で島状半導体層に形
成された第１の不純物領域の内側に新たな不純物領域を
形成する。ドーピングは、第２の形状の導電層５０２６
〜５０２９を不純物元素に対するマスクとして用い、第
１の導電層５０２６ａ〜５０２９ａの下側の領域にも不
純物元素が添加されるようにドーピングする。こうし
て、第３の不純物領域５０３２〜５０３５が形成され
る。この第３の不純物領域５０３２〜５０３５に添加さ
れたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５
０２９ａのテーパー部の膜厚に従って緩やかな濃度勾配
を有している。なお、第１の導電層５０２６ａ〜５０２
９ａのテーパー部と重なる半導体層において、第１の導
電層５０２６ａ〜５０２９ａのテーパー部の端部から内
側に向かって若干、不純物濃度が低くなっているもの
の、ほぼ同程度の濃度である。

【０１８９】図１５（Ｂ）に示すように第３のエッチン
グ処理を行う。エッチングガスにＣＨＦ₆を用い、反応
性イオンエッチング法（ＲＩＥ法）を用いて行う。第３
のエッチング処理により、第１の導電層５０２６ａ〜５
０２９ａのテーパー部を部分的にエッチングして、第１
の導電層が半導体層と重なる領域が縮小される。第３の
エッチング処理によって、第３の形状の導電層５０３７
〜５０４０（第１の導電層５０３７ａ〜５０４０ａと第
２の導電層５０３７ｂ〜５０４０ｂ）を形成する。この
とき、ゲート絶縁膜５００７においては、第３の形状の
導電層５０３７〜５０４０で覆われない領域はさらに２
０〜５０[nm]程度エッチングされ薄くなった領域が形成
される。

【０１９０】第３のエッチング処理によって、第３の不
純物領域５０３２〜５０３５においては、第１の導電層
５０３７ａ〜５０４０ａと重なる第３の不純物領域５０
３２ａ〜５０３５ａと、第１の不純物領域と第３の不純
物領域との間の第２の不純物領域５０３２ｂ〜５０３５
ｂとが形成される。

【０１９１】そして、図１５（Ｃ）に示すように、Ｐチ
ャネル型ＴＦＴを形成する島状半導体層５００４に第1
の導電型とは逆の導電型の第４の不純物領域５０４３〜
５０４８を形成する。第３の形状の導電層５０３８ｂを
不純物元素に対するマスクとして用い、自己整合的に不
純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを
形成する島状半導体層５００３、５００５はレジストマ
スク５２００で全面を被覆しておく。不純物領域５０４
３〜５０４８にはそれぞれ異なる濃度でリンが添加され
ているが、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法
で形成し、そのいずれの領域においても不純物濃度が２
×１０²⁰〜２×１０²¹[atoms/cm³]となるようにする。

【０１９２】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層５０３７〜５０４０がゲート電極として
機能する。

【０１９３】レジストマスク５２００を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。熱
アニール法では酸素濃度が１[ppm]以下、好ましくは
０．１[ppm]以下の窒素雰囲気中で４００〜７００
[℃]、代表的には５００〜６００[℃]で行うものであ
り、本実施例では５００[℃]で４時間の熱処理を行う。
ただし、第３の形状の導電層５０３７〜５０４０に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜（シリコンを主成分とする）を形成した後で
活性化を行うことが好ましい。

【０１９４】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜４５０[℃]で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。

【０１９５】次いで、図１６（Ａ）に示すように、第１
の層間絶縁膜５０５５を酸化窒化シリコン膜から１００
〜２００[nm]の厚さで形成する。その上に、各画素に対
して、カラーフィルタ（Ｒ）またはカラーフィルタ
（Ｇ）またはカラーフィルタ（Ｂ）をパターニングす
る。図１６中において、カラーフィルタを５０６４で示
す。ここで、カラーフィルタ（Ｒ）とは、白色光から赤
色の光を抽出するフィルターであり、カラーフィルタ
（Ｇ）とは、白色光から緑色の光を抽出するフィルター
であり、カラーフィルタ（Ｂ）とは、白色光から青色の
光を抽出するフィルターである。さらにその上に、有機
絶縁物材料から成る第２の層間絶縁膜５０５６を形成し
た後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５
０５６、およびゲート絶縁膜５００７に対してコンタク
トホールを形成し、各配線５０５７〜５０６１をパター
ニング形成した後、配線５０６１に接する画素電極５０
６３をパターニング形成する。

【０１９６】第２の層間絶縁膜５０５６としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５[μm]（さらに好ま
しくは２〜４[μm]）とすれば良い。

【０１９７】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７、５０１８、５０２１、５０２３またはＰ型
の不純物領域５０４３〜５０４８に達するコンタクトホ
ール、およびゲート電極に達するコンタクトホール（図
示せず）をそれぞれ形成する。

【０１９８】また、配線５０５７〜５０６１として、Ｔ
ｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００
[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３
層構造の積層膜を所望の形状にパターニングしたものを
用いる。勿論、他の導電膜を用いても良い。

【０１９９】また、本実施例では、画素電極５０６３と
してＩＴＯ膜を１１０[nm]の厚さに形成し、パターニン
グを行った。画素電極５０６３を接続配線５０６１と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。この
画素電極５０６３がＥＬ素子の陽極となる。（図１６
（Ａ））

【０２００】次に、図１６（Ｂ）に示すように、珪素を
含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の
厚さに形成し、画素電極５０６３に対応する位置に開口
部を形成して、バンクとして機能する第３の層間絶縁膜
５０６５を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するＥＬ層の劣化が顕著な問題となって
しまうため、注意が必要である。

【０２０１】次に、ＥＬ層５０６６および陰極（ＭｇＡ
ｇ電極）５０６７を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、ＥＬ層５０６６の膜厚は８０
〜２００[nm]（典型的には１００〜１２０[nm]）、陰極
５０６７の厚さは１８０〜３００[nm]（典型的には２０
０〜２５０[nm]）とすれば良い。本実施例では、カラー
フィルタを用いるため、ＥＬ層は、白色発光するものの
みを使用すればよいため、画素ごとに塗り分ける必要は
ない。

【０２０２】なお、ＥＬ層５０６６としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
４層構造をＥＬ層とすれば良い。

【０２０３】次に、陰極５０６７を形成する。本実施例
では陰極５０６７としてＭｇＡｇを用いたが、本発明は
これに限定されない。陰極５０６７として他の公知の材
料を用いても良い。

【０２０４】最後に、窒化珪素膜でなるパッシベーショ
ン膜５０６８を３００[nm]の厚さに形成する。パッシベ
ーション膜５０６８を形成しておくことで、ＥＬ層５０
６６を水分等から保護することができ、ＥＬ素子の信頼
性をさらに高めることが出来る。

【０２０５】こうして図１６（Ｂ）に示すような構造の
ＥＬ表示装置が完成する。なお、本実施例におけるＥＬ
表示装置の作製工程においては、回路の構成および工程
の関係上、ソース、ドレイン電極を形成している配線材
料であるＡｌによってゲート信号線を形成しているが、
異なる材料を用いても良い。

【０２０６】ところで、本実施例のＥＬ表示装置は、画
素部だけでなく駆動回路部にも最適な構造のＴＦＴを配
置することにより、非常に高い信頼性を示し、動作特性
も向上しうる。また結晶化工程においてＮｉ等の金属触
媒を添加し、結晶性を高めることも可能である。それに
よって、ソース信号線駆動回路の駆動周波数を１０[MH
z]以上にすることが可能である。

【０２０７】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチなどが含まれる。

【０２０８】本実施例の場合、Ｎチャネル型ＴＦＴの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップＬＤＤ領域
（Ｌ _OV領域）、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットＬＤＤ領域（Ｌ_OFF領域）および
チャネル形成領域を含む。

【０２０９】また、ＣＭＯＳ回路のＰチャネル型ＴＦＴ
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチ
ャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャ
リア対策を講じることも可能である。

【０２１０】なお、実際には図１６（Ｂ）の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＥＬ素子の信頼性が向上する。

【０２１１】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付けて製品として完成する。

【０２１２】また、本実施例で示す工程に従えば、表示
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。

【０２１３】（実施例１０）実施例１で示した、ソース
信号線駆動回路を実施例９のプロセスにより、ＴＦＴを
用いて絶縁基板上に作製することができる。これによ
り、アクティブ型ＥＬ表示装置だけではなく、パッシブ
型ＥＬ表示装置においても、その信号線駆動回路を、こ
のソース信号線駆動回路を用いて作製することができ
る。

【０２１４】（実施例１１）本発明のＥＬ表示装置にお
いて、ＥＬ素子が有するＥＬ層に用いられる材料は、有
機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施
できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が
高いため、そのような駆動電圧に耐えうる耐圧特性を有
するＴＦＴを用いなければならない。

【０２１５】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。

【０２１６】また、本実施例の構成は、実施例１〜９の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０２１７】（実施例１２）本発明において、ＥＬ層と
して用いる有機物質は低分子系有機物質であってもポリ
マー系（高分子系）有機物質であっても良い。低分子系
有機物質はＡｌｑ₃（トリス−８−キノリライト−アル
ミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を
中心とした材料が知られている。ポリマー系有機物質と
して、π共役ポリマー系の物質が挙げられる。代表的に
は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリ
ビニルカルバゾール）、ポリカーボネート等が挙げられ
る。

【０２１８】ポリマー系（高分子系）有機物質は、スピ
ンコーティング法（溶液塗布法ともいう）、ディッピン
グ法、ディスペンス法、印刷法またはインクジェット法
など簡易な薄膜形成方法で形成でき、低分子系有機物質
に比べて耐熱性が高い。

【０２１９】また本発明のＥＬ表示装置が有するＥＬ素
子において、そのＥＬ素子が有するＥＬ層が、電子輸送
層と正孔輸送層とを有している場合、電子輸送層と正孔
輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶
質のＳｉ_1-xＣ_x等の非晶質半導体で構成しても良い。

【０２２０】非晶質半導体には多量のトラップ準位が存
在し、かつ非晶質半導体が他の層と接する界面において
多量の界面準位を形成する。そのため、ＥＬ素子は低い
電圧で発光させることができるとともに、高輝度化を図
ることもできる。

【０２２１】また有機ＥＬ層にドーパント（不純物）を
添加し、有機ＥＬ層の発光の色を変化させても良い。ド
ーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、
クマリン６、ＴＰＢ、キナクリドン等が挙げられる。

【０２２２】（実施例１３）本実施例では、本発明のＥ
Ｌ表示装置について図２１（Ａ）、（Ｂ）を用いて説明
する。図２１（Ａ）は、ＥＬ素子の形成されたＴＦＴ基
板において、ＥＬ素子の封入まで行った状態を示す上面
図である。点線で示された６８０１はソース信号側駆動
回路、６８０２はゲート信号側駆動回路、６８０３は画
素部である。また、６８０４はカバー材、６８０５は第
１シール材、６８０６は第２シール材であり、第１シー
ル材６８０５で囲まれた内側のカバー材とＴＦＴ基板と
の間には充填材６８０７（図２１（Ｂ）参照）が設けら
れる。

【０２２３】なお、６８０８はソース信号側駆動回路６
８０１、ゲート信号側駆動回路６８０２、及び画素部６
８０３に入力される信号を伝達するための接続配線であ
り、外部機器との接続端子となるＦＰＣ（フレキシブル
プリントサーキット）６８０９からビデオ信号やクロッ
ク信号を受け取る。

【０２２４】ここで、図２１（Ａ）をＡ−Ａ’で切断し
た断面に相当する断面図を図２１（Ｂ）に示す。なお、
図２１（Ａ）、（Ｂ）では同一の部位に同一の符号を用
いている。

【０２２５】図２１（Ｂ）に示すように、基板６８００
上には画素部６８０３、ソース信号側駆動回路６８０１
が形成されており、画素部６８０３はＥＬ素子に流れる
電流を制御するためのＴＦＴ（以下、スイッチング用Ｔ
ＦＴという）６８５１とそのドレインに電気的に接続さ
れた画素電極６８５２を含む複数の画素により形成され
る。本実施例ではスイッチング用ＴＦＴ６８５１をｐチ
ャネル型ＴＦＴとする。また、ソース信号側駆動回路６
８０１はｎチャネル型ＴＦＴ６８５３とｐチャネル型Ｔ
ＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を
用いて形成される。

【０２２６】各画素は画素電極の下にカラーフィルタ
（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカ
ラーフィルタ（Ｂ）（図示せず）を有している。ここで
カラーフィルタ（Ｒ）とは、白色光から赤色光を抽出す
るカラーフィルタであり、カラーフィルタ（Ｇ）は、白
色光から緑色光を抽出するカラーフィルタ、カラーフィ
ルタ（Ｂ）は、白色光から青色光を抽出するカラーフィ
ルタである。

【０２２７】このカラーフィルタは、フォトリソグラフ
ィ工程によって作製するため、約３μｍの精度で作製可
能である。このカラーフィルタを用いた場合、発光層は
白色発光するもののみで良い。つまりメタルマスクを用
いて画素を塗り分ける必要がない。そのため、より微細
な画素を作製することができる。

【０２２８】また、従来のカラーフィルタを用いない構
造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素
子の発光層を励起させてしまい、所望の発色が得られな
い問題が起こりうる。しかしながら、本実施例のように
カラーフィルタを設けることでＥＬ素子には特定の波長
の光しか入らないようになる。即ち、外部からの光によ
りＥＬ素子が励起されてしまうような不具合を防ぐこと
が可能である。

【０２２９】次に、画素電極６８５２は透明導電膜で形
成され、ＥＬ素子の陽極として機能する。また、画素電
極６８５２の両端には絶縁膜６８５７が形成され、さら
に白色に発光する発光層６８５８が形成される。

【０２３０】なお、発光層６８５８の材料として有機材
料だけでなく無機材料を用いることができる。また、発
光層だけでなく電子注入層、電子輸送層、正孔輸送層ま
たは正孔注入層を組み合わせた積層構造としても良い。

【０２３１】また、各発光層の上にはＥＬ素子の陰極６
８６０が遮光性を有する導電膜でもって形成される。こ
の陰極６８６０は全ての画素に共通であり、接続配線６
８０８を経由してＦＰＣ６８０９に電気的に接続されて
いる。

【０２３２】次に、第１シール材６８０５をディスペン
サー等で形成し、スペーサ（図示せず）を撒布してカバ
ー材６８０４を貼り合わせる。そして、ＴＦＴ基板、カ
バー材６８０４及び第１シール材６８０５で囲まれた領
域内に充填材６８０７を真空注入法により充填する。

【０２３３】また、本実施例では充填材６８０７に予め
吸湿性物質６８６１として酸化バリウムを添加してお
く。なお、本実施例では吸湿性物質を充填材に添加して
用いるが、塊状に分散させて充填材中に封入することも
できる。また、図示されていないがスペーサの材料とし
て吸湿性物質を用いることも可能である。

【０２３４】次に、充填材６８０７を紫外線照射または
加熱により硬化させた後、第１シール材６８０５に形成
された開口部（図示せず）を塞ぐ。第１シール材６８０
５の開口部を塞いだら、導電性材料６８６２を用いて接
続配線６８０８及びＦＰＣ６８０９を電気的に接続させ
る。さらに、第１シール材６８０５の露呈部及びＦＰＣ
６８０９の一部を覆うように第２シール材６８０６を設
ける。第２シール材６８０６は第１シール材６８０５と
同様の材料を用いれば良い。

【０２３５】以上のような方式を用いてＥＬ素子を充填
材６８０７に封入することにより、ＥＬ素子を外部から
完全に遮断することができ、外部から水分や酸素等の有
機材料の酸化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高いＥＬ表示装置を作製するこ
とができる。

【０２３６】また、本発明を用いることで既存の液晶表
示装置用の製造ラインを転用させることができるため、
整備投資の費用が大幅に削減可能であり、歩留まりの高
いプロセスで１枚の基板から複数の発光装置を生産する
ことができるため、大幅に製造コストを低減しうる。

【０２３７】（実施例１４）本実施例では、実施例１３
に示したＥＬ表示装置において、ＥＬ素子から発する光
の放射方向とカラーフィルタの配置を異ならせた場合の
例について示す。説明には図２２を用いるが、基本的な
構造は図２１（Ｂ）と同様であるので変更部分に新しい
符号を付して説明する。

【０２３８】本実施例では画素部６９０１にはスイッチ
ング用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用い
られている。また、スイッチング用ＴＦＴ６９０２のド
レインには画素電極６９０３が電気的に接続され、この
画素電極６９０３は遮光性を有する導電膜で形成されて
いる。本実施例では画素電極６９０３がＥＬ素子の陰極
となる。

【０２３９】また、本発明を用いて形成された白色に発
光する発光層６８５８の上には各画素に共通な透明導電
膜６９０４が形成される。この透明導電膜６９０４はＥ
Ｌ素子の陽極となる。

【０２４０】さらに、本実施例ではカラーフィルタ
（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカ
ラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に
形成されている点に特徴がある。本実施例のＥＬ素子の
構造とした場合、発光層から発した光の放射方向がカバ
ー材側に向かうため、図２２の構造とすればその光の経
路にカラーフィルタを設置することができる。

【０２４１】本実施例のようにカラーフィルタ（Ｒ）６
９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィ
ルタ（Ｂ）（図示せず）をカバー材６８０４に設ける
と、ＴＦＴ基板の工程を少なくすることができ、歩留ま
り及びスループットの向上を図ることができるという利
点がある。

【０２４２】（実施例１５）本発明を用いて形成された
電子表示装置、特にＥＬ表示装置は様々な電子機器に用
いることができる。以下に、本発明を用いて形成された
電子表示装置を表示媒体として組み込んだ電子機器につ
いて説明する。

【０２４３】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、ゲーム機、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図２４に示す。

【０２４４】図２４（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４等を含む。本発明のＥＬ表示装置は
パーソナルコンピュータの表示部２００３に用いること
ができる。

【０２４５】図２４（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明のＥＬ表示装置はビデオカメラの表
示部２１０２に用いることができる。

【０２４６】図２４（Ｃ）は頭部取り付け型のＥＬ表示
装置の一部（右片側）であり、本体２３０１、信号ケー
ブル２３０２、頭部固定バンド２３０３、表示モニタ２
３０４、光学系２３０５、表示部２３０６等を含む。本
発明のＥＬ表示装置は頭部取り付け型のＥＬ表示装置の
表示部２３０６に用いることができる。

【０２４７】図２４（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明のＥＬ表示装置は記録媒体を備えた画像
再生装置の表示部（ａ）、（ｂ）に用いることができ
る。なお、記録媒体を備えた画像再生装置としては、Ｃ
Ｄ再生装置、ゲーム機器などに本発明を用いることがで
きる。

【０２４８】図２４（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５等
を含む。本発明のＥＬ表示装置は携帯型（モバイル）コ
ンピュータの表示部２５０５に用いることができる。

【０２４９】また、将来的にＥＬ材料の発光輝度が高く
なれば、フロント型若しくはリア型のプロジェクターに
用いることも可能となる。

【０２５０】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１４のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０２５１】

【発明の効果】従来のパッシブ型ＥＬ表示装置では、信
号線駆動回路を半導体基板の上に作製していた。そのた
め、絶縁基板上に作製された画素と接続させる場合、基
板素材の違いにより、熱に対して歪みが発生するという
欠点があった。また、アクティブ型ＥＬ表示装置では、
画素サイズを小さくした場合、画素中でトランジスタの
占める割合が増大し開口率の低下を招いていた。

【０２５２】しかし、本発明は上記構成によって、絶縁
基板上に信号線駆動回路を形成できる。また、アクティ
ブ型ＥＬ表示装置の開口率を増大することができる。こ
れにより、信頼性が高いパッシブ型ＥＬ表示装置を提供
することが可能である。また、高画質のアクティブ型Ｅ
Ｌ表示装置を提供することが可能である。

【図面の簡単な説明】

【図１】本発明のＥＬ表示装置のソース信号線駆動
回路の構成を示す図。

【図２】従来のパッシブ型ＥＬ表示装置の画素部の
等価回路図。

【図３】従来のアクティブ型ＥＬ表示装置の画素の
回路図。

【図４】従来のアクティブ型ＥＬ表示装置の画素部
の回路図。

【図５】従来のアクティブ型ＥＬ表示装置の駆動方
法を示すタイミングチャートを示す図。

【図６】ＴＦＴのＩｄ−Ｖｇ特性を示す図。

【図７】本発明のＥＬ表示装置のソース信号線駆動
回路の構成を示す図。

【図８】本発明のＥＬ表示装置のソース信号線駆動
回路の回路図。

【図９】本発明のＥＬ表示装置のソース信号線駆動
回路の回路図。

【図１０】本発明のＥＬ表示装置のソース信号線駆動
回路の駆動方法を示すタイミングチャートを示す図。

【図１１】本発明のＥＬ表示装置のソース信号線駆動
回路の回路図。

【図１２】本発明のＥＬ表示装置の画素の構成を示す
図。

【図１３】本発明のＥＬ表示装置の画素部の構成を示
す図。

【図１４】本発明のＥＬ表示装置の作製行程を示す
図。

【図１５】本発明のＥＬ表示装置の作製行程を示す
図。

【図１６】本発明のＥＬ表示装置の作製行程を示す
図。

【図１７】本発明のＥＬ表示装置の画素部の上面図及
び断面図。

【図１８】本発明のＥＬ表示装置の画素部の上面図及
び断面図。

【図１９】本発明のＥＬ表示装置の画素部の断面図。

【図２０】本発明のＥＬ表示装置の画素部の断面図。

【図２１】本発明のＥＬ表示装置の画素部の上面図及
び断面図。

【図２２】本発明のＥＬ表示装置の画素部の断面図。

【図２３】本発明のＥＬ表示装置の画素部の上面図及
び断面図。

【図２４】本発明のＥＬ表示装置を用いた電子機器を
示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１Ａ６８０６８０ＶＨ０５Ｂ 33/04 Ｈ０５Ｂ 33/04 33/08 33/08 33/12 33/12 ＢＥ 33/14 33/14 Ｂ

Claims

【特許請求の範囲】

【請求項１】複数の信号線と、信号線駆動回路とを有す
る表示装置において、前記信号線駆動回路は、入力されたデジタル信号を１ラ
イン期間にわたってサンプリングするデジタル信号サン
プリング回路と、サンプリングされた１ライン期間分の
前記デジタル信号を記憶する記憶回路と、記憶された前
記デジタル信号を対応する期間のパルスに変換する時間
設定回路と、前記パルスの期間において、前記信号線に
一定電流を出力する定電流回路とにより構成されること
を特徴にした表示装置。
【請求項２】複数のソース信号線と、ソース信号線駆動
回路とを有するアクティブ型の表示装置において、前記ソース信号線駆動回路は、入力されたデジタル信号
を１ライン期間にわたってサンプリングするデジタル信
号サンプリング回路と、サンプリングされた１ライン期
間分の前記デジタル信号を記憶する記憶回路と、記憶さ
れた前記デジタル信号を対応する期間のパルスに変換す
る時間設定回路と、前記パルスの期間において、前記ソ
ース信号線に一定電流を出力する定電流回路とにより構
成されることを特徴にした表示装置。
【請求項３】請求項１において、前記信号線駆動回路は、ＴＦＴを用いて構成されること
を特徴にした表示装置。
【請求項４】請求項２において、前記ソース信号線駆動回路は、ＴＦＴを用いて構成され
ることを特徴にした表示装置。
【請求項５】複数のソース信号線と、複数のゲート信号
線と、複数の画素と、前記複数のソース信号線に信号を
入力するためのソース信号線駆動回路と、前記複数のゲ
ート信号線に信号を入力するためのゲート信号線駆動回
路とを有する表示装置において、前記複数の画素はそれぞれ、ＥＬ素子と、１つのスイッ
チング用ＴＦＴを有しており、前記スイッチング用ＴＦＴのゲート電極が、前記複数の
ゲート信号線の１つと接続されており、前記スイッチング用ＴＦＴのソース領域とドレイン領域
のいずれか一方が、前記複数のソース信号線の１つと接
続されており、前記スイッチング用ＴＦＴのソース領域
とドレイン領域の残る１方が、前記ＥＬ素子が有する陰
極または陽極に接続されていることを特徴にした表示装
置。
【請求項６】請求項５において、前記ソース信号線駆動回路は、入力されたデジタル信号
を１ライン期間にわたってサンプリングするデジタル信
号サンプリング回路と、サンプリングされた１ライン期
間分の前記デジタル信号を記憶する記憶回路と、記憶さ
れた前記デジタル信号を対応する期間のパルスに変換す
る時間設定回路と、前記パルスの期間において、前記ソ
ース信号線に一定電流を出力する定電流回路とにより構
成されることを特徴にした表示装置。
【請求項７】請求項５または請求項６において、前記ＥＬ素子は、単色発光するＥＬ層を用い、色変換層
と組み合わせて、カラー表示を可能にすることを特徴と
する表示装置。
【請求項８】請求項５または請求項６において、前記ＥＬ素子は、白色発光するＥＬ層を用い、カラーフ
ィルタと組み合わせて、カラー表示を可能にすることを
特徴とする表示装置。
【請求項９】請求項７または請求項８において、前記ＥＬ層は、低分子系有機物質またはポリマー系有機
物質であることを特徴とする表示装置。
【請求項１０】請求項９において、前記低分子系有機物質は、Ａｌｑ₃（トリス−８−キノ
リライト−アルミニウム）またはＴＰＤ（トリフェニル
アミン誘導体）からなることを特徴とする表示装置。
【請求項１１】請求項９において、前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビ
ニレン）、ＰＶＫ（ポリビニルカルバゾール）またはポ
リカーボネートからなることを特徴とする表示装置。
【請求項１２】請求項７または請求項８において、前記ＥＬ層は、無機物質であることを特徴とする表示装
置。
【請求項１３】請求項１乃至請求項１２のいずれか一項
に記載の前記表示装置を用いることを特徴とするコンピ
ュータ。
【請求項１４】請求項１乃至請求項１２のいずれか一項
に記載の前記表示装置を用いることを特徴とするビデオ
カメラ。
【請求項１５】請求項１乃至請求項１２のいずれか一項
に記載の前記表示装置を用いることを特徴とするＤＶＤ
プレーヤー。