JP2008181156A - 表示装置 - Google Patents

Abstract

【課題】トランジスタは、作製工程や使用する基板の相違によって生じるゲート長、ゲート幅及びゲート絶縁膜の膜厚のバラツキの要因が重なって、しきい値や移動度にバラツキが生じてしまう。その結果、トランジスタの特性バラツキの影響によって画素に供給する電流値にバラツキが生じ、表示画面にスジが生じてしまう。
【解決手段】画素を有する表示装置において、信号線が切り換え回路を介して、互いに隣接する電流源Ｃ（ｉ＋１）及び電流源Ｃ（ｉ＋２）に電気的に接続され、かつさらに隣接する電流源Ｃ（ｉ）には電気的に接続されない構成により、トランジスタの特性の影響を抑制でき、きれいな表示を提供できる。
【選択図】図１３

Description

本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置に関する。

近年、発光装置として、自発光素子である発光素子を用いた発光装置の研究開発が進められている。これらの発光装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やパソコンを使用するときの発光装置として幅広く利用されている。特に発光素子を用いた発光装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれ、次世代ディスプレイとして大きく注目されている。

発光素子の１つとして有機発光ダイオード（Organic Light Emitting Diode : OLED）
があり、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。この有機化合物層は通常、積層構造であり、代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。

発光素子を発光させるときには、発光素子を駆動する半導体素子は、オン電流が大きいポリシリコン（多結晶シリコン）により形成される。そして発光素子を駆動する半導体素子として、ポリシリコンで形成されたポリシリコントランジスタが用いられる。この発光素子に流れる電流量と、発光素子の輝度は正比例の関係にあり、発光素子は有機化合物層に流れる電流量に応じた輝度で発光を行う。

ところで、発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、アナログ階調方式（アナログ駆動方式）とデジタル階調方式（デジタル駆動方式）が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。前者のアナログ階調方式は、発光素子に流れる電流をアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって駆動するという方式である。

また発光素子を用いた発光装置に入力する信号の種類によって分類することができ、そのうちの１つとして、電流入力方式が提案されている。この電流入力方式は、発光素子を駆動するＴＦＴの特性に左右されず、発光素子に流れる電流の大きさを制御することが可能であるとされている。

電流入力方式は、上述のアナログ階調方式及びデジタル階調方式の両方が適用される。電流入力方式は、画素に入力するビデオ信号が電流である方式であり、入力したビデオ信号（電流）に応じた電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。

ここで発光装置において、電流入力方式を適用した画素の回路構成の一例とその駆動方法について、図１４を用いて簡単に説明する。図１４に示した画素は、信号線１４０１、
第１〜第３の走査線１４０２〜１４０４、電源線１４０５、トランジスタ１４０６〜１４０９、容量素子１４１０、発光素子１４１１を有する。電流源回路１４１２は、信号線に設けられている。

ＴＦＴ１４０６のゲート電極は、第１の走査線１４０２に接続され、第１の電極は信号線１４０１に接続され、第２の電極は、ＴＦＴ１４０７の第１の電極、ＴＦＴ１４０８の第１の電極、およびＴＦＴ１４０９の第１の電極に接続されている。ＴＦＴ１４０７のゲート電極は、第２の走査線１４０３に接続され、第２の電極はＴＦＴ１４０８のゲート電極に接続されている。ＴＦＴ１４０８の第２の電極は、電流線１４０５に接続されている。ＴＦＴ１４０９のゲート電極は、第３の走査線１４０４に接続され、第２の電極は発光素子１４１１の一方の電極に接続されている。容量素子１４１０はＴＦＴ１４０８のゲート電極と第２の電極との間に接続され、ＴＦＴ１４０８のゲート・ソース間電圧を保持する。電流線１４０５および発光素子１４１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。

次にビデオ信号の書き込みから発光までの動作について説明する。まず、第１の走査線１４０２および第２の走査線１４０３にパルスが入力され、トランジスタ１４０６、１４０７がオンする。このとき、信号線１４０１を流れる信号電流をＩ_dataとし、Ｉ_dataは電流源回路１４１２から供給される。

トランジスタ１４０６がオンした瞬間には、まだ容量素子１４１０には電荷が保持されていないため、トランジスタ１４０８はオフしている。すなわちこの間は、容量素子１４１０における電荷の蓄積による電流のみが流れている。

その後、徐々に容量素子１４１０に電荷が蓄積され、両電極間に電位差が生じ始める。両電極の電位差がＴＦＴ１４０８のしきい値電圧Ｖｔｈとなると、トランジスタ１４０８がオンして、電流が生ずる。このとき、容量素子１４１０に流れる電流は次第に減少するが、依然電流は流れており、容量素子１４１０には電荷の蓄積が行われる。

容量素子１４１０においては、その両電極の電位差、つまりトランジスタ１４０８のゲート・ソース間電圧が所望の電圧、つまりトランジスタ１４０８が電流Ｉ_dataを流すことが出来るだけの電圧(Ｖ_GS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了すると、トランジスタ１４０８には、電流Ｉ_dataが流れ続ける。以上で信号の書き込み動作が完了する。最後に第１の走査線１４０２および第２の走査線１４０３の選択が終了し、トランジスタ１４０６、１４０７がオフする。

続いて、発光動作に移る。第３の走査線１４０４にパルスが入力され、トランジスタ１４０９がオンする。容量素子１４１０には、先ほど書き込んだＶ_GSが保持されているため、トランジスタ１４０８はオンしており、電源線１４０５から、電流が流れる。これにより発光素子１４１１が発光する。このとき、トランジスタ１４０８が飽和領域において動作するようにしておけば、トランジスタ１４０８のソース・ドレイン間電圧が変化したとしても、発光素子１４１１に流れる発光電流Ｉ_ELはＩ_dataと変わりなく流れることが出来る。

上述したように電流入力方式とは、電流源回路１４１２で設定した値の信号電流と同じ、または比例した電流値のドレイン電流がトランジスタ１４０８のソース・ドレイン間に流れ、このドレイン電流に応じた輝度で発光素子１４１１が発光を行う方式をいう。上記のような画素を用いることにより、画素を構成するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給することが出来る。また電流入力型の画素回路は他に、US6,229,506B1や特開2001-147659に報告されている。

電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入力する必要がある。しかしながら、信号電流を画素に入力する役目を担う駆動回路（図１４では電流源回路１４１２に相当する。）をポリシリコントランジスタで形成すると、結晶成長方向や結晶粒界における欠陥、積層された膜厚の不均一性や膜のパターニング精度に起因して、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまい、その結果、表示した画像にムラが生じてしまう。

つまり電流入力方式を適用した発光装置では、画素に信号電流を入力する駆動回路を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわちすなわち画素及び駆動回路の両方を構成するの両方を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち、ポリシリコントランジスタはバラツキが大きいため、正確な信号電流を生成することが難しく、表示が縦スジだらけになってしまう。

本発明は上記の問題点を鑑みてなされたものである。そこで本発明は電流源回路の各電流源におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供する。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供する。

なお、電流源回路は１以上の電流源からなり、電流源は１以上のトランジスタを有する。また、一定の電流を供給する電流源を定電流源と呼ぶこともある。

本発明の半導体集積回路は、信号線と、前記信号線へ入力される電流を出力する電流源回路と、前記信号線に接続される電流源回路を一定期間ごとに切り換える手段（以下、単に切り換え手段という。この切り換え手段はスイッチング機能を有する回路を複数有して構成しているため、切り換え回路ともいう。）と、を有することを特徴とする。

本発明により、電流源回路におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供することができる。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供することができる。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供することができる。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供することができる。

本発明の切り換え手段により、電流源回路から出力される電流がばらついていても、信号線に接続される電流源回路が切り換わり、それにともない信号線へ入力される電流が一定期間ごとに切り換わるため、発光素子に流れる電流、つまり輝度が時間的に均一化されたように見え、表示ムラを解消することができ、トランジスタの特性のバラツキに左右さ
れない発光装置を提供できる。

（実施の形態１）
本発明の半導体集積回路である信号線駆動回路の概略について図６を用いて説明する。図６ではわかりやすくするため、電流源回路のうち３つの電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と画素へ電流を供給する信号線Ｓ（ｍ）に着目して説明する。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）と信号線Ｓ（ｍ）
とは切り換え手段を介して接続される。この切り換え手段により３つの電流源Ｃ（ｉ）〜Ｃ（ｉ＋２）から供給される電流Ｉ（ｉ）〜Ｉ（ｉ＋２）を一定期間毎に切り換えて、信号線Ｓ（ｍ）へ入力することを特徴とする。

次に切り換え手段について説明する。図７には切り換え手段の構成が記載されている。電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）はそれぞれ電流Ｉ（ｉ）
、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が流れる特性を有している。そして電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）は、スイッチを介して信号線Ｓ（ｍ）に接続できるように設けられている。スイッチには信号が入力され、この信号に応じて、スイッチは信号線Ｓ（ｍ）が電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）のいずれかと接続するように切り換わる機能を有する。

このスイッチが電流源Ｃ（ｉ）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ）が流れる。またスイッチが電流源Ｃ（ｉ＋１）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋１）が流れる。そしてスイッチが電流源Ｃ（ｉ＋２）に接続されると、信号線Ｓ（ｍ）へ電流Ｉ（ｉ＋２）が流れる。すなわち、信号線Ｓ（ｍ）へ流れる電流は、Ｉ（ｉ）、Ｉ（ｉ＋１）、Ｉ（ｉ＋２）が切り換わり流れるのである。

図６及び図７で説明した例は、わかりやすくするため信号線１つに着目しているが、実際の信号線は以下の実施例に示すように複数設けられる。図７の切り換え手段のスイッチは端子を有するように記載されるが、実際は以下の実施例に示すようにアナログスイッチ等の回路によりスイッチング機能を持たせる。

本発明は、この一定期間内において切り換わる期間が非常に短いため、電流源の特性のちがい、つまり電流源から供給される電流がばらついても、人間の目には表示が均一化してみえる。

よって、本発明は上記のような切り換え手段により、トランジスタの特性に左右されない電流源回路を備えた半導体集積回路を得ることができる。そして、所望の信号電流を発光素子に供給することができ、表示にバラツキのない発光装置を提供する。

また、関数をもちいて本発明を一般化すると、ｍ本の信号線Ｓ₁、Ｓ₂、・・・、Ｓ_mと
、ｉ個の電流源Ｃ₁、Ｃ₂、・・・、Ｃ_iとを有する電流源回路と、ｎ個の切り換えユニッ
トＵ₁、Ｕ₂、・・・、Ｕ_nを含む切り換え手段とを有する半導体集積回路であって、前記
ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線Ｓ_MはＮ番目の前記切り換えユニットＵ_Nと接続され、前記切り換えユニットＵ_Nは関数Ｆ_k（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ₁（Ｎ）番目の電流源、
Ｆ₂（Ｎ）番目の電流源、Ｆ₃（Ｎ）番目の電流源、・・・、Ｆ_j（Ｎ）番目の電流源と接
続される構成を特徴とする。

また本発明は、ｍ本の信号線Ｓ₁、Ｓ₂、・・・、Ｓ_mと、ｉ個の電流源Ｃ₁、Ｃ₂、・・
・、Ｃ_iとを有する電流源回路と、ｎ個の切り換えユニットＵ₁、Ｕ₂、・・・、Ｕ_nを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞ
れ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線Ｓ_MはＮ番目の
前記切り換えユニットＵ_Nと接続され、前記切り換えユニットＵ_Nは関数Ｆ_k（ｘ）（ｋ＝
１〜ｊ、ｘ＝１〜ｎ）を満たすＦ₁（Ｎ）番目の電流源、Ｆ₂（Ｎ）番目の電流源、Ｆ₃（
Ｎ）番目の電流源、・・・、Ｆ_j（Ｎ）番目の電流源と接続され、（Ｍ−１）番目の前記
信号線Ｓ_M-1は（Ｎ−１）番目の前記切り換えユニットＵ_N-1と接続され、前記切り換えユニットＵ_N-1は前記関数を満たすＦ₁（Ｎ−１）番目の電流源、Ｆ₂（Ｎ−１）番目の電流
源、Ｆ₃（Ｎ−１）番目の電流源、・・・、Ｆ_j（Ｎ−１）番目の電流源と接続される構成を特徴とする。

また本発明は、隣り合う切り換えユニットにおいて電流源を共有できる。これを上記関数を用いて表すと、例えばｉ＝３を満たすとき、電流源はＦ３（Ｎ）＝Ｆ２（Ｎ＋１）＝Ｆ１（Ｎ＋２）である。すなわち隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目においで電流源を共有することができる。別の例としてｉ＝５を満たすとき、電流源はＦ５（Ｎ）＝Ｆ４（Ｎ＋１）＝Ｆ３（Ｎ＋２）＝Ｆ４（Ｎ＋３）＝Ｆ５（Ｎ＋４）であり、隣り合う切り換えユニットのＮ番目、Ｎ＋１番目、Ｎ＋２番目、Ｎ＋３番目、Ｎ＋４番目においで電流源を共有することができる。

このように、本発明は各切り換えユニットにおいて電流源を共有することができるため、ある信号線と隣接する信号線とで境界が生じず、すべての信号線が同じように平均化される。結果、表示画面のいずれの部分においても境界が生じず、表示のスジや輝度ムラのない発光装置を提供できる。

なお、本発明は半導体集積回路に用いられる素子の特性のバラツキを解決するものであり、ポリシリコントランジスタ以外の素子であっても、素子特性のバラツキを制御することが望まれる素子、例えば単結晶シリコントランジスタであっても同様の効果を得られる。

本実施例では、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応し、信号線駆動回路に具備される電流源回路の構成及び駆動方法について、具体的に説明する。

本発明の具体例を図１に示す。本実施例は電流源がＮチャネル型のトランジスタから構成される例で説明する。また、トランジスタの極性はｎチャネル型、ｐチャネル型どちらでもよく、一般的に画素の極性により決定される。つまり、画素から電流源回路の方へ電流が流れる場合の極性はＮ型、電流源回路から画素の方へ流れる場合の極性はＰ型、が望ましい。なぜなら、トランジスタのソース電位が固定されている方が便利だからである。

図１をみると、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）を構成するトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）と、切り換え手段と、信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と、を有する。トランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極は電流制御線へ接続され、Ｎチャネル型であるのでソース電極がＶｓｓに接続されている。この電流制御線に加える電圧により電流値を制御する。

ここでは簡単のため、Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のゲート電極には同じ電流制御線が接続されているが、トランジスタごとに電流制御線を設け、電流制御線の電圧を変え、トランジスタごとに電流値を変えてもよい。但しこの場合は、各トランジスタの電流の出力先が切り換わるので、それにあわせて各電流制御線に加える電圧も切り換えておく必要がある。

このときトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）の特性が揃っていれば電流Ｉ（ｉ）
〜Ｉ（ｉ＋５）の値は等しい。しかし実際は、トランジスタＴｒ（ｉ）
〜Ｔｒ（ｉ＋５）の特性のバラツキは大きく、電流Ｉ（ｉ）〜Ｉ（ｉ＋５）の値もばらついてしまう。しかし本発明の切り換え手段により、信号線へ入力される電流Ｉ（ｉ）〜Ｉ（ｉ＋５）を一定期間ごとに選択し切り換えることができる。
そのため、発光素子に流れる電流も、一定期間ごとに切り換わることになる。結果として、人間の目には時間的に均一化された発光を見ることとなり輝度むらは減少する。

次に図２にアナログスイッチ（またはトランスファーゲイトともいう）を備えた切り換え手段の構成を示す。なお、図２において、図１と同じ部分は同じ符号を用いて示す。トランジスタ線Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のドレイン電極は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と接続する。ただし、１つの信号線は３つの電流源と接続することができるようになっている。つまりスイッチング機能により３つの電流源のいずれかを選択することができる。

例えば、スイッチング機能に端子１を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋１）と接続され、以下同様に信号線と電流源とが接続される。次にスイッチング機能に端子２を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋１）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋２）と接続され、以下同様に信号線と電流源とが接続される。その次に、スイッチング機能に端子３を選択する信号が入力されると、信号線Ｓ（ｍ＋１）は電流源Ｃ（ｉ＋２）と接続され、信号線Ｓ（ｍ＋２）は電流源Ｃ（ｉ＋３）と接続され、以下同様に信号線と電流源とが接続される。

この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）
＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たすように設定され、ａ＝−１、ｂ＝０、ｃ＝１であると表すことができる。

上記したように、１つの信号線に３つの電流源からの電流が切り換わることで、表示のバラツキを抑えることができる。

図３には、スイッチング機能を有する切り換え手段にアナログスイッチを用いた具体的な例を説明する。なお、図３において、図２と同じ部分は同じ符号を用いて示しており、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）はトランジスタＴｒ（ｉ）〜Ｔｒ（ｉ＋５）を有している。

図３に示すＡ（ｌ）〜Ａ（ｌ＋２）、Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは配線であり、複数のアナログスイッチと接続される。これらのアナログスイッチは１つの信号線に接続される群（これを切り換え切り換えユニットという）を形成している。図３をみるとアナログスイッチを３つ有する切り換えユニットＵ（ｎ）〜Ｕ（ｎ＋５）は、それぞれ信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に接続される。この切り換えユニットが複数集まり切り換え手段を構成している。

ここで電流源Ｃ（ｉ＋１）をみると、トランジスタＴｒ（ｉ＋１）のドレイン電極は切り換えユニットＵ（ｎ＋１）の１つのアナログスイッチと、切り換えユニットＵ（ｎ）の１つのアナログスイッチと、切り換えユニットＵ（ｎ＋２）の１つのアナログスイッチと、に接続される。すなわちトランジスタのドレイン電極は３つ切り換え切り換えユニットの１つのアナログスイッチと接続される。同様に電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）もそれぞれのアナログスイッチに接続される。

そして配線Ａ（ｌ）とＡ（ｌ）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋２）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）
、Ｓ（ｍ＋５）へ電流が流れる。これを選択（１）と記す。

次に配線Ａ（ｌ＋１）とＡ（ｌ＋１）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ＋１）へ電流が流れる。
同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）、Ｓ（ｍ＋６）へ電流が流れる。また、電流源Ｃ（ｉ＋６）は記載されないが、電流源Ｃ（ｉ＋５）の右隣の電流源である。これを選択（２）と記す。

次に配線Ａ（ｌ＋２）とＡ（ｌ＋２）ｂとに信号が入力されると、接続されるアナログスイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源Ｃ（ｉ＋１）から信号線Ｓ（ｍ）へ電流が流れる。同様に各電流源Ｃ（ｉ＋１）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）、Ｃ（ｉ＋５）、Ｃ（ｉ＋６）からそれぞれ信号線Ｓ（ｍ−１）、Ｓ（ｍ＋１）、Ｓ（ｍ＋２）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）へ電流が流れる。また、信号線Ｓ（ｍ−１）は記載されないが、信号線Ｓ（ｍ）の左隣の信号線である。これを選択（３）と記す。

この選択（１）〜選択（３）を一定期間ごとで繰り返すことにより、電流源（ｉ）〜電流源（ｉ＋５）から信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に入力される電流がばらついていても、表示は均一化してみえる。

ここで本発明の信号線駆動回路の切り換える期間について、図４のタイミングチャートを示して説明する。図４のＦ１〜Ｆ３はフレーム期間であり、発光装置が1画像を表示す
る期間を示すものである。なお１フレーム期間は、通常、人間の目がちらつきを感じない様に、１／６０秒程度に設定されている。またＡ（ｌ）〜Ａ（ｌ＋２）及びＡ（ｌ）ｂ〜Ａ（ｌ＋２）ｂは、配線Ａ（ｌ）〜Ａ（ｌ＋２）及び配線Ａ（ｌ）ｂ〜Ａ（ｌ＋２）ｂに入力される信号の電位を示す。

第１のフレーム期間Ｆ１に設けられるＡ（ｌ）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ）ｂに入力される信号の電位がＬｏｗ（Ｌ）である切り換え期間では、配線Ａ（ｌ）及びＡ（ｌ）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。そのため、導通状態となるアナログスイッチは各切り換えユニットに１つだけである。

第２のフレーム期間Ｆ２に設けられるＡ（ｌ＋１）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋１）ｂに入力される信号の電位がＬｏｗ（Ｌ）
である切り換え期間では、配線Ａ（ｌ＋１）及びＡ（ｌ＋１）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。

第３のフレーム期間Ｆ３に設けられるＡ（ｌ＋２）に入力される信号の電位がＨｉｇｈ（Ｈ）で、かつＡ（ｌ＋２）ｂに入力される信号の電位がＬｏｗ（Ｌ）
である切り換え期間では、配線Ａ（ｌ＋２）及びＡ（ｌ＋２）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの
電流が信号線へ入力される。

このフレーム期間Ｆ１〜Ｆ３を繰り返すことにより、切り換え手段は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に流れる電流を順に切り換えることができる。

本実施例では、Ｎ型トランジスタを有する電流源に接続される電源線をＶｓｓとして、電流が画素からＶｓｓへ流れる構成を説明したが、上述したように画素の極性によってトランジスタの極性を設定すればよい。従って、画素へ電流が流れる構成の場合は、電源線をＶｄｄとし、電流源のトランジスタをＰ型の導電型とすればよい。

次に、電流源にＤＡ変換機能を持たせた場合について説明する。例えば３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力する場合で説明する。

図５は、上記のような電流源回路の具体的な回路構成を示している。図５に示すように、電流源はそれぞれ３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を有している。そして３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のＷ（ゲート幅）/Ｌ（ゲート長）は＝１：２：４としておけば、同じゲート電圧が加わってい
る場合、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を流れる電流は１：２：４となる。つまり電流源から供給される電流は１：２：４となり、２³＝８段階で電流
の大きさを制御することができる。そうすると電流源回路は、３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力することが出来る。

なお、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のうちのどれがオン状態になり、どれがオフ状態になるかは各ゲートに加える電圧を制御すればよい。それにより、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）が出力する電流値を制御することができる。ただし、切り換え手段により、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）
の電流がそれぞれ、Ｓ（ｍ）〜Ｓ（ｍ＋５）のどれに入力されるかはかわってくる。従ってそれにあわせて、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）のトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧も切り換えておく必要がある。

このように電流源にＤＡ変換機能を持たせることにより、高精度な階調表示を行うことができる。また、ビット数は実施者が適宜設定すれば良く、そのビット数に応じてトランジスタを設計すればよい。

上述した本発明の信号線駆動回路を用いた発光装置では、画素の表示ムラが視覚的に低減された、均一で表示ムラのない表示を提供する発光装置を得ることができる。外付け回路を用いて信号線に入力する場合においても、本発明を外付け回路に適用することにより、均一で表示ムラのない画素を提供することができる。

また、信号線駆動回路の半導体素子をポリシリコントランジスタで形成する場合、画素部の半導体素子にポリシリコントランジスタをもちいることができるため、同一基板上に画素部と信号線駆動回路を備えた周辺回路部とを一体形成することができ、小型化・軽量化を達成できる。更に同一基板上に画素部と周辺回路部とを一体形成することにより外付け回路を付ける必要がない。よって、信号線と外付け回路とを接続時の、複雑な工程や不良を省き、信頼性が向上される。

なお、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、電流源（電流源の列）の数は非対称であっても、電流源（電流源の列番号）が非対称の位置にあってもよく、信号線へ流れる電流を切り換えることにより、表示が均一化
したようにみえる。本実施例では、切り換え手段の切り換えユニットと、信号線と、電流源との接続構成を例示する。

図８には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）とが切り換え手段を介して接続される。この切り換え手段は電流源からの電流を切り換える機能を持っていればよく、図の煩雑さを避けるため、この切り換える機能を模式的に表す３つの端子とスイッチング機能を有する構成で記載する。

例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその右隣２つの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）と信号線とが接続される。

この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）
＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０を満たすと表すことができる。

また本発明の電流源と信号線との接続関係は、最も近い位置、すなわち列にある電流源と信号線とを接続する必要はなく、離れた位置にある電流源と信号線と接続する構成でも構わない。その例として、図９に示す接続構成を説明する。

図９には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段も同様に３つの端子とスイッチを有する構成で記載する。

例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋２）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源とその１つ間をあけた両隣の２本の電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）、Ｓ（ｍ＋５）
、Ｓ（ｍ＋６）と電流源とが接続される。

この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）
＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たし、ａ＝−２、ｂ＝０、ｃ＝−２を満たすと表すことができる。

また、本発明の電流源と信号線との接続関係は、信号線が接続する電流源は３つに限るものではない。図１０には一つの切り換えユニットにおいて、電流源が５本接続される例を示す。

図１０には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）
とが切り換え手段を介して接続される。この切り換え手段における切り換えユニットも同様に５つの端子とスイッチを有する構成で記載する。

例えば信号線Ｓ（ｍ＋２）をみると、電流源Ｃ（ｉ）、Ｃ（ｉ＋１）、Ｃ（ｉ＋２）、Ｃ（ｉ＋３）、Ｃ（ｉ＋４）のいずれかと接続することができる。つまり信号線は最も近い電流源と両隣の２本ずつの電流源とに接続することができる。同様な規則で、信号線Ｓ（ｍ）、Ｓ（ｍ＋１）、Ｓ（ｍ＋３）、Ｓ（ｍ＋４）
、Ｓ（ｍ＋５）と電流源とが接続される。

この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝５であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）
＝Ｎ＋ｃ、Ｆ４（Ｎ）＝Ｎ＋ｄ、Ｆ５（Ｎ）＝Ｎ＋ｅ、（但しａ、ｂ、ｃ、ｄ、ｅは整数でありかつａ≠ｂ≠ｃ≠ｄ≠ｅ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０、ｄ＝１、ｅ＝２を満たすと表すことができる。

図１０のように１つの信号線に対して接続できる電流源が多いほど、表示は均一化してみえ、バラツキを抑えることができる。

なお、本実施例は実施例１に記載したアナログスイッチを用いて電流源を切り換える方法とにより、信号線へ流れる電流を切り換えることができる。また、電流源にＤＡ変換機能を持たせた場合も実施例１を参考にすればよい。

以上のように、本発明の信号線と電流源との接続は、１つの信号線に対して電流源が２つ以上であれば、非対称の数、非対称の位置にあってもよく、信号線へ流れる電流が切り換わればよい。

なお、本実施例は実施例１に記載の切り換え手段と組み合わせて用いることができる。

本実施例では、１フレーム期間（入力されるビデオ信号の同期タイミングに対応する単位フレーム期間内）をサブフレーム期間毎に分割して階調を表示させる（時間階調駆動表示という）場合に、本発明を適応する例を示す。

まず時間階調駆動表示について説明する。デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に書き込み期間Ｔａと表示期間（点灯期間ともいう）Ｔｓとが繰り返し出現することで、１つの画像を表示することが可能である。

例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間と、ｎ個の表示期間は、ビデオ信号の各ビットに対応している。

図１１（Ａ）に示すように書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｓｍが出現する。書き込み期間Ｔａと表示期間Ｔｓとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｓｍとを有するサブフレーム期間はＳＦｍとなる。表示期間Ｔｓ１〜Ｔｓｎの長さは、Ｔｓ１：Ｔｓ２：…：Ｔｓｎ＝２⁰：２¹：…：２^(n-1)を満たす。

各サブフレーム期間において、発光素子を発光させるかさせないかを、デジタルのビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。

なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することができる。

本実施例は、このサブフレーム期間の表示期間において、電流源から信号線へ流れる電流を切り換えることが望ましい。書き込み期間で切り換えると、入力された電流、つまり
発光素子を発光させるかさせないか上手く情報が伝わらない場合もあるからである。このような短い期間ごとに切り換えることにより、更に発光素子の輝度のバラツキが抑えられ、表示の均一性が向上する。

具体的に３ビットの場合を図１１（Ｂ）に示す。図１１（Ｂ）をみると１フレーム期間にサブフレーム期間、ＳＦ１、ＳＦ２、ＳＦ３を有し、各サブフレームＳＦ１、ＳＦ２、ＳＦ３は、書き込み期間Ｔａ１、Ｔａ２、Ｔａ３と表示期間Ｔｓ１、Ｔｓ２、Ｔｓ３有している。そして、電流源を切り換える期間（以下、単に切り換え期間という。）１〜３が表示期間Ｔｓ１〜Ｔｓ３に設けられている。
この切り換え期間１〜３に、信号線に入力される電流を切り換えることによって、短い期間ごとに切り換えることができ、表示がより均一化したように見える。

図１１（Ｂ）では切り換え期間１〜３はいずれも書き込み期間の直前にあるように記載されているが、表示期間の間であれば、どこに切り換え期間を設けても良い。

図１１（Ｃ）にアナログスイッチの入力する信号のタイミングチャートを示す。１フレーム目のＳＦ１ではＡ１がオン、ＳＦ２ではＡ２がオン、ＳＦ３ではＡ３がオンになっており、２フレーム目のＳＦ１ではＡ２がオン、ＳＦ２ではＡ３がオン、ＳＦ３ではＡ１がオンとなっている。図１１（Ｃ）には記載しないが、同様に３フレーム目では、ＳＦ１ではＡ３、ＳＦ２ではＡ１、ＳＦ３ではＡ２がオンとなる。

サブフレーム期間ＳＦ１からＳＦ３において、Ａ１からＡ３のオン状態を固定（１フレーム目から３フレーム目の、ＳＦ１では全部Ａ１がオン、ＳＦ２では全部Ａ２がオン、ＳＦ３では全部Ａ３がオン）してしまうと、バラツキの均一化が十分ではなくなる。そのため本実施例のように、サブフレーム期間ごとに切り換えて、かつフレーム期間毎にも切り換えることが望ましい。

本実施例は一例であり、どのサブフレーム期間にどの信号を入力するかは適宜設定すればよい。また、具体的な信号の入力方法は図４を参照すればよい。

階調表示を高くするために実施例１で説明したＤＡ変換機能を有する電流源とあわせて用いることは好ましく、本実施例は実施例１及び２に記載の発明と組み合わせて用いることができる。

本実施例では、本発明の発光装置の構成について図１２を用いて説明する。

本発明の発光装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部４０２の周辺には、本発明の信号線駆動回路１２０３、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５を有する。
図１２（Ａ）においては、信号線駆動回路１２０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限定されず、画素の構成に応じて任意に設計することができる。また信号線駆動回路１２０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５には、ＦＰＣ４０６を介して外部より信号が供給される。

第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５の構成について図１２（Ｂ）を用いて説明する。第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は、シフトレジスタ４０７、バッファ４０８を有する。動作を簡単に説明すると、シフトレジスタ４０７は、クロック信号（Ｇ-CLK）、スタートパルス（S-SP）及びクロック反転信号（Ｇ-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ４０８で
増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流Ｉdataが書き込まれる。

なおシフトレジスタ４０７と、バッファ４０８の間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。

信号線駆動回路１２０３の構成については以下に後述する。また本実施例は、実施例１、２、３と任意に組み合わせることが可能である。

また、本発明の信号線駆動回路に設けられる電流源の配置は一直線になっていなくてもよく、信号線駆動回路内でずれて配置されていてもよい。さらに、信号線駆動回路が画素部と対称に２つ設けられていても良い。すなわち本発明は、切り換え手段を介して電流源と信号線と接続されればよく、電流源の配置には限定されない。

本実施例では、図１３（Ａ）に示した信号線駆動回路１２０３の構成とその動作について説明する。本実施例では、１ビットのデジタル階調表示を行う場合に用いる信号線駆動回路１２０３について図１３を用いて説明する。

図１３（Ａ）には、１ビットのデジタル階調表示を行う場合における信号線駆動回路１２０３の概略図を示す。信号線駆動回路１２０３は、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３、定電流回路１２１４を有する。このシフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３は図１で示したビデオ信号用スイッチとして機能する。

動作を簡単に説明するとシフトレジスタ１２１１は、フリップフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反
転信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

シフトレジスタ１２１１より出力されたサンプリングパルスは、第１のラッチ回路１２１２に入力される。第１のラッチ回路１２１２には、デジタルビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。

第１のラッチ回路１２１２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路１２１３にラッチパルスが入力され、第１のラッチ回路１２１２に保持されていたビデオ信号は、一斉に第２のラッチ回路１２１３に転送される。すると、第２のラッチ回路１２１３に保持されたビデオ信号は、１行分が同時にビデオ用スイッチへと入力されることになる。このビデオ用スイッチをオン・オフさせることにより、画素への信号を入力するか否かを制御し、階調を表現する。

第２のラッチ回路１２１３に保持されたビデオ信号が定電流回路１２１４に入力されている間、シフトレジスタ１２１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。

また定電流回路１２１４は、電流源回路を複数列用いて構成される。図１３（Ｂ）には、シフトレジスタ１２１１、第１のラッチ回路１２１２、第２のラッチ回路１２１３の具
体的な回路を示している。

また本実施例は、実施例１、２、３に記載の発明と任意に組み合わせることが可能である。

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１５に示す。

図１５（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。また本発明により、図１５（Ａ）
に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。

図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図１５（Ｂ）に示すデジタルスチルカメラが完成される。

図１５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本発明により、図１５（Ｃ）に示す発光装置が完成される。

図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。また本発明により、図１５（Ｄ）に示すモバイルコンピュータが完成される。

図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１５（Ｅ）に示すＤＶＤ再生装置が完成される。

図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。また本発明により、図１５（Ｆ）に示すゴーグル型ディスプレイが完成される。

図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。また本発明により、図１５（Ｇ）に示すビデオカメラが完成される。

ここで図１５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１５（Ｈ）に示す携帯電話が完成される。

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施例１〜実施例５に示したいずれの構成の信号線駆動回路を用いることができる。

本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の信号線駆動方法のタイミングチャートを示す図。 本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の切り換え手段の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の半導体集積回路の構成を示す図。 本発明の信号線駆動方法のタイミングチャートを示す図。 本発明の発光装置の構造を示す図。 本発明の半導体集積回路の構成を示す図 発光装置の画素の回路図。 本発明の発光装置が適用される電子機器を示す図。

Claims (9)

1. 発光素子を有する画素部と、
   信号線Ｓ_ｍ、Ｓ_ｍ＋１、Ｓ_ｍ＋２と、
   電流源Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ及び前記電流源Ｃ_ｉ＋１に電気的に接続され、かつ前記電流源Ｃ_ｉ＋２には電気的に接続されず、
   前記信号線Ｓ_ｍ＋１は前記切り換え回路を介して前記電流源Ｃ_ｉ、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋２に電気的に接続され、
   前記信号線Ｓ_ｍ＋２は前記切り換え回路を介して前記電流源Ｃ_ｉ＋１及び前記電流源Ｃ_ｉ＋２に電気的に接続され、かつ前記電流源Ｃ_ｉには電気的に接続されないことを特徴とする表示装置。
2. 発光素子を有する画素部と、
   信号線Ｓ_ｍ、Ｓ_ｍ＋１、Ｓ_ｍ＋２と、
   電流源Ｃ_ｉ−１、Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２、Ｃ_ｉ＋３とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ−１、前記電流源Ｃ_ｉ、及び前記電流源Ｃ_ｉ＋１に電気的に接続され、かつ前記電流源Ｃ_ｉ＋２には電気的に接続されず、
   前記信号線Ｓ_ｍ＋１は前記切り換え回路を介して前記電流源Ｃ_ｉ、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋２に電気的に接続され、
   前記信号線Ｓ_ｍ＋２は前記切り換え回路を介して前記電流源Ｃ_ｉ＋１、前記電流源Ｃ_ｉ＋２、及び前記電流源Ｃ_ｉ＋３に電気的に接続され、かつ前記電流源Ｃ_ｉには電気的に接続されないことを特徴とする表示装置。
3. 発光素子を有する画素部と、
   信号線Ｓ_ｍと、
   電流源Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２、Ｃ_ｉ＋３とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋２に電気的に接続され、かつ前記電流源Ｃ_ｉ＋３には電気的に接続されないことを特徴とする表示装置。
4. 発光素子を有する画素部と、
   信号線Ｓ_ｍ、Ｓ_ｍ＋１、Ｓ_ｍ＋２と、
   電流源Ｃ_ｉ−２、Ｃ_ｉ−１、Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２、Ｃ_ｉ＋３とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ−２、前記電流源Ｃ_ｉ−１、及び前記電流源Ｃ_ｉに電気的に接続され、かつ前記電流源Ｃ_ｉ＋１には電気的に接続されず、
   前記信号線Ｓ_ｍ＋１は前記切り換え回路を介して前記電流源Ｃ_ｉ−１、前記電流源Ｃ_ｉ、及び前記電流源Ｃ_ｉ＋１に電気的に接続され、かつ前記電流源Ｃ_ｉ＋２には電気的に接続されず、
   前記信号線Ｓ_ｍ＋２は前記切り換え回路を介して前記電流源Ｃ_ｉ、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋２に電気的に接続され、かつ前記電流源Ｃ_ｉ＋３には電気的に接続されないことを特徴とする表示装置。
5. 発光素子を有する画素部と、
   信号線Ｓ_ｍと、
   電流源Ｃ_ｉ−１、Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２、Ｃ_ｉ＋３、Ｃ_ｉ＋４とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ−１、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋３に電気的に接続され、かつ前記電流源Ｃ_ｉ及び前記電流源Ｃ_ｉ＋２に電気的には接続に接続されないことを特徴とする表示装置。
6. 発光素子を有する画素部と、
   信号線Ｓ_ｍ、Ｓ_ｍ＋１、Ｓ_ｍ＋２と、
   電流源Ｃ_ｉ−２、Ｃ_ｉ−１、Ｃ_ｉ、Ｃ_ｉ＋１、Ｃ_ｉ＋２、Ｃ_ｉ＋３、Ｃ_ｉ＋４とを有し、
   前記信号線Ｓ_ｍは切り換え回路を介して前記電流源Ｃ_ｉ−２、前記電流源Ｃ_ｉ、及び前記電流源Ｃ_ｉ＋２に電気的に接続され、かつ前記電流源Ｃ_ｉ＋１及び前記電流源Ｃ_ｉ＋１に電気的には接続されず、
   前記信号線Ｓ_ｍ＋１は前記切り換え回路を介して前記電流源Ｃ_ｉ−１、前記電流源Ｃ_ｉ＋１、及び前記電流源Ｃ_ｉ＋３に電気的に接続され、かつ前記電流源Ｃ_ｉ及び前記電流源Ｃ_ｉ＋２に電気的には接続されず、
   前記信号線Ｓ_ｍ＋２は前記切り換え回路を介して前記電流源Ｃ_ｉ、前記電流源Ｃ_ｉ＋２、及び前記電流源Ｃ_ｉ＋４に電気的に接続され、かつ前記電流源Ｃ_ｉ＋１及び前記電流源Ｃ_ｉ＋３に電気的には接続されないことを特徴とする表示装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記切り換え回路はアナログスイッチを有することを特徴とする表示装置。
8. 請求項１乃至請求項７のいずれか一において、
   前記電流源はトランジスタを有することを特徴とする表示装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記電流源はポリシリコンを含むトランジスタを有することを特徴とする表示装置。

Images