JP4770001B2

JP4770001B2 - 駆動回路及び電圧ドライバ

Info

Publication number: JP4770001B2
Application number: JP2000187771A
Authority: JP
Inventors: 保浩福田
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2000-06-22
Filing date: 2000-06-22
Publication date: 2011-09-07
Anticipated expiration: 2020-06-22
Also published as: US6919870B2; JP2002006812A; US20020047840A1

Description

【０００１】
【発明の属する技術分野】
本発明は、電気的負荷を電圧駆動する駆動回路に係り、特に電圧フォロア型の駆動回路および電圧ドライバに関する。
【０００２】
【従来の技術】
この種の駆動回路の適用例として、多階調表示を行う薄膜トランジスタ型液晶ディスプレイ（ＴＦＴ−ＬＣＤ）の信号線駆動回路がある。
【０００３】
図５に、ＴＦＴ液晶パネルの基本的な回路構成（一部）を示す。この種の液晶パネルは、複数本のゲート線…Ｙi-1 ，Ｙi ，Ｙi+1 …と複数本の信号線…Ｘj-1 ，Ｘj ，Ｘj+1 …とをマトリクス状に交差配置し、各交差点の画素に透明導電膜からなる１個の画素電極Ｐと１個の薄膜トランジスタＴＦＴを配置してなる。各画素電極Ｐと対向電極ＣＯＭと両者の間に挟まれた液晶Ｑによって１画素分の信号蓄積容量ＣL が構成される。
【０００４】
各列（たとえばｊ列）においては、全ての画素電極…Ｐi-1,j ，Ｐi,j …が、それぞれ対応する薄膜トランジスタ…ＴＦＴi-1,j ，ＴＦＴi,j …を介して各列の信号線Ｘj に電気的に共通接続されている。各行（たとえばｉ行）においては、その行の全ての薄膜トランジスタ…ＴＦＴi,j-1 ，ＴＦＴi,j ，ＴＦＴi,j+1 …の制御端子が共通のゲート線Ｙi に電気的に接続されている。
【０００５】
ゲート線…Ｙi-1 ，Ｙi ，Ｙi+1 …は、ゲート線ドライバ（図示せず）により１フレーム期間（１Ｖ）内に通常は線順次走査で１行（１ライン）ずつ選択されてアクティブ状態に駆動される。ゲート線たとえばＹi がアクティブ状態つまりＨレベルになると、そのライン（ｉ行）上の全ての薄膜トランジスタ…ＴＦＴi,j-1 ，ＴＦＴi,j …がオンする。これと同期して、各列の信号線駆動部（図示せず）よりｉ行上の全ての画素に対するアナログの階調電圧がそれぞれ出力され、これらの階調電圧は各列の信号線…Ｘj-1 ，Ｘj …およびオン状態の薄膜トランジスタ…ＴＦＴi,j-1 ，ＴＦＴi,j …を介してそれぞれ対応する画素電極…Ｐi,j-1 ，Ｐi,j …に印加（書き込み）される。この後、次の（ｉ＋１）行において、ゲート線Ｙi+1が選択され、上記と同様の動作が行われる。ｉ行においては、薄膜トランジスタ…ＴＦＴi,j-1 ，ＴＦＴi,j…がオフ状態になることで、各画素に書き込まれた電荷は逃げ道を失い、各電極…Ｐi,j-1 ，Ｐi,j ，…の階調電圧は次の選択時間まで保持される。
【０００６】
図６に、このＴＦＴ液晶パネルの１本分の信号線Ｘjを駆動するための信号線駆動部の要部の構成を示す。
【０００７】
この１チャンネル分の信号線駆動部１００において、データラッチ回路１０２には、１ライン周期で与えられるタイミングパルスＴＰに応動して１画素分の入力画像データＤＸが取り込まれる。画像データＤＸは、そのビット数ｎで表現可能な２ⁿ 個の表示階調の中のいずれか１つをそのデータ値（ｄ0,ｄ1,……ｄn-1 ）で指定する階調データである。
【０００８】
ラッチ回路１０２に取り込まれた画像データＤＸは、レベル変換回路１０４でたとえば３ボルト系から１０ボルト系に電圧変換を受けたうえでＤＡコンバータ１０６に入力される。
【０００９】
ＤＡコンバータ１０６には、全チャンネル共通のたとえば抵抗分圧回路からなる階調電圧発生回路１０８より、設定された全て（２ⁿ個）の表示階調にそれぞれ対応した電圧レベルを有する複数の正極性階調電圧Ｖ0 〜Ｖk-1 および負極性階調電圧Ｖ'k-1〜Ｖ'0（ｋ＝２ⁿ ）が供給される。
【００１０】
ＤＡコンバータ１０６には、コントローラ（図示せず）より１ライン（水平走査期間Ｈ）毎に階調電圧の極性を反転させるための交流化信号または反転制御信号ＲＶも与えられる。ＤＡコンバータ１０６は、レベル変換回路１０４より入力した１画素分の画像データＤＸをデコードして、その画像データＤＸの表す表示階調に対応した電圧レベルを有する階調電圧Ｖj ，Ｖ'jのうちの反転制御信号ＲＶの論理値に応じた方を出力するように構成されている。たとえば、ＲＶがＨレベルのときは正極性の階調電圧Ｖj を出力し、ＲＶがＬレベルのときは負極性の階調電圧Ｖ'jを出力する。このように、ＤＡコンバータ１０６は実質的にはデコーダ回路であるが、ディジタルデータをアナログ電圧に変換するという意味で、ＤＡコンバータとしている。
【００１１】
電圧フォロア（駆動回路）１１０は、演算増幅器からなり、正極性の階調電圧を入力するときはソース状態で動作し、負極性の階調電圧を入力するときはシンク状態で動作して、入力電圧に等しい出力電圧を出力する。電圧フォロア１１０より出力された階調電圧Ｖjは、出力パッド１１２を介して対応する列の信号線Ｘjに供給される。
【００１２】
図７に、上記構成を有する１チャンネル分の信号線駆動部１００の作用を示す。図示の例では、ＴＦＴ液晶パネル（図５）内でｉ行のゲート線Ｙi が選択されたときは、信号線駆動部１００より正極性の階調電圧Ｖi,jが信号線Ｘj上に出力される。これにより、この正極性の階調電圧Ｖi,jがオン状態の薄膜トランジスタＴＦＴi,jを介して画素電極Ｐi,jに印加（書き込み）される。次に、（ｉ＋１）行のゲート線Ｙi+1 が選択されたときは、信号線駆動部１００より負極性の階調電圧Ｖi+1,jが信号線Ｘj上に出力される。この結果、この負極性の階調電圧Ｖi+1,jがオン状態の薄膜トランジスタＴＦＴi+1,jを介して画素電極Ｐi+1,jに印加（書き込み）される。
【００１３】
各ライン毎の動作において、タイミングパルスＴＰの始端で該当の入力画像データＤＸがラッチ回路１０２取り込まれると、その直後に該入力画像データＤＸの値に対応する階調電圧ＶjがＤＡコンバータ１０６より電圧フォロア１１０に入力される。この時点まで、信号線Ｘjの電圧は直前のラインの画素に対して給電された逆極性の階調電圧付近に保たれている。
【００１４】
電圧フォロア１１０は、非反転入力端子（＋）にＤＡコンバータ１０６からの新たな階調電圧Ｖjを入力すると、出力電圧つまり信号線電圧を反転入力端子（−）に負帰還しつつ入力階調電圧Ｖjにほぼ一致するまで立ち上げるかまたは立ち下げる（つまり負荷の信号線Ｘjを電圧駆動する）。この出力電圧または信号線電圧の立ち上げ／立ち下げ中は、電圧フォロア１１０内の各部で動作電流Ｉdが流れ、特に出力部においては立ち上げ用のチャージ電流または立ち下げ用のディスチャージ電流が流れる。そして、出力電圧（信号線電圧）が入力階調電圧Ｖjのレベル（目標値）付近に到達してからも、電圧フォロア１１０内では定電流源回路等が一定の電流Ｉoを流し続ける。
【００１５】
【発明が解決しようとする課題】
上記のようなＴＦＴ−ＬＣＤにおいて、高精度の階調表示を行うためには、各チャンネルの信号線駆動部が該当の各画素電極Ｐに画像データＤＸの指示する通りの階調電圧を書き込む必要があり、そのためには電圧フォロア１１０がＤＡコンバータ１０６からの階調電圧を正しく出力側の信号線Ｘ上に伝えなければならない。
【００１６】
しかしながら、電圧フォロア１１０を構成する演算増幅器においては、入力側や増幅器内部（特に差動入力部）に様々なオフセットがつきものであり、それらのオフセットが原因で出力電圧の到達値が目標値つまり入力信号の電圧からずれることが多い。そのようなオフセットを補償または低減するためにオフセット調整回路を設けることもよく行われているが、調整にも限度がある。特に、ＴＦＴ−ＬＣＤの信号線ドライバは１チップに数百個以上の電圧フォロアまたは駆動回路を内蔵するものであり、それら多数の駆動回路間のばらつきをなくすのは容易ではない。また、演算増幅器を構成するトランジスタの特性改善もオフセット解決法の１つではあるが、高度で複雑なプロセスを要するうえ、コストが高くついたり、トランジスタサイズが大きくなり（したがってチップ面積が大きくなり）好ましくない。
【００１７】
また、従来の電圧フォロア１１０では、出力電圧または信号線電圧が目標値付近に到達した後も、内部の定電流源回路による定電流が各部を流れ続けるため、電圧フォロア内全体で一定の電流（アイドリング−スタンバイ電流）Ｉoを消費している。ドライバ全体の消費電流は相当なものになる。
【００１８】
本発明は、かかる問題点に鑑みてなされたもので、オフセットの影響を簡単かつ効率的に補償または回避して出力信号の電圧を目標値である入力信号の電圧に正確に一致させられるようにした駆動回路および電圧ドライバを提供することを目的とする。
【００１９】
本発明の別の目的は、消費電流を大幅に低減するようにした駆動回路および電圧ドライバを提供することにある。
【００２０】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の駆動回路は、高入力インピーダンスと低出力インピーダンスを有し、入力端子と出力端子との間に増幅部を備え、前記入力端子に入力される入力信号とほぼ等しい電圧を有する出力信号を前記出力端子より出力する駆動回路において、所定の電圧を有する入力信号が前記入力端子に入力されてから前記出力端子に得られる出力信号の電圧が前記所定電圧付近のレベルに到達する頃合に、前記入力端子と前記出力端子とを電気的に短絡させるとともに前記増幅部をオフにする構成とした。
【００２１】
本発明の第２の駆動回路は、第１および第２の信号を差動入力する差動入力部と、電気的負荷に接続され、前記差動入力部の出力信号を増幅して前記負荷に供給する出力部と、前記出力部より得られる出力信号を前記差動入力部に前記第２の信号として帰還させる帰還回路と、所定の電圧を有する入力信号が前記第１の信号として前記差動入力部に入力されてから前記出力部の出力信号の電圧が前記所定電圧付近に到達する頃合に、前記入力信号を前記差動入力部および出力部に対してバイパスした回路を通して前記負荷に供給するバイパス制御手段と、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する頃合に前記差動入力部および／または前記出力部をオフにする動作制御手段とを有する構成とした。
【００２２】
本発明の第２の駆動回路において、好ましい一態様として、前記バイパス回路が前記帰還回路から構成され、前記バイパス制御手段が、前記差動入力部の前記第１および第２の信号をそれぞれ入力する第１および第２の入力端子の間に接続された開閉スイッチと、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する前は前記スイッチを開状態に保持し、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達した後は前記スイッチを閉状態に切り替えるスイッチ制御手段とを含む構成であってよい。
あるいは別の好ましい一態様として、前記差動入力部および／または前記出力部が定電流源回路を含み、前記動作制御手段が、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する前は前記定電流源回路をオン状態に保持し、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達した後は前記定電流源回路をオフ状態に切り替える定電流源制御手段を含む構成であってよい。
【００２３】
本発明の電圧ドライバは、非反転入力と反転入力とを有し、上記非反転入力が電圧入力信号に結合され、上記反転入力が出力に結合された演算増幅器と、上記演算増幅器の上記出力と上記非反転入力との間に結合され、上記演算増幅器の出力が上記入力信号のレベルに実質的に達すると上記電圧入力信号を上記出力に接続し、それにより上記演算増幅器のオフセット電圧が実質的に除去されるスイッチング回路とを有する。
本発明の電圧ドライバは、好ましい一態様として、上記演算増幅器の上記非反転入力をそれの上記出力に結合する上記スイッチング回路を制御するためのスイッチング信号を生成する制御回路を更に有する。また、好ましい一態様として、上記演算増幅器が、上記非反転入力及び上記反転入力に結合された差動入力回路と、上記出力に結合された定電流源とを有する。この場合、好ましくは、上記演算増幅器の上記非反転入力をそれの上記出力に接続するために上記スイッチング信号が上記スイッチング回路を操作するとき、上記制御回路が上記定電流源をオフ状態に置くように構成される。更に好ましくは、上記定電流源をオフ状態に置くために、上記制御回路が上記定電流源に印加されるバイアス電圧を変える。また、好ましい一態様として、上記電圧入力信号がＬＣＤ諧調電圧を有し、上記演算増幅器の上記出力がＬＣＤに結合されている。
【００２４】
【発明の実施の形態】
以下、図１〜図４を参照して本発明の好適な実施形態を説明する。
【００２５】
図１に、本発明の駆動回路を適用したアクティブマトリクス方式のフルカラーＴＦＴ−ＬＣＤの構成を模式的に示す。
【００２６】
このＴＦＴ−ＬＣＤは、たとえば上記した図５のものと同様の構成を有するＴＦＴ液晶パネル１０と、この液晶パネル１０のゲート線Ｙ1,Ｙ2,…を駆動するための並列接続されたゲート線ドライバＧ1,Ｇ2,…と、液晶パネル１０の信号線Ｘ1,Ｘ2,…を駆動するための並列接続された信号線（ソース）ドライバＳ1,Ｓ2,…と、各部の動作を制御するコントローラ１２と、表示すべき画像信号に対して所要の信号処理を行う画像信号処理回路１４と、フルカラー（多階調表示）を実現するための多階調の電圧を発生する階調電圧発生回路１６とから構成される。
【００２７】
画像信号処理回路１４は、各画素の表示の階調を表すディジタルの画像データＤＸを各信号線ドライバＳ1,Ｓ2,…に供給する。たとえば６４階調の場合は、Ｒ，Ｇ，Ｂの各画素につき６ビットの画像データＤＸが画像信号処理回路１４より各信号線ドライバＳ1,Ｓ2,…に与えられる。コントローラ１２は、水平同期信号ＨS および垂直同期信号ＶS に同期した種々の制御信号またはタイミング信号を各ゲート線ドライバＧ1,Ｇ2,…および各信号線ドライバＳ1,Ｓ2,…に供給する。
【００２８】
階調電圧発生回路１６は、液晶パネル１０のＶ（電圧）−Ｔ（透過率）特性に基づいて表示の多階調に対応した電圧レベルをそれぞれ有する多段階の階調電圧を各信号線ドライバＳ1,Ｓ2,…に供給する。コモン一定駆動法によって液晶交流電圧を印加する場合は、たとえば図６と同様の分圧抵抗回路（１０６）で構成されてよく、正極性の階調電圧Ｖ0〜Ｖk-1と負極性の階調電圧Ｖ’k-1 〜Ｖ’0とを発生する。
【００２９】
図２に、信号線ドライバＳの要部の回路構成を示し、より詳細には各隣合う２つのチャンネル分の信号線駆動部の構成を示す。図示の隣合う２つのチャンネル分の信号線駆動部２０Ｌ，２０Ｒは、液晶パネル１０の隣合う第ｊ列および第（ｊ＋１）列の信号線Ｘj,Ｘj+1 を駆動するものとする。
【００３０】
図２に示すように、各隣合う２つのチャンネル分の信号線駆動部２０Ｌ，２０Ｒは、一対の第１データラッチ回路２２Ｌ，２２Ｒ、一対の第１切換回路２４Ｌ，２４Ｒ、一対の第２データラッチ回路２６Ｌ，２６Ｒ、一対のレベル変換回路２８Ｌ，２８Ｒ、一対のＤＡコンバータ３０Ｌ，３０Ｒ、一対の電圧フォロア（駆動回路）３２Ｌ，３２Ｒ、一対の第２切換回路３４Ｌ，３４Ｒおよび一対の出力パッド３６Ｌ，３６Ｒから構成されている。
【００３１】
左側および右側の第１データラッチ回路２２Ｌ，２２には、所定の周期たとえばライン周期で、所定のビット数を有する１画素分の画像データＤＸj,ＤＸj+1 がそれぞれ取り込まれる。
【００３２】
左側の第１データラッチ回路２２Ｌの出力端子は、各ビット毎に、左側の第１切換回路２４Ｌの一方（左側）の入力端子に接続されるとともに、右側の第２切換回路２４Ｒの他方（右側）の入力端子に接続されている。右側の第１データラッチ回路２２Ｒの出力端子は、各ビット毎に、右側の第１切換回路２４Ｒの一方（左側）の入力端子に接続されるとともに左側の第１切換回路２４Ｌの他方（右側）の入力端子に接続されている。
【００３３】
左側および右側の第１切換回路２４Ｌ，２４Ｒは、コントローラ（図示せず）からの交流化信号ＳＴにより一方（左側）の入力端子と他方（右側）の入力端子とに交互に切り換えられる。左側および右側の第１切換回路２４Ｌ，２４Ｒの出力端子は、それぞれ左側および右側の第２データラッチ回路２６Ｌ，２６Ｒの入力端子に接続されている。
【００３４】
左側および右側の第２データラッチ回路２６Ｌ，２６Ｒは、交流化信号ＳＴに同期したタイミングで左側および右側の第１切換回路２４Ｌ，２４Ｒを介して左側の第１データラッチ回路２２Ｌもしくは右側の第１データラッチ回路２２Ｒのいずれかより１画素分の画像データを取り込むようになっている。左側および右側の第２データラッチ回路２６Ｌ，２６Ｒの出力端子は、それぞれ左側および右側のレベル変換回路２８Ｌ，２８Ｒを介して左側および右側のＤＡコンバータ３０Ｌ，３０Ｒの入力端子に接続されている。
【００３５】
レベル変換回路２８Ｌ，２８Ｒは、ＤＡコンバータ３０Ｌ，３０Ｒ内の回路素子がコモン一定駆動法による正極性と負極性の双方にわたる階調電圧を扱えるように、画像データの論理電圧（たとえば３Ｖ）を高い電圧（たとえば１０Ｖ）に変換する。
【００３６】
左側のＤＡコンバータ３０Ｌには、階調電圧発生回路２８より正極性の全て（ｋ個）の階調電圧Ｖ0 〜Ｖk-1 が供給される。一方、右側のＤＡコンバータ３０Ｒには階調電圧発生回路２８より負極性の全て（ｋ個）の階調電圧Ｖ'k-1〜Ｖ'0が供給される。
【００３７】
たとえば、コモン一定駆動法において、対向電極の電圧を５Ｖに固定し、各画素電極に正極性の階調電圧（５〜１０ボルト）および負極性の階調電圧（５〜０ボルト）を交互に印加する場合、正極性の最大階調電圧Ｖk-1 は１０ボルトに最も近い値に設定され、負極性の最大階調電圧Ｖ'k-1は０ボルトに最も近い値に設定され、両極性の最小階調電圧Ｖ0,Ｖ'0は５ボルト付近に設定される。
【００３８】
左側のＤＡコンバータ３０Ｌは、左側のレベル変換回路２８Ｌより入力した１画素分の画像データをデコードし、その画像データの表す表示階調に対応した電圧レベルを有する正極性の階調電圧Ｖx を選択して出力するように構成されている。右側のＤＡコンバータ３０Ｒは、右側のレベル変換回路２８Ｒより入力した１画素分の画像データをデコードし、その画像データの表す表示階調に対応した電圧レベルを有する負極性の階調電圧Ｖ'xを選択して出力するように構成されている。左側および右側のＤＡコンバータ３０Ｌ，３０Ｒの出力端子はそれぞれ左側および右側の電圧フォロア３２Ｌ，３２Ｒの入力端子に接続されている。
【００３９】
左側の電圧フォロア３２Ｌは、高入力インピーダンスと低出力インピーダンスを有する演算増幅器からなり、正極性電圧の範囲内でソース状態で動作するように構成されている。この左側の電圧フォロア３２Ｌの出力端子は、左側の第２切換回路３４Ｌの一方（左側）の入力端子に接続されるとともに、右側の第２切換回路３４Ｒの他方（右側）の入力端子に接続されている。
【００４０】
右側の電圧フォロア３２Ｒは、高入力インピーダンスと低出力インピーダンスを有する演算増幅器からなり、負極性電圧の範囲内でシンク状態で動作するように構成されている。この右側の出力アンプ３２Ｒの出力端子は、右側の第２切換回路３４Ｒの一方（左側）の入力端子に接続されるとともに、左側の第２切換回路３４Ｌの他方（右側）の入力端子に接続されている。
【００４１】
左側および右側の第２切換回路３４Ｌ，３４Ｒの出力端子は、それぞれ左側および右側の出力パッド３６Ｌ，３６Ｒを介して各対応するチャンネルの信号線Ｘj,Ｘj+1 （図示せず）に接続されている。
【００４２】
この実施形態では、各々の電圧フォロア３２Ｌ，３２Ｒを構成する演算増幅器において、反転入力端子（−）と出力端子とをスルーの負帰還回路ＦＢを介して相互接続しているのは通常どおりであるが、特徴的な構成として非反転入力端子（＋）と反転入力端子（−）との間に開閉スイッチ４０Ｌ，４０Ｒを接続している。この開閉スイッチ４０Ｌ，４０Ｒは、コントローラ１２（図１）からの制御信号ＳＷによってオン（閉）／オフ（開）制御される。
【００４３】
さらに、各電圧フォロア３２Ｌ，３２Ｒを構成する演算増幅器において、この演算増幅器に内蔵されている一部または全部の定電流源回路をオン（アクティブ）状態またはオフ（非アクティブ）状態のいずれかに選択的に切り替えられるように構成している。
【００４４】
より詳細には、各電圧フォロア３２Ｌ，３２Ｒに内蔵される所定の定電流源回路に対して、全チャンネル共通の電源回路（図示せず）により、各定電流源回路をオン（アクティブ）状態にするためのアクティブ動作用のバイアス電圧（ＶＢn，ＶＢp）だけでなく、各定電流源回路をオフ（非アクティブ）状態にするための動作停止用のバイアス電圧（たとえばＶss，Ｖdd）をも用意している。そして、コントローラ１２からの制御信号ＣＡにより切換スイッチ４２Ｌ，４２Ｒを切替制御することで、それら所定の定電流源回路に与えるバイアス電圧としてアクティブ動作用のもの（ＶＢn，ＶＢp）または動作停止用のもの（Ｖss，Ｖdd）のいずれかを択一的に選択するようになっている。
【００４５】
図３に、この実施形態における電圧フォロア３２Ｌ，３２Ｒの回路構成例を示す。これらの電圧フォロア３２Ｌ，３２Ｒは、差動入力部４４Ｌ，４４Ｒと出力部４６Ｌ，４６Ｒとから構成される。
【００４６】
左側の電圧フォロア３２Ｌにおいて、差動入力部４４Ｌは、差動接続された一対のＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称する。）５０Ｌ，５２Ｌと、両ＮＭＯＳトランジスタ５０Ｌ，５２Ｌのソース端子に接続された定電流源回路用のＮＭＯＳトランジスタ５８Ｌと、両ＮＭＯＳトランジスタ５０Ｌ，５２Ｌのドレイン端子に接続された一対のＰチャンネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと称する。）５４Ｌ，５６Ｌからなる電流ミラー回路とで構成される。
【００４７】
差動対のＮＭＯＳトランジスタ５０Ｌ，５２Ｌにおいて、一方のＮＭＯＳトランジスタ５０Ｌのゲート端子は非反転入力端子（＋）として入力端子ＩＮに接続され、他方のＮＭＯＳトランジスタ５２Ｌのゲート端子は反転入力端子（−）としてスルーの負帰還回路ＦＢを介して出力端子ＯＵＴに接続され、両ゲート端子間にＮＭＯＳトランジスタからなる開閉スイッチ４０Ｌが接続される。定電流源のＮＭＯＳトランジスタ５８Ｌは、ソース端子が負極側の電源電圧端子Ｖssに接続され、ゲート端子が切換スイッチ４２Ｌを介してバイアス電圧ＶＢnまたはＶssのいずれか一方に接続される。
【００４８】
出力部４６Ｌは、定電流源回路用のＮＭＯＳトランジスタ６０Ｌと、駆動用のＰＭＯＳトランジスタ６２Ｌとから構成される。定電流源のＮＭＯＳトランジスタ６０Ｌは、ソース端子が負極側の電源電圧端子Ｖssに接続され、ドレイン端子が出力端子ＯＵＴに接続され、ゲート端子が切換スイッチ４２Ｌを介してバイアス電圧ＶＢnまたはＶssのいずれか一方に接続される。駆動用のＰＭＯＳトランジスタ６２Ｌは、ソース端子が正極側の電源電圧端子Ｖddに接続され、ドレイン端子が出力端子ＯＵＴに接続され、ゲート端子が差動入力部の出力端子（ノード）ＮＬに接続される。上記の構成において、差動入力部４４Ｌは差動増幅機能を有し、出力部４６Ｌは出力増幅機能を有している。
【００４９】
なお、切換スイッチ４２Ｌは、たとえばトランスミッションゲートからなるアナログスイッチで構成することができる。
【００５０】
この電圧フォロア３２Ｌは、各定電流源回路（５８Ｌ，６０Ｌ）にバイアス電圧ＶＢnを供給されているときは、ソース型の電圧フォロアとして動作する。
【００５１】
すなわち、入力端子ＩＮの電圧と出力端子ＯＵＴの電圧とが均衡している状態から、入力端子ＩＮの電圧が上昇すると、差動入力部４４ＬにおいてＮＭＯＳトランジスタ５０Ｌのドレイン電流が増加して、そのぶんＮＭＯＳトランジスタ５２Ｌのドレイン電流が減少し、ノードＮＬの電位が低下する。これにより、出力部４６Ｌにおいてソース用のＰＭＯＳトランジスタ６２Ｌのドレイン電流が増加し、負荷（信号線Ｘ）を充電する。出力端子ＯＵＴの電圧が入力端子ＩＮの電圧に等しくなると、各部の状態が安定する。
【００５２】
入力端子ＩＮの電圧と出力端子ＯＵＴの電圧とが均衡している状態から、入力端子ＩＮの電圧が低下すると、各部で上記と反対の動作が行われ、ソース用のＰＭＯＳトランジスタ６２Ｌのドレイン電流が減少し、定電流源のＮＭＯＳトランジスタ６０Ｌのドレイン電流が負荷（信号線Ｘ）の放電電流となる。出力端子ＯＵＴの電圧が入力端子ＩＮの電圧に等しくなると、各部の状態が安定する。
【００５３】
かかる電圧フォロア３２Ｌにおいて、各定電流源回路（５８Ｌ，６０Ｌ）に対するバイアス電圧がＶＢnからＶssに変わると、各定電流源回路（５８Ｌ，６０Ｌ）はオフ状態となり、電流を流さなくなる。差動入力部４４Ｌでは、定電流源回路５８Ｌがオフすることで、出力端子（ノード）ＮＬの電位がほぼ電源電圧Ｖddのレベルまで上昇する。これにより、出力部４６Ｌでは、駆動トランジスタ６２Ｌもオフ状態となる。
【００５４】
右側の電圧フォロア３２Ｒは、上記した左側の電圧フォロア３２Ｌにおいて各ＮＭＯＳトランジスタをＰＭＯＳトランジスタに、各ＰＭＯＳトランジスタをＮＭＯＳトランジスタにそれぞれ置き換えた構成を有している。
【００５５】
特に注記すべき構成としては、差動対のＮＭＯＳトランジスタ５０Ｒ，５２Ｒにおいて、一方のＰＭＯＳトランジスタ５０Ｒのゲート端子は非反転入力端子（＋）として入力端子ＩＮに接続され、他方のＰＭＯＳトランジスタ５２Ｒのゲート端子は反転入力端子（−）としてスルーの負帰還回路ＦＢを介して出力端子ＯＵＴに接続され、両ゲート端子間にＰＭＯＳトランジスタからなる開閉スイッチ４０Ｒが接続される。また、定電流源のＰＭＯＳトランジスタ５８Ｒは、ソース端子が正極側の電源電圧端子Ｖddに接続され、ゲート端子が切換スイッチ４２Ｒを介してバイアス電圧ＶＢpまたはＶddのいずれか一方に接続される。また、出力部４６Ｒにおいて、定電流源のＰＭＯＳトランジスタ６０Ｒは、ソース端子が正極側の電源電圧端子Ｖddに接続され、ドレイン端子が出力端子ＯＵＴに接続され、ゲート端子が切換スイッチ４２Ｒを介してバイアス電圧ＶＢpまたはＶddのいずれか一方に接続される。
【００５６】
この電圧フォロア３２Ｒは、各定電流源回路（５８Ｒ，６０Ｒ）にバイアス電圧ＶＢpを供給されているときは、シンク型の電圧フォロアとして上記と同様の仕組みで動作する。そして、各定電流源回路（５８Ｒ，６０Ｒ）に対するバイアス電圧がＶＢpからＶddに変わると、各定電流源回路（５８Ｒ，６０Ｒ）はオフ状態となり、電流を流さなくなる。差動入力部４４Ｒでは、定電流源回路５８Ｒがオフすることで、出力端子（ノード）ＮＲの電位がほぼ電源電圧Ｖssのレベルまで低下する。出力部４６Ｒでは、定電流源回路６０Ｒがオフするだけでなく、駆動トランジスタ６２Ｒもオフ状態となる。
【００５７】
次に、この実施形態における信号線ドライバの動作を説明する。この信号線ドライバを含むＴＦＴ−ＬＣＤにおいては、ゲート線ドライバＧ1,Ｇ2,…により液晶パネル１０のゲート線Ｙ1,Ｙ2,……が１フレーム期間内に通常は線順次走査で１ライン（行）ずつ選択されてアクティブ状態に駆動される。各ゲート線Ｙj が駆動される度に、各信号線ドライバでは、各チャンネルの出力パッド３６より当該ライン上の各対応する画素電極に印加すべき階調電圧Ｖj が出力される。
【００５８】
いま、ｉ行のゲート線Ｙi が駆動される時、各第１切換回路２４Ｌ，２４Ｒおよび各第２切換回路３４Ｌ，３４Ｒがそれぞれ一方（左側）の入力端子に切り換わっているとする。この時、第１データラッチ回路２２Ｌ，２２Ｒには、液晶パネル１０内のｉ行ｊ列およびｉ行（ｊ＋１）列にそれぞれ位置する２つの画素の表示階調を表す画像データＤＸi,j ，ＤＸi,j+1 が格納されている。
【００５９】
この場合、タイミングパルスＴＰまたは交流化信号ＳＴのタイミングに応動して左側の第１データラッチ回路２２Ｌより１画素分の画像データＤＸi,j が左側の第１切換回路２４Ｌを介して左側の第２データラッチ回路２６Ｌに転送されると同時に、右側の第１データラッチ回路２２Ｒより１画素分の画像データＤＸi,j+1 が右側の第１切換回路２６Ｒを介して右側の第２データラッチ回路２６Ｒに転送される。
【００６０】
左側および右側の第２データラッチ回路２６Ｌ，２６Ｒに取り込まれた１画素分の画像データＤＸi,j,ＤＸi,j+1 は、それぞれ左側および右側のレベル変換回路２８Ｌ，２８Ｒを介して左側および右側のＤＡコンバータ３０Ｌ，３０Ｒに入力される。
【００６１】
これにより、左側のＤＡコンバータ３０Ｌから、画像データＤＸi,j の表す表示階調に対応した電圧レベルを有する正極性の階調電圧Ｖi,j が出力される。一方、右側のＤＡコンバータ３０Ｒからは、画像データＤＸi,j+1 の表す表示階調に対応した電圧レベルを有する負極性の階調電圧Ｖi,j+1が出力される。
【００６２】
左側のＤＡコンバータ３０Ｌより出力された正極性の階調電圧Ｖi,j は、左側の電圧フォロア３２Ｌおよび第２切換回路３４Ｌを介して左側の出力パッド３６Ｌより信号線Ｘj に出力され、この信号線Ｘj に接続されているｉ行の薄膜トランジスタＴＦＴi,j を介して画素電極Ｐi,j に印加される。
【００６３】
一方、右側のＤＡコンバータ３０Ｒより出力された負極性の階調電圧Ｖi,j+1 は右側の電圧フォロア３２Ｒおよび第２切換回路３４Ｒを介して右側の出力パッド３６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘj+1 に接続されているｉ行の薄膜トランジスタＴＦＴi,j+1 を介して画素電極Ｐi,j+1 に印加される。
【００６４】
次に、（ｉ＋１）行のゲート線Ｙi+1 が駆動されると、これと同期して交流化信号ＳＴにより各第１切換回路２４Ｌ，２４Ｒおよび各第２切換回路３４Ｌ，３４Ｒがそれぞれ他方（右側）の入力端子に切り換わる。
【００６５】
これにより、左側の第１データラッチ回路２２Ｌより信号線Ｘi に対応した１画素分の画像データＤＸi+1,j が右側の第１切換回路２４Ｒを介して右側の第２データラッチ回路２６Ｒに転送されると同時に、右側の第１データラッチ回路２２Ｒより信号線Ｘi+1 に対応した１画素分の画像データＤＸi+1,j+1 が左側の第１切換回路２４Ｌを介して左側の第２データラッチ回路２６Ｌに転送される。
【００６６】
左側および右側の第２データラッチ回路２６Ｌ，２６Ｒに取り込まれた１画素分の画像データＤＸi+1,j+1 ，ＤＸi+1,j は、それぞれ左側および右側のレベル変換回路２８Ｌ，２８Ｒを介して左側および右側のＤＡコンバータ３０Ｌ，３０Ｒに入力される。
【００６７】
これにより、左側のＤＡコンバータ３０Ｌからは、画像データＤＸi+1,j+1 の表す表示階調に対応した電圧レベルを有する正極性の階調電圧Ｖi+1, j+1 が出力される。一方、右側のＤＡコンバータ３０Ｒからは、画像データＤＸi+1,j の表す表示階調に対応した電圧レベルを有する負極性の階調電圧Ｖi+1,j が出力される。
【００６８】
左側のＤＡコンバータ３０Ｌより出力された正極性の階調電圧Ｖi+1, j+1 は、左側の電圧フォロア３２Ｌおよび右側の第２切換回路３４Ｒを介して右側の出力パッド３６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘj+1 に接続されている（ｉ＋１）行の薄膜トランジスタＴＦＴi+1,j+1 を介して対応する画素電極Ｐi+1,j+1 に印加される。
【００６９】
一方、右側のＤＡコンバータ３０Ｒより出力された負極性の階調電圧Ｖi+1,jは、右側の電圧フォロア３２Ｒおよび左側の第２切換回路３４Ｌを介して左側の出力パッド３６Ｌより信号線Ｘj に出力され、この信号線Ｘj に接続されている（ｉ＋１）行の薄膜トランジスタＴＦＴi+1,j を介して対応する画素電極Ｐi+1,j に印加される。
【００７０】
以後、上記した２ライン分の動作が繰り返される。これにより、液晶パネル１０のＹ方向において１画素毎に階調電圧の極性が反転する。また、Ｘ方向においても１画素毎に（各隣接する２つの信号線Ｘj,Ｘj+1 の間で）階調電圧の極性が反転する。このように、隣合う信号線ないし画素電極で階調電圧の極性が反転することで、画素電極や対向電極等で流れる電流が隣同士で打ち消し合い、これによって表示品質の低下が抑えられる。
【００７１】
なお、各切換回路２４Ｌ，２４Ｒ，３４Ｌ，３４Ｒは、交流化信号ＳＴにより１フレーム毎にも切り換わる（すなわち各行のゲート線Ｙi が駆動される時の各切換回路２４Ｌ，２４Ｒ，３４Ｌ，３４Ｒの位置がフレーム毎に反転する）ように制御される。このようなフレーム周期の反転により、コモン一定駆動法による電極電圧波形が得られる。
【００７２】
上記したように、この実施形態における信号線ドライバでは、各隣合う２つのチャンネル分の駆動部において、左側のＤＡコンバータ３０Ｌおよび電圧フォロア３２Ｌを正極性の階調電圧専用に構成するとともに右側のＤＡコンバータ３０Ｒおよび電圧フォロア３２Ｒを負極性の階調電圧専用に構成し、両ＤＡコンバータ３０Ｌ，３０Ｒの前段に設けた第１切換回路２４Ｌ，２４Ｒと両電圧フォロア２２Ｌ，２２Ｒの後段に設けた第２切換回路３４Ｌ，３４Ｒとを所定の周期たとえばライン周期かつフレーム周期で切り換えることにより、コモン一定駆動法とドット反転（１画素毎の反転）とを実現している。
【００７３】
かかる信号線駆動方式においては、１つの信号線Ｘを交互に駆動する両電圧フォロア３２Ｌ，３２Ｒのオフセットが別個のものであるため、それぞれのオフセットを加え合わせたものが信号線Ｘに供給された場合には階調表示の誤差が倍増するおそれがある。
【００７４】
本実施形態では、両電圧フォロア３２Ｌ，３２Ｒ回りの上記した構成および図４に示すような制御によって、この問題を簡単かつ効果的に解決している。
【００７５】
図４に示すように、各ライン毎の動作において、タイミングパルスＴＰの始端で当該ライン分の階調電圧が各ＤＡコンバータ３０Ｌ，３０Ｒに与えられ、この時点から両電圧フォロア３２Ｌ，３２Ｒの動作が開始される。なお、この動作開始時点で、両電圧フォロア３２Ｌ、３２Ｒにおける開閉スイッチ４０Ｌ，４０Ｒはオフ（開）状態にあり、両電圧フォロア３２Ｌ、３２Ｒ内の定電流源回路（５８，６０）に対してアクティブ動作用のバイアス電圧（ＶＢn，ＶＢp）が選ばれる。
【００７６】
左側の電圧フォロア３２Ｌは、ＤＡコンバータ３０Ｌより新たな正極性の階調電圧を入力端子ＩＮに入力し、出力端子側の負極性の出力電圧つまり信号線電圧を反転入力端子（−）に負帰還しつつ、出力電圧を入力階調電圧Ｖのレベルまで立ち上げるようにソースモードの電圧駆動を行う。一方、右側の電圧フォロア３２Ｒは、ＤＡコンバータ３０Ｒより新たな負極性の階調電圧を入力端子ＩＮに入力し、出力端子側の正極性の出力電圧つまり信号線電圧を反転入力端子（−）に負帰還しつつ、出力電圧を入力階調電圧Ｖのレベルまで立ち下げるようにシンクモードの電圧駆動を行う。
【００７７】
そして、タイミングパルスＴＰの始端から所定時間Ｔcが経過した時点で、コントローラ１２は、両電圧フォロア３２Ｌ、３２Ｒにおける開閉スイッチ４０Ｌ，４０Ｒをオン（閉）状態に切り換えるとともに、切換スイッチ４２Ｌ，４２Ｒを制御して両電圧フォロア３２Ｌ、３２Ｒ内の定電流源回路（５８，６０）に対するバイアス電圧を動作停止用の電圧（Ｖss，Ｖdd）に切り換える。この時間Ｔcは、両電圧フォロア３２Ｌ、３２Ｒにおいて出力電圧が入力階調電圧のレベルに到達する頃合のタイミングに設定されてよい。出力電圧の立ち上がり／立ち下がり速度（時間）は主として負荷を含む回路のインピーダンスや時定数等に規定されるため、全ての入力階調電圧に共通の切替時間Ｔcを設定できる。
【００７８】
両電圧フォロア３２Ｌ、３２Ｒにおいては、動作停止用のバイアス電圧（Ｖss，Ｖdd）に切り換えることによって、各定電流源回路（５８，６０）がオフ状態となり、出力部６２Ｌ，６２Ｒの出力が出力端子ＯＵＴから電気的に遮断される。一方、開閉スイッチ４０Ｌ，４０Ｒがオン（閉）状態になることで、ＤＡコンバータ３０Ｌ，３０Ｒからの入力階調電圧は電圧フォロア３２Ｌ、３２Ｒのスルーの負帰還回路ＦＢを通って出力端子ＯＵＴより負荷の信号線に供給される。この時点では、信号線の電圧が目標値つまり入力階調電圧付近のレベルに到達しているため、ＤＡコンバータ３０Ｌ，３０Ｒより出力される階調電圧が信号線側のインピーダンスによって受ける影響は少ない。
【００７９】
このように、各電圧フォロア３２Ｌ、３２Ｒの出力電圧が目標値である入力階調電圧付近のレベルに到達した後は、各電圧フォロア３２Ｌ、３２Ｒの動作は停止して各信号線から電気的に遮断され、代わりにＤＡコンバータ３０Ｌ，３０Ｒからの階調電圧が各負帰還回路ＦＢを経由して各信号線に供給される。これにより、各電圧フォロア３２Ｌ、３２Ｒにオフセットがあるかないかに拘わらず、各画素電極に所望の階調電圧が正確な値で書き込まれる。なお、図４では図示省略しているが、各ラインのサイクルにおいて、ゲート線アクティブ時間は次のタイミングパルスＴＰの直前に終了し、その時点の書き込み階調電圧が該当画素電極にサンプリングないし保持される。
【００８０】
また、両電圧フォロア３２Ｌ、３２Ｒにおいては、各定電流源回路（５８，６０）がオフ状態になると、各部で電流が流れなくなり、消費電流はほとんど零近くまで減少する。このように、アイドリング−スタンバイ電流（Ｉo）が流れないため、消費電流が少ない。
【００８１】
上記した実施形態では、各電圧フォロア３２Ｌ、３２Ｒの負帰還回路ＦＢをバイパス回路に利用している。しかし、出力端子ＯＵＴに接続される専用のバイパス回路を設け、このバイパス回路と入力端子ＩＮとの間に開閉スイッチ４０を接続する構成も可能である。また、図６の信号線駆動部のようなソースモードおよびシンクモード兼用型の電圧フォロアにも本発明を適用することができる。
【００８２】
上記した実施形態の電圧フォロアでは、所定の電圧を有する入力信号を入力端子ＩＮに入力してから一定時間Ｔcが経過した時点で入力端子ＩＮと出力端子ＯＵＴとを短絡すると同時に定電流源回路をオン状態からオフ状態に切り換えるようにした。しかし、入力信号の電圧レベルに応じて切換時点を可変設定することも可能である。
【００８３】
あるいは、入力信号の電圧（またはその付近に設定された電圧）と出力信号の電圧とを比較するコンパレータを設け、コンパレータの出力が変わった時を切換時点とすることも可能である。
【００８４】
また、入力端子ＩＮを出力端子ＯＵＴにスルーで接続するタイミングと、定電流源回路をオン状態からオフ状態に切り替えるタイミングとをずらす（通常は前者のタイミングを後者のタイミングと同じかそれよりも後にしてよい）ことも可能である。
【００８５】
本発明は、上記実施形態における各部の構成に限定されるものではなく、種々の変形が可能である。特に、上記実施形態における電圧フォロア３２Ｌ、３２Ｒの構成は一例であり、演算増幅器または電圧フォロアの任意の構成に本発明を適用できる。さらに、本発明の駆動回路は、信号線駆動回路以外にも様々なアプリケーションに適用可能である。
【００８６】
【発明の効果】
以上説明したように、本発明の駆動回路または電圧ドライバによれば、オフセットの影響を簡単かつ効率的に補償または回避して出力信号の電圧を目標値である入力信号の電圧に正確に一致させることができるとともに、消費電流を大幅に少なくすることができる。
【図面の簡単な説明】
【図１】本発明の駆動回路を適用したアクティブマトリクス方式のフルカラーＴＦＴ−ＬＣＤの構成を模式的に示す図である。
【図２】実施形態における信号線ドライバの要部の回路構成を示すブロック図である。
【図３】実施形態における電圧フォロアの回路構成を示す回路図である。
【図４】実施形態における信号線ドライバの作用を説明するための各部の波形を示す図である。
【図５】ＴＦＴ液晶パネルの基本的な回路構成（一部）を示す図である。
【図６】従来の駆動回路を含む信号線駆動部の要部の構成を示すブロック図である。
【図７】図６の信号線駆動部の作用を説明するための各部の波形を示す図である。
【符号の説明】
１０液晶パネル
１２コントローラ
１４画像信号処理回路
１６階調電圧発生回路
Ｓ1，Ｓ2，‥ 信号線ドライバ
２０Ｌ，２０Ｒ信号線駆動部
３２Ｌ，３２Ｒ電圧フォロア
４０Ｌ，４０Ｒ開閉スイッチ
４２Ｌ，４２Ｒ切換スイッチ
４４Ｌ，４４Ｒ差動入力部
４６Ｌ，４６Ｒ出力部
５８Ｌ，５８Ｒ，６０Ｌ，６０Ｒ定電流源回路

Claims

高入力インピーダンスと低出力インピーダンスを有し、入力端子と出力端子との間に増幅部を備え、前記出力端子に得られる出力信号の電圧を前記入力端子に入力される入力信号の電圧に一致させるように動作する駆動回路において、
所定の電圧を有する入力信号が前記入力端子に入力されてから前記出力端子に得られる出力信号の電圧が前記所定電圧付近のレベルに到達する頃合に、前記入力端子と前記出力端子とを電気的に短絡させるとともに前記増幅部をオフにする、駆動回路。
第１および第２の信号を差動入力する差動入力部と、
電気的負荷に接続され、前記差動入力部の出力信号を増幅して前記負荷に供給する出力部と、
前記出力部より得られる出力信号を前記差動入力部に前記第２の信号として帰還させる帰還回路と、
所定の電圧を有する入力信号が前記第１の信号として前記差動入力部に入力されてから前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する頃合に、前記入力信号を前記差動入力部および出力部に対してバイパスした回路を通して前記負荷に供給するバイパス制御手段と、
前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する頃合に前記差動入力部および／または前記出力部をオフにする動作制御手段と、
を有し、
前記バイパス回路が前記帰還回路である、
駆動回路。
前記バイパス制御手段が、
前記差動入力部の前記第１および第２の信号をそれぞれ入力する第１および第２の入力端子の間に接続された開閉スイッチと、
前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する前は前記スイッチを開状態に保持し、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達した後は前記スイッチを閉状態に切り替えるスイッチ制御手段と、
を含む、請求項２に記載の駆動回路。
前記差動入力部および／または前記出力部が定電流源回路を含み、
前記動作制御手段が、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達する前は前記定電流源回路をオン状態に保持し、前記出力部の出力信号の電圧が前記所定電圧付近のレベルに到達した後は前記定電流源回路をオフ状態に切り替える定電流源制御手段を含む、
請求項２又は３に記載の駆動回路。
非反転入力と、反転入力と、上記非反転入力及び上記反転入力に結合された差動入力回路と、出力に結合された定電流源とを有し、上記非反転入力が電圧入力信号に結合され、上記反転入力が上記出力に結合された演算増幅器と、
上記演算増幅器の上記出力と上記非反転入力との間に結合され、上記演算増幅器の出力が上記入力信号のレベルに実質的に達すると上記電圧入力信号を上記出力に接続し、それにより上記演算増幅器のオフセット電圧が実質的に除去されるスイッチング回路と、
を有し、
上記電圧入力信号が上記出力に接続される際に上記定電流源がオフ状態とされる、
電圧ドライバ。
請求項５に記載の電圧ドライバであって、
上記演算増幅器の上記非反転入力をそれの上記出力に結合する上記スイッチング回路を制御するためのスイッチング信号を生成する制御回路を更に有する、電圧ドライバ。
請求項６に記載の電圧ドライバであって、
上記演算増幅器の上記非反転入力をそれの上記出力に接続するために上記スイッチング信号が上記スイッチング回路を操作するとき、上記制御回路が上記定電流源をオフ状態に置く、電圧ドライバ。
請求項７に記載の電圧ドライバであって、
上記定電流源をオフ状態に置くために、上記制御回路が上記定電流源に印加されるバイアス電圧を変える、電圧ドライバ。
請求項５乃至８のいずれか一項に記載の電圧ドライバであって、
上記電圧入力信号がＬＣＤ諧調電圧を有し、上記演算増幅器の上記出力がＬＣＤに結合されている、電圧ドライバ。