KR101084803B1

KR101084803B1 - 아날로그 버퍼 및 그의 구동 방법

Info

Publication number: KR101084803B1
Application number: KR1020040021752A
Authority: KR
Inventors: 김기종
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2011-11-21
Also published as: KR20050097036A

Abstract

본 발명은 소비 전력을 최소화하면서 안정적으로 구동할 수 있있는 아날로그 버퍼와 그의 구동 방법을 제공하는 것이다.

이를 위하여, 본 발명의 아날로그 버퍼는 출력 모드에서 제1 구동 전압을 출력 라인으로 공급하는 출력용 스위치와; 상기 출력 모드에서 출력 라인의 출력 전압을 입력 라인 쪽으로 피드백시키는 피드백 스위치와; 리셋 모드에서 입력된 입력 전압을, 상기 출력 모드에서 피드백된 상기 출력 전압과 비교하여 상기 입력 전압에 상응하는 출력 전압이 상기 출력 라인에 공급되도록 상기 출력용 스위치 소자를 제어하는 비교기와; 상기 리셋 모드에서 상기 출력 라인을 제2 구동 전압으로 프리충전시키기 위한 프리충전 스위치와; 상기 리셋 모드에서 상기 출력용 스위치 소자를 턴-오프시키는 제어 스위치를 구비한다.

Description

아날로그 버퍼 및 그의 구동 방법{ANALOG BUFFER AND METHOD FOR DRIVING THE SAME}

도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 종래의 아날로그 버퍼 회로도.

도 3은 도 2에 도시된 아날로그 버퍼의 구동 파형도.

도 4는 본 발명의 실시 예에 따른 아날로그 버퍼 회로도.

도 5는 도 4에 도시된 스위치 인버터의 등가 회로도.

도 6은 도 4에 도시된 아날로그 버퍼의 구동 파형도.

도 7은 본 발명의 다른 실시 예에 따른 아날로그 버퍼 회로도.

도 8은 도 7에 도시된 아날로그 버퍼의 구동 파형도.

도 9는 본 발명의 또 다른 실시 예에 따른 아날로그 버퍼 회로도.

도 10은 도 9에 도시된 아날로그 버퍼의 구동 파형도.

도 11은 도 9에 도시된 제2 스위치 인버터의 등가 회로도

< 도면의 주요 부분에 대한 부호의 설명 >

2r : 액정 패널 4r: 게이트 드라이버

6r : 데이터 드라이버 8r: 타이밍 컨트롤러

10r: 감마 전압 발생부 NT11 : N형 박막 트랜지스터

1, 8, 9, 10, 11, SW1, SW2, SW3, SW4, SW5, SW11, SW12, SW13, SW14, SW21, SW22, SW23, SW24 : 스위치

2, 4, 6, C1 : 캐패시터 Cp : 액정 캐패시터

3, 5, 7, 22, 32, 42 : 인버터 24, 34, 44 : 스위치 인버터

20, 30, 40 : 비교기 40, 50 : 아날로그 버퍼

PT11, PT21, PT22 : P형 박막 트랜지스터

본 발명은 아날로그 버퍼에 관한 것으로, 특히 소비 전력을 최소화하면서 안정적으로 구동할 수 있는 아날로그 버퍼 및 그의 구동 방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2r)과, 액정 패널(2r)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4r)와, 액정 패널(2r)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6r)와, 게이트 드라이버(4r)와 데이터 드라이버(6r)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(8r)를 구비한다.

액정 패널(2r)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들(12r)로 구성된 화소 매트릭스를 구비한다. 화소들(12r) 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 구동 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 비디오 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 비디오 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 비디오 신호가 다음 비디오 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전된 비디오 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

이러한 액정 패널(2r)은 액정 열화 방지 및 표시 품질 향상을 위하여 데이터 신호를 이용하여 액정셀(Clc)의 극성을 일정 단위로 인버젼시키는 인버젼 방법으로 구동된다. 인버젼 방법으로는 프레임 단위로 액정셀의 극성이 인버젼되는 프레임 인버젼(Frame Inversion), 수평 라인 단위로 액정셀의 극성이 인버젼되는 라인 인버젼(Line Inversion), 수직 라인 단위로 액정셀의 극성이 인버젼되는 칼럼 인버젼(Column Inversion), 그리고 액정셀 단위로 액정셀의 극성이 인버젼되는 도트 인버젼(Dot Inversion) 등이 이용된다. 이들 중 수평 라인 단위로 액정셀의 극성을 인버젼시키는 라인 인버젼 방법은 칼럼 인버젼 및 도트 인버젼 방법에 비하여 소비 전력면에서 유리하다. 이는 칼럼 및 도트 인버젼 방법은 데이터 신호만을 이용하여 극성 반전시켜야 하므로 데이터 신호의 구동 전압 범위가 상대적으로 큰 반면에, 라인 인버젼 방법은 데이터 신호와 함께 액정셀(Clc)에 기준 전압으로 공급되는 공통 전압(Vcom)을 교류 구동함으로써 데이터 신호의 구동 전압 범위를 낮출 수 있기 때문이다.

게이트 드라이버(4r)는 타이밍 컨트롤러(8r)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(4r)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.

데이터 드라이버(6r)는 타이밍 컨트롤러(8r)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6r)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 비디오 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 데이터 드라이버(6r)는 감마 전압 발생부로부터 공급되는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 디지털 비디오 데이터(RGB)를 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6r)는 상기 비디오 데이터를 비디오 신호로 변환할 때 타이밍 컨트롤러(8r)로부터의 극성 제어 신호(POL)에 응답하여 그 비디오 신호의 극성을 결정한다.

타이밍 컨트롤러(8r)는 게이트 드라이버(4r)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 등을 발생하고, 데이터 드라이버(6r)를 제어하는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블 신호(SOE), 극성 제어 신호(POL) 등을 발생한다. 이 경우, 타이밍 컨트롤러(8r)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.

이러한 액정 표시 장치에 있어서, 데이터 드라이버(6r)는 데이터 라인의 RC 로드량에 따라 데이터 라인으로 공급되는 비디오 신호가 왜곡되는 것을 방지하기 위한 아날로그 버퍼를 구비한다. 게이트 드라이버(4r) 역시 게이트 라인의 RC 로드량에 따라 게이트 라인으로 공급되는 게이트 구동 신호가 왜곡되는 것을 방지하기 위한 아날로그 버퍼를 구비한다. 아날로그 버퍼로는 통상 증폭기(OP-AMP)가 주 로 사용되고 있으나, 최근에는 인버터 등을 이용하여 회로 구성을 단순화시키는 방안이 제안되고 있다.

예를 들면, 도시바(Toshiba)에서 "AMLCD '02"의 PP21~24에 개시한 아날로그 버퍼는 도 2에 도시된 바와 같이 3개의 인버터를 이용한다. 도 2에 도시된 아날로그 버퍼는 입력 라인과 출력 라인 사이에 직렬로 접속된 제1 내지 제3 인버터(3, 5, 7)와, 제1 내지 제3 인버터(3, 5, 7) 각각의 입력단에 직렬로 각각 접속된 제1 내지 제3 캐패시터(2, 4, 6)와, 입력 라인과 제1 캐패시터(2) 사이에 접속된 입력 전압(Vin) 공급용 제1 스위치(1)와, 제1 내지 제3 인버터(3, 5, 7) 각각의 초기화를 위해 입출력단 사이에 각각 접속된 제2 내지 제4 스위치(8, 9, 10)와, 입력 라인과 출력 라인 사이에 접속된 피드백용 제5 스위치(11)를 구비한다.

먼저, 리셋 기간(RESET)에서 도 3과 같이 공급되는 제1 제어 신호(CS1)에 응답하여 제1 내지 제4 스위치(1, 8, 9, 10)가 턴-온된다. 이에 따라, 제1 내지 제3 인버터(3, 5, 7) 각각은 입출력단이 쇼트(Short)됨으로써 전원 전압의 중간 전압인 인버터 로직(Inverter Logic) 문턱 전압(이하, VTH)으로 초기화된다. 이에 따라, 제1 내지 제3 인버터(3, 5, 7) 각각에 입력단에 접속된 제1 내지 제3 캐패시터(2, 4, 6) 각각에는 입력 전압(Vin)과 VTH와의 차전압이 충전된다.

이어서, 피드백 기간(FEEDBACK)에서 도 3과 같이 공급된 제2 제어 신호(CS2)에 의해 피드백용 제5 스위치(11)가 턴-온됨으로써 입력 전압(Vin)에 해당하는 출력 전압(Vout)이 출력 라인에서 모니터링된다. 다시 말하여, 제5 스위치(11)가 턴-온되어 피드백된 출력 전압(Vout)이 입력 전압(Vin) 보다 높으면 입력 전압(Vin)이 VTH 보다 높으므로 제1 내지 제3 인버터(3, 5, 7)는 출력 전압(Vout)을 하강시킨다. 반대로, 피드백된 출력 전압(Vout)이 입력 전압(Vin) 보다 낮으면 입력 전압(Vin)이 VTH 보다 낮으므로 제1 내지 제3 인버터(3, 5, 7)는 출력 전압(Vin)을 상승시킨다. 이와 같이, 제1 내지 제3 인버터(3, 5, 7)는 피드백 기간(FEEDBACK)의 초반부에서 출력 전압(Vout)은 상승, 하강을 반복하는 발진(Oscillation) 과정을 거치면서 입력 전압(Vin)으로 수렴하게 된다.

이러한 아날로그 버퍼는 인버터만을 사용함으로써 증폭기(OPAMP)를 사용하는 기존의 아날로그 버퍼 보다 간단한 구성으로 아날로그 버퍼를 구현할 수 있게 된다. 그러나, 도 2에 도시된 아날로그 버퍼에서 출력단의 제3 인버터(7)는 큰 정전용량(C)을 갖는 데이터 라인(DL)을 구동하여야 하므로 크기가 크고, 출력 전압(Vout)이 입력 전압(Vin)으로 수렴한 이후에도 항상 VTH를 유지하기 때문에 소비 전력이 크다는 단점을 갖는다.

따라서, 본 발명의 목적은 소비 전력을 최소화하면서 안정적으로 구동할 수 있있는 아날로그 버퍼와 그의 구동 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 아날로그 버퍼는 출력 모드에서 제1 구동 전압을 출력 라인으로 공급하는 출력용 스위치와; 상기 출력 모드에서 출력 라인의 출력 전압을 입력 라인 쪽으로 피드백시키는 피드백 스위치와; 리셋 모드에서 입력된 입력 전압을, 상기 출력 모드에서 피드백된 상기 출력 전압과 비교하여 상기 입력 전압에 상응하는 출력 전압이 상기 출력 라인에 공급되도록 상기 출력용 스위치 소자를 제어하는 비교기와; 상기 리셋 모드에서 상기 출력 라인을 제2 구동 전압으로 프리충전시키기 위한 프리충전 스위치와; 상기 리셋 모드에서 상기 출력용 스위치 소자를 턴-오프시키는 제어 스위치를 구비한다.

상기 비교기는 상기 입력 라인과 직렬 접속된 입력 스위치와; 상기 입력 스위치와 상기 출력용 스위치의 제어 전극 사이에 직렬 접속된 짝수개의 인버터와; 상기 입력 스위치와 상기 인버터 사이에 직렬 접속된 캐패시터를 구비한다.

상기 입력 스위치, 제어 스위치, 프리충전 스위치는 제1 제어 신호에 응답하여 상기 리셋 모드에서 턴-온되고, 상기 피드백 스위치는 상기 제1 제어 신호와 상반된 극성의 제2 제어 신호에 응답하여 상기 출력 모드에서 턴-온된다.

상기 짝수개의 인버터 중 출력단의 인버터는 상기 제1 및 제2 제어 신호에 응답하여 제1 및 제2 구동 전압이 공급되는 스위치 인버터이다.

상기 스위치 인버터는 상기 리셋 모드에서는 상기 제1 및 제2 구동 전압이 차단되어 하이 임피던스 상태가 되고, 상기 출력 모드에서는 상기 제1 및 제2 구동 전압이 공급되어 인버터 동작을 수행한다.

상기 짝수개의 인버터 중 나머지 인버터는 자신의 입출력단 사이에 접속되어 상기 입력 스위치와 함께 제어되는 초기화 스위치를 추가로 구비한다.

상기 출력용 스위치는 상기 제1 구동 전압 공급 라인과 상기 출력 라인 사이 에 접속된 P형 및 N형 트랜지스터 중 어느 하나를 구비한다.

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 프리충전 스위치를 통해 상기 출력 라인에 프리충전되는 상기 제2 구동 전압은 상기 입력 전압 보다 낮게 설정된 다.

상기 제1 구동 전압으로는 고전위 전압이, 상기 제2 구동 전압으로는 저전위 전압이 공급된다.

상기 출력용 스위치가 N형 트랜지스터인 경우 상기 프리충전 스위치를 통해 상기 출력 라인에 프리충전되는 상기 제1 구동 전압은 상기 입력 전압 보다 높게 설정된다.

상기 제1 구동 전압으로는 저전위 전압이, 상기 제2 구동 전압으로는 고전위 전압이 공급된다.

상기 제어용 스위치는 상기 제1 구동 전압 공급 라인과 상기 출력용 스위치의 제어 전극 사이에 접속된다.

본 발명의 다른 특징에 따른 아날로그 버퍼는 입력 라인과 출력 라인 사이에 병렬 접속되어 리셋 모드와 출력 모드가 상반되도록 구동되는 제1 및 제2 아날로그 버퍼를 구비하고, 상기 제1 및 제2 아날로그 버퍼 각각은 출력 모드에서 구동 전압을 출력 라인으로 공급하는 출력용 스위치와; 상기 출력 모드에서 출력 라인의 출력 전압을 입력 라인 쪽으로 피드백시키는 피드백 스위치와; 리셋 모드에서 입력된 입력 전압을, 상기 출력 모드에서 피드백된 상기 출력 전압과 비교하여 상기 입력 전압에 상응하는 출력 전압이 상기 출력 라인에 공급되도록 상기 출력용 스위치 소자를 제어하는 비교기와; 상기 리셋 모드에서 상기 출력용 스위치 소자를 턴-오프시키는 제어 스위치를 구비한다.

상기 입력 라인에는 제1 및 제2 입력 전압(제1>제2)이 교번적으로 공급된다.

상기 제1 아날로그 버퍼의 입력 스위치, 제어 스위치는 제1 제어 신호에 응답하여 상기 제1 아날로그 버퍼의 리셋 모드에서, 상기 제2 아날로그 버퍼의 입력 스위치, 제어 스위치는 상기 제1 제어 신호와 상반된 극성의 제2 제어 신호에 응답하여 상기 제2 아날로그 버퍼의 리셋 모드에서 턴-온되고, 상기 제1 아날로그 버퍼의 피드백 스위치는 상기 제2 제어 신호에 응답하여 상기 제1 아날로그 버퍼의 출력 모드에서, 상기 제2 아날로그 버퍼의 피드백 스위치는 상기 제1 제어 신호에 응답하여 상기 제2 아날로그 버퍼의 출력 모드에서 턴-온된다.

상기 스위치 인버터는 상기 해당 아날로그 버퍼의 리셋 모드에서는 상기 제1 및 제2 구동 전압이 차단되어 하이 임피던스 상태가 되고, 상기 해당 아날로그 버퍼의 출력 모드에서는 상기 제1 및 제2 구동 전압이 공급되어 인버터 동작을 수행한다.

상기 제어용 스위치는 상기 구동 전압 공급 라인과 상기 출력용 스위치의 제어 전극 사이에 접속된다.

상기 제1 아날로그 버퍼의 출력용 스위치는 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 접속된 P형 트랜지스터를, 상기 제2 아날로그 버퍼의 출력용 스위치는 상기 제2 구동 전압 공급 라인과 상기 출력 라인 사이에 접속된 N형 트랜지스터를 구비한다.

상기 제1 및 제2 아날로그 버퍼 각각은 자신의 리셋 모드에서 입력된 제1 입력 전압에 상응하는 출력 전압을 자신의 출력 모드에서 상기 출력 라인으로 공급한다.

상기 제1 아날로그 버퍼의 출력 모드에서 출력 라인에 충전된 출력 전압은 상기 제2 아날로그 버퍼의 리셋 모드에서 입력된 입력 전압 보다 높다.

상기 제1 및 제2 아날로그 버퍼는 액정 표시 패널의 데이터 라인 각각에 극성이 교번적으로 인버젼되는 데이터 신호를 공급하는 데이터 드라이버에 적용된다.

상기 제2 제어 신호로는 상기 데이터 신호의 극성을 결정하는 극성 제어 신호가 이용된다.

그리고, 본 발명의 한 특징에 따른 아날로그 버퍼의 구동 방법은 상기 리셋 모드에서 상기 입력 전압이 초기화된 비교기의 입력단에 공급되고, 상기 프리충전 스위치를 통해 제2 구동 전압이 상기 출력 라인 상에 프리충전되게 하는 단계와; 상기 출력 모드에서 상기 비교기에 의해 상기 피드백된 출력 전압이 상기 입력 전압에 상응할 때까지 상기 출력용 스위치를 통해 상기 제1 구동 전압이 상기 출력 라인으로 공급되게 하는 단계와; 상기 출력 전압이 상기 입력 전압과 상응하게 되면 상기 비교기에 의해 상기 출력용 스위치를 턴-오프시키는 단계를 포함한다.

상기 출력용 스위치는 상기 리셋 모드에서 상기 제어용 스위치에 의해 강제적으로 턴-오프된다.

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 출력 라인에 프리충전된 제2 구동 전압은 상기 입력 전압 보다 낮게 설정되고, 상기 출력용 스위치가 N형 트랜지스터인 경우 상기 출력 라인에 프리충전된 제2 구동 전압은 상기 입력 전압 보다 높게 설정된다.

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 제1 구동 전압은 고전위, 상기 제2 구동 전압은 저전위 전압이고, 상기 출력용 스위치가 N형 트랜지스터인 경우 상기 제2 구동 전압은 저전위, 상기 제2 구동 전압은 고전위 전압이다.

본 발명의 다른 특징에 따른 아날로그 버퍼의 구동 방법에 있어서,

상기 제1 아날로그 버퍼는 제1 기간에서 제1 입력 전압을 입력하면서 초기화되고, 제2 기간에서 상기 제1 입력 전압에 상응하는 출력 전압을 상기 출력 라인으로 공급하고, 상기 제2 아날로그 버퍼는 상기 제2 기간에서 제2 입력 전압을 입력하면서 초기화되고, 제3 기간에서 상기 제2 입력 전압에 상응하는 출력 전압을 상기 출력 라인으로 공급하는 단계를 포함하고, 상기 제1 및 제2 아날로그 버퍼는 교 번적으로 입력되는 제1 및 제2 입력 전압에 따라 상기 단계를 반복한다.

상기 제1 아날로그 버퍼는 상기 제2 기간에서 출력용 스위치인 P형 트랜지스터를 통해 제1 구동 전압을 상기 출력 라인으로 공급하여 상기 출력 전압이 상기 제1 입력 전압에 수렴하게 하고, 상기 제2 아날로그 버퍼는 상기 제3 기간에서 출력용 스위치인 N형 트랜지스터를 통해 상기 제1 구동 전압 보다 낮은 제2 구동 전압을 상기 출력 라인으로 공급하는 상기 출력 전압이 상기 제2 입력 전압에 수렴하게 한다.

상기 제1 입력 전압은 상기 제2 입력 전압 보다 높다.

상기 제1 및 제2 입력 전압은 극성이 교번적으로 인버젼되는 데이터 신호이다.

상기 제1 및 제2 아날로그 버퍼의 제어 신호로는 상기 데이터 신호의 극성을 결정하는 극성 제어 신호와 그 극성 제어 신호의 반전 신호가 이용된다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 10을 참조하여 상세하게 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 아날로그 버퍼, 즉 데이터 드라이버의 아날로그 버퍼를 도시한 것이다.

도 4에 도시된 데이터 드라이버의 아날로그 버퍼는 고전위 전압(VDD) 공급 라인과 데이터 라인(DL) 사이에 접속된 출력 스위치, 즉 출력 PMOS 트랜지스터(PT11)와, 입력 라인과 PMOS 트랜지스터(PT11)의 게이트 전극 사이에 접속되어 입력 전압(Vin)에 상응하는 출력 전압(Vout)이 데이터 라인(DL)에 충전되도록 PMOS 트랜지스터(PT11)를 제어하는 비교기(20)와, 출력 전압(Vout)을 비교기(20)의 입력단으로 피드백시키는 피드백 스위치(SW2)와, 데이터 라인(DL)과 저전위 전압(VSS) 공급 라인 사이에 접속된 프리충전 스위치(SW5)와, 출력 PMOS 트랜지스터(PT11)를 리셋 기간(RPD)에서 턴-오프시키기 위한 제어 스위치(SW4)를 구비한다. 그리고, 데이터 라인(DL) 상에는 라인 저항(R) 및 캐패시터(C)가 존재하게 된다.

비교기(20)는 입력 라인과 PMOS 트랜지스터(PT11)의 게이트 전극 사이에 직렬 접속된 인버터(22) 및 스위치 인버터(24)와, 입력 라인과 인버터(22) 사이에 직렬 접속된 입력 스위치(SW1) 및 캐패시터(C1)와, 인버터(22)의 입출력단 사이에 접속된 초기화 스위치(SW3)를 구비한다.

스위치 인버터(24)는 제1 및 제2 제어 신호(CS1, CS2)의해 리셋 기간(RPD)에서는 하이 임피던스(High Impedance) 상태를, 출력 기간(OPD)에서는 인버터 역할을 한다. 이를 위하여, 스위치 인버터(24)는 도 5에 도시된 바와 같이 입력단(IN)과 출력단(OUT) 사이에 접속된 인버터를 구성하는 제1 PMOS 트랜지스터(PT21) 및 제1 NMOS 트랜지스터(NT21)와, 제1 제어 신호(CS1)에 응답하여 고전위 전압(VDD)을 제1 PMOS 트랜지스터(PT21)로 스위칭하는 제2 PMOS 트랜지스터(PT22)와, 상기 제2 제어 신호(CS2)에 응답하여 저전위 전압(VSS)을 제1 NMOS 트랜지스터(NT21)로 스위칭하는 제2 NMOS 트랜지스터(NT22)를 구비한다.

입력 스위치(SW1)는 인버터(22)의 초기화 스위치(SW3), 출력 PMOS 트랜지스터(PT11)의 제어 스위치(SW4), 데이터 라인(DL)의 프리충전 스위치(SW5)와 함께 제1 제어 신호(CS1)에 응답하여 리셋 기간(RPD)에서만 턴-온된다.

피드백 스위치(SW2)는 제1 제어 신호(CS1)와 상반된 극성의 제2 제어 신호(CS2)에 의해 제어되어 출력 기간(OPD)에서만 턴-온된다.

이러한 구성을 갖는 아날로그 버퍼의 구동 방법을 도 6에 도시된 구동 파형을 참조하여 설명하기로 한다.

도 6을 참조하면, 리셋 기간(RPD)에서 하이 상태의 제1 제어 신호(CS1)에 응답하여 입력 스위치(SW1), 초기화 스위치(SW3), 제어 스위치(SW4), 프리충전 스위치(SW5)가 턴-온된다. 이에 따라, 인버터(22)의 입출력단이 중간 전압(Vm)으로 초기화되어 캐패시터(C1)에는 입력 스위치(SW1)를 경유한 입력 전압(Vin)과, 인버터(22) 중간 전압(Vm)과의 차전압이 충전된다. 동시에, 데이터 라인(DL)은 턴-온된 프리충전 스위치(SW5)를 통해 입력 전압(Vin) 보다 낮은 전압, 즉 저전위 전압(VSS)(즉, GND)으로 프리 충전된다. 이때, 출력 PMOS 트랜지스터(PT11)는 제어 스위치(SW4)를 통해 공급된 고전위 전압(VDD)에 의해 확실히 턴-오프되어 데이터 라인(DL) 상의 프리 충전 전압이 상승하는 것을 방지한다. 또한, 스위치 인버터(24)는 하이 상태의 제1 제어 신호(CS1)와 로우 상태의 제2 제어 신호(CS2)에 의해 제2 PMOS 트랜지스터(PT22) 및 NMOS 트랜지스터(NT22)가 턴-오프됨으로써 하이 임피던스 상태가 된다.

그 다음, 출력 기간(OPD)에서 로우 상태의 제1 제어 신호(CS1)에 의해 입력 스위치(SW1), 초기화 스위치(SW2), 제어 스위치(SW4), 프리 충전 스위치(SW5)가 턴-오프되고, 하이 상태의 제2 제어 신호(CS2)에 의해 피드백 스위치(SW2)가 턴-온된다. 그리고, 제1 및 제2 제어 신호(CS1, CS2)에 의해 스위치 인버터(24)의 제2 PMOS 트랜지스터(PT22) 및 NMOS 트랜지스터(NT22)가 턴-온됨으로써 제1 PMOS 트랜지스터(PT21) 및 NMOS 트랜지스터(NT21)가 인버터 역할을 하게 된다. 이에 따라, 제1 캐패시터(C1), 인버터(22), 스위치 인버터(24)가 하나의 비교기(20)로 작용하게 된다. 그리고, 데이터 라인(DL) 상의 출력 전압(Vout)은 피드백 스위치(SW3)를 통해 입력 전압(Vin)과 비교되면서 입력 전압(Vin)으로 수렴하게 된다.

구체적으로, 제1 캐패시터(C1), 인버터(22), 스위치 인버터(24)로 구성된 비교기(20)는 데이터 라인(DL) 상의 출력 전압(Vout)이 입력 전압(Vin) 보다 낮은 경우 로우 논리의 전압을 출력하여 충전 PMOS 트랜지스터(PT11)를 턴-온시킨다. 이에 따라, 고전위 전압(VDD)이 데이터 라인(DL)으로 공급되어 출력 전압(Vout)이 프리 충전된 저전위 전압(VSS)으로부터 상승하게 된다. 이어서, 출력 전압(Vout)이 입력 전압(Vin)과 동일해지거나 높아지게 되면 비교기(20)는 하이 논리의 전압을 출력하여 출력 PMOS 트랜지스터(PT11)를 턴-오프시킨다. 이에 따라, 데이터 라인(DL)의 출력 전압(Vout)이 입력 전압(Vin)과 동일한 레벨로 충전 완료되어 유지된다. 이 경우, 출력 PMOS 트랜지스터(PT11)를 경유한 고전위 전압(VDD) 공급 라인과 데이터 라인(DL) 사이의 전류(Id) 패스가 차단되므로 소비 전력을 절감할 수 있게 된다.

도 7은 본 발명의 다른 실시 예에 따른 아날로그 버퍼를 도시한 회로도이고, 도 8은 그 아날로그 버퍼의 구동 파형도를 도시한 것이다.

도 7에 도시된 아날로그 버퍼는 도 4에 도시된 아날로그 버퍼와 대비하여 출력 스위치 소자로 PMOS 트랜지스터(PT11) 대신 NMOS 트랜지스터(NT11)를 구비하고, 출력 NMOS 트랜지스터(NT11)는 저전위 전압(VSS) 공급 라인과, 프리 충전 스위치(SW5)는 고전위 전압(VDD) 공급 라인과 접속된 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 따라, 중복되는 구성 요소들에 대한 상세한 설명은 생략하기로 한다.

도 7 및 도 8을 참조하면, 리셋 기간(RPD)에서 하이 상태의 제1 제어 신호(CS1)에 응답하여 입력 스위치(SW1), 초기화 스위치(SW3), 제어 스위치(SW4), 프리충전 스위치(SW5)가 턴-온된다. 이에 따라, 인버터(22)의 입출력단이 중간 전압(Vm)으로 초기화되어 캐패시터(C1)에는 입력 스위치(SW1)를 경유한 입력 전압(Vin)과, 인버터(22) 중간 전압(Vm)과의 차전압이 충전된다. 동시에, 데이터 라인(DL)은 턴-온된 프리충전 스위치(SW5)를 통해 입력 전압(Vin) 보다 높은 전압, 즉 고전위 전압(VDD)으로 프리 충전된다. 이때, 출력 NMOS 트랜지스터(NT11)는 제어 스위치(SW4)를 통해 공급된 저전위 전압(VSS)에 의해 확실히 턴-오프되어 데이터 라인(DL) 상의 프리 충전 전압이 방전되는 것을 방지한다. 또한, 스위치 인버터(24)는 하이 상태의 제1 제어 신호(CS1)와 로우 상태의 제2 제어 신호(CS2)에 의해 제2 PMOS 트랜지스터(PT22) 및 NMOS 트랜지스터(NT22)가 턴-오프됨으로써 하이 임피던스 상태가 된다.

구체적으로, 제1 캐패시터(C1), 인버터(22), 스위치 인버터(24)로 구성된 비교기(20)는 데이터 라인(DL) 상의 출력 전압(Vout)이 입력 전압(Vin) 보다 높은 경우 하이 논리의 전압을 출력하여 충전 NMOS 트랜지스터(NT11)를 턴-온시킨다. 이에 따라, 데이터 라인(DL)의 출력 전압(Vout)이 프리 충전된 고전위 전압(VDD)으로부터 저전위 전압(VSS) 쪽으로 방전하게 된다. 이어서, 출력 전압(Vout)이 입력 전압(Vin)과 동일해지거나 낮아지게 되면 비교기(20)는 로우 논리의 전압을 출력하여 출력 NMOS 트랜지스터(NT11)를 턴-오프시킨다. 이에 따라, 데이터 라인(DL)의 출력 전압(Vout)이 입력 전압(Vin)과 동일한 레벨로 충전 완료되어 유지된다. 이 경우, 출력 NMOS 트랜지스터(NT11)를 통한 데이터 라인(DL)과 저전위 전압(VSS) 공급 라인 사이의 전류(Id) 패스가 차단되므로 소비 전력을 절감할 수 있게 된다.

이와 같이, 본 발명에 따른 아날로그 버퍼의 출력 스위치 소자(PT11, NT11)에서는 출력 전압(Vout)이 입력 전압(Vin)과 동일하지 않아 충전 또는 방전하는 경우에만 전류(Id)가 흐르게 되므로 소비 전력을 절감할 수 있게 된다. 또한, 본 발명에 따른 아날로그 버퍼는 하나의 출력 스위치 소자(PT11, NT11)를 통해 출력 전압(Vout)이 충전 또는 방전되므로 그 충전 또는 방전 시간이 짧다는 장점을 갖는다. 아울러, 본 발명에 따른 아날로그 버퍼는 리셋 기간(RPD)에서 제어 스위치(SW4)를 통해 출력 스위치 소자(PT11, NT11)를 강제적으로 오프시킴으로써 안정적인 리셋 동작을 수행할 수 있게 된다.

도 9는 본 발명의 또 다른 실시 예에 따른 아날로그 버퍼를 도시한 회로도이고, 도 10은 도 9에 도시된 아날로그 버퍼의 구동 파형도이다.

도 9에 도시된 아날로그 버퍼는 입력 라인과 데이터 라인(DL) 사이에 병렬로 접속된 한 쌍의 아날로그 버퍼(50, 60)를 구비한다. 한 쌍의 아날로그 버퍼(50, 60)는 극성 인버젼되는 입력 전압(Vin)을 교번적으로 데이터 라인(DL)으로 공급한다. 이를 위하여, 제1 아날로그 버퍼(50)는 도 4와 같이 출력용 PMOS 트랜지스터(PT11)를, 제2 아날로그 버퍼(60)는 도 7과 같이 출력용 NMOS 트랜지스터(NT11)를 구비한다.

제1 아날로그 버퍼(50)는 정극성(Vcom 기준) 입력 전압(Vin+)에 해당하는 정극성 출력 전압(Vout+)을, 제2 아날로그 버퍼(60)는 부극성(Vcom 기준) 입력 전압(Vin-)에 해당하는 부극성 출력 전압(Vout-)을 데이터 라인(DL)으로 공급한다. 다시 말하여, 제1 아날로그 버퍼(50)는 항상 제2 아날로그 버퍼(60) 보다 큰 출력 전압(Vout)을 데이터 라인(DL)으로 공급한다.

특히, 제1 및 제2 아날로그 버퍼(50, 60)는 리셋 모드와 출력 모드가 서로 상반되도록 동작하게 된다. 다시 말하여, 제1 아날로그 버퍼(50)가 출력 모드이면 제2 아날로그 버퍼(60)는 리셋 모드로, 제1 아날로그 버퍼(50)가 리셋 모드이면 제2 아날로그 버퍼(60)는 출력 모드로 동작하게 된다. 이에 따라, 제1 및 제2 아날로그 버퍼(50, 60)를 위한 별도의 리셋 기간이 필요없다는 장점을 갖는다.

이를 위하여, 제1 아날로그 버퍼(50)의 제1 입력 스위치(SW11), 제1 초기화 스위치(SW13), 제1 제어 스위치(SW14)와; 제2 아날로그 버퍼(60)의 제2 입력 스위치(SW21), 제2 초기화 스위치(SW23), 제2 제어 스위치(SW24)는 서로 상반된 제1 및 제2 제어 신호(CS1, CS2) 각각에 의해 제어된다. 또한, 제1 아날로그 버퍼(50)의 제1 피드백 스위치(SW13)와 제2 아날로그 버퍼(60)의 제2 피드백 스위치(SW23)도 서로 상반된 제2 및 제1 제어 신호(CS2, CS1) 각각에 의해 제어된다. 그리고, 제1 아날로그 버퍼(50)의 제1 스위치 인버터(34)에서 도 5와 같은 스위치용 제2 PMOS 트랜지스터(PT22) 및 NMOS 트랜지스터(NT22)는 제1 및 제2 제어 신호(CS1, CS2) 각각에 의해 제어되고, 제2 아날로그 버퍼(60)의 제2 스위치 인버터(44)에서 제2 PMOS 트랜지스터(PT22) 및 NMOS 트랜지스터(NT22)는 도 11과 같이 제2 및 제1 제어 신호(CS2, CS1) 각각에 의해 제어된다.

이러한 구성을 갖는 아날로그 버퍼의 구동 방법을 도 10에 도시된 구동 파형을 참조하여 설명하기로 한다. 도 10에서 제2 제어 신호(CS2)로는 데이터 신호의 극성을 결정하는 극성 제어 신호(POL)가 이용되며, 제1 제어 신호(CS1)는 제2 제어 신호(CS2)와 상반되므로 도시하는 것을 생략한다.

제1 제어 신호(CS1)가 하이 상태인 경우 제1 입력 스위치(SW11), 제1 초기화 스위치(SW13), 제1 제어 스위치(SW14)가 턴-온되어 제1 아날로그 버퍼(50)는 리셋 모드가 된다. 다시 말하여, 제1 아날로그 버퍼(50)의 제1 캐패시터(C11)에는 정극성(Vcom 기준) 입력 전압(Vin+)과 제1 인버터(32)의 중간 전압(Vm)과의 차전압이 충전되고, 제1 스위치 인버터(34)는 하이 임피던스 상태가 되며, 출력용 PMOS 트랜지스터(PT11)는 확실하게 턴-오프된다.

이와 동시에, 제2 피드백 스위치(SW22)가 턴-온되어 제2 아날로그 버퍼(60)는 이전 리셋 모드에서 입력된 부극성(Vcom 기준) 입력 전압(Vin-)에 해당되는 부극성 출력 전압(Vout-)을 데이터 라인(DL)으로 공급하는 출력 모드가 된다. 다시 말하여, 제2 아날로그 버퍼(60)는 제2 비교기(40)에 의해 출력 전압(Vout)을 제2 피드백 스위치(SW23)를 통해 이전 리셋 모드에서 입력된 부극성(Vcom 기준) 입력 전압(Vin-)과 비교하면서, 턴-온된 출력용 NMOS 트랜지스터(NT11)을 통해 출력 전압(Vout)이 부극성(Vcom 기준) 입력 전압(Vin-)으로 수렴하게 한다. 이때, 데이터 라인(DL)의 출력 전압(Vout)은 이전 기간의 제1 아날로그 버퍼(50)의 출력 모드에서 충전된 정극성(Vcom 기준) 전압으로부터 부극성 전압 쪽으로 하강하면서 입력 전압(Vin-)에 수렴하게 된다. 여기서, 제2 비교기(40)는 전술한 바와 같이 제2 캐패시터(C21), 제2 인버터(42), 인버터 역할을 하는 제2 스위치 인버터(44)로 구성된다. 그리고, 출력 전압(Vout)이 부극성(Vcom 기준) 입력 전압(Vin-)으로 수렴하게 되면 제2 비교기(40)의 출력이 인버젼되어 출력용 NMOS 트랜지스터(NT11)가 턴- 오프된다. 이에 따라, 출력 NMOS 트랜지스터(NT11)를 경유한 데이터 라인(DL)과 저전위 전압(VSS) 공급 라인 사이의 방전 전류(Id2) 패스가 차단된다.

반면에, 제2 제어 신호(CS2)가 하이 상태인 경우 제2 입력 스위치(SW21), 제2 초기화 스위치(SW23), 제2 제어 스위치(SW24)가 턴-온되어 제2 아날로그 버퍼(60)는 리셋 모드가 된다. 다시 말하여, 제2 아날로그 버퍼(60)의 제2 캐패시터(C21)에는 부정극성(Vcom 기준) 입력 전압(Vin-)과 제2 인버터(42)의 중간 전압(Vm)과의 차전압이 충전되고, 제2 스위치 인버터(44)는 하이 임피던스 상태가 되며, 출력용 PMOS 트랜지스터(NT11)는 확실하게 턴-오프된다.

이와 동시에, 제1 피드백 스위치(SW12)가 턴-온되어 제1 아날로그 버퍼(50)는 이전 리셋 모드에서 입력된 정극성(Vcom 기준) 입력 전압(Vin+)에 해당되는 정극성 출력 전압(Vout+)을 데이터 라인(DL)으로 공급하는 출력 모드가 된다. 다시 말하여, 제1 아날로그 버퍼(50)는 제1 비교기(30)에 의해 출력 전압(Vout)을 제1 피드백 스위치(SW13)를 통해 이전 리셋 모드에서 입력된 정극성(Vcom 기준) 입력 전압(Vin+)과 비교하면서, 턴-온된 출력용 PMOS 트랜지스터(PT11)을 통해 출력 전압(Vout)이 정극성(Vcom 기준) 입력 전압(Vin+)으로 수렴하게 한다. 이때, 데이터 라인(DL)의 출력 전압(Vout)은 이전 기간의 제2 아날로그 버퍼(80)의 출력 모드에서 충전된 부극성(Vcom 기준) 전압으로부터 정극성 전압 쪽으로 상승하면서 입력 전압(Vin+)에 수렴하게 된다. 여기서, 제1 비교기(30)는 전술한 바와 같이 제1 캐패시터(C11), 제1 인버터(32), 인버터 역할을 하는 제1 스위치 인버터(34)로 구성된다. 그리고, 출력 전압(Vout)이 정극성(Vcom 기준) 입력 전압(Vin+)으로 수렴하 게 되면 제1 비교기(30)의 출력이 인버젼되어 출력용 PMOS 트랜지스터(PT11)가 턴-오프된다. 이에 따라, 출력 PMOS 트랜지스터(PT11)를 경유한 고전위 전압(VDD) 공급 라인과 데이터 라인(DL) 사이의 충전 전류(Id1) 패스가 차단된다.

이와 같이, 도 9에 도시된 본 발명의 아날로그 버퍼는 병렬 접속된 한 쌍의 아날로그 버퍼를 이용하여 서로 상반된 모드로 동작하게 함으로써 별도의 리셋 기간을 필요로 하지 않게 된다. 이에 따라, 데이터 라인(DL)의 로드(RC)가 큰 경우에도 리셋 기간이 증가하여 상대적으로 데이터 충전 기간이 부족해지는 경우를 방지할 수 있게 된다. 또한, 데이터 라인(DL)의 로드(RC)에 따라 리셋 기간이 상이해져 데이터 충전 기간이 상이해짐으로써 출력 전압(Vout) 간의 편차가 발생하는 것을 방지할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 아날로그 버퍼는 출력용 스위치 소자가 입력 전압과 동일하지 않아 전압을 충전 및 방전하는 경우에만 전류 패스를 형성하므로 소비 전력을 절감할 수 있게 된다. 또한, 본 발명에 따른 아날로그 버퍼는 하나의 출력 스위치 소자를 통해 출력 전압이 충전 또는 방전되므로 그 충전 또는 방전 시간이 짧다는 장점을 갖는다. 아울러, 본 발명에 따른 아날로그 버퍼는 리셋 기간에서 제어 스위치를 통해 출력 스위치 소자를 강제적으로 오프시킴으로써 안정적인 리셋 동작을 수행할 수 있게 된다.

또한, 본 발명에 따른 아날로그 버퍼는 입력 라인과 데이터 라인 사이에 병 렬 접속되어 서로 상반된 모드로 동작하는 한 쌍의 아날로그 버퍼를 구비함으로써 극성이 인버젼되는 데이터 신호를 데이터 라인에 충전하는 경우 별로의 리셋 기간을 필요로 하지 않게 되는 장점이 있다. 이에 따라, 데이터 라인의 로드가 큰 경우에도 리셋 기간이 증가하여 상대적으로 데이터 충전 기간이 부족해지는 경우를 방지할 수 있게 된다. 또한, 데이터 라인의 로드에 따라 리셋 기간이 상이해져 데이터 충전 기간이 상이해짐으로써 출력 전압 간의 편차가 발생하는 것을 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

출력 모드에서 제1 구동 전압을 출력 라인으로 공급하는 출력용 스위치와;

상기 출력 모드에서 출력 라인의 출력 전압을 입력 라인 쪽으로 피드백시키는 피드백 스위치와;

리셋 모드에서 입력된 입력 전압을, 상기 출력 모드에서 피드백된 상기 출력 전압과 비교하여 상기 입력 전압에 상응하는 출력 전압이 상기 출력 라인에 공급되도록 상기 출력용 스위치 소자를 제어하는 비교기와;

상기 리셋 모드에서 상기 출력 라인을 제2 구동 전압으로 프리충전시키기 위한 프리충전 스위치와;

상기 리셋 모드에서 상기 출력용 스위치 소자를 턴-오프시키는 제어 스위치를 구비하는 것을 특징으로 하는 아날로그 버퍼
제 1 항에 있어서,

상기 비교기는

상기 입력 라인과 직렬 접속된 입력 스위치와;

상기 입력 스위치와 상기 출력용 스위치의 제어 전극 사이에 직렬 접속된 짝수개의 인버터와;

상기 입력 스위치와 상기 인버터 사이에 직렬 접속된 캐패시터와;

상기 인버터의 출력단에 위치하여 제1 및 제2 제어신호에 응답하여 제1 및 제2 구동전압이 공급되는 스위치 인버터;를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 비교기의 입력 스위치, 제어 스위치, 프리충전 스위치는 상기 제1 제어 신호에 응답하여 상기 리셋 모드에서 턴-온되고,

상기 피드백 스위치는 상기 제1 제어 신호와 상반된 극성의 제2 제어 신호에 응답하여 상기 출력 모드에서 턴-온되는 것을 특징으로 하는 아날로그 버퍼.
삭제
제 2 항에 있어서,

상기 스위치 인버터는

상기 리셋 모드에서는 상기 제1 및 제2 구동 전압이 차단되어 하이 임피던스 상태가 되고, 상기 출력 모드에서는 상기 제1 및 제2 구동 전압이 공급되어 인버터 동작을 수행하는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 인버터는 자신의 입출력단 사이에 접속되어 상기 입력 스위치와 함께 제어되는 초기화 스위치를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 1 항에 있어서,

상기 출력용 스위치는

상기 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 접속된 P형 및 N형 트랜지스터 중 어느 하나를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 7 항에 있어서,

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 프리충전 스위치를 통해 상기 출력 라인에 프리충전되는 상기 제2 구동 전압은 상기 입력 전압 보다 낮게 설정된 것을 특징으로 하는 아날로그 버퍼.
제 8 항에 있어서,

상기 제1 구동 전압으로는 고전위 전압이, 상기 제2 구동 전압으로는 저전위 전압이 공급되는 것을 특징으로 하는 아날로그 버퍼.
제 7 항에 있어서,

상기 출력용 스위치가 N형 트랜지스터인 경우 상기 프리충전 스위치를 통해 상기 출력 라인에 프리충전되는 상기 제1 구동 전압은 상기 입력 전압 보다 높게 설정된 것을 특징으로 하는 아날로그 버퍼.
제 10 항에 있어서,

상기 제1 구동 전압으로는 저전위 전압이, 상기 제2 구동 전압으로는 고전위 전압이 공급되는 것을 특징으로 하는 아날로그 버퍼.
제 1 항에 있어서,

상기 제어 스위치는

상기 제1 구동 전압 공급 라인과 상기 출력용 스위치의 제어 전극 사이에 접속된 것을 특징으로 하는 아날로그 버퍼.
입력 라인과 출력 라인 사이에 병렬 접속되어 리셋 모드와 출력 모드가 상반되도록 구동되는 제1 및 제2 아날로그 버퍼를 구비하고,

상기 제1 및 제2 아날로그 버퍼 각각은

출력 모드에서 구동 전압을 출력 라인으로 공급하는 출력용 스위치와;

상기 출력 모드에서 출력 라인의 출력 전압을 입력 라인 쪽으로 피드백시키는 피드백 스위치와;

리셋 모드에서 입력된 입력 전압을, 상기 출력 모드에서 피드백된 상기 출력 전압과 비교하여 상기 입력 전압에 상응하는 출력 전압이 상기 출력 라인에 공급되도록 상기 출력용 스위치 소자를 제어하는 비교기와;

상기 리셋 모드에서 상기 출력용 스위치 소자를 턴-오프시키는 제어 스위치를 구비하는 것을 특징으로 하는 아날로그 버퍼
제 13 항에 있어서,

상기 입력 라인에는 제1 및 제2 입력 전압(제1>제2)이 교번적으로 공급된 것을 특징으로 하는 아날로그 버퍼.
제 13 항에 있어서,

상기 비교기는

상기 입력 라인과 직렬 접속된 입력 스위치와;

상기 입력 스위치와 상기 출력용 스위치의 제어 전극 사이에 직렬 접속된 인버터와;

상기 입력 스위치와 상기 인버터 사이에 직렬 접속된 캐패시터와;

상기 인버터의 출력단에 위치하며 제1 및 제2 제어신호에 응답하여 제1 및 제2 구동전압이 공급되는 스위치 인버터;를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 15 항에 있어서,

상기 제1 아날로그 버퍼의 입력 스위치, 제어 스위치는 상기 제1 제어 신호에 응답하여 상기 제1 아날로그 버퍼의 리셋 모드에서, 상기 제2 아날로그 버퍼의 입력 스위치, 제어 스위치는 상기 제1 제어 신호와 상반된 극성의 제2 제어 신호에 응답하여 상기 제2 아날로그 버퍼의 리셋 모드에서 턴-온되고,

상기 제1 아날로그 버퍼의 피드백 스위치는 상기 제2 제어 신호에 응답하여 상기 제1 아날로그 버퍼의 출력 모드에서, 상기 제2 아날로그 버퍼의 피드백 스위치는 상기 제1 제어 신호에 응답하여 상기 제2 아날로그 버퍼의 출력 모드에서 턴-온되는 것을 특징으로 하는 아날로그 버퍼.
삭제
제 15 항에 있어서,

상기 스위치 인버터는

상기 해당 아날로그 버퍼의 리셋 모드에서는 상기 제1 및 제2 구동 전압이 차단되어 하이 임피던스 상태가 되고, 상기 해당 아날로그 버퍼의 출력 모드에서는 상기 제1 및 제2 구동 전압이 공급되어 인버터 동작을 수행하는 것을 특징으로 하는 아날로그 버퍼.
제 15 항에 있어서,

상기 인버터는 자신의 입출력단 사이에 접속되어 상기 입력 스위치와 함께 제어되는 초기화 스위치를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 13 항에 있어서,

상기 제어 스위치는

상기 구동 전압 공급 라인과 상기 출력용 스위치의 제어 전극 사이에 접속된 것을 특징으로 하는 아날로그 버퍼.
제 13 항에 있어서,

상기 제1 아날로그 버퍼의 출력용 스위치는 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 접속된 P형 트랜지스터를, 상기 제2 아날로그 버퍼의 출력용 스위치는 제2 구동 전압이 공급되는 제2 구동 전압 공급 라인과 상기 출력 라인 사이에 접속된 N형 트랜지스터를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 21 항에 있어서,

상기 제1 구동 전압으로는 고전위 전압이, 상기 제2 구동 전압으로는 저전위 전압이 공급되는 것을 특징으로 하는 아날로그 버퍼.
제 21 항에 있어서,

상기 제1 및 제2 아날로그 버퍼 각각은 자신의 리셋 모드에서 입력된 제1 입력 전압에 상응하는 출력 전압을 자신의 출력 모드에서 상기 출력 라인으로 공급하 는 것을 특징으로 하는 아날로그 버퍼.
제 23 항에 있어서,

상기 제1 아날로그 버퍼의 출력 모드에서 출력 라인에 충전된 출력 전압은 상기 제2 아날로그 버퍼의 리셋 모드에서 입력된 입력 전압 보다 높은 것을 특징으로 하는 아날로그 버퍼.
제 13 항 내지 제 24 항 중 어느 한 항에 있어서,

상기 제1 및 제2 아날로그 버퍼는 액정 표시 패널의 데이터 라인 각각에 극성이 교번적으로 인버젼되는 데이터 신호를 공급하는 데이터 드라이버에 적용된 것을 특징으로 하는 아날로그 버퍼.
제 15 항에 있어서,

상기 제2 제어 신호로는 데이터 신호의 극성을 결정하는 극성 제어 신호가 이용된 것을 특징으로 하는 아날로그 버퍼.
상기 제 1 항에 기재된 아날로그 버퍼의 구동 방법에 있어서,

상기 리셋 모드에서 상기 입력 전압이 초기화된 비교기의 입력단에 공급되고, 상기 프리충전 스위치를 통해 제2 구동 전압이 상기 출력 라인 상에 프리차지되게 하는 단계와;

상기 출력 모드에서 상기 비교기에 의해 상기 피드백된 출력 전압이 상기 입력 전압에 상응할 때까지 상기 출력용 스위치를 통해 상기 제1 구동 전압이 상기 출력 라인으로 공급되게 하는 단계와;

상기 출력 전압이 상기 입력 전압과 상응하게 되면 상기 비교기에 의해 상기 출력용 스위치를 턴-오프시키는 단계를 포함하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 27 항에 있어서

상기 출력용 스위치는 상기 리셋 모드에서 상기 제어 스위치에 의해 강제적으로 턴-오프된 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 27 항에 있어서

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 출력 라인에 프리충전된 제2 구동 전압은 상기 입력 전압 보다 낮게 설정되고,

상기 출력용 스위치가 N형 트랜지스터인 경우 상기 출력 라인에 프리충전된 제2 구동 전압은 상기 입력 전압 보다 높게 설정된 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 27 항에 있어서

상기 출력용 스위치가 P형 트랜지스터인 경우 상기 제1 구동 전압은 고전위, 상기 제2 구동 전압은 저전위 전압이고,

상기 출력용 스위치가 N형 트랜지스터인 경우 상기 제1 구동 전압은 저전위, 상기 제2 구동 전압은 고전위 전압인 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
상기 제 13 항에 기재된 아날로그 버퍼의 구동 방법에 있어서,

상기 제1 아날로그 버퍼는 제1 기간에서 제1 입력 전압을 입력하면서 초기화되고, 제2 기간에서 상기 제1 입력 전압에 상응하는 출력 전압을 상기 출력 라인으로 공급하고,

상기 제2 아날로그 버퍼는 상기 제2 기간에서 제2 입력 전압을 입력하면서 초기화되고, 제3 기간에서 상기 제2 입력 전압에 상응하는 출력 전압을 상기 출력 라인으로 공급하는 단계를 포함하고,

상기 제1 및 제2 아날로그 버퍼는 교번적으로 입력되는 제1 및 제2 입력 전압에 따라 상기 단계를 반복하는 것을 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 31 항에 있어서,

상기 제1 아날로그 버퍼는 상기 제2 기간에서 출력용 스위치인 P형 트랜지스터를 통해 제1 구동 전압을 상기 출력 라인으로 공급하여 상기 출력 전압이 상기 제1 입력 전압에 수렴하게 하고,

상기 제2 아날로그 버퍼는 상기 제3 기간에서 출력용 스위치인 N형 트랜지스터를 통해 상기 제1 구동 전압 보다 낮은 제2 구동 전압을 상기 출력 라인으로 공급하는 상기 출력 전압이 상기 제2 입력 전압에 수렴하게 하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 32 항에 있어서,

상기 제1 구동 전압으로는 고전위 전압이, 상기 제2 구동 전압으로는 저전위 전압이 공급되는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 31 항에 있어서,

상기 제1 입력 전압은 상기 제2 입력 전압 보다 높은 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 34 항에 있어서,

상기 제1 및 제2 입력 전압은 극성이 교번적으로 인버젼되는 데이터 신호인 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 35 항에 있어서,

상기 제1 및 제2 아날로그 버퍼의 제어 신호로는 상기 데이터 신호의 극성을 결정하는 극성 제어 신호와 그 극성 제어 신호의 반전 신호가 이용된 것을 특징으 로 하는 아날로그 버퍼의 구동 방법.