KR101219044B1

KR101219044B1 - 구동 장치, 표시 장치 및 그의 구동 방법

Info

Publication number: KR101219044B1
Application number: KR1020060006521A
Authority: KR
Inventors: 김철민; 김일곤; 박태형; 이기창; 권오경
Original assignee: 삼성디스플레이 주식회사; 한양대학교 산학협력단
Priority date: 2006-01-20
Filing date: 2006-01-20
Publication date: 2013-01-09
Also published as: TWI425484B; EP1811488B1; JP2007193336A; CN101004885A; TW200735029A; US8289260B2; US20070171177A1; KR20070076957A; EP1811488A3; JP5401014B2; EP1811488A2; CN101004885B

Abstract

본 발명은 데이터선과 연결되어 있는 복수의 화소를 포함하는 표시 장치의 구동 장치로서, 복수의 계조 전압을 생성하는 계조 전압 생성부, 상기 계조 전압 중에서 출력 전압을 선택하는 전압 선택부, 상기 전압 선택부의 출력 전압의 레벨을 바꾸어 상기 데이터선에 인가하는 전압 레벨 변환부, 상기 전압 레벨 변환부를 상기 전압 선택부 및 상기 데이터선과 연결하는 제1 스위칭부, 그리고 상기 전압 선택부와 상기 데이터선을 직접 연결하는 제2 스위칭부를 포함하며, 상기 제1 스위칭부와 상기 제2 스위칭부는 서로 다른 시간에 동작한다. 따라서 데이터선에 데이터 전압을 충전 또는 방전할 때, 별도의 방전용 트랜지스터 또는 방전용 증폭기 등을 사용하지 않으므로, 소비 전력을 감소시키면서, 데이터 구동부의 면적을 줄일 수 있다.

액정 표시 장치, 데이터 구동부, 출력 버퍼, 데이터선, 트랜지스터

Description

구동 장치, 표시 장치 및 그의 구동 방법 {DRIVING DEVICE, DISPLAY DEVICE having the same and DRIVING MATHOD of the same}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부의 블록도이다.

도 4는 도 3의 데이터 구동부의 출력 버퍼의 상세도이다.

도 5는 본 발명의 한 실시예에 따른 출력 버퍼의 동작을 나타내는 신호 파형도이다.

도 6a 내지 도 6d는 도 5의 신호 파형도에 따른 도 4의 출력 버퍼의등가 회로도이다.

도 7은 본 발명의 한 실시예에 대한 비교예의 출력 버퍼의 블록도이다.

도 8은 도 7의 비교값의 출력 버퍼와 본 발명의 한 실시예에 따른 출력 버퍼의 소비 전력을 비교한 대조표이다.

본 발명은 데이터 구동부 및 이를 포함하는 표시 장치에 관한 것이다.

최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.

이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다.

일반적으로 액티브 매트릭스형 평판 표시 장치에서는 복수의 화소가 매트릭스 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성을 갖는 액정층을 포함한다. 액정 표시 장치는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

본 발명이 이루고자 하는 기술적 과제는 표시 장치의 데이터 구동부의 소비 전력을 낮출 수 있는 표시 장치를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치의 구동 장치는, 데이터선과 연결되어 있는 복수의 화소를 포함하는 표시 장치의 구동 장치로서, 복수의 계조 전압을 생성하는 계조 전압 생성부, 상기 계조 전압 중에서 출력 전압을 선택하는 전압 선택부, 상기 전압 선택부의 출력 전압의 레벨을 바꾸어 상기 데이터선에 인가하는 전압 레벨 변환부, 상기 전압 레벨 변환부를 상기 전압 선택부 및 상기 데이터선과 연결하는 제1 스위칭부, 그리고 상기 전압 선택부와 상기 데이터선을 직접 연결하는 제2 스위칭부를 포함하며, 상기 제1 스위칭부와 상기 제2 스위칭부는 서로 다른 시간에 동작한다.

상기 전압 선택부는 입력된 영상 데이터에 기초하여 상기 출력 전압을 결정할 수 있다.

상기 전압 선택부는 디지털-아날로그 변환기를 포함할 수 있다.

상기 제2 스위칭부는 상기 전압 선택부 및 상기 데이터선에 입출력 단자가 연결되어 있는 트랜지스터를 포함할 수 있다.

상기 제1 스위칭부는, 상기 전압 레벨 변환부를 상기 전압 선택부에 연결하는 제1 스위칭 트랜지스터, 그리고 상기 전압 레벨 변환부를 상기 데이터선에 연결하는 제2 스위칭 트랜지스터를 포함할 수 있다.

상기 전압 레벨 변환부는 제어 단자, 입력 단자 및 출력 단자를 가지는 구동 트랜지스터를 포함하며, 상기 구동 트랜지스터의 제어 단자는 상기 제1 스위칭 트랜지스터에 전기적으로 연결되어 있고, 상기 구동 트랜지스터의 출력 단자는 상기 제2 스위칭 트랜지스터에 연결되어 있을 수 있다.

상기 제1 스위칭부는 상기 구동 트랜지스터의 입력 단자를 제1 전압에 연결 하는 제3 스위칭 트랜지스터를 더 포함할 수 있다.

상기 전압 레벨 변환부는 상기 구동 트랜지스터의 출력 단자와 상기 제1 전압보다 낮은 제2 전압 사이에 연결되어 있는 바이어스 트랜지스터를 더 포함할 수 있다.

상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상부를 더 포함할 수 있다.

상기 문턱 전압 보상부는 상기 제1 스위칭부가 턴오프 상태일 때 동작할 수 있다.

상기 문턱 전압 보상부는, 상기 구동 트랜지스터의 제어 단자와 상기 제1 스위칭 트랜지스터 사이에 연결되어 있는 축전기, 상기 구동 트랜지스터의 입력 단자와 제1 전압 사이에 연결되어 있는 제1 보상 트랜지스터, 상기 구동 트랜지스터의 입력 단자와 출력 단자 사이에 연결되어 있는 제2 보상 트랜지스터, 그리고 상기 축전기 및 상기 제1 스위칭 트랜지스터와 상기 구동 트랜지스터의 출력 단자 사이에 연결되어 있는 제3 보상 트랜지스터를 포함할 수 있다.

본 발명의 한 실시예에 따른 표시 장치는 데이터선과 연결되어 있는 복수의 화소, 복수의 계조 전압을 생성하는 계조 전압 생성부, 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고 상기 계조 전압 중에서 선택한 전압을 가공하여 출력 전압을 생성하고 상기 출력 전압을 상기 데이터선에 인가하는 데이터 구동부를 포함하며, 상기 데이터 구동부는 상기 출력 전압에 따라 상기 데이터선을 충전 및 방전시키는 출력 버퍼를 포함한다.

상기 데이터 구동부는 디지털 영상 데이터를 상기 계조 전압에서 선택된 데이터 전압으로 변환하여 상기 출력 버퍼에 공급하는 디지털-아날로그 변환기를 더 포함할 수 있다.

상기 출력 버퍼는, 제1 구간 동안 상기 데이터 전압을 가공하고 상기 가공한 데이터 전압을 상기 출력 전압으로서 출력하는 구동 트랜지스터, 그리고 제1 구간과 다른 제2 구간 동안 상기 데이터 전압을 상기 데이터선에 직접 연결하는 제1 스위칭 트랜지스터를 포함할 수 있다.

상기 출력 버퍼는, 상기 제1 구간 동안 제1 전압을 상기 구동 트랜지스터의 입력단자에 연결하는 제2 스위칭 트랜지스터, 상기 제1 구간 동안 상기 데이터 전압을 상기 구동 트랜지스터의 제어 단자에 전기적으로 연결하는 제3 스위칭 트랜지스터, 그리고 상기 제1 구간 동안 상기 구동 트랜지스터의 출력 단자를 상기 데이터선에 연결하는 제4 스위칭 트랜지스터를 포함할 수 있다.

상기 출력 버퍼는, 상기 제1 구간과 다른 제3 구간 동안, 상기 구동 트랜지스터의 제어 단자와 출력 단자 사이의 전압을 충전하는 축전기, 상기 제3 구간 동안 상기 제1 전압을 상기 구동 트랜지스터의 입력 단자에 연결하는 제1 보상 트랜지스터, 상기 제3 구간 동안 상기 구동 트랜지스터의 입력 단자와 제어 단자를 연결하는 제2 보상 트랜지스터, 그리고 상기 제3 구간 동안 상기 축전기와 상기 구동 트랜지스터의 출력 단자를 연결하는 제3 보상 트랜지스터를 포함할 수 있다.

상기 제1 구간 동안 상기 제3 트랜지스터는 상기 데이터 전압을 상기 축전기를 통하여 상기 구동 트랜지스터의 제어 단자에 연결할 수 있다.

상기 제3 구간은 상기 제2 구간에 속할 수 있다.

상기 출력 버퍼는 상기 구동 트랜지스터의 출력 단자와 제2 전압 사이에 연결되며, 바이어스 전압에 따라 상기 구동 트랜지스터의 출력 전류를 흘리는 바이어스 트랜지스터를 더 포함할 수 있다.

본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 디지털 영상 신호를 아날로그 데이터 전압으로 변환하는 단계, 상기 데이터 전압을 상기 데이터선에 직접 연결하는 단계, 상기 데이터 전압에 기초하여 변환 전압을 생성하는 단계, 그리고 상기 변환 전압을 상기 데이터선에 연결하는 단계를 포함한다.

상기 데이터 전압을 상기 데이터선에 직접 연결하는 단계는 상기 변환 전압을 상기 데이터선에 연결하는 단계의 전후에 위치할 수 있다.

상기 변환 전압은 구동 트랜지스터에 의하여 생성되며, 상기 구동 방법은 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계를 더 포함할 수 있다.

상기 구동 트랜지스터의 문턱 전압을 보상하는 단계는 상기 데이터 전압을 상기 데이터선에 직접 연결한 상태에서 이루어질 수 있다.

상기 구동 방법은 상기 변환 전압을 생성하는 이전에 상기 데이터 전압과 상기 데이터선의 연결을 끊는 단계를 더 포함할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(550), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수 의 게이트선(G₁-G_n)과 데이터 전압을 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX), 예를 들면 i번째(i=1, 2, …, n) 게이트선(G_i)과 j번째(j=1, 2, …, m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있 다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.

다시 도 1을 참고하면, 계조 전압 생성부(550)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D₁-D_m)에 인가한다. 데이터 구동부(500)의 상세 구조에 대해서는 뒤에서 설명한다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

이러한 구동 장치(400, 500, 550, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 550, 600)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 550, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 아날로그 데 이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 전압의 전압 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴 온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 전압의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

이하에서는 도 3을 참조하여 데이터 구동부에 대해 상세히 설명한다.

데이터 구동부(500)는 각각의 데이터선(D1-Dm)과 연결되는 적어도 하나의 데이터 구동 집적 회로(integrated circuit, IC)를 포함한다.

데이터 구동 IC는 차례로 연결되어 있는 시프트 레지스터(shift register)(510), 래치(latch)(520), 디지털-아날로그 변환기(digital-to-analog converter)(530) 및 출력 버퍼(output buffer)(540)를 포함한다.

시프트 레지스터(510)는 수평 동기 시작 신호(STH)(또는 시프트 클록 신호)가 들어오면 데이터 클록 신호(HCLK)에 따라 영상 데이터(DAT)를 래치(520)에 전달 한다. 데이터 구동부(500)가 복수의 데이터 구동 IC를 포함하는 경우 한 구동 IC의 시프트 레지스터(510)는 시프트 클록 신호를 다음 구동 IC의 시프트 레지스터로 내보낸다.

래치(520)는 영상 데이터(DAT)를 저장하며 로드 신호(LOAD)에 따라 디지털-아날로그 변환기(530)에 내보낸다.

디지털-아날로그 변환기(530)는 계조 전압 생성부(550)로부터 계조 전압을 공급 받으며 디지털 영상 데이터(DAT)를 아날로그 전압으로 변환하여 출력 버퍼(540)로 내보낸다.

출력 버퍼(540)는 디지털-아날로그 변환기(530)로부터의 출력 전압을 데이터 전압으로서 해당 데이터선(Dj)에 출력하며, 이를 1 수평 주기 동안 유지한다.

이하에서는 도 4 내지 도 6d를 참조하여 출력 버퍼(540)에 대해 상세히 설명한다.

도 4는 도 3의 데이터 구동부의 출력 버퍼의 상세 회로도이다.

도 4를 참조하면, 본 발명의 한 실시예에 따른 출력 버퍼(540)는 디지털-아날로그 변환기(530)와 데이터선(Dj) 사이에 형성되어 있다.

계조 전압 생성부(550)는 상위 계조 기준 전압(VrefH) 및 하위 계조 기준 전압(VrefL) 사이에 직렬로 연결되어 있는 복수의 저항(R)을 포함한다. 저항(R) 사이의 노드의 전압이 계조 전압으로서 출력된다.

디지털-아날로그 변환기(530)는 래치(520)에서 공급되는 하나의 영상 데이터(DAT)에 의해 계조 전압 생성부(550)로부터 받은 계조 전압 중 하나를 선택하는 복 수의 스위칭 소자로 구현되는 디코더(decoder)(도시하지 않음)를 포함한다.

데이터선(Dj)은 선 저항(RL) 및 데이터 전압(Vdat)을 충전하는 기생 축전기(CL)로 나타낼 수 있다.

출력 버퍼(540)는 구동 트랜지스터(Qd), 복수의 스위칭 트랜지스터(Q1-Q7), 바이어스 트랜지스터(Qb) 및 축전기(Cd)를 포함한다.

구동 트랜지스터(Qd)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가진다. 구동 트랜지스터(Qd)는 포화 영역에서 동작하는 증폭 트랜지스터로서, 제어 단자에 인가된 전압에 상응하는 출력 전류(Id)를 출력 단자를 통해 흘린다.

바이어스 트랜지스터(Qb)는 구동 트랜지스터(Qd)가 출력 전류(Id)를 흘릴 수 있도록 하기 위하여 구비된 것이다.

바이어스 트랜지스터(Qb)는 제어 단자가 바이어스 전압(Vbias)과 연결되어 있고, 입력 단자가 구동 트랜지스터(Qd)의 출력 단자와 연결되어 있으며, 출력 단자가 제2 전압(GVSS)과 연결되어 있다. 바이어스 트랜지스터(Qb)는 포화 영역에서 동작하며, 구동 트랜지스터(Qd)의 출력 전류(Id) 및 데이터선(Dj)의 충전된 전하를 제2 전압(GVSS)으로 흘리는 전류원(current sink) 역할을 한다.

축전기(Cd) 및 제1 내지 제3 보상 스위칭 트랜지스터(Q1, Q2, Q3)는 구동 트랜지스터(Qd)의 문턱 전압을 보상하기 위한 것이다.

제1 보상 스위칭 트랜지스터(Q1)의 제어 단자는 제1 스위칭 신호(SW1)와 연결되어 있고, 입력 단자는 제1 전압(GVDD)과 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)의 입력 단자와 연결되어 있다. 이러한 제1 보상 스위칭 트랜지스터(Q1)는 제1 스위칭 신호(SW1)에 따라 제1 전압(GVDD)을 구동 트랜지스터(Qd)의 입력 단자로 전달한다.

제2 보상 스위칭 트랜지스터(Q2)의 제어 단자는 제1 스위칭 신호(SW1)와 연결되어 있고, 입력 단자는 구동 트랜지스터(Qd)의 입력 단자와 연결되어 있으며, 출력 단자가 구동 트랜지스터(Qd)의 제어 단자와 연결되어 있다. 제2 보상 스위칭 트랜지스터(Q2)는 제1 스위칭 신호(SW1)에 따라 구동 트랜지스터(Qd)의 입력 단자와 출력 단자를 단락시켜, 구동 트랜지스터(Qd)를 다이오드 연결시킨다.

제3 보상 스위칭 트랜지스터(Q3)의 제어 단자는 제1 스위칭 신호(SW1)와 연결되어 있고, 입력 단자가 구동 트랜지스터(Qd)의 출력 단자와 연결되어 있으며, 출력 단자가 축전기(Cd)와 연결되어 있다. 제3 보상 스위칭 트랜지스터(Q3)는 제1 스위칭 신호(SW1)에 따라 구동 트랜지스터(Qd)의 출력 단자와 축전기(Cd)를 연결한다.

축전기(Cd)는 제3 보상 스위칭 트랜지스터(Q3)의 출력 단자 및 구동 트랜지스터(Qd)의 제어 단자 사이에 형성되어 있다.

3개의 증폭 스위칭 트랜지스터(Q4, Q5, Q6)는 구동 트랜지스터(Qd)에 데이터 전압(Vdat)를 공급하고 이를 증폭시켜 데이터선(Dj)에 인가하기 위한 것이다.

제1 증폭 스위칭 트랜지스터(Q4)는 제어 단자, 입력 단자 및 출력 단자를 가지며, 제어 단자는 제2 스위칭 신호(SW2)와 연결되어 있고, 입력 단자는 제1 전압(GVDD)과 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)의 입력 단자와 연결되어 있다. 제1 증폭 스위칭 트랜지스터(Q4)는 제2 스위칭 신호(SW2)에 따라 제1 전압(GVDD)을 구동 트랜지스터(Qd)의 입력 단자에 전달한다.

제2 증폭 스위칭 트랜지스터(Q5)의 제어 단자는 제2 스위칭 신호(SW2)와 연결되어 있고, 입력 단자는 디지털-아날로그 변환기(540)의 출력단(n1)과 연결되어 있으며, 출력 단자는 축전기(Cd)와 연결되어 있다. 제2 증폭 스위칭 트랜지스터(Q5)는 제2 스위칭 신호(SW2)에 따라 디지털-아날로그 변환기(530)의 데이터 전압(Vdat)를 축전기(Cd)에 전달한다.

제3 증폭 스위칭 트랜지스터(Q6)의 제어 단자는 제2 스위칭 신호(SW2)와 연결되어 있고, 입력 단자는 구동 트랜지스터(Qd)의 출력 단자와 연결되어 있으며, 출력 단자는 데이터선(Dj)과 연결되어 있다. 제3 증폭 스위칭 트랜지스터(Q6)는 제2 스위칭 신호(SW2)에 따라 구동 트랜지스터(Qd)의 출력 단자와 데이터선(Dj)을 연결한다.

직통 스위칭 트랜지스터(Q7)는 데이터 전압(Vdat)을 데이터선(Dj)에 직접 인가하기 위한 것이다.

직통 스위칭 트랜지스터(Q7)의 제어 단자는 제3 스위칭 신호(SW3)와 연결되어 있고, 입력 단자는 디지털-아날로그 변환기(530)의 출력단(n1)과 연결되어 있으며, 출력 단자는 데이터선(Dj)과 연결되어 있다. 직통 스위칭 트랜지스터(Q7)는 제3 스위칭 신호(SW3)에 따라 디지털-아날로그 변환기(530)의 데이터 전압(Vdat)를 데이터선(Dj)에 직접 인가하여 데이터선(Dj)을 충전 혹은 방전시킨다.

이상에서 제1 내지 제3 스위칭 신호(SW1, SW2, SW3)는 도 1의 신호 제어부(600)가 공급할 수 있다.

그러면, 도 5 내지 도 6d를 참조하여 도 4의 출력 버퍼(540)의 동작에 대하여 상세하게 설명한다.

도 5는 본 발명의 한 실시예에 따른 출력 버퍼의 동작을 나타내는 신호 파형도이고, 도 6a 내지 도 6d는 도 5의 각 구간에서의 도 4의 출력 버퍼의 등가 회로도이다.

디지털-아날로그 변환기(530)가 출력단(n1)을 통하여 전압을 출력하고 있는 상태에서, 제3 스위칭 신호(SW3)가 직통 스위칭 트랜지스터(Q7)를 턴 온 시킬 수 있는 턴 온 전압 레벨로 변화하면, 제1 구간(T1)이 시작된다. 제1 구간(T1) 초입에서 제1 및 제2 스위칭 신호(SW1, SW2)는 제1, 제2 및 제3 증폭 스위칭 트랜지스터(Q4, Q5, Q6) 및 보상 스위칭 트랜지스터(Q1, Q2, Q3)를 턴 오프 시킬 수 있는 턴 오프 전압 레벨을 유지한다.

그러면 제1 구간(T1)에서 출력 버퍼(540)는 도 6a에 도시한 등가 회로로 나타낼 수 있다.

상세하게 설명하자면, 제3 스위칭 신호(SW3)에 의해 직통 스위칭 트랜지스터(Q7)가 턴 온되고, 이에 따라 디지털-아날로그 변환기(530)의 출력단(n1)이 데이터선(Dj)과 직접 연결된다.

디지털-아날로그 변환기(530)의 출력단(n1)이 고립(floating)되어 있으면, 디지털-아날로그 변환기(530)의 출력단(n1) 전압은 데이터선(Dj)에 인가되어야 할 목표 전압과 동일하며, 이 목표 전압이 바로 데이터 전압(Vdat)이다. 그러나 이와 같이 디지털-아날로그 변환기(530)의 출력단(n1)이 데이터선(Dj)과 직접 연결되면, 데이터선(Dj)의 전압이 데이터 전압(Vdat)과 다른 경우, 디지털-아날로그 변환기(530) 출력단(n1)의 전압 또한 데이터 전압(Vdat)과 일시적으로 달라질 수 있다. 또한 데이터선(Dj)의 전압은 데이터 전압(Vdat)에 가까워져 가며, 이때 데이터선(Dj) 전압의 충전 또는 방전 경로는 계조 전압 생성부(550)의 저항(R)열이 된다.

한편, 구동 트랜지스터(Qd)에 연결되는 증폭 스위칭 트랜지스터(Q4, Q5, Q6) 및 보상 스위칭 트랜지스터(Q1, Q2, Q3)가 모두 턴 오프되므로, 구동 트랜지스터(Qd)는 디지털-아날로그 변환기(530) 및 데이터선(Dj)으로부터 분리된다.

한편, 출력 버퍼(540)는 제1 구간(T1) 중 구동 트랜지스터(Qd)의 문턱 전압을 보상하기 위한 보상 구간(T1')을 가진다.

보상 구간(T1') 동안, 제1 스위칭 신호(SW1)가 턴 온 전압 레벨로 천이하여, 제1, 제2 및 제3 보상 스위칭 트랜지스터(Q1, Q2, Q3)가 턴 온된다. 그러면 출력 버퍼(540)는 도 6b와 같은 등가 회로로 표현할 수 있다.

도 6b를 참조하면, 구동 트랜지스터(Qd)의 입력 단자와 제어 단자가 서로 연결되고 제1 전압(GVDD)과도 연결되어, 구동 트랜지스터(Qd)는 다이오드 연결 상태가 된다.

이 때, 구동 트랜지스터(Qd)의 출력 단자의 전압(Vn2)은 아래의 식과 같다.

Vn2 = Vg - Vth

이때, Vg는 제어 단자의 전압(=입력 단자의 전압)을 나타내고, Vth는 구동 트랜지스터(Vd)의 문턱 전압을 의미한다.

따라서, 구동 트랜지스터(Qd)의 제어 단자와 출력 단자의 전압차(=Vg-Vn2)는 구동 트랜지스터(Qd)의 문턱 전압(Vth)과 동일하고 이에 따라 축전기(Cd)에는 구동 트랜지스터(Qd)의 문턱 전압(Vth)이 충전된다.

보상 구간(T1')은 축전기(Cd)에 충전된 전압이 안정될 수 있는 정도의 시간 동안 유지되며, 제1 스위칭 신호(SW1)가 다시 턴 오프 전압 레벨로 천이하면서 종료된다. 보상 구간(T1')은 제1 구간(T1) 내에서 구동 트랜지스터(Qd)가 디지털-아날로그 변환기(530) 및 데이터선(Dj)과 이격된 상태에서 행해지므로 데이터선(Dj)의 충전 및 방전 등에 영향을 미치지 않는다.

다음으로, 도 6c와 같이 제1 및 제2 스위칭 신호(SW1, SW2)가 턴 오프 전압을 유지한 상태에서 제3 스위칭 신호(SW3)가 턴 오프 전압 레벨로 천이하면, 제2 구간(T2)이 시작된다.

제2 구간(T2)에서는 제1, 제2 및 제3 스위칭 신호(SW1, SW2, SW3)가 모두 턴 오프 전압 레벨을 가지므로, 증폭 스위칭 트랜지스터(Q4, Q5, Q6), 직통 스위칭 트랜지스터(Q7) 및 보상 스위칭 트랜지스터(Q1, Q2, Q3)가 모두 턴 오프 된다. 따라서 데이터선(Dj)과 출력 버퍼(540) 및 디지털-아날로그 변환기(530) 사이의 연결이 모두 끊어진다.

이와 같이 디지털-아날로그 변환기(530) 출력단(n1)과 데이터선(Dj)의 연결 을 끊으면 디지털-아날로그 변환기(530)의 출력단(n1)의 전압이 다시 데이터 전압(Vdat)과 동일해진다.

다음으로, 제1 및 제3 스위칭 신호(SW1, SW2)가 턴 오프를 유지한 상태에서 제2 스위칭 신호(SW2)가 턴 온 전압 레벨로 천이하면 제3 구간(T3)이 시작된다.

도 6d를 참조하면, 제2 스위칭 신호(SW2)에 따라 제1 증폭 스위칭 트랜지스터(Q4)가 턴 온되어 구동 트랜지스터(Qd)의 입력 단자는 제1 전압(GVDD)과 연결되고, 제2 증폭 스위칭 트랜지스터(Q5)가 턴 온되어 디지털-아날로그 변환기(530)의 출력단(n1)이 축전기(Cd)와 연결되고, 구동 트랜지스터(Qd)의 출력 단자가 데이터선(Dj)과 연결된다.

따라서 제2 증폭 스위칭 트랜지스터(Q5)를 통하여 디지털-아날로그 변환기(530)의 데이터 전압(Vdat)이 축전기(Cd)의 한 단자에 인가된다. 축전기(Cd)는 충전하고 있는 구동 트랜지스터(Qd)의 문턱 전압(Vth)을 유지하므로, 축전기(Cd)의 다른 단자에 연결된 구동 트랜지스터(Qd)의 제어 단자는 아래의 식과 같은 전압이 된다.

Vg= Vdat+ Vth

구동 트랜지스터(Qd)는 제어 단자와 출력 단자의 전압 차에 따라 아래 식과 같은 출력 전류(Id)를 흘린다.

Id=k{Vgs-Vth}²

여기에서 k는 구동 트랜지스터(Qd)의 특성 등에 따라 결정되는 상수이고, Vgs는 구동 트랜지스터(Qd)의 제어 단자와 출력 단자의 전압 차이다.

구동 트랜지스터(Qd)의 출력 단자 전압, 즉 데이터선(Dj)의 전압을 Vn3라 하고 수학식 3에 수학식 2를 대입하면,

Id/k={(Vdat+Vth-Vn3)-Vth}²

이를 데이터선(Dj)의 전압(Vn3)에 대하여 정리하면,

Vn3=Vdat+α

여기에서 α= -(Id/k)^1/2이다. 정상 상태가 되면 출력 전류(Id)가 일정하므로 α 또한 일정하다.

따라서, 데이터선(Dj) 전압(Vn3)은 데이터 전압(Vdat)과 α 만큼 차이 나는 레벨이 된다. 이러한 α 값은 실험으로 결정할 수 있으며, 0에 가까운 값을 가지도록 하는 것이 바람직하다.

이와 같이 함으로써 제3 구간(T3)에서는 구동 트랜지스터(Qd)를 통하여 데이터선(Dj)을 빠르게 충전시킨다.

마지막으로 제1 스위칭 신호(SW)가 턴 오프 상태인 채로 제2 스위칭 신호(SW2)가 턴 오프 전압 레벨로 천이하고, 제3 스위칭 신호(SW3)가 턴 온 전압 레벨로 천이하면, 제4 구간(T4)이 시작된다.

제4 구간(T4)에서의 출력 버퍼(540)는 도 6a와 같은 연결 관계를 가진다. 즉, 제1 구간(T1)과 같이, 구동 트랜지스터(Qd)가 디지털-아날로그 변환기(530) 및 데이터선(Dj)과 단절되고, 직통 스위칭 트랜지스터(Q7)가 턴 온되어 디지털-아날로그 변환기(530)의 출력단(n1)이 데이터선(Dj)과 다시 직접 연결된다.

데이터 전압(Vdat)이 이전 데이터 전압보다 낮은 경우, 제3 구간(T3)에서 데이터선(Dj)의 전압(Vn3)이 수학식 5의 전압 레벨을 가질 때까지 데이터선(Dj)에 충전되어 있는 전하를 바이어스 트랜지스터(Qb)를 통하여 흘린다. 그러나 이와 같은 데이터선(Dj)의 방전은 충전보다 느리게 발생하므로, 제4 구간(T4)에서 데이터선(Dj)과 디지털-아날로그 변환기(530)의 출력단(n1)을 직접 연결하여 남은 전하를 계조 전압 생성부(550)의 저항(R) 열을 통하여 빼줄 수 있다.

이와 같이 하면, 구동 트랜지스터(Qd)를 통하여 인가된 데이터선(Dj)의 전압(Vn3)이 디지털-아날로그 변환기(530)에서 출력하는 데이터 전압(Vdat)과 같아진다.

본 발명에 따른 출력 버퍼(540)는 1 수평 기간(1H) 동안 제1 구간(T1)부터 제4 구간(T4)까지 진행하며, 각 구간의 유지 시간은 실험을 통하여 최적의 값을 도출할 수 있다.

도 7은 본 발명의 비교예에 따른 출력 버퍼를 포함하는 표시 장치의 블록도이고, 도 8은 도 7의 계조 전압 생성부 및 출력 버퍼와 도 4에 도시한 계조 전압 생성부 및 출력 버퍼의 소비 전력을 비교한 대조표이다.

도 7을 참조하면, 비교예에 따른 표시 장치는 계조 전압 생성부(55), 디지털-아날로그 변환기(53) 및 데이터선(Dj)과 연결되는 출력 버퍼(54)를 포함한다.

계조 전압 생성부(55)는 상위 계조 기준 전압(VrefH) 및 하위 계조 기준 전압(VrefL) 사이에 직렬 연결되는 저항열을 포함한다.

출력 버퍼(54)는 완충 작용을 하는 증폭기를 포함하며, 디지털-아날로그 변환기(53)의 데이터 전압을 데이터선(Dj)으로 전달하고 소정 시간 동안 유지한다.

출력 버퍼(54)는 데이터선(Dj)의 방전을 위한 방전 트랜지스터(Qc)를 더 포함한다. 이러한 방전 트랜지스터(Qc)는 제어 단자가 스위칭 신호(sw)와 연결되어 있고, 입력 단자가 데이터선(Dj)과 연결되어 있으며, 출력 단자가 하위 전압과 연결되어 있다. 방전 트랜지스터(Qc)는 스위칭 신호(sw)에 따라 온/오프 동작하여 데이터선(Dj)에 충전되어 있던 전하를 하위 전압으로 방전시킨다.

도 8을 참조하면, 본 실시예의 경우, 계조 전압 생성부(550)의 소비 전력이 대조값의 그것보다 1.670mW정도 높으나, 출력 버퍼(540)에서의 소비 전력은 대조값의 그것보다 6.852mW정도 낮다. 이는 본 실시예의 경우 계조 전압 생성부(550)가 데이터선의 전압을 방전하는 경로가 되므로 계조 전압 생성부(550)에서의 전력 소비가 많은 대신 출력 버퍼(540)에서의 전력 소비가 이를 충당하고 남을 정도로 낮아진 것이기 때문으로 여겨진다.

따라서 불필요한 소비 전력을 줄이면서, 방전을 위한 증폭기 없이 충전 및 방전이 가능하다.

이와 같은 데이터 구동부(500)의 출력 버퍼(540)는 저항열(R)을 가지는 계조 전압 생성부(550) 및 스위칭 소자들로 이루어진 디지털-아날로그 변환기(530)를 가지는 다른 표시 장치의 출력 버퍼로도 이용할 수 있다. 특히 액정 표시 장치와 유사한 구동 회로를 가지는 유기 발광 표시 장치의 경우 본 발명의 출력 버퍼(540)를 가지는 데이터 구동부(500)를 포함할 수 있다.

이와 같이, 본 발명에 의하면 데이터선에 데이터 전압을 충전 또는 방전할 때, 별도의 방전용 트랜지스터 또는 방전용 증폭기 등을 사용하지 않으므로, 소비 전력을 감소시키면서, 데이터 구동부의 면적을 줄일 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

데이터선과 연결되어 있는 복수의 화소를 포함하는 표시 장치의 구동 장치로서,

복수의 계조 전압을 생성하는 계조 전압 생성부,

상기 계조 전압 중에서 출력 전압을 선택하는 전압 선택부,

상기 전압 선택부의 출력 전압의 레벨을 바꾸어 상기 데이터선에 인가하는 전압 레벨 변환부,

상기 전압 레벨 변환부를 상기 전압 선택부 및 상기 데이터선과 연결하는 제1 스위칭부, 그리고

상기 전압 선택부와 상기 데이터선을 직접 연결하는 제2 스위칭부

를 포함하며,

상기 제1 스위칭부와 상기 제2 스위칭부는 서로 다른 시간에 동작하고,

상기 제1 스위칭부는,

상기 전압 레벨 변환부를 상기 전압 선택부에 연결하는 제1 스위칭 트랜지스터, 그리고

상기 전압 레벨 변환부를 상기 데이터선에 연결하는 제2 스위칭 트랜지스터

를 포함하는

표시 장치의 구동 장치.
제1항에서,

상기 전압 선택부는 입력된 영상 데이터에 기초하여 상기 출력 전압을 결정하는 표시 장치의 구동 장치.
제2항에서,

상기 전압 선택부는 디지털-아날로그 변환기를 포함하는 표시 장치의 구동 장치.
제1항에서,

상기 제2 스위칭부는 상기 전압 선택부 및 상기 데이터선에 입출력 단자가 연결되어 있는 트랜지스터를 포함하는 표시 장치의 구동 장치.
제1항에서,

상기 제1 스위칭 트랜지스터의 제어 단자는 상기 제2 스위칭 트랜지스터의 제어 단자와 연결되어 있는

표시 장치의 구동 장치.
제1항에서,

상기 전압 레벨 변환부는 제어 단자, 입력 단자 및 출력 단자를 가지는 구동 트랜지스터를 포함하며,

상기 구동 트랜지스터의 제어 단자는 상기 제1 스위칭 트랜지스터에 전기적으로 연결되어 있고,

상기 구동 트랜지스터의 출력 단자는 상기 제2 스위칭 트랜지스터에 연결되어 있는

표시 장치의 구동 장치.
제6항에서,

상기 제1 스위칭부는 상기 구동 트랜지스터의 입력 단자를 제1 전압에 연결하는 제3 스위칭 트랜지스터를 더 포함하는 표시 장치의 구동 장치.
제7항에서,

상기 전압 레벨 변환부는 상기 구동 트랜지스터의 출력 단자와 상기 제1 전압보다 낮은 제2 전압 사이에 연결되어 있는 바이어스 트랜지스터를 더 포함하는 표시 장치의 구동 장치.
제6항에서,

상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상부를 더 포함하는 표시 장치의 구동 장치.
제9항에서,

상기 문턱 전압 보상부는 상기 제1 스위칭부가 턴오프 상태일 때 동작하는 표시 장치의 구동 장치.
제9항에서,

상기 문턱 전압 보상부는,

상기 구동 트랜지스터의 제어 단자와 상기 제1 스위칭 트랜지스터 사이에 연결되어 있는 축전기,

상기 구동 트랜지스터의 입력 단자와 제1 전압 사이에 연결되어 있는 제1 보상 트랜지스터,

상기 구동 트랜지스터의 입력 단자와 출력 단자 사이에 연결되어 있는 제2 보상 트랜지스터, 그리고

상기 축전기 및 상기 제1 스위칭 트랜지스터와 상기 구동 트랜지스터의 출력 단자 사이에 연결되어 있는 제3 보상 트랜지스터

를 포함하는 표시 장치의 구동 장치.
게이트선 및 데이터선과 연결되어 있는 복수의 화소,

복수의 계조 전압을 생성하는 계조 전압 생성부,

상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고

상기 계조 전압 중에서 선택한 전압을 가공하여 출력 전압을 생성하고 상기 출력 전압을 상기 데이터선에 인가하는 데이터 구동부

를 포함하며,

상기 데이터 구동부는 상기 출력 전압에 따라 상기 데이터선을 충전 및 방전시키는 출력 버퍼를 포함하고,

상기 출력 버퍼는,

제1 구간 동안 상기 데이터 전압을 가공하고 상기 가공한 데이터 전압을 상기 출력 전압으로서 출력하는 구동 트랜지스터,

제1 구간과 다른 제2 구간 동안 상기 데이터 전압을 상기 데이터선에 직접 연결하는 제1 스위칭 트랜지스터,

상기 제1 구간 동안 상기 데이터 전압을 상기 구동 트랜지스터의 제어 단자에 전기적으로 연결하는 제3 스위칭 트랜지스터, 그리고

상기 제1 구간 동안 상기 구동 트랜지스터의 출력 단자를 상기 데이터선에 연결하는 제4 스위칭 트랜지스터를 포함하는

표시 장치.
제12항에서,

상기 데이터 구동부는

디지털 영상 데이터를 상기 계조 전압에서 선택된 데이터 전압으로 변환하여 상기 출력 버퍼에 공급하는 디지털-아날로그 변환기를 더 포함하는 표시 장치.
제12항에서,

상기 제3 스위칭 트랜지스터의 제어 단자는 상기 제4 스위칭 트랜지스터의 제어 단자와 연결되어 있는

표시 장치.
제13항에서,

상기 출력 버퍼는,

상기 제1 구간 동안 제1 전압을 상기 구동 트랜지스터의 입력단자에 연결하는 제2 스위칭 트랜지스터

를 포함하는 표시 장치.
제15항에서,

상기 출력 버퍼는,

상기 제1 구간과 다른 제3 구간 동안, 상기 구동 트랜지스터의 제어 단자와 출력 단자 사이의 전압을 충전하는 축전기,

상기 제3 구간 동안 상기 제1 전압을 상기 구동 트랜지스터의 입력 단자에 연결하는 제1 보상 트랜지스터,

상기 제3 구간 동안 상기 구동 트랜지스터의 입력 단자와 제어 단자를 연결하는 제2 보상 트랜지스터, 그리고

상기 제3 구간 동안 상기 축전기와 상기 구동 트랜지스터의 출력 단자를 연결하는 제3 보상 트랜지스터

를 포함하는

표시 장치.
제16항에서,

상기 제1 구간 동안 상기 제3 트랜지스터는 상기 데이터 전압을 상기 축전기를 통하여 상기 구동 트랜지스터의 제어 단자에 연결하는 표시 장치.
제17항에서,

상기 제3 구간은 상기 제2 구간에 속하는 표시 장치.
제17항에서,

상기 출력 버퍼는 상기 구동 트랜지스터의 출력 단자와 제2 전압 사이에 연결되며, 바이어스 전압에 따라 상기 구동 트랜지스터의 출력 전류를 흘리는 바이어스 트랜지스터를 더 포함하는 표시 장치.
디지털 영상 신호를 아날로그 데이터 전압으로 변환하는 단계,

상기 데이터 전압을 데이터선에 직접 연결하는 단계,

상기 데이터 전압에 기초하여 변환 전압을 생성하는 단계, 그리고

상기 변환 전압을 상기 데이터선에 연결하는 단계

를 포함하는 표시 장치의 구동 방법.
제20항에서,

상기 데이터 전압을 상기 데이터선에 직접 연결하는 단계는 상기 변환 전압 을 상기 데이터선에 연결하는 단계의 전후에 위치하는 표시 장치의 구동 방법.
제21항에서,

상기 변환 전압은 구동 트랜지스터에 의하여 생성되며,

상기 구동 방법은 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계를 더 포함하는

표시 장치의 구동 방법.
제22항에서,

상기 구동 트랜지스터의 문턱 전압을 보상하는 단계는 상기 데이터 전압을 상기 데이터선에 직접 연결한 상태에서 이루어지는 표시 장치의 구동 방법.
제23항에서,

상기 구동 방법은 상기 변환 전압을 생성하는 이전에 상기 데이터 전압과 상기 데이터선의 연결을 끊는 단계를 더 포함하는 표시 장치의 구동 방법.