JP2000200069A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2000200069A JP2000200069A JP37710698A JP37710698A JP2000200069A JP 2000200069 A JP2000200069 A JP 2000200069A JP 37710698 A JP37710698 A JP 37710698A JP 37710698 A JP37710698 A JP 37710698A JP 2000200069 A JP2000200069 A JP 2000200069A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- voltage
- circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶駆動装置を搭載したチップサイズの縮小
や消費電力の低減を図りつつ、適切な出力電圧を信号ラ
インに印加して、表示画質の向上を図ることができる液
晶駆動装置を提供する。 【解決手段】 液晶駆動装置に適用される信号ドライバ
の出力回路に、所定の周期で交互に画像信号を蓄積、出
力する２系統のサンプルホールド回路と、サンプルホー
ルド回路から交互に出力される信号電圧を増幅して信号
ラインに出力する単一のアンプ回路と、サンプルホール
ド回路から出力される信号電圧の切り替わりタイミング
に同期して、アンプ回路の入力電位を初期化するプリチ
ャージ回路と、を有して構成される。
や消費電力の低減を図りつつ、適切な出力電圧を信号ラ
インに印加して、表示画質の向上を図ることができる液
晶駆動装置を提供する。 【解決手段】 液晶駆動装置に適用される信号ドライバ
の出力回路に、所定の周期で交互に画像信号を蓄積、出
力する２系統のサンプルホールド回路と、サンプルホー
ルド回路から交互に出力される信号電圧を増幅して信号
ラインに出力する単一のアンプ回路と、サンプルホール
ド回路から出力される信号電圧の切り替わりタイミング
に同期して、アンプ回路の入力電位を初期化するプリチ
ャージ回路と、を有して構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶駆動装置に関
し、特に、液晶表示パネルを構成する液晶画素に接続さ
れた信号ラインに、画像信号に基づいて駆動信号を生
成、出力する信号ドライバを有する液晶駆動装置に関す
る。
し、特に、液晶表示パネルを構成する液晶画素に接続さ
れた信号ラインに、画像信号に基づいて駆動信号を生
成、出力する信号ドライバを有する液晶駆動装置に関す
る。
【０００２】
【従来の技術】最初に、従来の液晶表示装置の構成につ
いて、簡単に説明する。図７は、従来採用されてきた液
晶表示装置の概略構成図である。図７において、１０は
液晶表示パネル、２０は信号ドライバ（ソースドライバ
ともいう。）、３０は走査ドライバ（ゲートドライバと
もいう。）である。液晶表示パネル１０は、マトリクス
状に配置された画素電極と、画素電極にドレインが接続
された、例えば薄膜トランジスタ（Thin Film Transist
or；以下、ＴＦＴと略記する。）と、マトリクスの列方
向に延伸し、複数のＴＦＴのソースに接続された信号ラ
イン２０ａと、マトリクスの行方向に延伸し、複数のＴ
ＦＴのゲートに接続された走査ライン３０ａと、画素電
極に対向して配置され、コモン電圧ＶSCが共通配線４０
を介して印加される共通電極（対向電極ともいう。）
と、画素電極と共通電極の間に液晶が充填された画素容
量Ｃｓと、画素電極のドレインに画素容量Ｃｓと並列に
付加される寄生容量Ｃlcにより構成される。ここで、Ｔ
ＦＴと画素容量Ｃｓ、寄生容量Ｃlcとにより液晶画素を
構成する。
いて、簡単に説明する。図７は、従来採用されてきた液
晶表示装置の概略構成図である。図７において、１０は
液晶表示パネル、２０は信号ドライバ（ソースドライバ
ともいう。）、３０は走査ドライバ（ゲートドライバと
もいう。）である。液晶表示パネル１０は、マトリクス
状に配置された画素電極と、画素電極にドレインが接続
された、例えば薄膜トランジスタ（Thin Film Transist
or；以下、ＴＦＴと略記する。）と、マトリクスの列方
向に延伸し、複数のＴＦＴのソースに接続された信号ラ
イン２０ａと、マトリクスの行方向に延伸し、複数のＴ
ＦＴのゲートに接続された走査ライン３０ａと、画素電
極に対向して配置され、コモン電圧ＶSCが共通配線４０
を介して印加される共通電極（対向電極ともいう。）
と、画素電極と共通電極の間に液晶が充填された画素容
量Ｃｓと、画素電極のドレインに画素容量Ｃｓと並列に
付加される寄生容量Ｃlcにより構成される。ここで、Ｔ
ＦＴと画素容量Ｃｓ、寄生容量Ｃlcとにより液晶画素を
構成する。
【０００３】信号ドライバ２０は、ＬＣＤコントローラ
から供給される水平制御信号に基づいて、画像情報を構
成するＲ、Ｇ、Ｂの各表示信号（以下、画像信号とい
う。）を１行単位で記憶し、対応する表示信号電圧を信
号ライン２０ａを介して各液晶画素に印加する。走査ド
ライバ３０は、ＬＣＤコントローラから供給される垂直
制御信号に基づいて、各走査ライン３０ａに走査信号を
順次印加して選択状態とし、上記信号ライン２０ａと交
差する位置の液晶画素に、上記信号ライン２０ａに供給
された表示信号電圧の電圧を印加する。なお、図示を省
略したＬＣＤコントローラは、水平クロック信号、垂直
クロック信号及び同期信号に基づいて、水平制御信号及
び垂直制御信号を生成して、信号ドライバ２０及び走査
ドライバ３０に供給することにより、所定のタイミング
で液晶画素に信号電圧を印加して、液晶表示パネル１０
に所望の画像情報を表示させる制御を行う。このような
構成において、走査信号がオンとなり、選択状態にある
走査ライン３０ａに接続された液晶画素に、信号ライン
２０ａの信号電圧が印加され、画素容量Ｃｓに信号電圧
とコモン電圧の電位の差が充電され、所定の画像信号に
対応した表示が実現される。
から供給される水平制御信号に基づいて、画像情報を構
成するＲ、Ｇ、Ｂの各表示信号（以下、画像信号とい
う。）を１行単位で記憶し、対応する表示信号電圧を信
号ライン２０ａを介して各液晶画素に印加する。走査ド
ライバ３０は、ＬＣＤコントローラから供給される垂直
制御信号に基づいて、各走査ライン３０ａに走査信号を
順次印加して選択状態とし、上記信号ライン２０ａと交
差する位置の液晶画素に、上記信号ライン２０ａに供給
された表示信号電圧の電圧を印加する。なお、図示を省
略したＬＣＤコントローラは、水平クロック信号、垂直
クロック信号及び同期信号に基づいて、水平制御信号及
び垂直制御信号を生成して、信号ドライバ２０及び走査
ドライバ３０に供給することにより、所定のタイミング
で液晶画素に信号電圧を印加して、液晶表示パネル１０
に所望の画像情報を表示させる制御を行う。このような
構成において、走査信号がオンとなり、選択状態にある
走査ライン３０ａに接続された液晶画素に、信号ライン
２０ａの信号電圧が印加され、画素容量Ｃｓに信号電圧
とコモン電圧の電位の差が充電され、所定の画像信号に
対応した表示が実現される。
【０００４】次に、信号ドライバの概略構成について、
図８を参照して説明する。図８は、２ラッチ方式のサン
プルホールド回路を有する信号ドライバの出力回路部を
示す回路構成図である。なお、出力回路部は、各信号ラ
イン毎に設けられるものであるが、それぞれ同一の構成
を有しているため、一出力回路についてのみ説明する。
図８において、信号ドライバの出力回路部は、２系統の
サンプルホールド回路及びアンプ回路により構成されて
いる。すなわち、第１の経路は、アナログスイッチ（以
下、単にスイッチという。）Ｓｗａ１とボルテージフォ
ロワアンプ（以下、単にアンプという。）Ａｍｐ１とス
イッチＳｗｂ１を直列に接続して構成され、スイッチＳ
ｗａ１とアンプＡｍｐ１の接続点には、他端側が低電位
電源（接地電位）Ｖｓｓに接続されたサンプルホールド
コンデンサ（以下、Ｓ／Ｈコンデンサと略記する。）Ｃ
１が接続されている。
図８を参照して説明する。図８は、２ラッチ方式のサン
プルホールド回路を有する信号ドライバの出力回路部を
示す回路構成図である。なお、出力回路部は、各信号ラ
イン毎に設けられるものであるが、それぞれ同一の構成
を有しているため、一出力回路についてのみ説明する。
図８において、信号ドライバの出力回路部は、２系統の
サンプルホールド回路及びアンプ回路により構成されて
いる。すなわち、第１の経路は、アナログスイッチ（以
下、単にスイッチという。）Ｓｗａ１とボルテージフォ
ロワアンプ（以下、単にアンプという。）Ａｍｐ１とス
イッチＳｗｂ１を直列に接続して構成され、スイッチＳ
ｗａ１とアンプＡｍｐ１の接続点には、他端側が低電位
電源（接地電位）Ｖｓｓに接続されたサンプルホールド
コンデンサ（以下、Ｓ／Ｈコンデンサと略記する。）Ｃ
１が接続されている。
【０００５】一方、第２の経路は、スイッチＳｗａ２と
アンプＡｍｐ２とスイッチＳｗｂ２を直列に接続して構
成され、スイッチＳｗａ２とアンプＡｍｐ２の接続点に
は、他端側が低電位電源Ｖｓｓに接続されたＳ／Ｈコン
デンサＣ２が接続されている。ここで、スイッチＳｗａ
１とＳｗａ２、及び、スイッチＳｗｂ１とＳｗｂ２は、
それぞれ一方がＯＮ状態のとき他方がＯＦＦ状態となる
ように動作を行い、同時にＯＮ状態となることはない。
スイッチＳｗａ１〜Ｓｗｂ２の動作タイミングについて
は後述する。また、アンプＡｍｐ１、Ａｍｐ２の出力端
子は、反転入力端子（−）に接続されて負帰還ループを
構成し、非反転入力端子（＋）にはスイッチＳｗａ１及
びＳ／ＨコンデンサＣ１、又は、スイッチＳｗａ２及び
Ｓ／ＨコンデンサＣ２が接続されている。
アンプＡｍｐ２とスイッチＳｗｂ２を直列に接続して構
成され、スイッチＳｗａ２とアンプＡｍｐ２の接続点に
は、他端側が低電位電源Ｖｓｓに接続されたＳ／Ｈコン
デンサＣ２が接続されている。ここで、スイッチＳｗａ
１とＳｗａ２、及び、スイッチＳｗｂ１とＳｗｂ２は、
それぞれ一方がＯＮ状態のとき他方がＯＦＦ状態となる
ように動作を行い、同時にＯＮ状態となることはない。
スイッチＳｗａ１〜Ｓｗｂ２の動作タイミングについて
は後述する。また、アンプＡｍｐ１、Ａｍｐ２の出力端
子は、反転入力端子（−）に接続されて負帰還ループを
構成し、非反転入力端子（＋）にはスイッチＳｗａ１及
びＳ／ＨコンデンサＣ１、又は、スイッチＳｗａ２及び
Ｓ／ＨコンデンサＣ２が接続されている。
【０００６】次に、このような構成を有する信号ドライ
バの動作について、図９のタイミングチャートを参照し
て説明する。まず、リセット信号ＲＥＳＥＴにより全て
のスイッチＳｗａ１〜Ｓｗｂ２がリセットされた後、外
部から供給され、水平同期信号（１Ｈ）に同期する制御
信号ＩＮＨに基づいて、スイッチＳｗａ１〜Ｓｗｂ２の
ＯＮ／ＯＦＦ動作が制御される。制御信号ＩＮＨの最初
の立ち上がりから２番目の立ち上がりまでのサイクル１
の期間中に、スイッチＳｗａ１がＯＮ、スイッチＳｗｂ
１がＯＦＦすると、画像信号の電荷がスイッチＳｗａ１
を介してＳ／ＨコンデンサＣ１に蓄積される。一方、こ
のときスイッチＳｗａ２はＯＦＦ、スイッチＳｗｂ２は
ＯＮ状態にあるため、Ｓ／ＨコンデンサＣ２に蓄積され
ていた電荷に応じた信号電圧がアンプＡｍｐ２により所
定の増幅処理を施されてスイッチＳｗｂ２を介して信号
ライン２０ａに出力される。
バの動作について、図９のタイミングチャートを参照し
て説明する。まず、リセット信号ＲＥＳＥＴにより全て
のスイッチＳｗａ１〜Ｓｗｂ２がリセットされた後、外
部から供給され、水平同期信号（１Ｈ）に同期する制御
信号ＩＮＨに基づいて、スイッチＳｗａ１〜Ｓｗｂ２の
ＯＮ／ＯＦＦ動作が制御される。制御信号ＩＮＨの最初
の立ち上がりから２番目の立ち上がりまでのサイクル１
の期間中に、スイッチＳｗａ１がＯＮ、スイッチＳｗｂ
１がＯＦＦすると、画像信号の電荷がスイッチＳｗａ１
を介してＳ／ＨコンデンサＣ１に蓄積される。一方、こ
のときスイッチＳｗａ２はＯＦＦ、スイッチＳｗｂ２は
ＯＮ状態にあるため、Ｓ／ＨコンデンサＣ２に蓄積され
ていた電荷に応じた信号電圧がアンプＡｍｐ２により所
定の増幅処理を施されてスイッチＳｗｂ２を介して信号
ライン２０ａに出力される。
【０００７】次に、制御信号ＩＮＨの２番目の立ち上が
りから３番目の立ち上がりまでのサイクル２の期間中
に、スイッチＳｗａ１がＯＦＦ、スイッチＳｗｂ１がＯ
Ｎすると、サイクル１においてＳ／ＨコンデンサＣ１に
蓄積された電荷に応じた信号電圧がアンプＡｍｐ１によ
り増幅されてスイッチＳｗｂ１を介して信号ライン２０
ａに出力される。一方、スイッチＳｗａ２はＯＮ、スイ
ッチＳｗｂ２はＯＦＦ状態にあるため、画像信号の電荷
がスイッチＳｗａ２を介してＳ／ＨコンデンサＣ２に蓄
積される。続いて、サイクル３の期間では、上述したサ
イクル１と同様に、画像信号の電荷がスイッチＳｗａ１
を介してＳ／ＨコンデンサＣ１に蓄積され、サイクル２
においてＳ／ＨコンデンサＣ２に蓄積された電荷に応じ
た信号電圧がアンプＡｍｐ２により増幅されてスイッチ
Ｓｗｂ２を介して信号ライン２０ａに出力される。この
ようにして、信号ドライバは、Ｒ、Ｇ、Ｂの各表示信号
から構成される画像信号を２系統のサンプルホールド回
路及びアンプ回路により、交互に取り込み、増幅してド
ライバ出力として信号ライン２０ａに出力し、液晶表示
パネルの各液晶画素に信号電圧を印加して、画像信号に
応じた表示出力を行う。
りから３番目の立ち上がりまでのサイクル２の期間中
に、スイッチＳｗａ１がＯＦＦ、スイッチＳｗｂ１がＯ
Ｎすると、サイクル１においてＳ／ＨコンデンサＣ１に
蓄積された電荷に応じた信号電圧がアンプＡｍｐ１によ
り増幅されてスイッチＳｗｂ１を介して信号ライン２０
ａに出力される。一方、スイッチＳｗａ２はＯＮ、スイ
ッチＳｗｂ２はＯＦＦ状態にあるため、画像信号の電荷
がスイッチＳｗａ２を介してＳ／ＨコンデンサＣ２に蓄
積される。続いて、サイクル３の期間では、上述したサ
イクル１と同様に、画像信号の電荷がスイッチＳｗａ１
を介してＳ／ＨコンデンサＣ１に蓄積され、サイクル２
においてＳ／ＨコンデンサＣ２に蓄積された電荷に応じ
た信号電圧がアンプＡｍｐ２により増幅されてスイッチ
Ｓｗｂ２を介して信号ライン２０ａに出力される。この
ようにして、信号ドライバは、Ｒ、Ｇ、Ｂの各表示信号
から構成される画像信号を２系統のサンプルホールド回
路及びアンプ回路により、交互に取り込み、増幅してド
ライバ出力として信号ライン２０ａに出力し、液晶表示
パネルの各液晶画素に信号電圧を印加して、画像信号に
応じた表示出力を行う。
【０００８】
【発明が解決しようとする課題】上述したように、信号
ドライバの出力回路部には、液晶表示パネルの信号ライ
ン１本当たり２組のＳ／Ｈコンデンサとアンプとスイッ
チからなる経路を有し、画像信号のサンプリング動作と
ホールドデータ（Ｓ／ＨコンデンサＣ２に蓄積された電
荷）の出力動作を交互に行う構成となっていた。そのた
め、各信号ライン毎にアンプ回路が２個必要となり、高
精細化に伴う信号ライン数の増加に伴って、信号ドライ
バの回路規模が増大し、チップサイズが大型化するとと
もに、消費電力の増加を招くという問題を有していた。
ドライバの出力回路部には、液晶表示パネルの信号ライ
ン１本当たり２組のＳ／Ｈコンデンサとアンプとスイッ
チからなる経路を有し、画像信号のサンプリング動作と
ホールドデータ（Ｓ／ＨコンデンサＣ２に蓄積された電
荷）の出力動作を交互に行う構成となっていた。そのた
め、各信号ライン毎にアンプ回路が２個必要となり、高
精細化に伴う信号ライン数の増加に伴って、信号ドライ
バの回路規模が増大し、チップサイズが大型化するとと
もに、消費電力の増加を招くという問題を有していた。
【０００９】このような問題に対して、アンプの設置数
を半減した信号ドライバの構成が特開平１０−２６８８
４０号公報に記載されている。この構成は、図１０に示
すように、サンプルホールド回路が、直列接続されたス
イッチＳｗａ１とＳｗｂ１の接続点にＳ／Ｈコンデンサ
Ｃ１が接続された第１経路と、直列接続されたスイッチ
Ｓｗａ２とＳｗｂ２の接続点にＳ／ＨコンデンサＣ２が
接続された第２の経路とを有し、これら２系統のサンプ
ルホールド回路に対して、単一のアンプＡｍｐが共通に
接続されている。そして、Ｓ／ＨコンデンサＣ１及びＣ
２と、アンプＡｍｐは、制御信号ＩＮＨに基づいて交互
に接続されて、蓄積された電荷に応じた信号電圧が増幅
されて信号ラインに出力される。なお、この信号ドライ
バは、上述した図８の構成と同等のタイミングでサンプ
リング動作及びホールドデータ出力動作を行う。
を半減した信号ドライバの構成が特開平１０−２６８８
４０号公報に記載されている。この構成は、図１０に示
すように、サンプルホールド回路が、直列接続されたス
イッチＳｗａ１とＳｗｂ１の接続点にＳ／Ｈコンデンサ
Ｃ１が接続された第１経路と、直列接続されたスイッチ
Ｓｗａ２とＳｗｂ２の接続点にＳ／ＨコンデンサＣ２が
接続された第２の経路とを有し、これら２系統のサンプ
ルホールド回路に対して、単一のアンプＡｍｐが共通に
接続されている。そして、Ｓ／ＨコンデンサＣ１及びＣ
２と、アンプＡｍｐは、制御信号ＩＮＨに基づいて交互
に接続されて、蓄積された電荷に応じた信号電圧が増幅
されて信号ラインに出力される。なお、この信号ドライ
バは、上述した図８の構成と同等のタイミングでサンプ
リング動作及びホールドデータ出力動作を行う。
【００１０】このような回路構成によれば、上述したチ
ップサイズや消費電力の問題を解決することはできる
が、以下のような問題を有している。すなわち、アンプ
の入力端子部分には、入力容量Ｃｉが存在するため、２
系統のサンプルホールド回路から所定のタイミングで蓄
積電荷に応じた信号電圧が交互に出力されると、前回の
入力時の信号電圧により入力容量Ｃｉに電荷が蓄積さ
れ、次回の信号電圧の入力時に入力容量Ｃｉに蓄積され
ている電荷分が付加されて増幅されるため、アンプから
適切な出力電圧が得られず、表示画質の劣化を招くとい
う問題を有している。
ップサイズや消費電力の問題を解決することはできる
が、以下のような問題を有している。すなわち、アンプ
の入力端子部分には、入力容量Ｃｉが存在するため、２
系統のサンプルホールド回路から所定のタイミングで蓄
積電荷に応じた信号電圧が交互に出力されると、前回の
入力時の信号電圧により入力容量Ｃｉに電荷が蓄積さ
れ、次回の信号電圧の入力時に入力容量Ｃｉに蓄積され
ている電荷分が付加されて増幅されるため、アンプから
適切な出力電圧が得られず、表示画質の劣化を招くとい
う問題を有している。
【００１１】そこで、本発明は、液晶駆動装置を搭載し
たチップサイズの縮小や消費電力の低減を図りつつ、適
切な出力電圧を信号ラインに印加して、表示画質の向上
を図ることができる液晶駆動装置を提供することを目的
とする。
たチップサイズの縮小や消費電力の低減を図りつつ、適
切な出力電圧を信号ラインに印加して、表示画質の向上
を図ることができる液晶駆動装置を提供することを目的
とする。
【００１２】
【課題を解決するための手段】請求項１記載の液晶駆動
装置は、液晶表示パネルを構成する液晶画素に接続され
た信号ラインに、画像信号に基づいて駆動信号を生成、
出力する信号ドライバを有する液晶駆動装置において、
前記信号ドライバの出力回路は、第１及び第２の経路に
設けられた電荷蓄積部に、所定の周期で交互に前記画像
信号を蓄積、出力する２系統のサンプルホールド回路
と、前記サンプルホールド回路の前記第１及び第２の経
路から交互に出力される信号電圧を所定の増幅率で増幅
し、前記信号ラインに出力するアンプ回路と、前記サン
プルホールド回路の第１及び第２の経路から出力される
信号電圧の切り替わりタイミングに同期して、前記アン
プ回路の入力電位を初期化するプリチャージ回路と、を
備えたことを特徴とする。請求項２記載の液晶駆動装置
は、請求項１記載の液晶駆動装置において、前記プリチ
ャージ回路は、前記第１及び第２の経路から出力される
信号電圧の前記アンプ回路への入力に先立って、前記ア
ンプ回路の入力電位を前記出力回路の電源電位の１／２
に初期化することを特徴とする。
装置は、液晶表示パネルを構成する液晶画素に接続され
た信号ラインに、画像信号に基づいて駆動信号を生成、
出力する信号ドライバを有する液晶駆動装置において、
前記信号ドライバの出力回路は、第１及び第２の経路に
設けられた電荷蓄積部に、所定の周期で交互に前記画像
信号を蓄積、出力する２系統のサンプルホールド回路
と、前記サンプルホールド回路の前記第１及び第２の経
路から交互に出力される信号電圧を所定の増幅率で増幅
し、前記信号ラインに出力するアンプ回路と、前記サン
プルホールド回路の第１及び第２の経路から出力される
信号電圧の切り替わりタイミングに同期して、前記アン
プ回路の入力電位を初期化するプリチャージ回路と、を
備えたことを特徴とする。請求項２記載の液晶駆動装置
は、請求項１記載の液晶駆動装置において、前記プリチ
ャージ回路は、前記第１及び第２の経路から出力される
信号電圧の前記アンプ回路への入力に先立って、前記ア
ンプ回路の入力電位を前記出力回路の電源電位の１／２
に初期化することを特徴とする。
【００１３】請求項３記載の液晶駆動装置は、請求項１
記載の液晶駆動装置において、前記プリチャージ回路
は、前記第１及び第２の経路から出力される信号電圧の
前記アンプ回路への入力に先立って、前記アンプ回路の
入力電位を接地電位に初期化し、前記アンプ回路は、前
記信号ラインへの出力電圧が、前記第１及び第２の経路
から出力される信号電圧と等しくなるように、前記増幅
率が設定されていることを特徴とする。すなわち、本発
明は、２系統のサンプルホールド回路から交互に出力さ
れる信号電圧を１つのアンプ回路により増幅する構成に
おいて、アンプ回路に入力された前回の信号電圧による
残留電荷をプリチャージ回路により初期化して、アンプ
回路から出力される電圧に残留電荷が影響しないように
構成したことを特徴としている。
記載の液晶駆動装置において、前記プリチャージ回路
は、前記第１及び第２の経路から出力される信号電圧の
前記アンプ回路への入力に先立って、前記アンプ回路の
入力電位を接地電位に初期化し、前記アンプ回路は、前
記信号ラインへの出力電圧が、前記第１及び第２の経路
から出力される信号電圧と等しくなるように、前記増幅
率が設定されていることを特徴とする。すなわち、本発
明は、２系統のサンプルホールド回路から交互に出力さ
れる信号電圧を１つのアンプ回路により増幅する構成に
おいて、アンプ回路に入力された前回の信号電圧による
残留電荷をプリチャージ回路により初期化して、アンプ
回路から出力される電圧に残留電荷が影響しないように
構成したことを特徴としている。
【００１４】
【発明の実施の形態】以下、本発明に係る液晶駆動装置
の実施の形態について、図面を参照しながら説明する。 ＜第１の実施形態＞図１は、本発明に係る液晶駆動装置
の第１の実施形態を示す回路構成図である。ここでは、
２ラッチ方式のサンプルホールド回路を有する信号ドラ
イバの出力回路部を示す。なお、出力回路部は、各信号
ライン毎に設けられるものであるが、それぞれ同一の構
成を有しているため、一出力回路についてのみ説明す
る。図１において、信号ドライバの出力回路部は、２系
統のサンプルホールド回路と、単一のアンプ回路により
構成されている。
の実施の形態について、図面を参照しながら説明する。 ＜第１の実施形態＞図１は、本発明に係る液晶駆動装置
の第１の実施形態を示す回路構成図である。ここでは、
２ラッチ方式のサンプルホールド回路を有する信号ドラ
イバの出力回路部を示す。なお、出力回路部は、各信号
ライン毎に設けられるものであるが、それぞれ同一の構
成を有しているため、一出力回路についてのみ説明す
る。図１において、信号ドライバの出力回路部は、２系
統のサンプルホールド回路と、単一のアンプ回路により
構成されている。
【００１５】すなわち、サンプルホールド回路の第１の
経路は、スイッチＳｗａ１とスイッチＳｗｂ１を直列に
接続して構成され、スイッチＳｗａ１とスイッチＳｗｂ
１の接続点には、他端側が低電位電源Ｖｓｓに接続され
たＳ／ＨコンデンサＣ１が接続されている。一方、サン
プルホールド回路の第２の経路は、スイッチＳｗａ２と
スイッチＳｗｂ２を直列に接続して構成され、スイッチ
Ｓｗａ２とスイッチＳｗｂ２の接続点には、他端側が低
電位電源Ｖｓｓに接続されたＳ／ＨコンデンサＣ２が接
続されている。また、アンプＡｍｐは、増幅率（アンプ
ゲイン）が１の信号増幅器であって、非反転入力端子
（＋）には、サンプルホールド回路の第１及び第２の経
路のスイッチＳｗｂ１、Ｓｗｂ２が共通に接続され、ア
ンプＡｍｐの出力端子は、反転入力端子（−）に接続さ
れて負帰還ループを構成している。そして、アンプＡｍ
ｐの非反転入力端子（＋）の入力端子には、一端がプリ
チャージ電圧Ｖｐに接続されたプリチャージスイッチＳ
ｗｃが設けられているとともに、上述したように、入力
端子部分には入力容量Ｃｉが存在している。なお、信号
ドライバから出力される信号電圧は、従来技術の場合と
同様に、信号ラインを介して液晶画素に印加されるが、
その詳しい構成については説明を省略する。
経路は、スイッチＳｗａ１とスイッチＳｗｂ１を直列に
接続して構成され、スイッチＳｗａ１とスイッチＳｗｂ
１の接続点には、他端側が低電位電源Ｖｓｓに接続され
たＳ／ＨコンデンサＣ１が接続されている。一方、サン
プルホールド回路の第２の経路は、スイッチＳｗａ２と
スイッチＳｗｂ２を直列に接続して構成され、スイッチ
Ｓｗａ２とスイッチＳｗｂ２の接続点には、他端側が低
電位電源Ｖｓｓに接続されたＳ／ＨコンデンサＣ２が接
続されている。また、アンプＡｍｐは、増幅率（アンプ
ゲイン）が１の信号増幅器であって、非反転入力端子
（＋）には、サンプルホールド回路の第１及び第２の経
路のスイッチＳｗｂ１、Ｓｗｂ２が共通に接続され、ア
ンプＡｍｐの出力端子は、反転入力端子（−）に接続さ
れて負帰還ループを構成している。そして、アンプＡｍ
ｐの非反転入力端子（＋）の入力端子には、一端がプリ
チャージ電圧Ｖｐに接続されたプリチャージスイッチＳ
ｗｃが設けられているとともに、上述したように、入力
端子部分には入力容量Ｃｉが存在している。なお、信号
ドライバから出力される信号電圧は、従来技術の場合と
同様に、信号ラインを介して液晶画素に印加されるが、
その詳しい構成については説明を省略する。
【００１６】次に、上述した液晶駆動装置における動作
について、図面を参照して説明する。図２は、上述した
信号ドライバの出力回路部に設けられた各スイッチの動
作を示すタイミングチャートであり、図３は、スイッチ
動作に伴うアンプの出力電圧の変化を示す図である。こ
こで、基本的な動作は、上述した従来技術同等であるの
で、本実施形態の特徴であるスイッチＳｗｃの動作及び
アンプＡｍｐの出力電圧について詳しく説明する。ま
ず、リセット信号ＲＥＳＥＴにより全てのスイッチＳｗ
ａ１〜Ｓｗｂ２がリセットされた後、水平同期信号（１
Ｈ）に同期する外部からの制御信号ＩＮＨに基づいて、
スイッチＳｗａ１〜Ｓｗｂ２、及び、プリチャージスイ
ッチＳｗｃのＯＮ／ＯＦＦ動作が制御される。 （サイクル１）制御信号ＩＮＨの最初の立ち上がりから
立ち下がりまでの１パルス期間において、全てのスイッ
チＳｗａ１〜Ｓｗｂ２がＯＦＦして第１及び第２の経路
が遮断されるとともに、プリチャージスイッチＳｗｃが
ＯＮし、プリチャージ電圧ＶｐがアンプＡｍｐの入力端
子に印加される。これによって、アンプＡｍｐの入力端
子部分に存在する入力容量Ｃｉに、プリチャージ電圧Ｖ
ｐに相当する電荷ｑ（Ｖｐ）が蓄積される。そのため、
アンプＡｍｐの出力電圧は、プリチャージスイッチＳｗ
ｃのＯＮ期間中にプリチャージ電圧Ｖｐと同等の電位に
達する。
について、図面を参照して説明する。図２は、上述した
信号ドライバの出力回路部に設けられた各スイッチの動
作を示すタイミングチャートであり、図３は、スイッチ
動作に伴うアンプの出力電圧の変化を示す図である。こ
こで、基本的な動作は、上述した従来技術同等であるの
で、本実施形態の特徴であるスイッチＳｗｃの動作及び
アンプＡｍｐの出力電圧について詳しく説明する。ま
ず、リセット信号ＲＥＳＥＴにより全てのスイッチＳｗ
ａ１〜Ｓｗｂ２がリセットされた後、水平同期信号（１
Ｈ）に同期する外部からの制御信号ＩＮＨに基づいて、
スイッチＳｗａ１〜Ｓｗｂ２、及び、プリチャージスイ
ッチＳｗｃのＯＮ／ＯＦＦ動作が制御される。 （サイクル１）制御信号ＩＮＨの最初の立ち上がりから
立ち下がりまでの１パルス期間において、全てのスイッ
チＳｗａ１〜Ｓｗｂ２がＯＦＦして第１及び第２の経路
が遮断されるとともに、プリチャージスイッチＳｗｃが
ＯＮし、プリチャージ電圧ＶｐがアンプＡｍｐの入力端
子に印加される。これによって、アンプＡｍｐの入力端
子部分に存在する入力容量Ｃｉに、プリチャージ電圧Ｖ
ｐに相当する電荷ｑ（Ｖｐ）が蓄積される。そのため、
アンプＡｍｐの出力電圧は、プリチャージスイッチＳｗ
ｃのＯＮ期間中にプリチャージ電圧Ｖｐと同等の電位に
達する。
【００１７】そして、制御信号ＩＮＨの立ち下がり後
（プリチャージスイッチＳｗｃがＯＦＦした後）、制御
信号ＩＮＨの２番目の立ち上がりまでの期間において、
スイッチＳｗａ１がＯＮ、スイッチＳｗａ２がＯＦＦ、
スイッチＳｗｂ１がＯＦＦ、スイッチＳｗｂ２がＯＮす
ると、画像信号の電荷がスイッチＳｗａ１を介してＳ／
ＨコンデンサＣ１に蓄積されるとともに、Ｓ／Ｈコンデ
ンサＣ２に蓄積されていた電荷に応じた信号電圧がアン
プＡｍｐに入力される。ここで、アンプＡｍｐの入力端
子に存在する入力容量Ｃｉには、プリチャージ電圧Ｖｐ
に相当する電荷ｑ（Ｖｐ）が蓄積されているため、この
プリチャージ電圧Ｖｐと、Ｓ／ＨコンデンサＣ２に蓄積
されていた電荷ｑ（Ｃ２）に相当する信号電圧（ホール
ド電圧）との差分｜ｑ（Ｖｐ）−ｑ（Ｃ２）｜の電荷
が、アンプＡｍｐの入力端子の電位に加減算されて（図
３では加算）印加され、それに応じた出力電圧がドライ
バ出力として信号ラインに出力される。
（プリチャージスイッチＳｗｃがＯＦＦした後）、制御
信号ＩＮＨの２番目の立ち上がりまでの期間において、
スイッチＳｗａ１がＯＮ、スイッチＳｗａ２がＯＦＦ、
スイッチＳｗｂ１がＯＦＦ、スイッチＳｗｂ２がＯＮす
ると、画像信号の電荷がスイッチＳｗａ１を介してＳ／
ＨコンデンサＣ１に蓄積されるとともに、Ｓ／Ｈコンデ
ンサＣ２に蓄積されていた電荷に応じた信号電圧がアン
プＡｍｐに入力される。ここで、アンプＡｍｐの入力端
子に存在する入力容量Ｃｉには、プリチャージ電圧Ｖｐ
に相当する電荷ｑ（Ｖｐ）が蓄積されているため、この
プリチャージ電圧Ｖｐと、Ｓ／ＨコンデンサＣ２に蓄積
されていた電荷ｑ（Ｃ２）に相当する信号電圧（ホール
ド電圧）との差分｜ｑ（Ｖｐ）−ｑ（Ｃ２）｜の電荷
が、アンプＡｍｐの入力端子の電位に加減算されて（図
３では加算）印加され、それに応じた出力電圧がドライ
バ出力として信号ラインに出力される。
【００１８】（サイクル２）次に、制御信号ＩＮＨの２
番目のパルス期間において、再び全てのスイッチＳｗａ
１〜Ｓｗｂ２がＯＦＦして第１及び第２の経路が遮断さ
れるとともに、プリチャージスイッチＳｗｃがＯＮし、
アンプＡｍｐの入力端子は、プリチャージ電圧Ｖｐにプ
リチャージ（初期化）されて、アンプＡｍｐの出力電圧
は、プリチャージ電圧Ｖｐと同等の電位に達する。そし
て、２番目の制御信号ＩＮＨの立ち下がり後、３番目の
制御信号ＩＮＨの立ち上がりまでの期間において、スイ
ッチＳｗａ１がＯＦＦ、スイッチＳｗａ２がＯＮ、スイ
ッチＳｗｂ１がＯＮ、スイッチＳｗｂ２がＯＦＦする
と、画像信号の電荷がスイッチＳｗａ２を介してＳ／Ｈ
コンデンサＣ２に蓄積されるとともに、（サイクル１に
おいて）Ｓ／ＨコンデンサＣ１に蓄積されていた電荷に
応じた信号電圧がアンプＡｍｐに入力され、プリチャー
ジ電圧Ｖｐと、Ｓ／ＨコンデンサＣ２による信号電圧
（ホールド電圧）との差分が、アンプＡｍｐの入力端子
の電位に加減算されて（図３では減算）印加され、それ
に応じた出力電圧がドライバ出力として信号ラインに出
力される。
番目のパルス期間において、再び全てのスイッチＳｗａ
１〜Ｓｗｂ２がＯＦＦして第１及び第２の経路が遮断さ
れるとともに、プリチャージスイッチＳｗｃがＯＮし、
アンプＡｍｐの入力端子は、プリチャージ電圧Ｖｐにプ
リチャージ（初期化）されて、アンプＡｍｐの出力電圧
は、プリチャージ電圧Ｖｐと同等の電位に達する。そし
て、２番目の制御信号ＩＮＨの立ち下がり後、３番目の
制御信号ＩＮＨの立ち上がりまでの期間において、スイ
ッチＳｗａ１がＯＦＦ、スイッチＳｗａ２がＯＮ、スイ
ッチＳｗｂ１がＯＮ、スイッチＳｗｂ２がＯＦＦする
と、画像信号の電荷がスイッチＳｗａ２を介してＳ／Ｈ
コンデンサＣ２に蓄積されるとともに、（サイクル１に
おいて）Ｓ／ＨコンデンサＣ１に蓄積されていた電荷に
応じた信号電圧がアンプＡｍｐに入力され、プリチャー
ジ電圧Ｖｐと、Ｓ／ＨコンデンサＣ２による信号電圧
（ホールド電圧）との差分が、アンプＡｍｐの入力端子
の電位に加減算されて（図３では減算）印加され、それ
に応じた出力電圧がドライバ出力として信号ラインに出
力される。
【００１９】（サイクル３）続いて、サイクル３におい
ては、上述したサイクル１と同様に、画像信号がスイッ
チＳｗａ１を介してＳ／ＨコンデンサＣ１に蓄積され、
サイクル２においてＳ／ＨコンデンサＣ２に蓄積された
電荷に応じた信号電圧と、プリチャージ電圧Ｖｐとの差
分がアンプＡｍｐの入力端子に加減算されて印加され
る。このようにして、信号ドライバは、Ｒ、Ｇ、Ｂの各
表示信号から構成される画像信号を２系統のサンプルホ
ールド回路により交互に取り込み、単一のアンプ回路に
交互に出力して増幅することにより、液晶表示パネルの
各液晶画素に画像信号に応じた信号電圧を印加して、表
示出力を行う。したがって、本実施形態によれば、アン
プＡｍｐに付加される入力容量Ｃｉをプリチャージし
て、予めプリチャージ電圧Ｖｐに初期化することによ
り、前のサイクルにおいて入力容量Ｃｉに蓄積された電
荷の影響を打ち消すことができ、適切な出力電圧を出力
することができる。
ては、上述したサイクル１と同様に、画像信号がスイッ
チＳｗａ１を介してＳ／ＨコンデンサＣ１に蓄積され、
サイクル２においてＳ／ＨコンデンサＣ２に蓄積された
電荷に応じた信号電圧と、プリチャージ電圧Ｖｐとの差
分がアンプＡｍｐの入力端子に加減算されて印加され
る。このようにして、信号ドライバは、Ｒ、Ｇ、Ｂの各
表示信号から構成される画像信号を２系統のサンプルホ
ールド回路により交互に取り込み、単一のアンプ回路に
交互に出力して増幅することにより、液晶表示パネルの
各液晶画素に画像信号に応じた信号電圧を印加して、表
示出力を行う。したがって、本実施形態によれば、アン
プＡｍｐに付加される入力容量Ｃｉをプリチャージし
て、予めプリチャージ電圧Ｖｐに初期化することによ
り、前のサイクルにおいて入力容量Ｃｉに蓄積された電
荷の影響を打ち消すことができ、適切な出力電圧を出力
することができる。
【００２０】ここで、アンプＡｍｐの入力容量Ｃｉをプ
リチャージするプリチャージ電圧Ｖｐと、アンプＡｍｐ
の入出力信号特性について、図面を参照して説明する。
図４は、プリチャージ電圧ＶｐとアンプＡｍｐの入出力
信号特性との関係を示す図である。まず、プリチャージ
電圧Ｖｐが、信号ドライバ（出力回路）に供給される動
作用の電源電圧Ｖｄｄの場合について説明する。この場
合、上述したタイミングチャート（図２）に示すよう
に、制御信号ＩＮＨに基づいてアンプＡｍｐの入力容量
Ｃｉにプリチャージ電圧Ｖｐ（＝Ｖｄｄ）が充電され
る。一方、アンプＡｍｐの入力端子に信号電圧を印加す
るＳ／ＨコンデンサＣ１、Ｃ２に充電されている電圧
は、画像信号の信号電圧であって、通常、電源電圧Ｖｄ
ｄよりも低い値に設定されている。そのため、スイッチ
Ｓｗｂ１、Ｓｗｂ２のＯＮ動作によりＳ／Ｈコンデンサ
Ｃ１、Ｃ２に充電されている電圧をアンプＡｍｐの入力
端子に印加しようとすると、プリチャージ電圧Ｖｄｄに
充電された入力容量ＣｉからＳ／ＨコンデンサＣ１、Ｃ
２に電荷が流入し、Ｓ／ＨコンデンサＣ１、Ｃ２に充電
されていた信号電圧が上昇する。
リチャージするプリチャージ電圧Ｖｐと、アンプＡｍｐ
の入出力信号特性について、図面を参照して説明する。
図４は、プリチャージ電圧ＶｐとアンプＡｍｐの入出力
信号特性との関係を示す図である。まず、プリチャージ
電圧Ｖｐが、信号ドライバ（出力回路）に供給される動
作用の電源電圧Ｖｄｄの場合について説明する。この場
合、上述したタイミングチャート（図２）に示すよう
に、制御信号ＩＮＨに基づいてアンプＡｍｐの入力容量
Ｃｉにプリチャージ電圧Ｖｐ（＝Ｖｄｄ）が充電され
る。一方、アンプＡｍｐの入力端子に信号電圧を印加す
るＳ／ＨコンデンサＣ１、Ｃ２に充電されている電圧
は、画像信号の信号電圧であって、通常、電源電圧Ｖｄ
ｄよりも低い値に設定されている。そのため、スイッチ
Ｓｗｂ１、Ｓｗｂ２のＯＮ動作によりＳ／Ｈコンデンサ
Ｃ１、Ｃ２に充電されている電圧をアンプＡｍｐの入力
端子に印加しようとすると、プリチャージ電圧Ｖｄｄに
充電された入力容量ＣｉからＳ／ＨコンデンサＣ１、Ｃ
２に電荷が流入し、Ｓ／ＨコンデンサＣ１、Ｃ２に充電
されていた信号電圧が上昇する。
【００２１】すなわち、本来、アンプＡｍｐに求められ
る入出力信号特性（増幅特性）は、図中点線の特性線で
示すように、入力電圧と出力電圧が１：１になる関係で
あるのに対して、プリチャージ電圧Ｖｐを電源電圧Ｖｄ
ｄに設定した場合、電圧ＶｄｄとＳ／ＨコンデンサＣ
１、Ｃ２に蓄積された信号電圧との電圧の差分だけ、ア
ンプＡｍｐの入力端子の電位が上昇してしまい、その結
果、信号ラインに出力される出力電圧が、本来の信号電
圧よりも高くなって（図中一点鎖線で表示）、適切な表
示出力が行われなくなる。そこで、本実施形態において
は、プリチャージ電圧Ｖｐを電源電圧Ｖｄｄの半分（Ｖ
ｄｄ／２）に設定することにより、図中一点鎖線で示し
た特性線が下方に平行移動し（図中実線で表示）、アン
プＡｍｐの入力端子に印加される信号電圧の振幅の中心
（Ｖｄｄ／２）で、入出力信号電圧の関係が１：１とな
る。
る入出力信号特性（増幅特性）は、図中点線の特性線で
示すように、入力電圧と出力電圧が１：１になる関係で
あるのに対して、プリチャージ電圧Ｖｐを電源電圧Ｖｄ
ｄに設定した場合、電圧ＶｄｄとＳ／ＨコンデンサＣ
１、Ｃ２に蓄積された信号電圧との電圧の差分だけ、ア
ンプＡｍｐの入力端子の電位が上昇してしまい、その結
果、信号ラインに出力される出力電圧が、本来の信号電
圧よりも高くなって（図中一点鎖線で表示）、適切な表
示出力が行われなくなる。そこで、本実施形態において
は、プリチャージ電圧Ｖｐを電源電圧Ｖｄｄの半分（Ｖ
ｄｄ／２）に設定することにより、図中一点鎖線で示し
た特性線が下方に平行移動し（図中実線で表示）、アン
プＡｍｐの入力端子に印加される信号電圧の振幅の中心
（Ｖｄｄ／２）で、入出力信号電圧の関係が１：１とな
る。
【００２２】このようなプリチャージ電圧Ｖｐの設定に
よれば、入力電圧がＶｄｄ／２の近傍でのみ、入出力信
号電圧の関係が１：１となり、その前後では求められる
特性からずれることになるが、電圧Ｖｄｄ／２を中心と
して、特性線のずれが上下均等に生じることになるの
で、出力回路の機能上問題はない。すなわち、一般に、
画像信号から取り出される（サンプリングされる）信号
電圧は、ノイズ等の混入を防止するために、高電源電位
（Ｖｄｄ）及び低電源電位（０Ｖ）付近の電圧を避ける
ように設定されるため、信号ラインには信号電圧に応じ
た出力電圧が出力されることになる。したがって、プリ
チャージ電圧Ｖｐを電源電圧Ｖｄｄの半分（Ｖｄｄ／
２）に設定することにより、信号電圧に対応した電圧が
アンプＡｍｐの入力端子に印加されるとともに、信号電
圧に応じた出力電圧が信号ラインに出力されるため、表
示画質の劣化を招くことなく、良好な表示出力を行うこ
とができる。なお、本実施形態においては、プリチャー
ジ電圧Ｖｐを電源電圧Ｖｄｄの１／２として、アンプＡ
ｍｐの入力容量Ｃｉを初期化する場合について説明した
が、本発明はこれに限定されるものではなく、アンプＡ
ｍｐの入出力信号特性を１：１、あるいは、概ね１：１
になるような特性を示すように電圧設定するものであれ
ば、他の電圧であっても良いことは言うまでもない。
よれば、入力電圧がＶｄｄ／２の近傍でのみ、入出力信
号電圧の関係が１：１となり、その前後では求められる
特性からずれることになるが、電圧Ｖｄｄ／２を中心と
して、特性線のずれが上下均等に生じることになるの
で、出力回路の機能上問題はない。すなわち、一般に、
画像信号から取り出される（サンプリングされる）信号
電圧は、ノイズ等の混入を防止するために、高電源電位
（Ｖｄｄ）及び低電源電位（０Ｖ）付近の電圧を避ける
ように設定されるため、信号ラインには信号電圧に応じ
た出力電圧が出力されることになる。したがって、プリ
チャージ電圧Ｖｐを電源電圧Ｖｄｄの半分（Ｖｄｄ／
２）に設定することにより、信号電圧に対応した電圧が
アンプＡｍｐの入力端子に印加されるとともに、信号電
圧に応じた出力電圧が信号ラインに出力されるため、表
示画質の劣化を招くことなく、良好な表示出力を行うこ
とができる。なお、本実施形態においては、プリチャー
ジ電圧Ｖｐを電源電圧Ｖｄｄの１／２として、アンプＡ
ｍｐの入力容量Ｃｉを初期化する場合について説明した
が、本発明はこれに限定されるものではなく、アンプＡ
ｍｐの入出力信号特性を１：１、あるいは、概ね１：１
になるような特性を示すように電圧設定するものであれ
ば、他の電圧であっても良いことは言うまでもない。
【００２３】＜第２の実施形態＞次に、本発明に係る液
晶駆動装置の第２の実施形態について、図面を参照して
説明する。図５は、本発明に係る液晶駆動装置の第２の
実施形態を示す回路構成図である。ここで、第１の実施
形態と同等の構成については、同一の符号を付して、そ
の説明を省略する。図５に示すように、本実施形態にお
いては、第１の実施形態に示した回路構成において、プ
リチャージ電圧Ｖｐを、信号ドライバの低電位電源であ
る接地電位Ｖｓｓ（＝０Ｖ）に設定するとともに、アン
プＡｍｐの増幅率（アンプゲイン）を１以上に設定した
ことを特徴とする。
晶駆動装置の第２の実施形態について、図面を参照して
説明する。図５は、本発明に係る液晶駆動装置の第２の
実施形態を示す回路構成図である。ここで、第１の実施
形態と同等の構成については、同一の符号を付して、そ
の説明を省略する。図５に示すように、本実施形態にお
いては、第１の実施形態に示した回路構成において、プ
リチャージ電圧Ｖｐを、信号ドライバの低電位電源であ
る接地電位Ｖｓｓ（＝０Ｖ）に設定するとともに、アン
プＡｍｐの増幅率（アンプゲイン）を１以上に設定した
ことを特徴とする。
【００２４】次に、このような液晶駆動装置における動
作について、図面を参照して説明する。図６は、本実施
形態におけるプリチャージ電圧ＶｐとアンプＡｍｐの入
出力信号特性との関係を示す図である。本実施形態にお
ける動作は、上述したタイミングチャート（図２）に示
すように、制御信号ＩＮＨに基づいてアンプＡｍｐの入
力容量Ｃｉに蓄積された電荷が、接地電位Ｖｓｓに完全
に放電され、アンプＡｍｐの入力端子の電圧をＶｓｓに
プリチャージ（初期化）する。一方、アンプＡｍｐの入
力端子に信号電圧を印加するＳ／ＨコンデンサＣ１、Ｃ
２に充電されている電圧は、通常、接地電位Ｖｓｓより
も高い値に設定されている。そのため、スイッチＳｗｂ
１、Ｓｗｂ２のＯＮ動作によりＳ／ＨコンデンサＣ１、
Ｃ２に充電されている電圧をアンプＡｍｐの入力端子に
印加しようとすると、Ｓ／ＨコンデンサＣ１、Ｃ２から
接地電位にプリチャージされた入力容量Ｃｉに電荷が流
入することになり、Ｓ／ＨコンデンサＣ１、Ｃ２に充電
されていた信号電圧が下降する。
作について、図面を参照して説明する。図６は、本実施
形態におけるプリチャージ電圧ＶｐとアンプＡｍｐの入
出力信号特性との関係を示す図である。本実施形態にお
ける動作は、上述したタイミングチャート（図２）に示
すように、制御信号ＩＮＨに基づいてアンプＡｍｐの入
力容量Ｃｉに蓄積された電荷が、接地電位Ｖｓｓに完全
に放電され、アンプＡｍｐの入力端子の電圧をＶｓｓに
プリチャージ（初期化）する。一方、アンプＡｍｐの入
力端子に信号電圧を印加するＳ／ＨコンデンサＣ１、Ｃ
２に充電されている電圧は、通常、接地電位Ｖｓｓより
も高い値に設定されている。そのため、スイッチＳｗｂ
１、Ｓｗｂ２のＯＮ動作によりＳ／ＨコンデンサＣ１、
Ｃ２に充電されている電圧をアンプＡｍｐの入力端子に
印加しようとすると、Ｓ／ＨコンデンサＣ１、Ｃ２から
接地電位にプリチャージされた入力容量Ｃｉに電荷が流
入することになり、Ｓ／ＨコンデンサＣ１、Ｃ２に充電
されていた信号電圧が下降する。
【００２５】すなわち、本来、アンプＡｍｐに求められ
る入出力信号特性は、図中点線の特性線で示すように、
入力電圧と出力電圧が１：１になる関係であるのに対し
て、プリチャージ電圧Ｖｐを接地電位Ｖｓｓに設定した
場合、Ｓ／ＨコンデンサＣ１、Ｃ２に蓄積された信号電
圧により入力容量Ｃｉを充電した後の下降した電圧が、
アンプＡｍｐの入力端子の電位となる。その結果、信号
ラインに出力される出力電圧が、本来の信号電圧よりも
低くなって（図中一点鎖線で表示）、適切な表示出力が
行われなくなる。ここで、アンプＡｍｐの増幅率は、従
来あるいは第１の実施形態の構成と同様に、１であるも
のとする。そこで、本実施形態においては、アンプＡｍ
ｐの増幅率を、１以上に設定することにより、入出力信
号電圧の関係が１：１になるように補正する。すなわ
ち、アンプＡｍｐの増幅率の調整は、入出力信号電圧の
関係を示す特性線の傾きを変更することであるため、増
幅率を１以上に設定することにより、特性線の傾き大き
くして、出力電圧の下降幅が大きい電圧Ｖｄｄ側を上昇
させて、本来の特性線に近似する入出力信号電圧の関係
（図中実線で表示）を得ることができる。
る入出力信号特性は、図中点線の特性線で示すように、
入力電圧と出力電圧が１：１になる関係であるのに対し
て、プリチャージ電圧Ｖｐを接地電位Ｖｓｓに設定した
場合、Ｓ／ＨコンデンサＣ１、Ｃ２に蓄積された信号電
圧により入力容量Ｃｉを充電した後の下降した電圧が、
アンプＡｍｐの入力端子の電位となる。その結果、信号
ラインに出力される出力電圧が、本来の信号電圧よりも
低くなって（図中一点鎖線で表示）、適切な表示出力が
行われなくなる。ここで、アンプＡｍｐの増幅率は、従
来あるいは第１の実施形態の構成と同様に、１であるも
のとする。そこで、本実施形態においては、アンプＡｍ
ｐの増幅率を、１以上に設定することにより、入出力信
号電圧の関係が１：１になるように補正する。すなわ
ち、アンプＡｍｐの増幅率の調整は、入出力信号電圧の
関係を示す特性線の傾きを変更することであるため、増
幅率を１以上に設定することにより、特性線の傾き大き
くして、出力電圧の下降幅が大きい電圧Ｖｄｄ側を上昇
させて、本来の特性線に近似する入出力信号電圧の関係
（図中実線で表示）を得ることができる。
【００２６】このようなプリチャージ電圧Ｖｐ及びアン
プＡｍｐの増幅率の設定によれば、入出力信号電圧の関
係が１：１となり、信号電圧に対応した電圧がアンプＡ
ｍｐの出力電圧として信号ラインに出力されるため、表
示画質の劣化を招くことなく、良好な表示出力を行うこ
とができる。なお、本実施形態においては、プリチャー
ジ電圧Ｖｐを接地電位Ｖｓｓ（０Ｖ）としてアンプＡｍ
ｐの入力容量Ｃｉを初期化し、かつ、アンプ回路の増幅
率を１以上に設定する場合について説明したが、本発明
はこれに限定されるものではなく、アンプの入出力信号
特性を１：１、あるいは、概ね１：１になるような特性
を示すように電圧及び増幅率を設定するものであれば、
他の構成であっても良いことは言うまでもない。
プＡｍｐの増幅率の設定によれば、入出力信号電圧の関
係が１：１となり、信号電圧に対応した電圧がアンプＡ
ｍｐの出力電圧として信号ラインに出力されるため、表
示画質の劣化を招くことなく、良好な表示出力を行うこ
とができる。なお、本実施形態においては、プリチャー
ジ電圧Ｖｐを接地電位Ｖｓｓ（０Ｖ）としてアンプＡｍ
ｐの入力容量Ｃｉを初期化し、かつ、アンプ回路の増幅
率を１以上に設定する場合について説明したが、本発明
はこれに限定されるものではなく、アンプの入出力信号
特性を１：１、あるいは、概ね１：１になるような特性
を示すように電圧及び増幅率を設定するものであれば、
他の構成であっても良いことは言うまでもない。
【００２７】
【発明の効果】請求項１記載の発明によれば、液晶駆動
装置に適用される信号ドライバの出力回路に、所定の周
期で交互に画像信号を蓄積、出力する２系統のサンプル
ホールド回路と、サンプルホールド回路から交互に出力
される信号電圧を増幅して信号ラインに出力する単一の
アンプ回路と、サンプルホールド回路から出力される信
号電圧の切り替わりタイミングに同期して、アンプ回路
の入力電位を初期化するプリチャージ回路と、を備えた
ことにより、アンプ回路の入力端子部分に存在する入力
容量を予め所定のプリチャージ電圧に初期化することが
できるため、前に入力容量に蓄積された電荷の影響を打
ち消して、適切な出力電圧を出力することができる。ま
た、２系統のサンプルホールド回路から出力される信号
電圧を単一のアンプ回路により増幅、出力することによ
り、信号ライン１本に対してアンプ回路を１個備えるだ
けでよいので、回路規模の縮小を図りチップサイズの小
型化を促進することができるとともに、アンプによる消
費電力を半減することができる。
装置に適用される信号ドライバの出力回路に、所定の周
期で交互に画像信号を蓄積、出力する２系統のサンプル
ホールド回路と、サンプルホールド回路から交互に出力
される信号電圧を増幅して信号ラインに出力する単一の
アンプ回路と、サンプルホールド回路から出力される信
号電圧の切り替わりタイミングに同期して、アンプ回路
の入力電位を初期化するプリチャージ回路と、を備えた
ことにより、アンプ回路の入力端子部分に存在する入力
容量を予め所定のプリチャージ電圧に初期化することが
できるため、前に入力容量に蓄積された電荷の影響を打
ち消して、適切な出力電圧を出力することができる。ま
た、２系統のサンプルホールド回路から出力される信号
電圧を単一のアンプ回路により増幅、出力することによ
り、信号ライン１本に対してアンプ回路を１個備えるだ
けでよいので、回路規模の縮小を図りチップサイズの小
型化を促進することができるとともに、アンプによる消
費電力を半減することができる。
【００２８】請求項２記載の発明によれば、プリチャー
ジ回路は、サンプルホールド回路から出力される信号電
圧のアンプ回路への入力に先立って、アンプ回路の入力
電位を出力回路の電源電位の１／２に初期化することに
より、信号電圧に対応した電圧がアンプ回路の入力端子
に印加されるとともに、信号電圧に応じた出力電圧が信
号ラインに出力されるため、表示画質の劣化を招くこと
なく、良好な表示出力を行うことができる。請求項３記
載の発明によれば、プリチャージ回路は、サンプルホー
ルド回路から出力される信号電圧のアンプ回路への入力
に先立って、アンプ回路の入力電位を接地電位に初期化
するとともに、アンプ回路は、入出力信号特性が１：１
になるように増幅率を設定されていることにより、信号
電圧に対応した電圧がアンプ回路の出力電圧として信号
ラインに出力されるため、表示画質の劣化を招くことな
く、良好な表示出力を行うことができる。
ジ回路は、サンプルホールド回路から出力される信号電
圧のアンプ回路への入力に先立って、アンプ回路の入力
電位を出力回路の電源電位の１／２に初期化することに
より、信号電圧に対応した電圧がアンプ回路の入力端子
に印加されるとともに、信号電圧に応じた出力電圧が信
号ラインに出力されるため、表示画質の劣化を招くこと
なく、良好な表示出力を行うことができる。請求項３記
載の発明によれば、プリチャージ回路は、サンプルホー
ルド回路から出力される信号電圧のアンプ回路への入力
に先立って、アンプ回路の入力電位を接地電位に初期化
するとともに、アンプ回路は、入出力信号特性が１：１
になるように増幅率を設定されていることにより、信号
電圧に対応した電圧がアンプ回路の出力電圧として信号
ラインに出力されるため、表示画質の劣化を招くことな
く、良好な表示出力を行うことができる。
【図１】第１の実施形態に係る液晶駆動装置を示す回路
構成図である。
構成図である。
【図２】信号ドライバの出力回路部に設けられた各スイ
ッチの動作を示すタイミングチャートである。
ッチの動作を示すタイミングチャートである。
【図３】スイッチ動作に伴うアンプの出力電圧の変化を
示す図である。
示す図である。
【図４】第１の実施形態におけるプリチャージ電圧Ｖｐ
とアンプＡｍｐの入出力信号特性との関係を示す図であ
る。
とアンプＡｍｐの入出力信号特性との関係を示す図であ
る。
【図５】第２の実施形態に係る液晶駆動装置を示す回路
構成図である。
構成図である。
【図６】第２の実施形態におけるプリチャージ電圧Ｖｐ
とアンプＡｍｐの入出力信号特性との関係を示す図であ
る。
とアンプＡｍｐの入出力信号特性との関係を示す図であ
る。
【図７】従来採用されてきた液晶表示装置の概略構成図
である。
である。
【図８】２ラッチ方式のサンプルホールド回路を有する
信号ドライバの出力回路部を示す回路構成図である。
信号ドライバの出力回路部を示す回路構成図である。
【図９】信号ドライバの動作を示すタイミングチャート
である。
である。
【図１０】液晶表示装置の他の例を示す概略構成図であ
る。
る。
【符号の説明】 １０ 液晶表示パネル ２０ 信号ドライバ ２０ａ 信号ライン ３０ 走査ドライバ ３０ａ 走査ライン Ｓｗａ１〜Ｓｗｂ２ アナログスイッチ Ｃ１、Ｃ２ Ｓ／Ｈコンデンサ Ｓｗｃ プリチャージスイッチ Ａｍｐ ボルテージフォロワアンプ Ｃｉ 入力容量
フロントページの続き Ｆターム(参考） 2H093 NA16 NC21 NC23 NC34 ND15 ND39 ND50 5C006 AA01 AA22 AF51 AF54 BB16 BC03 BC12 BF04 BF11 BF25 BF28 BF37 BF49 FA26 FA41 FA47 GA03 5C080 AA10 BB05 CC03 DD03 DD22 DD26 EE30 FF11 JJ02 JJ03 JJ04 JJ05 5C094 AA02 AA15 AA22 AA53 AA54 AA56 BA03 BA43 CA19 DA09 DB01 EA04 EA05 EA10 FB14 FB16 GA10
Claims (3)
- 【請求項１】 液晶表示パネルを構成する液晶画素に接
続された信号ラインに、画像信号に基づいて駆動信号を
生成、出力する信号ドライバを有する液晶駆動装置にお
いて、 前記信号ドライバの出力回路は、第１及び第２の経路に
設けられた電荷蓄積部に、所定の周期で交互に前記画像
信号を蓄積、出力する２系統のサンプルホールド回路
と、前記サンプルホールド回路の前記第１及び第２の経
路から交互に出力される信号電圧を所定の増幅率で増幅
し、前記信号ラインに出力するアンプ回路と、前記サン
プルホールド回路の第１及び第２の経路から出力される
信号電圧の切り替わりタイミングに同期して、前記アン
プ回路の入力電位を初期化するプリチャージ回路と、を
備えたことを特徴とする液晶駆動装置。 - 【請求項２】 前記プリチャージ回路は、前記第１及び
第２の経路から出力される信号電圧の前記アンプ回路へ
の入力に先立って、前記アンプ回路の入力電位を前記出
力回路の電源電位の１／２に初期化することを特徴とす
る請求項１記載の液晶駆動装置。 - 【請求項３】 前記プリチャージ回路は、前記第１及び
第２の経路から出力される信号電圧の前記アンプ回路へ
の入力に先立って、前記アンプ回路の入力電位を接地電
位に初期化し、 前記アンプ回路は、前記信号ラインへの出力電圧が、前
記第１及び第２の経路から出力される信号電圧と等しく
なるように、前記増幅率が設定されていることを特徴と
する請求項１記載の液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37710698A JP2000200069A (ja) | 1998-12-30 | 1998-12-30 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37710698A JP2000200069A (ja) | 1998-12-30 | 1998-12-30 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200069A true JP2000200069A (ja) | 2000-07-18 |
Family
ID=18508260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37710698A Pending JP2000200069A (ja) | 1998-12-30 | 1998-12-30 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200069A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002221949A (ja) * | 2000-12-21 | 2002-08-09 | Samsung Electronics Co Ltd | 液晶ディスプレイ装置及びそれのための階調電圧発生回路 |
| JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| JP2004062159A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP2004062162A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP2005266365A (ja) * | 2004-03-18 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置 |
| JP2007011338A (ja) * | 2005-07-01 | 2007-01-18 | Samsung Electronics Co Ltd | ディスプレイ装置及びその制御方法 |
| JP2007053460A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
| CN100373424C (zh) * | 2003-08-22 | 2008-03-05 | 夏普株式会社 | 显示装置的驱动电路、显示装置和显示装置的驱动方法 |
| CN100388343C (zh) * | 2002-07-19 | 2008-05-14 | 三星电子株式会社 | 包括主-从结构数据驱动器的液晶显示器及其驱动方法 |
| CN100397166C (zh) * | 2005-12-22 | 2008-06-25 | 友达光电股份有限公司 | 利用非反相放大器改善修补线信号衰减的电路 |
| US7564393B2 (en) | 2007-02-13 | 2009-07-21 | Samsung Electronics Co., Ltd. | Digital to analog converter and method for digital to analog conversion |
| US7616183B2 (en) | 2004-12-10 | 2009-11-10 | Samsung Electronics Co., Ltd. | Source driving circuit of display device and source driving method thereof |
| US7999774B2 (en) | 2005-12-16 | 2011-08-16 | Au Optronics Corp. | Circuit for amplifying a display signal to be transmitted to a repair line by using a non-inverting amplifier and LCD device using the same |
| US8289260B2 (en) | 2006-01-20 | 2012-10-16 | Samsung Electronics Co., Ltd. | Driving device, display device, and method of driving the same |
-
1998
- 1998-12-30 JP JP37710698A patent/JP2000200069A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002221949A (ja) * | 2000-12-21 | 2002-08-09 | Samsung Electronics Co Ltd | 液晶ディスプレイ装置及びそれのための階調電圧発生回路 |
| JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| JP2004062159A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP2004062162A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| US7301514B2 (en) | 2002-06-07 | 2007-11-27 | Seiko Epson Corporation | Electronic circuit, electronic device, electro-optical device, and electronic apparatus |
| US7450098B2 (en) | 2002-07-19 | 2008-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display including data drivers in master-slave configuration and driving method thereof |
| CN100388343C (zh) * | 2002-07-19 | 2008-05-14 | 三星电子株式会社 | 包括主-从结构数据驱动器的液晶显示器及其驱动方法 |
| CN100373424C (zh) * | 2003-08-22 | 2008-03-05 | 夏普株式会社 | 显示装置的驱动电路、显示装置和显示装置的驱动方法 |
| JP2005266365A (ja) * | 2004-03-18 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置 |
| US7616183B2 (en) | 2004-12-10 | 2009-11-10 | Samsung Electronics Co., Ltd. | Source driving circuit of display device and source driving method thereof |
| JP2007011338A (ja) * | 2005-07-01 | 2007-01-18 | Samsung Electronics Co Ltd | ディスプレイ装置及びその制御方法 |
| JP4602943B2 (ja) * | 2005-07-01 | 2010-12-22 | 三星電子株式会社 | ディスプレイ装置及びその制御方法 |
| US8159419B2 (en) | 2005-07-01 | 2012-04-17 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| JP2007053460A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
| US7999774B2 (en) | 2005-12-16 | 2011-08-16 | Au Optronics Corp. | Circuit for amplifying a display signal to be transmitted to a repair line by using a non-inverting amplifier and LCD device using the same |
| US8334828B2 (en) | 2005-12-16 | 2012-12-18 | Au Optronics Corp. | Circuit for amplifying a display signal to be transmitted to a repair line by using a non-inverting amplifier and LCD device using the same |
| CN100397166C (zh) * | 2005-12-22 | 2008-06-25 | 友达光电股份有限公司 | 利用非反相放大器改善修补线信号衰减的电路 |
| US8289260B2 (en) | 2006-01-20 | 2012-10-16 | Samsung Electronics Co., Ltd. | Driving device, display device, and method of driving the same |
| US7564393B2 (en) | 2007-02-13 | 2009-07-21 | Samsung Electronics Co., Ltd. | Digital to analog converter and method for digital to analog conversion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708454A (en) | Matrix type display apparatus and a method for driving the same | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| US6118421A (en) | Method and circuit for driving liquid crystal panel | |
| US7580018B2 (en) | Liquid crystal display apparatus and method of driving LCD panel | |
| US20070052874A1 (en) | Display apparatus including sensor in pixel | |
| JP2000200069A (ja) | 液晶駆動装置 | |
| KR20070012176A (ko) | 액정 디스플레이 장치에 대한 소스 구동 회로 및 구동 방법 | |
| JP4833758B2 (ja) | 駆動回路 | |
| JP2006308784A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| JPH11119734A (ja) | 液晶表示装置の駆動回路、及び液晶表示装置 | |
| US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| WO2006016686A1 (en) | Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus comprising such a substrate and electronic equipment comprising such an apparatus | |
| US7173592B2 (en) | Display device and its driving method, and projection-type display device | |
| JP2001142045A (ja) | 液晶表示装置の駆動回路とその駆動方法 | |
| JPH1185115A (ja) | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 | |
| US10964279B2 (en) | Display driver, electrooptic device, and electronic apparatus | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP2667373B2 (ja) | アナログ・ビデオ信号補正装置及びｔｆｔ液晶表示装置 | |
| JP4007239B2 (ja) | 表示装置 | |
| JPH10254412A (ja) | サンプリングホールド回路 | |
| KR100295679B1 (ko) | 티에프티 엘씨디 칼럼 구동 장치 및 그 구동 방법 | |
| JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
| JP2006010897A (ja) | 表示装置および表示装置の駆動方法 | |
| JP2001324970A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Effective date: 20050121 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |