JP2003122318A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003122318A JP2003122318A JP2001319262A JP2001319262A JP2003122318A JP 2003122318 A JP2003122318 A JP 2003122318A JP 2001319262 A JP2001319262 A JP 2001319262A JP 2001319262 A JP2001319262 A JP 2001319262A JP 2003122318 A JP2003122318 A JP 2003122318A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sampling
- clock signal
- shift
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 分割サンプルホールド方式を採用したアクテ
ィブマトリクス型の表示装置において、縦筋やゴースト
などの画像不良を抑制する。 【解決手段】 水平駆動回路１７は、同一の映像ライン
２５に接続されたサンプリングスイッチ２３に対しては
オーバーラップさせず、隣接するサンプリングスイッチ
２３に対してはオーバーラップさせたサンプリングパル
スを順次発生して各スイッチを駆動し、選択された行の
画素１１に順次映像信号を書き込む。クロック生成回路
１８は、水平駆動回路１７の動作基準となるクロック信
号ＨＣＫと、これに対して周期が二倍でかつパルス幅が
二倍のクロック信号２ＨＣＫとを生成する。水平駆動回
路１７は、ＨＣＫに同期してシフト動作を行い各シフト
段Ｓ／Ｒからシフトパルスを順次出力するシフトレジス
タ２１と、シフトパルスに応答して２ＨＣＫを抜き取っ
てサンプリングパルスを順次生成する抜取スイッチ群２
２とを有する。
ィブマトリクス型の表示装置において、縦筋やゴースト
などの画像不良を抑制する。 【解決手段】 水平駆動回路１７は、同一の映像ライン
２５に接続されたサンプリングスイッチ２３に対しては
オーバーラップさせず、隣接するサンプリングスイッチ
２３に対してはオーバーラップさせたサンプリングパル
スを順次発生して各スイッチを駆動し、選択された行の
画素１１に順次映像信号を書き込む。クロック生成回路
１８は、水平駆動回路１７の動作基準となるクロック信
号ＨＣＫと、これに対して周期が二倍でかつパルス幅が
二倍のクロック信号２ＨＣＫとを生成する。水平駆動回
路１７は、ＨＣＫに同期してシフト動作を行い各シフト
段Ｓ／Ｒからシフトパルスを順次出力するシフトレジス
タ２１と、シフトパルスに応答して２ＨＣＫを抜き取っ
てサンプリングパルスを順次生成する抜取スイッチ群２
２とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置に関し、特
に分割サンプルホールド方式の水平駆動回路にクロック
ドライブ方式を適用した点順次駆動型のアクティブマト
リクス表示装置に関する。
に分割サンプルホールド方式の水平駆動回路にクロック
ドライブ方式を適用した点順次駆動型のアクティブマト
リクス表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス方式の表示装置
は、行状のゲートライン、列状の信号ライン及び両ライ
ンが交差する部分にマトリクス状に配された画素を有す
るパネルで構成されている。各画素にはアクティブ素子
として例えば薄膜トランジスタ（ＴＦＴ）が形成されて
いる。更に垂直駆動回路と水平駆動回路を備えている。
垂直駆動回路は、各ゲートラインに接続し順次画素の行
を選択する。水平駆動回路は、各信号ラインに接続し、
選択された行の画素に映像信号を書き込む。その際、点
順次駆動方式では、選択された行の画素に点順次で映像
信号を書き込んでいく。
は、行状のゲートライン、列状の信号ライン及び両ライ
ンが交差する部分にマトリクス状に配された画素を有す
るパネルで構成されている。各画素にはアクティブ素子
として例えば薄膜トランジスタ（ＴＦＴ）が形成されて
いる。更に垂直駆動回路と水平駆動回路を備えている。
垂直駆動回路は、各ゲートラインに接続し順次画素の行
を選択する。水平駆動回路は、各信号ラインに接続し、
選択された行の画素に映像信号を書き込む。その際、点
順次駆動方式では、選択された行の画素に点順次で映像
信号を書き込んでいく。
【０００３】アクティブマトリクス型の表示装置では、
ＴＦＴのソース／ドレイン電極と信号ラインの各々との
間に寄生容量が存在している。この寄生容量により、あ
る信号ラインを通した映像信号の書き込み時の電位変化
が隣の信号ラインに飛び込むことによって縦筋などの画
像不良が発生する場合がある。この縦筋不良は、特にラ
イン反転駆動方式で市松パターンを表示した時に顕著と
なる。あるいは、ドットライン反転駆動方式で、太さが
１ドット（１画素）分の横線を表示した時縦筋が発生し
易い。
ＴＦＴのソース／ドレイン電極と信号ラインの各々との
間に寄生容量が存在している。この寄生容量により、あ
る信号ラインを通した映像信号の書き込み時の電位変化
が隣の信号ラインに飛び込むことによって縦筋などの画
像不良が発生する場合がある。この縦筋不良は、特にラ
イン反転駆動方式で市松パターンを表示した時に顕著と
なる。あるいは、ドットライン反転駆動方式で、太さが
１ドット（１画素）分の横線を表示した時縦筋が発生し
易い。
【０００４】この信号ライン間における映像信号の飛び
込みを防止する為に、いわゆる分割サンプルホールド駆
動が提案されており、例えば特開２０００−２６７６１
６号公報に開示されている。分割サンプルホールド方式
は、入力映像信号を２系統に分離し、点順次方式で映像
信号を書き込む際、隣接する画素同士で２系統の映像信
号をオーバーラップさせながら書き込む方式である。
込みを防止する為に、いわゆる分割サンプルホールド駆
動が提案されており、例えば特開２０００−２６７６１
６号公報に開示されている。分割サンプルホールド方式
は、入力映像信号を２系統に分離し、点順次方式で映像
信号を書き込む際、隣接する画素同士で２系統の映像信
号をオーバーラップさせながら書き込む方式である。
【０００５】図７は、上述した分割サンプルホールド駆
動を採用した表示装置の一例を示す模式図である。図示
する様に、表示装置は行状のゲートライン１１３、列状
の信号ライン１１２、両ラインが交差する部分に行列状
に配された画素１１１及び所定の位相関係で２系統に分
けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２
本の映像ライン１２５，１２６を有するパネルで構成さ
れている。又、サンプリングスイッチ群１２３が各信号
ライン１１２に対応して配されており、２本の信号ライ
ンを単位として２本の映像ラインの各々との間に接続さ
れている。具体的には、一番目の信号ラインがサンプリ
ングスイッチを介して一方の映像ライン１２５に接続
し、二番目の信号ラインが同じくサンプリングスイッチ
を介して他方の映像ライン１２６に接続している。以
下、３番目以降の信号ラインについても交互にサンプリ
ングスイッチを介して２本の映像ライン１２５，１２６
に接続している。パネルには更に垂直駆動回路１１６及
び水平駆動回路１１７も形成されている。垂直駆動回路
１１６は各ゲートライン１１３に接続し、順次画素１１
１の行を選択する。換言すると、マトリクス状に配され
た画素１１１は行単位で順次選択されていく。水平駆動
回路１１７は所定の周期のクロック信号に基づいて動作
し、サンプリングスイッチ群１２３の各スイッチのう
ち、同一の映像ラインに接続されたスイッチに対しては
オーバーラップさせず、隣接するスイッチに対してはオ
ーバーラップさせたサンプリングパルスＡ，Ｂ，Ｃ，Ｄ
・・・を順次発生して各スイッチを順に開閉駆動し、も
って選択された行の画素１１１に点順次で映像信号を書
き込む。表示装置は更にクロック生成回路１８９を備え
ており、水平駆動回路１１７の動作基準となるクロック
信号ＨＣＫの他、スタートパルスＨＳＴを供給してい
る。水平駆動回路１１７はシフトレジスタ（Ｓ／Ｒ）１
２１の多段接続からなり、ＨＣＫに応じてＨＳＴを順次
転送することで、前述したサンプリングパルスＡ，Ｂ，
Ｃ，Ｄ・・・を順次発生している。
動を採用した表示装置の一例を示す模式図である。図示
する様に、表示装置は行状のゲートライン１１３、列状
の信号ライン１１２、両ラインが交差する部分に行列状
に配された画素１１１及び所定の位相関係で２系統に分
けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２
本の映像ライン１２５，１２６を有するパネルで構成さ
れている。又、サンプリングスイッチ群１２３が各信号
ライン１１２に対応して配されており、２本の信号ライ
ンを単位として２本の映像ラインの各々との間に接続さ
れている。具体的には、一番目の信号ラインがサンプリ
ングスイッチを介して一方の映像ライン１２５に接続
し、二番目の信号ラインが同じくサンプリングスイッチ
を介して他方の映像ライン１２６に接続している。以
下、３番目以降の信号ラインについても交互にサンプリ
ングスイッチを介して２本の映像ライン１２５，１２６
に接続している。パネルには更に垂直駆動回路１１６及
び水平駆動回路１１７も形成されている。垂直駆動回路
１１６は各ゲートライン１１３に接続し、順次画素１１
１の行を選択する。換言すると、マトリクス状に配され
た画素１１１は行単位で順次選択されていく。水平駆動
回路１１７は所定の周期のクロック信号に基づいて動作
し、サンプリングスイッチ群１２３の各スイッチのう
ち、同一の映像ラインに接続されたスイッチに対しては
オーバーラップさせず、隣接するスイッチに対してはオ
ーバーラップさせたサンプリングパルスＡ，Ｂ，Ｃ，Ｄ
・・・を順次発生して各スイッチを順に開閉駆動し、も
って選択された行の画素１１１に点順次で映像信号を書
き込む。表示装置は更にクロック生成回路１８９を備え
ており、水平駆動回路１１７の動作基準となるクロック
信号ＨＣＫの他、スタートパルスＨＳＴを供給してい
る。水平駆動回路１１７はシフトレジスタ（Ｓ／Ｒ）１
２１の多段接続からなり、ＨＣＫに応じてＨＳＴを順次
転送することで、前述したサンプリングパルスＡ，Ｂ，
Ｃ，Ｄ・・・を順次発生している。
【０００６】図８の波形図を参照して、図７に示した従
来の表示装置の動作を簡潔に説明する。前述した様に、
水平駆動回路はクロック信号ＨＣＫに応じて動作し、ス
タートパルスＨＳＴを順次転送することで、サンプリン
グパルスＡ，Ｂ，Ｃ，Ｄ・・・を生成している。図から
明らかな様に、隣接する信号ライン間では、サンプリン
グパルスが互いにオーバーラップしている。即ち、第１
の信号ラインに対応したサンプリングパルスＡは、第２
の信号ラインに対応したサンプリングパルスＢとオーバ
ーラップしている。同様に、第２の信号ラインに対応し
たサンプリングパルスＢと第３の信号ラインに対応した
サンプリングパルスＣもオーバーラップしている。互い
に隣接する信号ラインに対しては別々の映像ラインから
映像信号が供給される為、オーバーラップさせても差し
支えない。隣接する信号ラインのサンプリングスイッチ
に対して、オーバーラップさせる様にサンプリングパル
スを生成することで、従来から問題となっていた縦筋不
良を防ぐことができる。即ち、各画素トランジスタのソ
ース／ドレイン電極と信号ラインの各々との間に寄生容
量が存在し、この寄生容量を介してある信号ラインの電
位変化が隣の信号ラインに飛び込んだとしても、その信
号ラインがオーバーラップサンプリングによりローイン
ピーダンスである為、映像信号の飛び込みの影響を受け
ることはない。
来の表示装置の動作を簡潔に説明する。前述した様に、
水平駆動回路はクロック信号ＨＣＫに応じて動作し、ス
タートパルスＨＳＴを順次転送することで、サンプリン
グパルスＡ，Ｂ，Ｃ，Ｄ・・・を生成している。図から
明らかな様に、隣接する信号ライン間では、サンプリン
グパルスが互いにオーバーラップしている。即ち、第１
の信号ラインに対応したサンプリングパルスＡは、第２
の信号ラインに対応したサンプリングパルスＢとオーバ
ーラップしている。同様に、第２の信号ラインに対応し
たサンプリングパルスＢと第３の信号ラインに対応した
サンプリングパルスＣもオーバーラップしている。互い
に隣接する信号ラインに対しては別々の映像ラインから
映像信号が供給される為、オーバーラップさせても差し
支えない。隣接する信号ラインのサンプリングスイッチ
に対して、オーバーラップさせる様にサンプリングパル
スを生成することで、従来から問題となっていた縦筋不
良を防ぐことができる。即ち、各画素トランジスタのソ
ース／ドレイン電極と信号ラインの各々との間に寄生容
量が存在し、この寄生容量を介してある信号ラインの電
位変化が隣の信号ラインに飛び込んだとしても、その信
号ラインがオーバーラップサンプリングによりローイン
ピーダンスである為、映像信号の飛び込みの影響を受け
ることはない。
【０００７】図示の例では、サンプリングパルスＡに応
答して、対応する第１の信号ラインに信号電位Ｓｉｇ１
がサンプルホールドされる。続いてサンプリングパルス
Ｂに応答し、第２の信号ラインに信号電位Ｓｉｇ２がサ
ンプルホールドされる。この時、第２の信号ラインで電
位変化が生じる。この電位変化は、寄生容量によって第
１の信号ラインにも飛び込むが、この時第１の信号ライ
ンはまだ対応するサンプリングスイッチが開いている
為、ローインピーダンスとなっており信号の飛び込みの
影響を受けることがない。
答して、対応する第１の信号ラインに信号電位Ｓｉｇ１
がサンプルホールドされる。続いてサンプリングパルス
Ｂに応答し、第２の信号ラインに信号電位Ｓｉｇ２がサ
ンプルホールドされる。この時、第２の信号ラインで電
位変化が生じる。この電位変化は、寄生容量によって第
１の信号ラインにも飛び込むが、この時第１の信号ライ
ンはまだ対応するサンプリングスイッチが開いている
為、ローインピーダンスとなっており信号の飛び込みの
影響を受けることがない。
【０００８】
【発明が解決しようとする課題】図９は、各信号ライン
に対する映像信号のサンプリングタイミングと、各映像
ラインの電位変化を模式的に表わしている。基本的に
は、同一の映像ラインに接続されたサンプリングスイッ
チに対しては、オーバーラップさせない様にサンプリン
グパルスを生成している。例えば、１番目の信号ライン
と３番目の信号ラインは同一の映像ラインに接続してい
る。従って、サンプリングパルスＡとサンプリングパル
スＣは原理的には重ならない様に回路設計されている。
しかし、現実にはパルスの伝送過程において配線抵抗や
寄生容量などに起因して遅延が生じ、波形に鈍りが現わ
れる。この結果、サンプリングパルスＡとサンプリング
パルスＣでは部分的なオーバーラップが生じている。こ
の様な状態で、サンプリングパルスＣが立ち上がると対
応するサンプリングスイッチが開き、信号ラインに対す
る充放電が生ずる為、実線矢印で示す様に映像ライン上
の映像信号Ｖｉｄｅｏ１に電位揺れが生じる。この時、
先発のサンプリングパルスＡは未だ立ち下がり切ってい
ないので、点線矢印で示す様に映像ラインの電位揺れ
（充放電ノイズ）を拾ってしまう。この結果信号ライン
にサンプリングされた電位のばらつきが生じ、画面上で
は縦筋となって画品位を損なうことになる。又、同一の
映像ラインに接続された信号ライン間におけるこの様な
映像信号の干渉によって、画面上にはゴーストなどが引
き起こされる場合がある。
に対する映像信号のサンプリングタイミングと、各映像
ラインの電位変化を模式的に表わしている。基本的に
は、同一の映像ラインに接続されたサンプリングスイッ
チに対しては、オーバーラップさせない様にサンプリン
グパルスを生成している。例えば、１番目の信号ライン
と３番目の信号ラインは同一の映像ラインに接続してい
る。従って、サンプリングパルスＡとサンプリングパル
スＣは原理的には重ならない様に回路設計されている。
しかし、現実にはパルスの伝送過程において配線抵抗や
寄生容量などに起因して遅延が生じ、波形に鈍りが現わ
れる。この結果、サンプリングパルスＡとサンプリング
パルスＣでは部分的なオーバーラップが生じている。こ
の様な状態で、サンプリングパルスＣが立ち上がると対
応するサンプリングスイッチが開き、信号ラインに対す
る充放電が生ずる為、実線矢印で示す様に映像ライン上
の映像信号Ｖｉｄｅｏ１に電位揺れが生じる。この時、
先発のサンプリングパルスＡは未だ立ち下がり切ってい
ないので、点線矢印で示す様に映像ラインの電位揺れ
（充放電ノイズ）を拾ってしまう。この結果信号ライン
にサンプリングされた電位のばらつきが生じ、画面上で
は縦筋となって画品位を損なうことになる。又、同一の
映像ラインに接続された信号ライン間におけるこの様な
映像信号の干渉によって、画面上にはゴーストなどが引
き起こされる場合がある。
【０００９】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はいわゆる分割サンプルホールド方式
を採用したアクティブマトリクス型の表示装置におい
て、同一の映像ラインに接続した信号ライン間で生じる
映像信号の干渉を抑制し、もって縦筋やゴーストなどの
画像不良を抑制することを目的とする。係る目的を達成
するために以下の手段を講じた。すなわち、本発明に係
る表示装置は、行状のゲートライン、列状の信号ライ
ン、両ラインが交差する部分に行列状に配された画素及
び所定の位相関係でｎ系統（ｎは２以上の整数）に分け
た映像信号を供給するｎ本の映像ラインを有するパネル
と、各ゲートラインに接続し順次画素の行を選択する垂
直駆動回路と、各信号ラインに対応して配されており、
ｎ本の信号ラインを単位として該ｎ本の映像ラインの各
々との間に接続されたサンプリングスイッチ群と、所定
の周期のクロック信号に基づいて動作し、前記サンプリ
ングスイッチ群の各スイッチのうち、同一の映像ライン
に接続されたスイッチに対してはオーバーラップさせ
ず、隣接するスイッチに対してはオーバーラップさせた
サンプリングパルスを順次発生して各スイッチを順に駆
動し、もって選択された行の画素に順次映像信号を書き
込む水平駆動回路と、該水平駆動回路の動作基準となる
第１のクロック信号を生成するとともに、この第１のク
ロック信号に対して周期が二倍でかつパルス幅が二倍の
第２のクロック信号を生成するクロック生成回路とから
なり、前記水平駆動回路は、前記第１のクロック信号に
同期してシフト動作を行い各シフト段からシフトパルス
を順次出力するシフトレジスタと、前記シフトレジスタ
から順次出力される前記シフトパルスに応答して前記第
２のクロック信号を抜き取って該サンプリングパルスを
順次生成する抜取スイッチ群とを有することを特徴とす
る。好ましくは、前記クロック生成回路は、該第１のク
ロック信号に対して該第２のクロック信号の位相を可変
調整できる。より具体的には、前記クロック生成回路
は、該第１のクロック信号に対して該第２のクロック信
号の位相を可変調整し、もって該サンプリングパルスの
幅を最適化する。
題に鑑み、本発明はいわゆる分割サンプルホールド方式
を採用したアクティブマトリクス型の表示装置におい
て、同一の映像ラインに接続した信号ライン間で生じる
映像信号の干渉を抑制し、もって縦筋やゴーストなどの
画像不良を抑制することを目的とする。係る目的を達成
するために以下の手段を講じた。すなわち、本発明に係
る表示装置は、行状のゲートライン、列状の信号ライ
ン、両ラインが交差する部分に行列状に配された画素及
び所定の位相関係でｎ系統（ｎは２以上の整数）に分け
た映像信号を供給するｎ本の映像ラインを有するパネル
と、各ゲートラインに接続し順次画素の行を選択する垂
直駆動回路と、各信号ラインに対応して配されており、
ｎ本の信号ラインを単位として該ｎ本の映像ラインの各
々との間に接続されたサンプリングスイッチ群と、所定
の周期のクロック信号に基づいて動作し、前記サンプリ
ングスイッチ群の各スイッチのうち、同一の映像ライン
に接続されたスイッチに対してはオーバーラップさせ
ず、隣接するスイッチに対してはオーバーラップさせた
サンプリングパルスを順次発生して各スイッチを順に駆
動し、もって選択された行の画素に順次映像信号を書き
込む水平駆動回路と、該水平駆動回路の動作基準となる
第１のクロック信号を生成するとともに、この第１のク
ロック信号に対して周期が二倍でかつパルス幅が二倍の
第２のクロック信号を生成するクロック生成回路とから
なり、前記水平駆動回路は、前記第１のクロック信号に
同期してシフト動作を行い各シフト段からシフトパルス
を順次出力するシフトレジスタと、前記シフトレジスタ
から順次出力される前記シフトパルスに応答して前記第
２のクロック信号を抜き取って該サンプリングパルスを
順次生成する抜取スイッチ群とを有することを特徴とす
る。好ましくは、前記クロック生成回路は、該第１のク
ロック信号に対して該第２のクロック信号の位相を可変
調整できる。より具体的には、前記クロック生成回路
は、該第１のクロック信号に対して該第２のクロック信
号の位相を可変調整し、もって該サンプリングパルスの
幅を最適化する。
【００１０】本発明によれば、分割サンプルホールド駆
動を採用した表示装置において、水平駆動回路から出力
されたシフトパルスを別のクロック信号で抜き取り、サ
ンプリングパルスを生成している。この様なクロックド
ライブ方式を導入することで、隣り合う信号ライン間の
サンプリングパルスではオーバーラップを保ちつつ、１
本おきに同一の映像ラインに接続した信号ライン間では
サンプリングパルス同士の完全ノンオーバーラップを実
現している。特に本発明では、第１のクロック信号に対
して第２のクロック信号の位相を可変調整可能としてい
る。これにより、縦筋やゴーストなどの表示不良に対し
てサンプリングパルスの幅を最適化できる。
動を採用した表示装置において、水平駆動回路から出力
されたシフトパルスを別のクロック信号で抜き取り、サ
ンプリングパルスを生成している。この様なクロックド
ライブ方式を導入することで、隣り合う信号ライン間の
サンプリングパルスではオーバーラップを保ちつつ、１
本おきに同一の映像ラインに接続した信号ライン間では
サンプリングパルス同士の完全ノンオーバーラップを実
現している。特に本発明では、第１のクロック信号に対
して第２のクロック信号の位相を可変調整可能としてい
る。これにより、縦筋やゴーストなどの表示不良に対し
てサンプリングパルスの幅を最適化できる。
【００１１】以下図面を参照して本発明の実施の形態を
詳細に説明する。図１は本発明に係る表示装置の基本的
な構成を示す模式的なブロック図である。本表示装置
は、行状のゲートライン１３、列状の信号ライン１２、
両ラインが交差する部分に行列状に配された画素１１及
び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ
１，Ｖｉｄｅｏ２を供給する２本の映像ライン２５，２
６を有するパネルで構成されている。尚、本例では映像
信号を２系統に分けているが、これに限られるものでは
なく一般にｎ系統に分けることができる。但し、ｎは２
以上の整数である。この場合、ｎ系統に分けた映像信号
はｎ本の映像ラインによって別々に供給される。
詳細に説明する。図１は本発明に係る表示装置の基本的
な構成を示す模式的なブロック図である。本表示装置
は、行状のゲートライン１３、列状の信号ライン１２、
両ラインが交差する部分に行列状に配された画素１１及
び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ
１，Ｖｉｄｅｏ２を供給する２本の映像ライン２５，２
６を有するパネルで構成されている。尚、本例では映像
信号を２系統に分けているが、これに限られるものでは
なく一般にｎ系統に分けることができる。但し、ｎは２
以上の整数である。この場合、ｎ系統に分けた映像信号
はｎ本の映像ラインによって別々に供給される。
【００１２】パネルには、垂直駆動回路１６、水平駆動
回路１７、サンプリングスイッチ群２３なども形成され
ている。垂直駆動回路１６は、各ゲートライン１３に接
続し画素１１を順次行単位で選択する。サンプリングス
イッチ群２３は各信号ライン１２に対応して配されてお
り、２本の信号ラインを単位として２本の映像ライン２
５，２６の各々との間に接続された個々のスイッチで構
成されている。例えば、一番目の信号ラインに設けたス
イッチは一方の映像ライン２５に接続し、二番目の信号
ラインに設けたスイッチは他方の映像ライン２６に接続
している。この様に、サンプリングスイッチ群２３の各
スイッチは各信号ライン１２を互い違いに２本の映像ラ
イン２５，２６に接続している。但し本発明はこれに限
られるものではなく、一般にサンプリングスイッチ群２
３は、ｎ本の信号ラインを単位としてｎ本の映像ライン
の各々との間に接続されている。水平駆動回路１７は所
定の周期のクロック信号に基づいて動作し、サンプリン
グスイッチ群２３の各スイッチのうち、同一の映像ライ
ンに接続されたスイッチに対してはオーバーラップさせ
ず、隣接するスイッチに対してはオーバーラップさせた
サンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順
次発生して各スイッチ２３を順に開閉駆動し、もって選
択された行の画素に順次映像信号を書き込む。例えば、
同一の映像ライン２５に接続された一番目及び三番目の
スイッチに対しては、互いにオーバーラップしないサン
プリングパルスＡ’及びＣ’を供給する。一方、隣接す
る一番目及び二番目のスイッチに対してはオーバーラッ
プさせたサンプリングパルスＡ’及びＢ’を順次発生す
る。尚、互いに隣り合うスイッチは別々の映像ライン２
５，２６に接続されている。
回路１７、サンプリングスイッチ群２３なども形成され
ている。垂直駆動回路１６は、各ゲートライン１３に接
続し画素１１を順次行単位で選択する。サンプリングス
イッチ群２３は各信号ライン１２に対応して配されてお
り、２本の信号ラインを単位として２本の映像ライン２
５，２６の各々との間に接続された個々のスイッチで構
成されている。例えば、一番目の信号ラインに設けたス
イッチは一方の映像ライン２５に接続し、二番目の信号
ラインに設けたスイッチは他方の映像ライン２６に接続
している。この様に、サンプリングスイッチ群２３の各
スイッチは各信号ライン１２を互い違いに２本の映像ラ
イン２５，２６に接続している。但し本発明はこれに限
られるものではなく、一般にサンプリングスイッチ群２
３は、ｎ本の信号ラインを単位としてｎ本の映像ライン
の各々との間に接続されている。水平駆動回路１７は所
定の周期のクロック信号に基づいて動作し、サンプリン
グスイッチ群２３の各スイッチのうち、同一の映像ライ
ンに接続されたスイッチに対してはオーバーラップさせ
ず、隣接するスイッチに対してはオーバーラップさせた
サンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順
次発生して各スイッチ２３を順に開閉駆動し、もって選
択された行の画素に順次映像信号を書き込む。例えば、
同一の映像ライン２５に接続された一番目及び三番目の
スイッチに対しては、互いにオーバーラップしないサン
プリングパルスＡ’及びＣ’を供給する。一方、隣接す
る一番目及び二番目のスイッチに対してはオーバーラッ
プさせたサンプリングパルスＡ’及びＢ’を順次発生す
る。尚、互いに隣り合うスイッチは別々の映像ライン２
５，２６に接続されている。
【００１３】本発明の特徴事項としてクロック生成回路
１８を備えており、水平駆動回路１７の動作基準となる
第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するととも
に、この第１のクロック信号に対して周期が二倍で且つ
パルス幅が二倍の第２のクロック信号２ＨＣＫ１，２Ｈ
ＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。第１のク
ロック信号ＨＣＫ，ＨＣＫＸは互いに反対極性となって
いる。尚、本明細書では第１のクロック信号ＨＣＫ，Ｈ
ＣＫＸをまとめてＨＣＫパルスと呼ぶ場合がある。これ
に対し、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，
２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフ
トしている。本明細書では、これらの第２のクロック信
号をまとめて２ＨＣＫパルスと呼ぶ場合がある。一方、
水平駆動回路１７はシフトレジスタ２１と抜取スイッチ
群２２とで構成されている。シフトレジスタ２１は第１
のクロック信号ＨＣＫ，ＨＣＫＸに同期してシフト動作
を行ない各シフト段Ｓ／ＲからシフトパルスＡ，Ｂ，
Ｃ，Ｄ・・・を順次出力する。抜取スイッチ群２２は、
シフトレジスタ２１から順次出力されるシフトパルス
Ａ，Ｂ，Ｃ，Ｄ・・・に応答して第２のクロック信号２
ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を抜き
取って、前述したサンプリングパルスＡ’，Ｂ’，
Ｃ’，Ｄ’・・・を順次生成する。具体的には、シフト
レジスタ２１の第１段に対応した抜取スイッチは、シフ
トパルスＡに応答して第２のクロック信号２ＨＣＫ１を
抜き取り、サンプリングパルスＡ’を生成する。同様
に、シフトレジスタ２１の第２段に対応した抜取スイッ
チは、シフトパルスＢに応じて第２のクロック信号２Ｈ
ＣＫ２を抜き取り、サンプリングパルスＢ’を生成す
る。尚、クロック生成回路１８は第１のクロック信号Ｈ
ＣＫ，ＨＣＫＸに対して第２のクロック信号２ＨＣＫ
１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４の位相を可変
調整できる。これにより、サンプリングパルスＡ’，
Ｂ’，Ｃ’，Ｄ’・・・のパルス幅を最適化し、もって
縦筋やゴーストなどの表示不良に対処することができ
る。
１８を備えており、水平駆動回路１７の動作基準となる
第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するととも
に、この第１のクロック信号に対して周期が二倍で且つ
パルス幅が二倍の第２のクロック信号２ＨＣＫ１，２Ｈ
ＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。第１のク
ロック信号ＨＣＫ，ＨＣＫＸは互いに反対極性となって
いる。尚、本明細書では第１のクロック信号ＨＣＫ，Ｈ
ＣＫＸをまとめてＨＣＫパルスと呼ぶ場合がある。これ
に対し、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，
２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフ
トしている。本明細書では、これらの第２のクロック信
号をまとめて２ＨＣＫパルスと呼ぶ場合がある。一方、
水平駆動回路１７はシフトレジスタ２１と抜取スイッチ
群２２とで構成されている。シフトレジスタ２１は第１
のクロック信号ＨＣＫ，ＨＣＫＸに同期してシフト動作
を行ない各シフト段Ｓ／ＲからシフトパルスＡ，Ｂ，
Ｃ，Ｄ・・・を順次出力する。抜取スイッチ群２２は、
シフトレジスタ２１から順次出力されるシフトパルス
Ａ，Ｂ，Ｃ，Ｄ・・・に応答して第２のクロック信号２
ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を抜き
取って、前述したサンプリングパルスＡ’，Ｂ’，
Ｃ’，Ｄ’・・・を順次生成する。具体的には、シフト
レジスタ２１の第１段に対応した抜取スイッチは、シフ
トパルスＡに応答して第２のクロック信号２ＨＣＫ１を
抜き取り、サンプリングパルスＡ’を生成する。同様
に、シフトレジスタ２１の第２段に対応した抜取スイッ
チは、シフトパルスＢに応じて第２のクロック信号２Ｈ
ＣＫ２を抜き取り、サンプリングパルスＢ’を生成す
る。尚、クロック生成回路１８は第１のクロック信号Ｈ
ＣＫ，ＨＣＫＸに対して第２のクロック信号２ＨＣＫ
１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４の位相を可変
調整できる。これにより、サンプリングパルスＡ’，
Ｂ’，Ｃ’，Ｄ’・・・のパルス幅を最適化し、もって
縦筋やゴーストなどの表示不良に対処することができ
る。
【００１４】図２は、図１に示した表示装置の動作説明
に供する波形図である。図中、ＨＳＴは水平駆動回路１
７のシフトレジスタ２１の先頭段に入力されるスタート
パルスである。このスタートパルスＨＳＴはＨＣＫパル
スや２ＨＣＫパルスと同様にクロック生成回路１８から
供給される。シフトレジスタ２１はＨＣＫ，ＨＣＫＸに
応じて動作し、ＨＳＴを順次転送することで、シフトパ
ルスＡ，Ｂ，Ｃ，Ｄを生成する。図示する様に、各シフ
トパルスＡ〜ＤはＨＣＫパルスの周期と等しいパルス幅
を有し、且つＨＣＫパルスの立ち上がり及び立ち下がり
と同期して順次出力される。一方、第２のクロック信号
２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は第
１のクロック信号ＨＣＫ，ＨＣＫＸの二倍に相当する周
期を有し、且つパルス幅はＨＣＫパルスの一周期と等し
くなっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，
２ＨＣＫ４は位相が順次９０度シフトしている。一番目
の抜取スイッチはシフトパルスＡに応じて２ＨＣＫ１を
抜き取り、対応するサンプリングパルスＡ’を形成して
いる。換言すると、サンプリングパルスＡ’の立ち上が
りはシフトパルスＡの立ち上がりで決められ、同じくサ
ンプリングパルスＡ’の立ち下がりは２ＨＣＫ１の立ち
下がりによって規定される。従って、サンプリングパル
スＡ’のパルス幅Ｗは２ＨＣＫ１とシフトパルスＡとの
位相関係によって調整可能である。前述した様に、シフ
トパルスＡはＨＣＫ，ＨＣＫＸに同期している。従っ
て、ＨＣＫパルスに対して２ＨＣＫパルスの位相を調整
することで、サンプリングパルスの幅Ｗを最適に設定可
能である。以下同様に、サンプリングパルスＢ’の立ち
上がりはシフトパルスＢの立ち上がりによって決定さ
れ、サンプリングパルスＢ’の立ち下がりは２ＨＣＫ２
の立ち下がりによって決定される。以下、サンプリング
パルスＣ’，Ｄ’についても同様である。
に供する波形図である。図中、ＨＳＴは水平駆動回路１
７のシフトレジスタ２１の先頭段に入力されるスタート
パルスである。このスタートパルスＨＳＴはＨＣＫパル
スや２ＨＣＫパルスと同様にクロック生成回路１８から
供給される。シフトレジスタ２１はＨＣＫ，ＨＣＫＸに
応じて動作し、ＨＳＴを順次転送することで、シフトパ
ルスＡ，Ｂ，Ｃ，Ｄを生成する。図示する様に、各シフ
トパルスＡ〜ＤはＨＣＫパルスの周期と等しいパルス幅
を有し、且つＨＣＫパルスの立ち上がり及び立ち下がり
と同期して順次出力される。一方、第２のクロック信号
２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は第
１のクロック信号ＨＣＫ，ＨＣＫＸの二倍に相当する周
期を有し、且つパルス幅はＨＣＫパルスの一周期と等し
くなっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，
２ＨＣＫ４は位相が順次９０度シフトしている。一番目
の抜取スイッチはシフトパルスＡに応じて２ＨＣＫ１を
抜き取り、対応するサンプリングパルスＡ’を形成して
いる。換言すると、サンプリングパルスＡ’の立ち上が
りはシフトパルスＡの立ち上がりで決められ、同じくサ
ンプリングパルスＡ’の立ち下がりは２ＨＣＫ１の立ち
下がりによって規定される。従って、サンプリングパル
スＡ’のパルス幅Ｗは２ＨＣＫ１とシフトパルスＡとの
位相関係によって調整可能である。前述した様に、シフ
トパルスＡはＨＣＫ，ＨＣＫＸに同期している。従っ
て、ＨＣＫパルスに対して２ＨＣＫパルスの位相を調整
することで、サンプリングパルスの幅Ｗを最適に設定可
能である。以下同様に、サンプリングパルスＢ’の立ち
上がりはシフトパルスＢの立ち上がりによって決定さ
れ、サンプリングパルスＢ’の立ち下がりは２ＨＣＫ２
の立ち下がりによって決定される。以下、サンプリング
パルスＣ’，Ｄ’についても同様である。
【００１５】図示する様に、互いに隣り合うサンプリン
グスイッチに供給されるサンプリングパルスＡ’，Ｂ’
はオーバーラップしている。同様に、Ｂ’とＣ’もオー
バーラップしており、Ｃ’とＤ’もオーバーラップして
いる。この様に、隣り合うサンプリングスイッチに対し
て互いにオーバーラップさせた状態でサンプリングパル
スを供給し、別々の映像ラインからそれぞれ映像信号を
サンプリングすることで、いわゆる分割サンプルホール
ドを行なっている。この分割サンプルホールド駆動によ
り、特定パターンを表示した時に現われる縦筋欠陥を防
止することが可能である。例えば、ライン反転駆動時に
市松パターンを表示する場合や、ドットライン反転駆動
時にワンドット横線のパターンを表示する場合である。
グスイッチに供給されるサンプリングパルスＡ’，Ｂ’
はオーバーラップしている。同様に、Ｂ’とＣ’もオー
バーラップしており、Ｃ’とＤ’もオーバーラップして
いる。この様に、隣り合うサンプリングスイッチに対し
て互いにオーバーラップさせた状態でサンプリングパル
スを供給し、別々の映像ラインからそれぞれ映像信号を
サンプリングすることで、いわゆる分割サンプルホール
ドを行なっている。この分割サンプルホールド駆動によ
り、特定パターンを表示した時に現われる縦筋欠陥を防
止することが可能である。例えば、ライン反転駆動時に
市松パターンを表示する場合や、ドットライン反転駆動
時にワンドット横線のパターンを表示する場合である。
【００１６】同一の映像ラインに接続されたサンプリン
グスイッチに対しては、順次完全ノンオーバーラップの
状態でサンプリングパルスを供給している。例えばサン
プリングパルスＡ’とＣ’は互いに完全ノンオーバーラ
ップであり、Ｂ’とＤ’も同様に完全ノンオーバーラッ
プである。この様に、同一の映像ラインに接続されたサ
ンプリングスイッチに対して完全ノンオーバーラップの
サンプリングパルスを供給することで、点順次駆動方式
のアクティブマトリクス表示装置に特有な縦筋やゴース
トなどの表示不良を防ぐことができる。例えば、点線矢
印で示す様に、サンプリングパルスＡ’の立ち下がり
で、映像信号Ｖｉｄｅｏ１のサンプリングが完了し、対
応する信号ラインの電位がホールドされる。その後実線
矢印で示す様にサンプリングパルスＣ’が立ち上がり、
同一の映像ラインからビデオ信号Ｖｉｄｅｏ１のサンプ
リングを開始する。この時、信号の充放電により、映像
ライン上の映像信号Ｖｉｄｅｏ１の電位が急激に低下
し、いわゆる充放電ノイズが発生する。この時、前のサ
ンプリングパルスＡ’は既に立ち下がっており、充放電
ノイズがサンプリングされる恐れはない。これにより、
縦筋の発生を抑え、ゴーストに対するマージンを上げる
ことができる。
グスイッチに対しては、順次完全ノンオーバーラップの
状態でサンプリングパルスを供給している。例えばサン
プリングパルスＡ’とＣ’は互いに完全ノンオーバーラ
ップであり、Ｂ’とＤ’も同様に完全ノンオーバーラッ
プである。この様に、同一の映像ラインに接続されたサ
ンプリングスイッチに対して完全ノンオーバーラップの
サンプリングパルスを供給することで、点順次駆動方式
のアクティブマトリクス表示装置に特有な縦筋やゴース
トなどの表示不良を防ぐことができる。例えば、点線矢
印で示す様に、サンプリングパルスＡ’の立ち下がり
で、映像信号Ｖｉｄｅｏ１のサンプリングが完了し、対
応する信号ラインの電位がホールドされる。その後実線
矢印で示す様にサンプリングパルスＣ’が立ち上がり、
同一の映像ラインからビデオ信号Ｖｉｄｅｏ１のサンプ
リングを開始する。この時、信号の充放電により、映像
ライン上の映像信号Ｖｉｄｅｏ１の電位が急激に低下
し、いわゆる充放電ノイズが発生する。この時、前のサ
ンプリングパルスＡ’は既に立ち下がっており、充放電
ノイズがサンプリングされる恐れはない。これにより、
縦筋の発生を抑え、ゴーストに対するマージンを上げる
ことができる。
【００１７】図３は、図２に示したタイミングチャート
から、ＨＣＫパルスに対する２ＨＣＫパルスの位相をず
らした状態を表わしている。図３の例は、図２の例より
も２ＨＣＫパルスを遅延させている。前述した様に、サ
ンプリングパルスの幅Ｗは、シフトパルスの立ち上がり
と２ＨＣＫパルスの立ち下がりで決定される。例えばサ
ンプリングパルスＡ’の幅Ｗは、シフトパルスＡの立ち
上がりと２ＨＣＫ１パルスの立ち下がりとによって決定
される。図２の例に対し図３の例では２ＨＣＫパルスを
遅延させている為、サンプリングパルスの幅はより広く
なっている。この様に、２ＨＣＫの位相をＨＣＫに対し
て可変させることで、抜き取った後のサンプリングパル
ス幅Ｗを可変させることができる。特に図３の例では、
ＨＣＫパルスの周期と同程度のパルス幅Ｗを持つサンプ
リングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を得ること
も可能である。これにより、縦筋レベルやゴーストマー
ジンに対してベストなサンプリングパルス幅を選択する
ことが可能である。
から、ＨＣＫパルスに対する２ＨＣＫパルスの位相をず
らした状態を表わしている。図３の例は、図２の例より
も２ＨＣＫパルスを遅延させている。前述した様に、サ
ンプリングパルスの幅Ｗは、シフトパルスの立ち上がり
と２ＨＣＫパルスの立ち下がりで決定される。例えばサ
ンプリングパルスＡ’の幅Ｗは、シフトパルスＡの立ち
上がりと２ＨＣＫ１パルスの立ち下がりとによって決定
される。図２の例に対し図３の例では２ＨＣＫパルスを
遅延させている為、サンプリングパルスの幅はより広く
なっている。この様に、２ＨＣＫの位相をＨＣＫに対し
て可変させることで、抜き取った後のサンプリングパル
ス幅Ｗを可変させることができる。特に図３の例では、
ＨＣＫパルスの周期と同程度のパルス幅Ｗを持つサンプ
リングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を得ること
も可能である。これにより、縦筋レベルやゴーストマー
ジンに対してベストなサンプリングパルス幅を選択する
ことが可能である。
【００１８】図４は、分割サンプルホールド駆動におい
て、同一映像ラインに接続した信号ラインに対して順次
完全ノンオーバーラップサンプリングを実現する為の別
法を示すタイミングチャートである。この別法では外部
のクロック生成回路から、水平駆動回路の動作基準とな
るＨＣＫパルスに加え、抜き取り用のＤＣＫパルスを供
給している。本発明で用いる２ＨＣＫパルスと異なり、
別法で用いるＤＣＫパルスはＨＣＫパルスと周期が同じ
で、パルス幅が大きくなっている。クロック生成回路は
ＤＣＫパルスの幅を可変調整可能であり、図示の例では
ＤＣＫＡよりもＤＣＫＢが長くなっている。この別法で
は、ＨＣＫパルスに基づいて動作する水平駆動回路から
出力されるシフトパルスに応じ、ＤＣＫパルスを抜き取
って所望のサンプリングパルスを生成している。ＤＣＫ
パルスの幅を調整することでサンプリングパルスの幅を
最適化する方式である。この別法では、周期を同一にす
る一方ＤＣＫパルス幅がＨＣＫパルス幅に対して長いこ
とを特徴としている。しかし、一般的にパルスの伝送経
路は抵抗と寄生容量を持つ為、図示の様にパネル内部で
はＨＣＫパルスやＤＣＫパルスの立ち下がり、立ち上が
りが鈍る。ＤＣＫＢの様にパルス幅が長くなると、パネ
ル内部ではＤＣＫＢ’で表わす様にパルスが立ち下がり
切らなくなり、クロックドライブが正常に動作しなくな
る。その為、ＤＣＫパルス幅は最低でも、ＨＣＫの周期
に対してパルスの立ち下がりより短くなくてはならな
い。結果として、生成されるサンプリングパルス幅の可
変範囲が狭められてしまう。前述した特定パターンに対
する縦筋や、点順次駆動特有の縦筋、あるいはゴースト
に対する最適なサンプリングパルス幅を得る為には、本
発明の様にＨＣＫパルスと２ＨＣＫパルスの位相を調整
することで、特に制限なく可変設定できることが望まし
い。
て、同一映像ラインに接続した信号ラインに対して順次
完全ノンオーバーラップサンプリングを実現する為の別
法を示すタイミングチャートである。この別法では外部
のクロック生成回路から、水平駆動回路の動作基準とな
るＨＣＫパルスに加え、抜き取り用のＤＣＫパルスを供
給している。本発明で用いる２ＨＣＫパルスと異なり、
別法で用いるＤＣＫパルスはＨＣＫパルスと周期が同じ
で、パルス幅が大きくなっている。クロック生成回路は
ＤＣＫパルスの幅を可変調整可能であり、図示の例では
ＤＣＫＡよりもＤＣＫＢが長くなっている。この別法で
は、ＨＣＫパルスに基づいて動作する水平駆動回路から
出力されるシフトパルスに応じ、ＤＣＫパルスを抜き取
って所望のサンプリングパルスを生成している。ＤＣＫ
パルスの幅を調整することでサンプリングパルスの幅を
最適化する方式である。この別法では、周期を同一にす
る一方ＤＣＫパルス幅がＨＣＫパルス幅に対して長いこ
とを特徴としている。しかし、一般的にパルスの伝送経
路は抵抗と寄生容量を持つ為、図示の様にパネル内部で
はＨＣＫパルスやＤＣＫパルスの立ち下がり、立ち上が
りが鈍る。ＤＣＫＢの様にパルス幅が長くなると、パネ
ル内部ではＤＣＫＢ’で表わす様にパルスが立ち下がり
切らなくなり、クロックドライブが正常に動作しなくな
る。その為、ＤＣＫパルス幅は最低でも、ＨＣＫの周期
に対してパルスの立ち下がりより短くなくてはならな
い。結果として、生成されるサンプリングパルス幅の可
変範囲が狭められてしまう。前述した特定パターンに対
する縦筋や、点順次駆動特有の縦筋、あるいはゴースト
に対する最適なサンプリングパルス幅を得る為には、本
発明の様にＨＣＫパルスと２ＨＣＫパルスの位相を調整
することで、特に制限なく可変設定できることが望まし
い。
【００１９】図５は、本発明に係る表示装置の全体構成
を示す模式的なブロック図である。図示する様に、本表
示装置は画素アレイ部１５、垂直駆動回路１６及び水平
駆動回路１７などを集積的に形成したパネル３３で構成
されている。画素アレイ部１５は、行状のゲートライン
１３、列状の信号ライン１２及び両者が交差する部分に
行列状に配された画素１１とで構成されている。垂直駆
動回路１６は左右に分かれて配されており、ゲートライ
ン１３の両端に接続して、順次画素１１の行を選択す
る。水平駆動回路１７は信号ライン１２に接続するとと
もに所定の周期のクロック信号に基づいて動作し、選択
された行の画素１１に順次映像信号を書き込む。尚、各
信号ライン１２にはプリチャージ回路２０も接続されて
おり、映像信号を書き込む前に各信号ラインをプリチャ
ージして、画像品位を改善している。本表示装置は更に
クロック生成回路１８を備えており、水平駆動回路１７
の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸ
を生成するとともに、この第１のクロック信号ＨＣＫ，
ＨＣＫＸに対して周期が二倍で且つパルス幅が二倍の第
２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ
３，２ＨＣＫ４を生成する。尚、ＨＣＫＸはＨＣＫの反
転信号である。又、２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ
３，２ＨＣＫ４は互いに位相が９０度ずつシフトしてい
る。
を示す模式的なブロック図である。図示する様に、本表
示装置は画素アレイ部１５、垂直駆動回路１６及び水平
駆動回路１７などを集積的に形成したパネル３３で構成
されている。画素アレイ部１５は、行状のゲートライン
１３、列状の信号ライン１２及び両者が交差する部分に
行列状に配された画素１１とで構成されている。垂直駆
動回路１６は左右に分かれて配されており、ゲートライ
ン１３の両端に接続して、順次画素１１の行を選択す
る。水平駆動回路１７は信号ライン１２に接続するとと
もに所定の周期のクロック信号に基づいて動作し、選択
された行の画素１１に順次映像信号を書き込む。尚、各
信号ライン１２にはプリチャージ回路２０も接続されて
おり、映像信号を書き込む前に各信号ラインをプリチャ
ージして、画像品位を改善している。本表示装置は更に
クロック生成回路１８を備えており、水平駆動回路１７
の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸ
を生成するとともに、この第１のクロック信号ＨＣＫ，
ＨＣＫＸに対して周期が二倍で且つパルス幅が二倍の第
２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ
３，２ＨＣＫ４を生成する。尚、ＨＣＫＸはＨＣＫの反
転信号である。又、２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ
３，２ＨＣＫ４は互いに位相が９０度ずつシフトしてい
る。
【００２０】水平駆動回路１７はＨＣＫパルスに基づい
てシフトパルスを順次出力する。更に水平駆動回路１７
はシフトパルスに応じて２ＨＣＫパルスを抜き取ること
で、サンプリングパルスを生成している。この結果、隣
り合う信号ラインに割り当てられるサンプリングパルス
同士はオーバーラップを保ちつつ、同じ映像ラインに接
続する信号ラインに割り当てられるサンプリングパルス
同士は、完全ノンオーバーラップとなる様にしている。
てシフトパルスを順次出力する。更に水平駆動回路１７
はシフトパルスに応じて２ＨＣＫパルスを抜き取ること
で、サンプリングパルスを生成している。この結果、隣
り合う信号ラインに割り当てられるサンプリングパルス
同士はオーバーラップを保ちつつ、同じ映像ラインに接
続する信号ラインに割り当てられるサンプリングパルス
同士は、完全ノンオーバーラップとなる様にしている。
【００２１】図６は、図５に示した表示装置の具体的な
構成例を表わしており、液晶セルを画素の表示エレメン
ト（電気光学素子）として用いた点順次駆動方式のアク
ティブマトリクス型液晶表示装置の構成を示す回路図で
ある。ここでは、図面の簡略化のために、４行４列の画
素配列の場合を例に採って示している。なお、アクティ
ブマトリクス型液晶表示装置では、通常、各画素のスイ
ッチング素子として薄膜トランジスタ（ＴＦＴ；thin f
ilm transistor）が用いられている。
構成例を表わしており、液晶セルを画素の表示エレメン
ト（電気光学素子）として用いた点順次駆動方式のアク
ティブマトリクス型液晶表示装置の構成を示す回路図で
ある。ここでは、図面の簡略化のために、４行４列の画
素配列の場合を例に採って示している。なお、アクティ
ブマトリクス型液晶表示装置では、通常、各画素のスイ
ッチング素子として薄膜トランジスタ（ＴＦＴ；thin f
ilm transistor）が用いられている。
【００２２】図６において、行列状に配置された４行４
列分の画素１１の各々は、画素トランジスタである薄膜
トランジスタＴＦＴと、この薄膜トランジスタＴＦＴの
ドレイン電極に画素電極が接続された液晶セルＬＣと、
薄膜トランジスタＴＦＴのドレイン電極に一方の電極が
接続された保持容量Ｃsとから構成されている。これら
画素１１の各々に対して、信号ライン１２-1〜１２-4が
各列ごとにその画素配列方向に沿って配線され、ゲート
ライン１３-1〜１３-4が各行ごとにその画素配列方向に
沿って配線されている。
列分の画素１１の各々は、画素トランジスタである薄膜
トランジスタＴＦＴと、この薄膜トランジスタＴＦＴの
ドレイン電極に画素電極が接続された液晶セルＬＣと、
薄膜トランジスタＴＦＴのドレイン電極に一方の電極が
接続された保持容量Ｃsとから構成されている。これら
画素１１の各々に対して、信号ライン１２-1〜１２-4が
各列ごとにその画素配列方向に沿って配線され、ゲート
ライン１３-1〜１３-4が各行ごとにその画素配列方向に
沿って配線されている。
【００２３】画素１１の各々において、薄膜トランジス
タＴＦＴのソース電極（または、ドレイン電極）は、対
応する信号ライン１２-1〜１２-4に各々接続されてい
る。薄膜トランジスタＴＦＴのゲート電極は、ゲートラ
イン１３-1〜１３-4に各々接続されている。液晶セルＬ
Ｃの対向電極および保持容量Ｃsの他方の電極は、各画
素間で共通にＣsライン１４に接続されている。このＣs
ライン１４には、所定の直流電圧がコモン電圧Ｖｃｏｍ
として与えられる。
タＴＦＴのソース電極（または、ドレイン電極）は、対
応する信号ライン１２-1〜１２-4に各々接続されてい
る。薄膜トランジスタＴＦＴのゲート電極は、ゲートラ
イン１３-1〜１３-4に各々接続されている。液晶セルＬ
Ｃの対向電極および保持容量Ｃsの他方の電極は、各画
素間で共通にＣsライン１４に接続されている。このＣs
ライン１４には、所定の直流電圧がコモン電圧Ｖｃｏｍ
として与えられる。
【００２４】以上により、画素１１が行列状に配置さ
れ、これら画素１１に対して信号ライン１２-1〜１２-4
が各列ごとに配線されかつゲートライン１３-1〜１３-4
が各行ごとに配線されてなる画素アレイ部１５が構成さ
れている。この画素アレイ部１５において、ゲートライ
ン１３-1〜１３-4の各一端は、画素アレイ部１５の例え
ば左側に配置された垂直駆動回路１６の各段の出力端子
に接続されている。
れ、これら画素１１に対して信号ライン１２-1〜１２-4
が各列ごとに配線されかつゲートライン１３-1〜１３-4
が各行ごとに配線されてなる画素アレイ部１５が構成さ
れている。この画素アレイ部１５において、ゲートライ
ン１３-1〜１３-4の各一端は、画素アレイ部１５の例え
ば左側に配置された垂直駆動回路１６の各段の出力端子
に接続されている。
【００２５】垂直駆動回路１６は、１フィールド期間ご
とに垂直方向（行方向）に走査してゲートライン１３-1
〜１３-4に接続された各画素１１を行単位で順次選択す
る処理を行う。すなわち、垂直駆動回路１６からゲート
ライン１３-1に対して走査パルスＶｇ１が与えられたと
きには１行目の各列の画素が選択され、ゲートライン１
３-2に対して走査パルスＶｇ２が与えられたときには２
行目の各列の画素が選択される。以下同様にして、ゲー
トライン１３-3，１３-4に対して走査パルスＶｇ３，Ｖ
ｇ４が順に与えられる。
とに垂直方向（行方向）に走査してゲートライン１３-1
〜１３-4に接続された各画素１１を行単位で順次選択す
る処理を行う。すなわち、垂直駆動回路１６からゲート
ライン１３-1に対して走査パルスＶｇ１が与えられたと
きには１行目の各列の画素が選択され、ゲートライン１
３-2に対して走査パルスＶｇ２が与えられたときには２
行目の各列の画素が選択される。以下同様にして、ゲー
トライン１３-3，１３-4に対して走査パルスＶｇ３，Ｖ
ｇ４が順に与えられる。
【００２６】画素アレイ部１５の例えば上側には、水平
駆動回路１７が配置されている。また、垂直駆動回路１
６や水平駆動回路１７に対して各種のクロック信号を与
える外部のクロック生成回路（タイミングジェネレー
タ）１８が設けられている。このクロック生成回路１８
では、垂直走査の開始を指令する垂直スタートパルスＶ
ＳＴ、垂直走査の基準となる互いに逆相の垂直クロック
ＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する水平スタ
ートパルスＨＳＴ、水平走査の基準となる互いに逆相の
水平クロックＨＣＫ，ＨＣＫＸが生成される。更にクロ
ックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２Ｈ
ＣＫ３，２ＨＣＫ４も生成される。これらの２ＨＣＫパ
ルスはＨＣＫパルスに対して周期が二倍となっている。
２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互
いに位相が９０度ずつずれている。
駆動回路１７が配置されている。また、垂直駆動回路１
６や水平駆動回路１７に対して各種のクロック信号を与
える外部のクロック生成回路（タイミングジェネレー
タ）１８が設けられている。このクロック生成回路１８
では、垂直走査の開始を指令する垂直スタートパルスＶ
ＳＴ、垂直走査の基準となる互いに逆相の垂直クロック
ＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する水平スタ
ートパルスＨＳＴ、水平走査の基準となる互いに逆相の
水平クロックＨＣＫ，ＨＣＫＸが生成される。更にクロ
ックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２Ｈ
ＣＫ３，２ＨＣＫ４も生成される。これらの２ＨＣＫパ
ルスはＨＣＫパルスに対して周期が二倍となっている。
２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互
いに位相が９０度ずつずれている。
【００２７】水平駆動回路１７は、二本に分かれた映像
ライン２５，２６を介して入力される映像信号Ｖｉｄｅ
ｏ１，Ｖｉｄｅｏ２を１Ｈ（Ｈは水平走査期間）ごとに
順次サンプリングし、垂直駆動回路１６によって行単位
で選択される各画素１１に対して書き込む処理を行うた
めのものであり、本例ではクロックドライブ方式を採用
し、シフトレジスタ２１、クロック抜き取りスイッチ群
２２およびサンプリングスイッチ群２３を有する構成と
なっている。
ライン２５，２６を介して入力される映像信号Ｖｉｄｅ
ｏ１，Ｖｉｄｅｏ２を１Ｈ（Ｈは水平走査期間）ごとに
順次サンプリングし、垂直駆動回路１６によって行単位
で選択される各画素１１に対して書き込む処理を行うた
めのものであり、本例ではクロックドライブ方式を採用
し、シフトレジスタ２１、クロック抜き取りスイッチ群
２２およびサンプリングスイッチ群２３を有する構成と
なっている。
【００２８】シフトレジスタ２１は、画素アレイ部１５
の画素列（本例では、４列）に対応した４段のシフト段
（Ｓ／Ｒ段）２１-1〜２１-4からなり、水平スタートパ
ルスＨＳＴが与えられると、互いに逆相の水平クロック
ＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これに
より、シフトレジスタ２１の各シフト段２１-1〜２１-4
からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパ
ルス幅を持つシフトパルスＡ〜Ｄが順次出力される。
の画素列（本例では、４列）に対応した４段のシフト段
（Ｓ／Ｒ段）２１-1〜２１-4からなり、水平スタートパ
ルスＨＳＴが与えられると、互いに逆相の水平クロック
ＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これに
より、シフトレジスタ２１の各シフト段２１-1〜２１-4
からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパ
ルス幅を持つシフトパルスＡ〜Ｄが順次出力される。
【００２９】クロック抜き取りスイッチ群２２は、画素
アレイ部１５の画素列に対応した４個のスイッチ２２-1
〜２２-4からなり、これらスイッチ２２-1〜２２-4の各
一端が、クロック生成回路１８からクロック２ＨＣＫ１
〜２ＨＣＫ４を伝送するクロックライン２４-１〜２４-
４に接続されている。すなわち、スイッチ２２-1の一端
がクロックライン２４-1に、スイッチ２２-２の一端が
クロックライン２４-２に、スイッチ２２−３の一端が
クロックライン２４-３に、スイッチ２２-４の一端がク
ロックライン２４-４にそれぞれ接続されている。
アレイ部１５の画素列に対応した４個のスイッチ２２-1
〜２２-4からなり、これらスイッチ２２-1〜２２-4の各
一端が、クロック生成回路１８からクロック２ＨＣＫ１
〜２ＨＣＫ４を伝送するクロックライン２４-１〜２４-
４に接続されている。すなわち、スイッチ２２-1の一端
がクロックライン２４-1に、スイッチ２２-２の一端が
クロックライン２４-２に、スイッチ２２−３の一端が
クロックライン２４-３に、スイッチ２２-４の一端がク
ロックライン２４-４にそれぞれ接続されている。
【００３０】クロック抜き取りスイッチ群２２の各スイ
ッチ２２-１〜２２-４には、シフトレジスタ２１の各シ
フト段２１-1〜２１-4から順次出力されるシフトパルス
Ａ〜Ｄが与えられる。クロック抜き取りスイッチ群２２
の各スイッチ２２-1〜２２-4は、シフトレジスタ２１の
各シフト段２１-1〜２１-4からシフトパルスＡ〜Ｄが与
えられると、これらシフトパルスＡ〜Ｄに応答して順に
オン状態となることにより、互いに位相が９０°ずれた
２ＨＣＫ１〜２ＨＣＫ４を順に抜き取る。
ッチ２２-１〜２２-４には、シフトレジスタ２１の各シ
フト段２１-1〜２１-4から順次出力されるシフトパルス
Ａ〜Ｄが与えられる。クロック抜き取りスイッチ群２２
の各スイッチ２２-1〜２２-4は、シフトレジスタ２１の
各シフト段２１-1〜２１-4からシフトパルスＡ〜Ｄが与
えられると、これらシフトパルスＡ〜Ｄに応答して順に
オン状態となることにより、互いに位相が９０°ずれた
２ＨＣＫ１〜２ＨＣＫ４を順に抜き取る。
【００３１】サンプリングスイッチ群２３は、画素アレ
イ部１５の画素列に対応した４個のスイッチ２３-１〜
２３-４からなり、これらのスイッチ２３-１〜２３-４
の各一端が映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を入力
する映像ライン２５，２６に交互に接続されている。こ
のサンプリングスイッチ群２３の各スイッチ２３-1〜２
３-4には、クロック抜き取りスイッチ群２２の各スイッ
チ２２-1〜２２-4によって抜き取られたクロック２ＨＣ
Ｋ１〜２ＨＣＫ４がサンプリングパルスＡ’〜Ｄ’とし
て与えられる。
イ部１５の画素列に対応した４個のスイッチ２３-１〜
２３-４からなり、これらのスイッチ２３-１〜２３-４
の各一端が映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を入力
する映像ライン２５，２６に交互に接続されている。こ
のサンプリングスイッチ群２３の各スイッチ２３-1〜２
３-4には、クロック抜き取りスイッチ群２２の各スイッ
チ２２-1〜２２-4によって抜き取られたクロック２ＨＣ
Ｋ１〜２ＨＣＫ４がサンプリングパルスＡ’〜Ｄ’とし
て与えられる。
【００３２】サンプリングスイッチ群２３の各スイッチ
２３-1〜２３-４は、クロック抜き取りスイッチ群２２
の各スイッチ２２-１〜２２-４からサンプリングパルス
Ａ’〜Ｄ’が与えられると、これらサンプリングパルス
Ａ’〜Ｄ’に応答して順にオン状態となることにより、
映像ライン２５，２６を通して入力される映像信号Ｖｉ
ｄｅｏ１，Ｖｉｄｅｏ２を順次サンプリングし、画素ア
レイ部１５の信号ライン１２-１〜１２-４に供給する。
２３-1〜２３-４は、クロック抜き取りスイッチ群２２
の各スイッチ２２-１〜２２-４からサンプリングパルス
Ａ’〜Ｄ’が与えられると、これらサンプリングパルス
Ａ’〜Ｄ’に応答して順にオン状態となることにより、
映像ライン２５，２６を通して入力される映像信号Ｖｉ
ｄｅｏ１，Ｖｉｄｅｏ２を順次サンプリングし、画素ア
レイ部１５の信号ライン１２-１〜１２-４に供給する。
【００３３】上記構成の水平駆動回路１７では、シフト
レジスタ２１から順次出力されるシフトパルスＡ〜Ｄを
そのままサンプリングパルスとして用いるのではなく、
シフトパルスＡ〜Ｄに同期して、クロックドライブ用の
パルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ
４を順番に抜き取り、サンプリングパルスＡ’〜Ｄ’と
して用いる。これにより、サンプリングパルスＡ’〜
Ｄ’のばらつきを抑えることができる。その結果、サン
プリングパルスＡ’〜Ｄ’のばらつきに起因するゴース
トを除去できる。
レジスタ２１から順次出力されるシフトパルスＡ〜Ｄを
そのままサンプリングパルスとして用いるのではなく、
シフトパルスＡ〜Ｄに同期して、クロックドライブ用の
パルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ
４を順番に抜き取り、サンプリングパルスＡ’〜Ｄ’と
して用いる。これにより、サンプリングパルスＡ’〜
Ｄ’のばらつきを抑えることができる。その結果、サン
プリングパルスＡ’〜Ｄ’のばらつきに起因するゴース
トを除去できる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
ＨＣＫパルスに対して周期及びパルス幅が二倍の２ＨＣ
Ｋパルスをクロックドライブすることで、分割サンプル
ホールド駆動に対応した完全ノンオーバーラップサンプ
リングを実現し、縦筋の発生を抑えるとともにゴースト
に対するマージンを上げることができる。特に、パネル
外部で２ＨＣＫパルスを作成し、ＨＣＫパルスに対する
位相を可変させることで、サンプリングパルス幅を自由
に最適設定することが可能になる。
ＨＣＫパルスに対して周期及びパルス幅が二倍の２ＨＣ
Ｋパルスをクロックドライブすることで、分割サンプル
ホールド駆動に対応した完全ノンオーバーラップサンプ
リングを実現し、縦筋の発生を抑えるとともにゴースト
に対するマージンを上げることができる。特に、パネル
外部で２ＨＣＫパルスを作成し、ＨＣＫパルスに対する
位相を可変させることで、サンプリングパルス幅を自由
に最適設定することが可能になる。
【図１】本発明に係る表示装置の基本的な構成を示すブ
ロック図である。
ロック図である。
【図２】図１に示した表示装置の動作説明に供する波形
図である。
図である。
【図３】同じく、図１に示した表示装置の動作説明に供
する波形図である。
する波形図である。
【図４】参考とする表示装置の動作説明に供する波形図
である。
である。
【図５】図１に示した表示装置の全体的な構成例を示す
ブロック図である。
ブロック図である。
【図６】本発明の一実施形態に係る点順次駆動方式のア
クティブマトリクス型液晶表示装置の構成例を示す回路
図である。
クティブマトリクス型液晶表示装置の構成例を示す回路
図である。
【図７】従来の表示装置の一例を示すブロック図であ
る。
る。
【図８】図７に示した従来の表示装置の動作説明に供す
る波形図である。
る波形図である。
【図９】図７に示した従来の表示装置の動作説明に供す
る波形図である。
る波形図である。
【符号の説明】
１１・・・画素、１２・・・信号ライン、１３・・・ゲ
ートライン、１５・・・画素アレイ部、１６・・・垂直
駆動回路、１７・・・水平駆動回路、１８・・・クロッ
ク生成回路、２１・・・シフトレジスタ、２２・・・抜
取スイッチ群、２３・・・サンプリングスイッチ群
ートライン、１５・・・画素アレイ部、１６・・・垂直
駆動回路、１７・・・水平駆動回路、１８・・・クロッ
ク生成回路、２１・・・シフトレジスタ、２２・・・抜
取スイッチ群、２３・・・サンプリングスイッチ群
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｖ
Ｆターム(参考） 2H093 NA42 NC16 NC23 NC34 ND33
ND34
5C006 AC09 AF71 BB16 BC13 BF11
BF49 FA26 FA37
5C080 AA10 BB05 DD05 DD30 FF11
JJ02 JJ04
Claims (3)
- 【請求項１】 行状のゲートライン、列状の信号ライ
ン、両ラインが交差する部分に行列状に配された画素及
び所定の位相関係でｎ系統（ｎは２以上の整数）に分け
た映像信号を供給するｎ本の映像ラインを有するパネル
と、 各ゲートラインに接続し順次画素の行を選択する垂直駆
動回路と、 各信号ラインに対応して配されており、ｎ本の信号ライ
ンを単位として該ｎ本の映像ラインの各々との間に接続
されたサンプリングスイッチ群と、 所定の周期のクロック信号に基づいて動作し、前記サン
プリングスイッチ群の各スイッチのうち、同一の映像ラ
インに接続されたスイッチに対してはオーバーラップさ
せず、隣接するスイッチに対してはオーバーラップさせ
たサンプリングパルスを順次発生して各スイッチを順に
駆動し、もって選択された行の画素に順次映像信号を書
き込む水平駆動回路と、 該水平駆動回路の動作基準となる第１のクロック信号を
生成するとともに、この第１のクロック信号に対して周
期が二倍でかつパルス幅が二倍の第２のクロック信号を
生成するクロック生成回路とからなり、 前記水平駆動回路は、前記第１のクロック信号に同期し
てシフト動作を行い各シフト段からシフトパルスを順次
出力するシフトレジスタと、前記シフトレジスタから順
次出力される前記シフトパルスに応答して前記第２のク
ロック信号を抜き取って該サンプリングパルスを順次生
成する抜取スイッチ群とを有することを特徴とする表示
装置。 - 【請求項２】 前記クロック生成回路は、該第１のクロ
ック信号に対して該第２のクロック信号の位相を可変調
整できることを特徴とする請求項１記載の表示装置。 - 【請求項３】 前記クロック生成回路は、該第１のクロ
ック信号に対して該第２のクロック信号の位相を可変調
整し、もって該サンプリングパルスの幅を最適化するこ
とを特徴とする請求項２記載の表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319262A JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
| PCT/JP2002/010554 WO2003034393A1 (fr) | 2001-10-17 | 2002-10-10 | Appareil d'affichage |
| CNB028040503A CN1292395C (zh) | 2001-10-17 | 2002-10-10 | 显示装置 |
| US10/450,347 US7173592B2 (en) | 2001-10-17 | 2002-10-10 | Display device and its driving method, and projection-type display device |
| KR1020037008018A KR100897968B1 (ko) | 2001-10-17 | 2002-10-10 | 표시 장치 |
| US11/700,980 US20070132698A1 (en) | 2001-10-17 | 2007-02-01 | Display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319262A JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003122318A true JP2003122318A (ja) | 2003-04-25 |
| JP3890948B2 JP3890948B2 (ja) | 2007-03-07 |
Family
ID=19136838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319262A Expired - Fee Related JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7173592B2 (ja) |
| JP (1) | JP3890948B2 (ja) |
| KR (1) | KR100897968B1 (ja) |
| CN (1) | CN1292395C (ja) |
| WO (1) | WO2003034393A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2006145899A (ja) * | 2004-11-19 | 2006-06-08 | Seiko Epson Corp | 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器 |
| US7196968B2 (en) | 2003-11-13 | 2007-03-27 | Sharp Kabushiki Kaisha | Method of driving data lines, and display device and liquid crystal display device using method |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3870933B2 (ja) * | 2003-06-24 | 2007-01-24 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP4089546B2 (ja) | 2003-08-04 | 2008-05-28 | ソニー株式会社 | 表示装置およびその駆動方法 |
| KR100578911B1 (ko) | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
| KR100589381B1 (ko) | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100578913B1 (ko) | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100578914B1 (ko) | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
| KR20050068608A (ko) * | 2003-12-30 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| KR100600350B1 (ko) | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
| KR100622217B1 (ko) | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
| CN100392483C (zh) * | 2004-07-30 | 2008-06-04 | 精工爱普生株式会社 | 电光装置用驱动电路、电光装置及电子设备 |
| JP2006065287A (ja) * | 2004-07-30 | 2006-03-09 | Seiko Epson Corp | 電気光学装置用駆動回路及び電気光学装置、並びに電子機器 |
| CN100377198C (zh) * | 2004-08-03 | 2008-03-26 | 友达光电股份有限公司 | 单时脉驱动移位暂存器及应用其的显示器驱动电路 |
| KR101074402B1 (ko) * | 2004-09-23 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| KR100662988B1 (ko) * | 2005-10-31 | 2006-12-28 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
| KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
| KR101777135B1 (ko) * | 2011-07-12 | 2017-09-12 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| CN108399900B (zh) * | 2018-02-12 | 2022-11-22 | 厦门天马微电子有限公司 | 显示装置 |
| CN112201194B (zh) * | 2020-10-21 | 2022-08-23 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JP3330812B2 (ja) * | 1996-03-22 | 2002-09-30 | シャープ株式会社 | マトリックス型表示装置およびその駆動方法 |
| KR100242110B1 (ko) * | 1997-04-30 | 2000-02-01 | 구본준 | 도트인버전 구동방식의 액정표시장치와 그 구동회로 |
| JPH10340070A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| JP3613942B2 (ja) | 1997-08-18 | 2005-01-26 | セイコーエプソン株式会社 | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 |
| JP2000267616A (ja) | 1999-03-19 | 2000-09-29 | Sony Corp | 液晶表示装置およびその駆動方法 |
| JP2000310765A (ja) * | 1999-04-28 | 2000-11-07 | Sony Corp | 液晶表示装置 |
| JP3473745B2 (ja) * | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
| US6611248B2 (en) * | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
| JP4894081B2 (ja) * | 2000-06-14 | 2012-03-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
| KR20020005421A (ko) | 2000-06-14 | 2002-01-17 | 이데이 노부유끼 | 표시 장치 및 그 구동 방법, 및 투사형 표시 장치 |
| JP3890949B2 (ja) * | 2001-10-17 | 2007-03-07 | ソニー株式会社 | 表示装置 |
-
2001
- 2001-10-17 JP JP2001319262A patent/JP3890948B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-10 CN CNB028040503A patent/CN1292395C/zh not_active Expired - Fee Related
- 2002-10-10 WO PCT/JP2002/010554 patent/WO2003034393A1/ja active Application Filing
- 2002-10-10 KR KR1020037008018A patent/KR100897968B1/ko not_active IP Right Cessation
- 2002-10-10 US US10/450,347 patent/US7173592B2/en not_active Expired - Fee Related
-
2007
- 2007-02-01 US US11/700,980 patent/US20070132698A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196968B2 (en) | 2003-11-13 | 2007-03-27 | Sharp Kabushiki Kaisha | Method of driving data lines, and display device and liquid crystal display device using method |
| JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2006145899A (ja) * | 2004-11-19 | 2006-06-08 | Seiko Epson Corp | 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器 |
| JP4661182B2 (ja) * | 2004-11-19 | 2011-03-30 | セイコーエプソン株式会社 | 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040045392A (ko) | 2004-06-01 |
| US20040041772A1 (en) | 2004-03-04 |
| US7173592B2 (en) | 2007-02-06 |
| KR100897968B1 (ko) | 2009-05-18 |
| US20070132698A1 (en) | 2007-06-14 |
| JP3890948B2 (ja) | 2007-03-07 |
| CN1488131A (zh) | 2004-04-07 |
| WO2003034393A1 (fr) | 2003-04-24 |
| CN1292395C (zh) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3890948B2 (ja) | 表示装置 | |
| US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
| JPH10171412A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004085891A (ja) | 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法 | |
| JP2008020675A (ja) | 画像表示装置 | |
| US20020044127A1 (en) | Display apparatus and driving method therefor | |
| JP3633528B2 (ja) | 表示装置 | |
| KR101243812B1 (ko) | 액정 표시장치의 구동장치와 그의 구동방법 | |
| JP2008216436A (ja) | 画像表示装置 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JP4007239B2 (ja) | 表示装置 | |
| JP3890949B2 (ja) | 表示装置 | |
| JP2004226684A (ja) | 画像表示パネルおよび画像表示装置 | |
| JP2003337320A (ja) | 表示装置 | |
| JPH10326090A (ja) | アクティブマトリクス表示装置 | |
| JP2004309822A (ja) | 表示装置 | |
| JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
| JP3890950B2 (ja) | 表示装置 | |
| KR100904337B1 (ko) | 표시 장치 | |
| JPH08292417A (ja) | 表示装置 | |
| JP4501485B2 (ja) | 表示装置 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2000267634A (ja) | 液晶表示装置およびその駆動方法並びに液晶表示システム | |
| JPH06347752A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| LAPS | Cancellation because of no payment of annual fees |