WO2003034393A1

WO2003034393A1 - Appareil d'affichage

Info

Publication number: WO2003034393A1
Application number: PCT/JP2002/010554
Authority: WO
Inventors: Junichi Yamashita; Katsuhide Uchino
Original assignee: Sony Corporation
Priority date: 2001-10-17
Filing date: 2002-10-10
Publication date: 2003-04-24
Also published as: US7173592B2; CN1488131A; KR20040045392A; US20040041772A1; JP2003122318A; JP3890948B2; CN1292395C; US20070132698A1; KR100897968B1

Description

明細 ^; 表示装置技術分野

本発明は表示装置に関し、特に分割サンプルホールド方式の水平駆動回路にクロックドライブ方式を適用した点順次駆動型のァクティブマトリクス表示装置に関する。背景技術

アクティブマトリクス方式の表示装置は、行状のゲートライン、列状の信号ライン及び両ラインが交差する部分にマトリクス状に配された画素を有するパネルで構成されている。各画素にはァクティブ素子として例えば薄膜トランジスタ（T F T ) 'が形成されている。更に垂直駆動回路と水平駆動回路を備えている。垂直駆動回路は、各ゲートラインに接続し順次画素の行を選択する。水平駆動回路は、各信号ラインに接続し選択された行の画素に映像信号を書き込む。その際、点順次駆動方式では、選択された行の画素に点順次で映像信号を書き込んでいく。

アクティブマトリクス型の表示装置では、 T F Tのソースドレイン電極と信号ラインの各々との間に寄生容量が存在している。この寄生容量により、ある信号ラインを通した映像信号の書き込み時の電位変化が隣の信号ラインに飛び込むことによって縦筋などの画像不良が発生する場合がある。この縦筋不良は、特にライン反転駆動方式で市松パターンを表示した時に顕著となる。あるいは、ドットライン反転駆動方式で、太さが 1 ドット（ 1画素）分の横線を表示した時縦筋が発生し易い。この信号ライン間における映像信号の飛び込みを防止する為に、いわゆる分割サンプルホールド駆動が提案されており、例えば特開 2 0 0 0 - 2 6 7 6 1 6号公報に開示されている。分割サンプルホールド方式は, 入力映像信号を 2系統に分離し、点順次方式で映像信号を書き込む際、隣接する画素同士で 2系統の映像信号をオーバ一ラップさせながら書き込む方式である。

第 7図は、上述した分割サンプルホールド駆動を採用した表示装置の一例を示す模式図である。図示する様に、表示装置は行状のゲートライン 1 1 3、列状の信号ライン 1 1 2、両ラインが交差する部分に行列状に配された画素 1 1 1及び所定の位相関係で 2系統に分けた映像信号 V i d e o l , V i d e o 2を供給する 2本の映像ライン 1 2 5 , 1 2 6 を有するパネルで構成されている。又、サンプリングスィッチ群 1 2 3 が各信号ライン 1 1 2に対応して配されており、 2本の信号ラインを単位として 2本の映像ラインの各々との間に接続されている。具体的には，一番目の信号ラインがサンプリングスィツチを介して一方の映像ライン 1 2 5に接続し、二番目の信号ラインが同じくサンプリングスィッチを介して他方の映像ライン 1 2 6に接続している。以下、 3番目以降の信号ラインについても交互にサンプリングスィツチを介して 2本の映像ライン 1 2 5 , 1 2 6に接続している。パネルには更に垂直駆動回路 1 1 6及び水平駆動回路 1 1 7も形成されている。垂直駆動回路 1 1 6は各ゲートライン 1 1 3に接続し、順次画素 1 1 1の行を選択する。換言すると、マトリクス状に配された画素 1 1 1は行単位で順次選択されていく。水平駆動回路 1 1 7は所定の周期のクロック信号に基づいて動作し，サンプリングスィツチ群 1 2 3の各スィッチのうち、同一の映像ラインに接続されたスィッチに対してはオーバーラップさせず、隣接するスィツチに対してはオーバーラップさせたサンプリングパルス A , B , C , D - · · を順次発生して各スィッチを順に開閉駆動し、もって選択された行の画素 1 1 1に点順次で映像信号を書き込む。表示装置は更にクロック生成回路 1 8 9を備えており、水平駆動回路 1 1 7の動作基準となるクロック信号 H C Kの他、スタートパルス H S Tを供給している。水平駆動回路 1 1 7はシフトレジスタ（S Z R ) 1 2 1の多段接続からなり、 H C Kに応じて H S Tを順次転送することで、前述したサンプリングパルス A， B , C， D · · · を順次発生している。

第 8図の波形図を参照して、第 7図に示した従来の表示装置の動作を簡潔に説明する。前述した様に、水平駆動回路はクロック信号 H C Kに応じて動作し、スタートパルス H S Tを順次転送することで、サンプリングパルス A， B， C， D · · · を生成している。図から明らかな様に隣接する信号ライン間では、サンプリングパルスが互いにオーバ一ラップしている。即ち、第 1の信号ラインに対応したサンプリングパルス A は、第 2の信号ラインに対応したサンプリングパルス Bとオーバーラップしている。同様に、第 2の信号ラインに対応したサンプリングパルス Bと第 3の信号ラインに対応したサンプリングパルス Cもオーバーラップしている。互いに隣接する信号ラインに対しては別々の映像ラインから映像信号が供給される為、オーバーラップさせても差し支えない。隣接する信号ラインのサンプリングスィツチに対して、オーバーラップさせる様にサンプリングパルスを生成することで、従来から問題となっていた縦筋不良を防ぐことができる。即ち、各画素トランジスタのソース /ドレイン電極と信号ラインの各々との間に寄生容量が存在し、この寄生容量を介してある信号ラインの電位変化が隣の信号ラインに飛び込んだとしても、その信号ラインがオーバ一ラップサンプリングによりローインピーダンスである為、映像信号の飛び込みの影響を受けることはない。図示の例では、サンプリングパルス Aに応答して、対応する第 1の信号ラインに信号電位 S i g 1がサンプルホールドされる。続いてサンプリングパルス Bに応答し、第 2の信号ラインに信号電位 S i g 2がサンプルホールドされる。この時、第 2の信号ラインで電位変化が生じる。この電位変化は、寄生容量によって第 1の信号ラインにも飛び込むが、この時第 1の信号ラインはまだ対応するサンプリングスィツチが開いている為、口一インピーダンスとなっており信号の飛び込みの影響を受けることがない。

第 9図は、各信号ラインに対する映像信号のサンプリングタイミングと、各映像ラインの電位変化を模式的に表わしている。基本的には、同一の映像ラインに接続されたサンプリングスィツチに対しては、オーバ

—ラップさせない様にサンプリングパルスを生成している。例えば、 1 番目の信号ラインと 3番目の信号ラインは同一の映像ラインに接続している。従って、サンプリングパルス Aとサンプリングパルス Cは原理的には重ならない様に回路設計されている。しかし、現実にはパルスの伝送過程において配線抵抗や寄生容量などに起因して遅延が生じ、波形に鈍りが現われる。この結果、サンプリングパルス Aとサンプリングパルス Cでは部分的なオーバーラップが生じている。この様な状態で、サンプリングパルス Cが立ち上がると対応するサンプリングスィツチが開き信号ラインに対する充放電が生ずる為、実線矢印で示す様に映像ライン上の映像信号 V i d e 0 1に電位揺れが生じる。この時、先発のサンプリングパルス Aは未だ立ち下がり切っていないので、点線矢印で示す様に映像ラインの電位揺れ（充放電ノイズ）を拾ってしまう。この結果信号ラインにサンプリングされた電位のばらつきが生じ、画面上では縦筋となって画品位を損なうことになる。又、同一の映像ラインに接続された信号ライン間におけるこの様な映像信号の干渉によって、画面上にはゴーストなどが引き起こされる場合がある。発明の開示

上述した従来の技術の課題に鑑み、本発明はいわゆる分割サンプルホールド方式を採用したァクティブマトリクス型の表示装置において、同一の映像ラインに接続した信号ライン間で生じる映像信号の干渉を抑制し、もって縦筋やゴ一ストなどの画像不良を抑制することを目的とする係る目的を達成するために以下の手段を講じた。すなわち、本発明に係る表示装置は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で n系統（nは 2以上の整数）に分けた映像信号を供給する n本の映像ラインを有するパネルと、各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、 n本の信号ラインを単位としで該 n本の映像ラインの各々との間に接続されたサンプリングスィツチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスィツチ群の各スィツチのうち、同一の映像ラインに接続されたスィツチに対してはオーバ一ラップさせず、隣接するスィツチに対してはオーバ一ラップさせたサンプリングパルスを順次発生して各スィツチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、該水平駆動回路の動作基準となる第 1のクロック信号を生成するとともに、この第 1のクロック信号に対して周期が二倍でかつパルス幅が二倍の第 2のクロック信号を生成するク口ック生成回路とからなり、

前記水平駆動回路は、前記第 1のクロック信号に同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答して前記第 2のクロック信号を抜き取って該サンプリングパルスを順次生成する抜取スィッチ群とを有することを特徴とする。好ましくは、前記クロック生成回路は、該第 1のクロック信号に対して該第 2のクロック信号の位相を可変調整できる。より具体的には、前記クロック生成回路は、該第 1のクロック信号に対して該第 2のクロック信号の位相を可変調整しもって該サンプリングパルスの幅を最適化する。

本発明によれば、分割サンプルホールド駆動を採用した表示装置において、水平駆動回路から出力されたシフトパルスを別のクロック信号で抜き取り、サンプリングパルスを生成している。この様なクロックドライブ方式を導入することで、隣り合う信号ライン間のサンプリングパルスではオーバーラップを保ちつつ、 1本おきに同一の映像ラインに接続した信号ライン間ではサンプリングパルス同士の完全ノンオーバーラップを実現している。特に本発明では、第 1のクロック信号に対して第 2 のクロック信号の位相を可変調整可能としている。これにより、縦筋やゴース卜などの表示不良に対してサンプリングパルスの幅を最適化できる。図面の簡単な説明

第 1図は、本発明に係る表示装置の基本的な構成を示すブロック図である。

第 2図は、第 1図に示した表示装置の動作説明に供する波形図である, 第 3図は、同じく、第 1図に示した表示装置の動作説明に供する波形図である。

第 4図は、参考とする表示装置の動作説明に供する波形図である。 · 第 5図は、第 1図に示した表示装置の全体的な構成例を示すプロック図である。

第 6図は、本発明の一実施形態に係る点順次駆動方式のァクティブマトリクス型液晶表示装置の構成例を示す回路図である。

第 7図は、従来の表示装置の一例を示すブロック図である。

第 8図は、第 7図に示した従来の表示装置の動作説明に供する波形図である。

第 9図は、第 7図に示した従来の表示装置の動作説明に供する波形図である。発明を実施するための最良の形態

以下図面を参照して本発明の実施の形態を詳細に説明する。第 1図は本発明に係る表示装置の基本的な構成を示す模式的なプロック図である, 本表示装置は、行状のゲ一トライン 1 3、列状の信号ライン 1 2、両ラィンが交差する部分に行列状に配された画素 1 1及び所定の位相関係で 2系統に分けた映像信号 V i d e o l , V i d e o 2を供給する 2本の映像ライン 2 5， 2 6を有するパネルで構成されている。尚、本例では映像信号を 2系統に分けているが、これに限られるものではなく一般に n系統に分けることができる。但し、 nは 2以上の整数である。この場合、 n系統に分けた映像信号は n本の映像ラインによって別々に供給される。

パネルには、垂直駆動回路 1 6、水平駆動回路 1 7、サンプリングスィツチ群 2 3なども形成されている。垂直駆動回路 1 6は、各ゲートライン 1 3に接続し画素 1 1を順次行単位で選択する。サンプリングスィツチ群 2 3は各信号ライン 1 2に対応して配されており、 2本の信号ラィンを単位として 2本の映像ライン 2 5 , 2 6の各々との間に接続された個々のスィッチで構成されている。例えば、一番目の信号ラインに設けたスィツチは一方の映像ライン 2 5に接続し、二番目の信号ラインに設けたスィッチは他方の映像ライン 2 6に接続している。この様に、サンプリングスィツチ群 2 3の各スィツチは各信号ライン 1 2を互い違いに 2本の映像ライン 2 5, 26に接続している。但し本発明はこれに限られるものではなく、一般にサンプリングスィッチ群 23は、 n本の信号ラインを単位として _n本の映像ラインの各々との間に接続されている, 水平駆動回路 1 7は所定の周期のクロック信号に基づいて動作し、サンプリングスィツチ群 2 3の各スィツチのうち、同一の映像ラインに接続されたスィッチに対してはオーバ一ラップさせず、隣接するスィッチに対してはオーバーラップさせたサンプリングパルス A ' ， B' , C ' , D' · · · を順次発生して各スィッチを順に開閉駆動し、もって選択された行の画素に順次映像信号を書き込む。例えば、同一の映像ライン 2 5に接続された一番目及び三番目のスィツチに対しては、互いにオーバ —ラップしないサンプリングパルス A' 及び C' を供給する。一方、隣接する一番目及び二番目のスィツチに対してはオーバ一ラップさせたサンプリングパルス A' 及び B' を順次発生する。尚、互いに隣り合うスィツチは別々の映像ライン 25， 2 6に接続されている。

本発明の特徴事項としてクロック生成回路 1 8を備えており、水平駆動回路 1 7の動作基準となる第 1のクロック信号 HCK， HCKXを生成するとともに、この第 1のクロック信号に対して周期が二倍で且つパルス幅が二倍の第 2のクロック信号 2 HCK 1 , 2 HCK 2, 2HCK 3, 2 HCK4を生成する。第 1のクロック信号 HCK, HCKXは互いに反対極性となっている。尚、本明細書では第 1のクロック信号 HC K, HCKXをまとめて HCKパルスと呼ぶ場合がある。これに対し、第 2のクロック信号 2 H C K 1 , 2 H C K 2 , 2 H C K 3 , 2 H C K 4 は互いに位相が 90度ずつシフトしている。本明細書では、これらの第 2のクロック信号をまとめて 2HCKパルスと呼ぶ場合がある。一方、水平駆動回路 1 7はシフトレジス夕 2 1と抜取スィツチ群 22とで構成されている。シフトレジス夕 2 1は第 1のクロック信号 HCK, HCK Xに同期してシフト動作を行ない各シフト段 SZRからシフトパルス A： B， C, D · · · を順次出力する。抜取スィッチ群 2 2は、シフトレジス夕 2 1から順次出力されるシフトパルス A, B, C, D - · · に応答して第 2のクロック信号 2 HCK 1 , 2 HCK2, 2 HCK 3 , 2 HC K 4を抜き取って、前述したサンプリングパルス A，， B' ， C , D' · · · を順次生成する。具体的には、シフトレジス夕 2 1の第 1段に対応した抜取スィツチは、シフトパルス Aに応答して第 2のクロック信号 2HCK 1を抜き取り、サンプリングパルス A' を生成する。同様に、シフトレジスタ 2 1の第 2段に対応した抜取スィッチは、シフトパルス Bに応じて第 2のクロック信号 2 H C K 2を抜き取り、サンプリングパルス B' を生成する。尚、クロック生成回路 1 8は第 1のクロック信号 HCK, HCKXに対して第 2のクロック信号 2HCK 1, 2 HC K 2 , 2HCK3, 2 HCK4の位相を可変調整できる。これにより、サンプリングパルス A，， B，， C，， D ' · · ' のパルス幅を最適化し、もって縦筋やゴーストなどの表示不良に対処することができる。

第 2図は、第 1図に示した表示装置の動作説明に供する波形図である, 図中、 H S Tは水平駆動回路 1 7のシフトレジスタ 2 1の先頭段に入力されるスタートパルスである。このスタートパルス H S Tは H C Kパルスゃ 2HCKパルスと同様にクロック生成回路 1 8から供給される。シフトレジス夕 2 1は HCK, HCKXに応じて動作し、 HSTを順次転送することで、シフトパルス A, B, C, Dを生成する。図示する様に. 各シフトパルス A〜Dは H CKパルスの周期と等しいパルス幅を有し、且つ HCKパルスの立ち上がり及び立ち下がりと同期して順次出力される。一方、第 2のクロック信号 2 HCK 1， 2 HC K 2 , 2HCK3, 211じ1：4は第 1のクロック信号 HCK， HCKXの二倍に相当する周期を有し、且つパルス幅は HCKパルスの一周期と等しくなつている。 2 HCK 1 , 2HCK 2, 2 HC K 3 , 2 H C K 4は位相が順次 90度シフトしている。一番目の抜取スィツチはシフトパルス Aに応じて 2 H CK 1を抜き取り、対応するサンプリングパルス A' を形成している。換言すると、サンプリングパルス A ' の立ち上がりはシフトパルス Aの立ち上がりで決められ、同じくサンプリングパルス A ' の立ち下がりは 2 HCK 1の立ち下がりによって規定される。従って、サンプリングパルス A' のパルス幅 Wは 2 HCK 1とシフトパルス Aとの位相関係によつて調整可能である。前述した様に、シフトパルス Aは HCK, HCK Xに同期している。従って、 HCKパルスに対して 2HCKパルスの位相を調整することで、サンプリングパルスの幅 Wを最適に設定可能である。以下同様に、サンプリングパルス B' の立ち上がりはシフトパルス Bの立ち上がりによって決定され、サンプリングパルス B ' の立ち下がりは 2 HCK 2の立ち下がりによって決定される。以下、サンプリングパルス C， , D ' についても同様である。

図示する様に、互いに隣り合うサンプリングスィツチに供給されるサンプリングパルス A' , B ' はオーバ一ラップしている。同様に、 B，とじ' もオーバーラップしており、 C，と D，もオーバーラップしている。この様に、隣り合うサンプリングスィッチに対して互いにオーバーラップさせた状態でサンプリングパルスを供給し、別々の映像ラインからそれぞれ映像信号をサンプリングすることで、いわゆる分割サンプルホールドを行なっている。この分割サンプルホールド駆動により、特定パターンを表示した時に現われる縦筋欠陥を防止することが可能である例えば、ライン反転駆動時に市松パターンを表示する場合や、ドットラィン反転駆動時にワンドット横線のパターンを表示する場合である。同一の映像ラインに接続されたサンプリングスィツチに対しては、順次完全ノンオーバーラップの状態でサンプリングパルスを供給している例えばサンプリングパルス A ' とじ ' は互いに完全ノンオーバ一ラップであり、 B ' と D ' も同様に完全ノンオーバーラップである。この様に同一の映像ラインに接続されたサンプリングスィツチに対して完全ノンオーバーラップのサンプリングパルスを供給することで、点順次駆動方式のァクティブマトリクス表示装置に特有な縦筋やゴーストなどの表示不良を防ぐことができる。例えば、点線矢印で示す様に、サンプリングパルス A ' の立ち下がりで、映像信号 V i d e o 1のサンプリングが完了し、対応する信号ラインの電位がホールドされる。その後実線矢印で示す様にサンプリングパルス C ' が立ち上がり、同一の映像ラインからビデオ信号 V i d e o 1のサンプリングを開始する。この時、信号の充放電により、映像ライン上の映像信号 V i d e o 1の電位が急激に低下し、いわゆる充放電ノイズが発生する。この時、前のサンプリングパルス A ' は既に立ち下がっており、充放電ノイズがサンプリングされる恐れはない。これにより、縦筋の発生を抑え、ゴ一ストに対するマ一ジンを上げることができる。

第 3図は、第 2図に示したタイミングチャートから、 H C Kパルスに対する 2 H C Kパルスの位相をずらした状態を表わしている。第 3図の例は、第 2図の例よりも 2 H C Kパルスを遅延させている。前述した様に、サンプリングパルスの幅 Wは、シフトパルスの立ち上がりと 2 H C Kパルスの立ち下がりで決定される。例えばサンプリングパルス A ' の幅 Wは、シフトパルス Aの立ち上がりと 2 H C K 1パルスの立ち下がりとによって決定される。第 2図の例に対し第 3図の例では 2 H C Kパルスを遅延させている為、サンプリングパルスの幅はより広くなつている, この様に、 2 HCKの位相を HCKに対して可変させることで、抜き取つた後のサンプリングパルス幅 Wを可変させることができる。特に第 3 図の例では、 HC Kパルスの周期と同程度のパルス幅 Wを持つサンプリングパルス A，， B' ， C' ， D' · · ' を得ることも可能である。これにより、縦筋レベルやゴーストマ一ジンに対してべス卜なサンプリングパルス幅を選択することが可能である。

第 4図は、分割サンプルホールド駆動において、同一映像ラインに接続した信号ラインに対して順次完全ノンオーバーラップサンプリングを実現する為の別法を示すタイミングチャートである。この別法では外部のクロック生成回路から、水平駆動回路の動作基準となる HCKパルスに加え、抜き取り用の DCKパルスを供給している。本発明で用いる 2 H C Kパルスと異なり、別法で用いる D C Kパルスは H C Kパルスと周期が同じで、パルス幅が大きくなつている。クロック生成回路は DCK パルスの幅を可変調整可能であり、図示の例では DC K Aよりも DC K Bが長くなつている。この別法では、 HCKパルスに基づいて動作する水平駆動回路から出力されるシフトパルスに応じ、 DCKパルスを抜き取って所望のサンプリングパルスを生成している。 D CKパルスの幅を調整することでサンプリングパルスの幅を最適化する方式である。この別法では、周期を同一にする一方 D CKパルス幅が HCKパルス幅に対して長いことを特徴としている。しかし、一般的にパルスの伝送経路は抵抗と寄生容量を持つ為、図示の様にパネル内部では HCKパルスや D CKパルスの立ち下がり、立ち上がりが鈍る。 DC KBの様にパルス幅が長くなると、パネル内部では DC KB' で表わす様にパルスが立ち下がり切らなくなり、クロックドライブが正常に動作しなくなる。その為, D CKパルス幅は最低でも、 HCKの周期に対してパルスの立ち下がりより短くなくてはならない。結果として、生成されるサンプリングパルス幅の可変範囲が狭められてしまう。前述した特定パターンに対する縦筋や、点順次駆動特有の縦筋、あるいはゴーストに対する最適なサンプリングパルス幅を得る為には、本発明の様に HCKパルスと 2 HCKパルスの位相を調整することで、特に制限なく可変設定できることが望ましい。

第 5図は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本表示装置は画素アレイ部 1 5、垂直駆動回路 1 6及び水平駆動回路 1 7などを集積的に形成したパネル 3 3で構成されている。画素アレイ部 1 5は、行状のゲートライン 1 3、列状の信号ライン 1 2及び両者が交差する部分に行列状に配された画素 1 1とで構成されている。垂直駆動回路 1 6は左右に分かれて配されており、ゲ一トライン 1 3の両端に接続して、順次画素 1 1の行を選択する。水平駆動回路 1 7は信号ライン 1 2に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素 1 1に順次映像信号を書き込む。尚、各信号ライン 1 2にはプリチャージ回路 2 0も接続されており、映像信号を書き込む前に各信号ラインをプリチャージして、画像品位を改善している。本表示装置は更にクロック生成回路 1 8を備えており、水平駆動回路 1 7の動作基準となる第 1のクロック信号 HCK， HCKXを生成するとともに、この第 1のクロック信号 HCK, HCK Xに対して周期が二倍で且つパルス幅が二倍の第 2のクロック信号 2 H C K 1 , 2 HCK 2 , 2 HCK 3, 2HCK4を生成する。尚、 HCK Xは HCKの反転信号である。又、 2HCK 1 , 2 H C K 2 , 2 HCK 3, 2 HCK 4は互いに位相が 9 0度ずっシフトしている。

水平駆動回路 1 7は H C Kパルスに基づいてシフトパルスを順次出力する。更に水平駆動回路 1 7はシフトパルスに応じて 2 HCKパルスを抜き取ることで、サンプリングパルスを生成している。この結果、隣り合う信号ラインに割り当てられるサンプリングパルス同士はオーバ一ラップを保ちつつ、同じ映像ラインに接続する信号ラインに割り当てられるサンプリングパルス同士は、完全ノンオーバーラップとなる様にしている。

第 6図は、第 5図に示した表示装置の具体的な構成例を表わしており , 液晶セルを画素の表示エレメント（電気光学素子）として用いた点順次駆動方式のァクティブマトリクス型液晶表示装置の構成を示す回路図である。ここでは、図面の簡略化のために、 4行 4列の画素配列の場合を例に採って示している。なお、アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（TF T ； thin film transistor) が用いられている。

第 6図において、行列状に配置された 4行 4列分の画素 1 1の各々は，画素トランジスタである薄膜トランジスタ T FTと、この薄膜トランジス夕 T F Tのドレイン電極に画素電極が接続された液晶セル L Cと、薄膜トランジスタ TFTのドレイン電極に一方の電極が接続された保持容量 Cs とから構成されている。これら画素 1 1の各々に対して、信号ラィン 1 2- 1〜 1 2-4 が各列ごとにその画素配列方向に沿って配線され、ゲートライン 1 3- 1〜 1 3-4が各行ごとにその画素配列方向に沿って配線されている。

画素 1 1の各々において、薄膜トランジスタ TFTのソース電極（または、ドレイン電極）は、対応する信号ライン 1 2-1〜 1 2-4に各々接続されている。薄膜トランジスタ TFTのゲート電極は、ゲートライン 1 3- 1〜 1 3-4に各々接続されている。液晶セル L Cの対向電極および保持容量 Csの他方の電極は、各画素間で共通に Cs ライン 14に接続されている。この Cs ライン 1 4には、所定の直流電圧がコモン電圧 V c omとして与えられる。

以上により、画素 1 1が行列状に配置され、これら画素 1 1に対して信号ライン 1 2- 1〜 1 2-4が各列ごとに配線されかつゲートライン 1 3-1〜 1 3-4が各行ごとに配線されてなる画素アレイ部 1 5が構成されている。この画素アレイ部 1 5において、ゲートライン 1 3_1〜 1 3-4の各一端は、画素アレイ部 1 5の例えば左側に配置された垂直駆動回路 1 6の各段の出力端子に接続されている。

垂直駆動回路 1 6は、 1フィールド期間ごとに垂直方向（行方向）に走査してゲ一トライン 1 3-1〜 1 3 -4に接続された各画素 1 1を行単位で順次選択する処理を行う。すなわち、垂直駆動回路 1 6からゲートライン 1 3 -1 に対して走査パルス V g 1が与えられたときには 1行目の各列の画素が選択され、ゲートライン 1 3- 2に対して走査パルス V g 2が与えられたときには 2行目の各列の画素が選択される。以下同様にして、ゲートライン 1 3 - 3, 1 3 -4に対して走査パルス V g 3， V g 4が順に与えられる。

画素アレイ部 1 5の例えば上側には、水平駆動回路 1 7が配置されている。また、垂直駆動回路 1 6や水平駆動回路 1 7に対して各種のクロック信号を与える外部のクロック生成回路（タイミングジェネレータ） 1 8が設けられている。このクロック生成回路 1 8では、垂直走査の開始を指令する垂直スタートパルス V S τ、垂直走査の基準となる互いに逆相の垂直クロック V CK, V C KX、水平走査の開始を指令する水平スタートパルス H S T、水平走査の基準となる互いに逆相の水平クロック H CK, HC KXが生成される。更にクロックドライブ用のパルス 2 HC K 1 , 2 H CK 2 , 2 HC K 3 , 2 H CK 4も生成される。これらの 2 HC Kパルスは HC Kパルスに対して周期が二倍となっている。 2 H C K 1 , 2 HCK 2 , 2 HCK 3 , 2 H C K 4は互いに位相が 90度ずつずれている。

水平駆動回路 1 7は、二本に分かれた映像ライン 2 5, 26を介して入力される映像信号 V i d e o l , V i d e o 2を 1 H (Hは水平走査期間）ごとに順次サンプリングし、垂直駆動回路 1 6によって行単位で選択される各画素 1 1に対して書き込む処理を行うためのものであり、本例ではクロックドライブ方式を採用し、シフトレジス夕 2 1、クロック抜き取りスィッチ群 2 2およびサンプリングスィッチ群 23を有する構成となっている。

シフトレジス夕 2 1は、画素アレイ部 1 5の画素列（本例では、 4 列）に対応した 4段のシフト段（SZR段） 2 1 -1〜2 1 -4 からなり. 水平スタートパルス H S Tが与えられると、互いに逆相の水平クロック HCK, HCKXに同期してシフト動作を行う。これにより、シフトレジスタ 2 1の各シフト段 2 1-1〜2 1 -4 からは、水平クロック HCK, HCKXの周期と同じパルス幅を持つシフトパルス A〜Dが順次出力される。

クロック抜き取りスィッチ群 2 2は、画素アレイ部 1 5の画素列に対応した 4個のスィッチ 2 2- 1〜22-4からなり、これらスィッチ 22 - 1〜 22-4の各一端が、ク口ック生成回路 1 8からクロック 2 HCK 1 〜2 HCK4を伝送するクロックライン 24-1〜24- 4に接続されている。すなわち、スィッチ 22 -1 の一端がクロックライン 24-4に. スィッチ 22-2の一端がクロックライン 24 - 3に、スィッチ 2 2 _ 3の一端がクロックライン 24 - 2に、スィッチ 22 -4の一端がク口ックライン 24- 1にそれぞれ接続されている。

クロック抜き取りスィツチ群 22の各スィツチ 22- 1 - 2 2- 4には、シフトレジスタ 2 1の各シフト段 2 1 -1〜 2 1 -4から順次出力されるシフトパルス A〜Dが与えられる。クロック抜き取りスィツチ群 2 2の各スィツチ 22-1〜 2 2- 4は、シフトレジス夕 2 1の各シフト段 2 1_1〜 2 1-4からシフトパルス A〜Dが与えられると、これらシフトパルス A〜Dに応答して順にオン状態となることにより、互いに位相が 9 0 ° ずれた 2 HCK 1〜 2 HCK4を順に抜き取る。

サンプリングスィツチ群 23は、画素アレイ部 1 5の画素列に対応した 4個のスィッチ 23- 1〜2 3-4力、らなり、これらのスィッチ 23 - 1〜 23 -4の各一端が映像信号 V i d e o l , V i d e o 2を入力する映像ライン 2 5， 26に交互に接続されている。このサンプリングスイッチ群 2 3の各スィッチ 2 3-1〜 2 3- 4には、クロック抜き取りスイッチ群 2 2の各スィッチ 22- 1〜22- によって抜き取られたクロック 2 HCK 1〜 2 HCK4がサンプリングパルス A，〜D' として与えられる。

サンプリングスィツチ群 23の各スィツチ 2 3-1〜2 3- 4は、クロック抜き取りスィッチ群 2 2の各スィッチ 22-：!〜 2 2-4からサンプリングパルス A' 〜D' が与えられると、これらサンプリングパルス A' 〜D' に応答して順にオン状態となることにより、映像ライン 2 5 26を通して入力される映像信号 V i d e o l , V i d e o 2を順次サンプリングし、画素ァレイ部 1 5の信号ライン 1 2 - 1〜 1 2 -4に供給する。

上記構成の水平駆動回路 1 7では、シフトレジス夕 2 1から順次出力されるシフトパルス A〜Dをそのままサンプリングパルスとして用いるのではなく、シフトパルス A〜Dに同期して、クロックドライブ用のパルス 2HCK 1 , 2 HCK 2, 2 HCK 3 , 2 HCK 4を順番に抜き取り、サンプリングパルス A' 〜D' として用いる。これにより、サンプリングパルス A' 〜D' のばらつきを抑えることができる。その結果、サンプリングパルス A' 〜D' のばらつきに起因するゴーストを除去でさる。

以上説明したように、本発明によれば、 HCKパルスに対して周期及びパルス幅が二倍の 2 HCKパルスをクロックドライブすることで、分割サンプルホールド駆動に対応した完全ノンオーバーラップサンプリングを実現し、縦筋の発生を抑えるとともにゴース卜に対するマージンを上げることができる。特に、パネル外部で 2 HCKパルスを作成し、 H C Kパルスに対する位相を可変させることで、サンプリングパルス幅を自由に最適設定することが可能になる。

Claims

請求の範囲

1 . 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で n系統（nは 2以上の整数）に分けた映像信号を供給する n本の映像ラインを有するパネルと各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、 n本の信号ラインを単位として該 n本の映像ラインの各々との間に接続されたサンプリングスィツチ群と、

所定の周期のクロック信号に基づいて動作し、前記サンプリングスィツチ群の各スィツチのうち、同一の映像ラインに接続されたスィツチに対してはオーバーラップさせず、隣接するスィツチに対してはオーバ一ラップさせたサンプリングパルスを順次発生して各スィツチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、

該水平駆動回路の動作基準となる第 1のクロック信号を生成するとともに、この第 1のクロック信号に対して周期が二倍でかつパルス幅が二倍の第 2のクロック信号を生成するクロック生成回路とからなり、前記水平駆動回路は、前記第 1のクロック信号に同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジス夕と、前記シフトレジスタから順次出力される前記シフトパルスに応答して前記第 2のクロック信号を抜き取って該サンプリングパルスを順次生成する抜取スィツチ群とを有することを特徴とする表示装置。

2 . 前記クロック生成回路は、該第 1のクロック信号に対して該第 2 のクロック信号の位相を可変調整できることを特徴とする請求の範囲第 1項記載の表示装置。

3 . 前記クロック生成回路は、該第 1のクロック信号に対して該第 2 のクロック信号の位相を可変調整し、もって該サンプリングパルスの幅を最適化することを特徴とする請求の範囲第 2項記載の表示装置。