JP3890948B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3890948B2 JP3890948B2 JP2001319262A JP2001319262A JP3890948B2 JP 3890948 B2 JP3890948 B2 JP 3890948B2 JP 2001319262 A JP2001319262 A JP 2001319262A JP 2001319262 A JP2001319262 A JP 2001319262A JP 3890948 B2 JP3890948 B2 JP 3890948B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sampling
- signal
- video
- sequentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特に分割サンプルホールド方式の水平駆動回路にクロックドライブ方式を適用した点順次駆動型のアクティブマトリクス表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の表示装置は、行状のゲートライン、列状の信号ライン及び両ラインが交差する部分にマトリクス状に配された画素を有するパネルで構成されている。各画素にはアクティブ素子として例えば薄膜トランジスタ（ＴＦＴ）が形成されている。更に垂直駆動回路と水平駆動回路を備えている。垂直駆動回路は、各ゲートラインに接続し順次画素の行を選択する。水平駆動回路は、各信号ラインに接続し、選択された行の画素に映像信号を書き込む。その際、点順次駆動方式では、選択された行の画素に点順次で映像信号を書き込んでいく。
【０００３】
アクティブマトリクス型の表示装置では、ＴＦＴのソース／ドレイン電極と信号ラインの各々との間に寄生容量が存在している。この寄生容量により、ある信号ラインを通した映像信号の書き込み時の電位変化が隣の信号ラインに飛び込むことによって縦筋などの画像不良が発生する場合がある。この縦筋不良は、特にライン反転駆動方式で市松パターンを表示した時に顕著となる。あるいは、ドットライン反転駆動方式で、太さが１ドット（１画素）分の横線を表示した時縦筋が発生し易い。
【０００４】
この信号ライン間における映像信号の飛び込みを防止する為に、いわゆる分割サンプルホールド駆動が提案されており、例えば特開２０００−２６７６１６号公報に開示されている。分割サンプルホールド方式は、入力映像信号を２系統に分離し、点順次方式で映像信号を書き込む際、隣接する画素同士で２系統の映像信号をオーバーラップさせながら書き込む方式である。
【０００５】
図７は、上述した分割サンプルホールド駆動を採用した表示装置の一例を示す模式図である。図示する様に、表示装置は行状のゲートライン１１３、列状の信号ライン１１２、両ラインが交差する部分に行列状に配された画素１１１及び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２本の映像ライン１２５，１２６を有するパネルで構成されている。又、サンプリングスイッチ群１２３が各信号ライン１１２に対応して配されており、２本の信号ラインを単位として２本の映像ラインの各々との間に接続されている。具体的には、一番目の信号ラインがサンプリングスイッチを介して一方の映像ライン１２５に接続し、二番目の信号ラインが同じくサンプリングスイッチを介して他方の映像ライン１２６に接続している。以下、３番目以降の信号ラインについても交互にサンプリングスイッチを介して２本の映像ライン１２５，１２６に接続している。パネルには更に垂直駆動回路１１６及び水平駆動回路１１７も形成されている。垂直駆動回路１１６は各ゲートライン１１３に接続し、順次画素１１１の行を選択する。換言すると、マトリクス状に配された画素１１１は行単位で順次選択されていく。水平駆動回路１１７は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群１２３の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次発生して各スイッチを順に開閉駆動し、もって選択された行の画素１１１に点順次で映像信号を書き込む。表示装置は更にクロック生成回路１８９を備えており、水平駆動回路１１７の動作基準となるクロック信号ＨＣＫの他、スタートパルスＨＳＴを供給している。水平駆動回路１１７はシフトレジスタ（Ｓ／Ｒ）１２１の多段接続からなり、ＨＣＫに応じてＨＳＴを順次転送することで、前述したサンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次発生している。
【０００６】
図８の波形図を参照して、図７に示した従来の表示装置の動作を簡潔に説明する。前述した様に、水平駆動回路はクロック信号ＨＣＫに応じて動作し、スタートパルスＨＳＴを順次転送することで、サンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を生成している。図から明らかな様に、隣接する信号ライン間では、サンプリングパルスが互いにオーバーラップしている。即ち、第１の信号ラインに対応したサンプリングパルスＡは、第２の信号ラインに対応したサンプリングパルスＢとオーバーラップしている。同様に、第２の信号ラインに対応したサンプリングパルスＢと第３の信号ラインに対応したサンプリングパルスＣもオーバーラップしている。互いに隣接する信号ラインに対しては別々の映像ラインから映像信号が供給される為、オーバーラップさせても差し支えない。隣接する信号ラインのサンプリングスイッチに対して、オーバーラップさせる様にサンプリングパルスを生成することで、従来から問題となっていた縦筋不良を防ぐことができる。即ち、各画素トランジスタのソース／ドレイン電極と信号ラインの各々との間に寄生容量が存在し、この寄生容量を介してある信号ラインの電位変化が隣の信号ラインに飛び込んだとしても、その信号ラインがオーバーラップサンプリングによりローインピーダンスである為、映像信号の飛び込みの影響を受けることはない。
【０００７】
図示の例では、サンプリングパルスＡに応答して、対応する第１の信号ラインに信号電位Ｓｉｇ１がサンプルホールドされる。続いてサンプリングパルスＢに応答し、第２の信号ラインに信号電位Ｓｉｇ２がサンプルホールドされる。この時、第２の信号ラインで電位変化が生じる。この電位変化は、寄生容量によって第１の信号ラインにも飛び込むが、この時第１の信号ラインはまだ対応するサンプリングスイッチが開いている為、ローインピーダンスとなっており信号の飛び込みの影響を受けることがない。
【０００８】
【発明が解決しようとする課題】
図９は、各信号ラインに対する映像信号のサンプリングタイミングと、各映像ラインの電位変化を模式的に表わしている。基本的には、同一の映像ラインに接続されたサンプリングスイッチに対しては、オーバーラップさせない様にサンプリングパルスを生成している。例えば、１番目の信号ラインと３番目の信号ラインは同一の映像ラインに接続している。従って、サンプリングパルスＡとサンプリングパルスＣは原理的には重ならない様に回路設計されている。しかし、現実にはパルスの伝送過程において配線抵抗や寄生容量などに起因して遅延が生じ、波形に鈍りが現われる。この結果、サンプリングパルスＡとサンプリングパルスＣでは部分的なオーバーラップが生じている。この様な状態で、サンプリングパルスＣが立ち上がると対応するサンプリングスイッチが開き、信号ラインに対する充放電が生ずる為、実線矢印で示す様に映像ライン上の映像信号Ｖｉｄｅｏ１に電位揺れが生じる。この時、先発のサンプリングパルスＡは未だ立ち下がり切っていないので、点線矢印で示す様に映像ラインの電位揺れ（充放電ノイズ）を拾ってしまう。この結果信号ラインにサンプリングされた電位のばらつきが生じ、画面上では縦筋となって画品位を損なうことになる。又、同一の映像ラインに接続された信号ライン間におけるこの様な映像信号の干渉によって、画面上にはゴーストなどが引き起こされる場合がある。
【０００９】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明はいわゆる分割サンプルホールド方式を採用したアクティブマトリクス型の表示装置において、同一の映像ラインに接続した信号ライン間で生じる映像信号の干渉を抑制し、もって縦筋やゴーストなどの画像不良を抑制することを目的とする。係る目的を達成するために以下の手段を講じた。すなわち、本発明に係る表示装置は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも２系統に分けた映像信号を供給する少なくとも２本の映像ラインを有するパネルと、各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、少なくとも２本の信号ラインを単位として該２本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、該水平駆動回路の動作基準となり、互いに逆極性の２系統の第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期及びパルス幅が二倍でかつそれぞれ位相が１／４周期ずつずれている第２のクロック信号を４系統生成するクロック生成回路とからなり、前記水平駆動回路は、前記第１のクロック信号に同期してシフト動作を行い各シフト段からそれぞれ隣接するパルス間でパルス幅が半分重複するシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、４系統ある前記第２のクロック信号に含まれるパルスを各系統から順に抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有することを特徴とする。好ましくは、前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整できる。より具体的には、前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整し、もって該サンプリングパルスの幅を最適化する。
【００１０】
本発明によれば、分割サンプルホールド駆動を採用した表示装置において、水平駆動回路から出力されたシフトパルスを別のクロック信号で抜き取り、サンプリングパルスを生成している。この様なクロックドライブ方式を導入することで、隣り合う信号ライン間のサンプリングパルスではオーバーラップを保ちつつ、１本おきに同一の映像ラインに接続した信号ライン間ではサンプリングパルス同士の完全ノンオーバーラップを実現している。特に本発明では、第１のクロック信号に対して第２のクロック信号の位相を可変調整可能としている。これにより、縦筋やゴーストなどの表示不良に対してサンプリングパルスの幅を最適化できる。
【発明の実施の形態】
【００１１】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の基本的な構成を示す模式的なブロック図である。本表示装置は、行状のゲートライン１３、列状の信号ライン１２、両ラインが交差する部分に行列状に配された画素１１及び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２本の映像ライン２５，２６を有するパネルで構成されている。尚、本例では映像信号を２系統に分けているが、これに限られるものではなく一般にｎ系統に分けることができる。但し、ｎは２以上の整数である。この場合、ｎ系統に分けた映像信号はｎ本の映像ラインによって別々に供給される。
【００１２】
パネルには、垂直駆動回路１６、水平駆動回路１７、サンプリングスイッチ群２３なども形成されている。垂直駆動回路１６は、各ゲートライン１３に接続し画素１１を順次行単位で選択する。サンプリングスイッチ群２３は各信号ライン１２に対応して配されており、２本の信号ラインを単位として２本の映像ライン２５，２６の各々との間に接続された個々のスイッチで構成されている。例えば、一番目の信号ラインに設けたスイッチは一方の映像ライン２５に接続し、二番目の信号ラインに設けたスイッチは他方の映像ライン２６に接続している。この様に、サンプリングスイッチ群２３の各スイッチは各信号ライン１２を互い違いに２本の映像ライン２５，２６に接続している。但し本発明はこれに限られるものではなく、一般にサンプリングスイッチ群２３は、ｎ本の信号ラインを単位としてｎ本の映像ラインの各々との間に接続されている。水平駆動回路１７は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群２３の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順次発生して各スイッチ２３を順に開閉駆動し、もって選択された行の画素に順次映像信号を書き込む。例えば、同一の映像ライン２５に接続された一番目及び三番目のスイッチに対しては、互いにオーバーラップしないサンプリングパルスＡ’及びＣ’を供給する。一方、隣接する一番目及び二番目のスイッチに対してはオーバーラップさせたサンプリングパルスＡ’及びＢ’を順次発生する。尚、互いに隣り合うスイッチは別々の映像ライン２５，２６に接続されている。
【００１３】
本発明の特徴事項としてクロック生成回路１８を備えており、水平駆動回路１７の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するとともに、この第１のクロック信号に対して周期が二倍で且つパルス幅が二倍の第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。第１のクロック信号ＨＣＫ，ＨＣＫＸは互いに反対極性となっている。尚、本明細書では第１のクロック信号ＨＣＫ，ＨＣＫＸをまとめてＨＣＫパルスと呼ぶ場合がある。これに対し、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフトしている。本明細書では、これらの第２のクロック信号をまとめて２ＨＣＫパルスと呼ぶ場合がある。一方、水平駆動回路１７はシフトレジスタ２１と抜取スイッチ群２２とで構成されている。シフトレジスタ２１は第１のクロック信号ＨＣＫ，ＨＣＫＸに同期してシフト動作を行ない各シフト段Ｓ／ＲからシフトパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次出力する。抜取スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスＡ，Ｂ，Ｃ，Ｄ・・・に応答して第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を抜き取って、前述したサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順次生成する。具体的には、シフトレジスタ２１の第１段に対応した抜取スイッチは、シフトパルスＡに応答して第２のクロック信号２ＨＣＫ１を抜き取り、サンプリングパルスＡ’を生成する。同様に、シフトレジスタ２１の第２段に対応した抜取スイッチは、シフトパルスＢに応じて第２のクロック信号２ＨＣＫ２を抜き取り、サンプリングパルスＢ’を生成する。尚、クロック生成回路１８は第１のクロック信号ＨＣＫ，ＨＣＫＸに対して第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４の位相を可変調整できる。これにより、サンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・のパルス幅を最適化し、もって縦筋やゴーストなどの表示不良に対処することができる。
【００１４】
図２は、図１に示した表示装置の動作説明に供する波形図である。図中、ＨＳＴは水平駆動回路１７のシフトレジスタ２１の先頭段に入力されるスタートパルスである。このスタートパルスＨＳＴはＨＣＫパルスや２ＨＣＫパルスと同様にクロック生成回路１８から供給される。シフトレジスタ２１はＨＣＫ，ＨＣＫＸに応じて動作し、ＨＳＴを順次転送することで、シフトパルスＡ，Ｂ，Ｃ，Ｄを生成する。図示する様に、各シフトパルスＡ〜ＤはＨＣＫパルスの周期と等しいパルス幅を有し、且つＨＣＫパルスの立ち上がり及び立ち下がりと同期して順次出力される。一方、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は第１のクロック信号ＨＣＫ，ＨＣＫＸの二倍に相当する周期を有し、且つパルス幅はＨＣＫパルスの一周期と等しくなっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は位相が順次９０度シフトしている。一番目の抜取スイッチはシフトパルスＡに応じて２ＨＣＫ１を抜き取り、対応するサンプリングパルスＡ’を形成している。換言すると、サンプリングパルスＡ’の立ち上がりはシフトパルスＡの立ち上がりで決められ、同じくサンプリングパルスＡ’の立ち下がりは２ＨＣＫ１の立ち下がりによって規定される。従って、サンプリングパルスＡ’のパルス幅Ｗは２ＨＣＫ１とシフトパルスＡとの位相関係によって調整可能である。前述した様に、シフトパルスＡはＨＣＫ，ＨＣＫＸに同期している。従って、ＨＣＫパルスに対して２ＨＣＫパルスの位相を調整することで、サンプリングパルスの幅Ｗを最適に設定可能である。以下同様に、サンプリングパルスＢ’の立ち上がりはシフトパルスＢの立ち上がりによって決定され、サンプリングパルスＢ’の立ち下がりは２ＨＣＫ２の立ち下がりによって決定される。以下、サンプリングパルスＣ’，Ｄ’についても同様である。
【００１５】
図示する様に、互いに隣り合うサンプリングスイッチに供給されるサンプリングパルスＡ’，Ｂ’はオーバーラップしている。同様に、Ｂ’とＣ’もオーバーラップしており、Ｃ’とＤ’もオーバーラップしている。この様に、隣り合うサンプリングスイッチに対して互いにオーバーラップさせた状態でサンプリングパルスを供給し、別々の映像ラインからそれぞれ映像信号をサンプリングすることで、いわゆる分割サンプルホールドを行なっている。この分割サンプルホールド駆動により、特定パターンを表示した時に現われる縦筋欠陥を防止することが可能である。例えば、ライン反転駆動時に市松パターンを表示する場合や、ドットライン反転駆動時にワンドット横線のパターンを表示する場合である。
【００１６】
同一の映像ラインに接続されたサンプリングスイッチに対しては、順次完全ノンオーバーラップの状態でサンプリングパルスを供給している。例えばサンプリングパルスＡ’とＣ’は互いに完全ノンオーバーラップであり、Ｂ’とＤ’も同様に完全ノンオーバーラップである。この様に、同一の映像ラインに接続されたサンプリングスイッチに対して完全ノンオーバーラップのサンプリングパルスを供給することで、点順次駆動方式のアクティブマトリクス表示装置に特有な縦筋やゴーストなどの表示不良を防ぐことができる。例えば、点線矢印で示す様に、サンプリングパルスＡ’の立ち下がりで、映像信号Ｖｉｄｅｏ１のサンプリングが完了し、対応する信号ラインの電位がホールドされる。その後実線矢印で示す様にサンプリングパルスＣ’が立ち上がり、同一の映像ラインからビデオ信号Ｖｉｄｅｏ１のサンプリングを開始する。この時、信号の充放電により、映像ライン上の映像信号Ｖｉｄｅｏ１の電位が急激に低下し、いわゆる充放電ノイズが発生する。この時、前のサンプリングパルスＡ’は既に立ち下がっており、充放電ノイズがサンプリングされる恐れはない。これにより、縦筋の発生を抑え、ゴーストに対するマージンを上げることができる。
【００１７】
図３は、図２に示したタイミングチャートから、ＨＣＫパルスに対する２ＨＣＫパルスの位相をずらした状態を表わしている。図３の例は、図２の例よりも２ＨＣＫパルスを遅延させている。前述した様に、サンプリングパルスの幅Ｗは、シフトパルスの立ち上がりと２ＨＣＫパルスの立ち下がりで決定される。例えばサンプリングパルスＡ’の幅Ｗは、シフトパルスＡの立ち上がりと２ＨＣＫ１パルスの立ち下がりとによって決定される。図２の例に対し図３の例では２ＨＣＫパルスを遅延させている為、サンプリングパルスの幅はより広くなっている。この様に、２ＨＣＫの位相をＨＣＫに対して可変させることで、抜き取った後のサンプリングパルス幅Ｗを可変させることができる。特に図３の例では、ＨＣＫパルスの周期と同程度のパルス幅Ｗを持つサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を得ることも可能である。これにより、縦筋レベルやゴーストマージンに対してベストなサンプリングパルス幅を選択することが可能である。
【００１８】
図４は、分割サンプルホールド駆動において、同一映像ラインに接続した信号ラインに対して順次完全ノンオーバーラップサンプリングを実現する為の別法を示すタイミングチャートである。この別法では外部のクロック生成回路から、水平駆動回路の動作基準となるＨＣＫパルスに加え、抜き取り用のＤＣＫパルスを供給している。本発明で用いる２ＨＣＫパルスと異なり、別法で用いるＤＣＫパルスはＨＣＫパルスと周期が同じで、パルス幅が大きくなっている。クロック生成回路はＤＣＫパルスの幅を可変調整可能であり、図示の例ではＤＣＫＡよりもＤＣＫＢが長くなっている。この別法では、ＨＣＫパルスに基づいて動作する水平駆動回路から出力されるシフトパルスに応じ、ＤＣＫパルスを抜き取って所望のサンプリングパルスを生成している。ＤＣＫパルスの幅を調整することでサンプリングパルスの幅を最適化する方式である。この別法では、周期を同一にする一方ＤＣＫパルス幅がＨＣＫパルス幅に対して長いことを特徴としている。しかし、一般的にパルスの伝送経路は抵抗と寄生容量を持つ為、図示の様にパネル内部ではＨＣＫパルスやＤＣＫパルスの立ち下がり、立ち上がりが鈍る。ＤＣＫＢの様にパルス幅が長くなると、パネル内部ではＤＣＫＢ’で表わす様にパルスが立ち下がり切らなくなり、クロックドライブが正常に動作しなくなる。その為、ＤＣＫパルス幅は最低でも、ＨＣＫの周期に対してパルスの立ち下がりより短くなくてはならない。結果として、生成されるサンプリングパルス幅の可変範囲が狭められてしまう。前述した特定パターンに対する縦筋や、点順次駆動特有の縦筋、あるいはゴーストに対する最適なサンプリングパルス幅を得る為には、本発明の様にＨＣＫパルスと２ＨＣＫパルスの位相を調整することで、特に制限なく可変設定できることが望ましい。
【００１９】
図５は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本表示装置は画素アレイ部１５、垂直駆動回路１６及び水平駆動回路１７などを集積的に形成したパネル３３で構成されている。画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。垂直駆動回路１６は左右に分かれて配されており、ゲートライン１３の両端に接続して、順次画素１１の行を選択する。水平駆動回路１７は信号ライン１２に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。尚、各信号ライン１２にはプリチャージ回路２０も接続されており、映像信号を書き込む前に各信号ラインをプリチャージして、画像品位を改善している。本表示装置は更にクロック生成回路１８を備えており、水平駆動回路１７の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するとともに、この第１のクロック信号ＨＣＫ，ＨＣＫＸに対して周期が二倍で且つパルス幅が二倍の第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。尚、ＨＣＫＸはＨＣＫの反転信号である。又、２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフトしている。
【００２０】
水平駆動回路１７はＨＣＫパルスに基づいてシフトパルスを順次出力する。更に水平駆動回路１７はシフトパルスに応じて２ＨＣＫパルスを抜き取ることで、サンプリングパルスを生成している。この結果、隣り合う信号ラインに割り当てられるサンプリングパルス同士はオーバーラップを保ちつつ、同じ映像ラインに接続する信号ラインに割り当てられるサンプリングパルス同士は、完全ノンオーバーラップとなる様にしている。
【００２１】
図６は、図５に示した表示装置の具体的な構成例を表わしており、液晶セルを画素の表示エレメント（電気光学素子）として用いた点順次駆動方式のアクティブマトリクス型液晶表示装置の構成を示す回路図である。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。なお、アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（ＴＦＴ；thin film transistor）が用いられている。
【００２２】
図６において、行列状に配置された４行４列分の画素１１の各々は、画素トランジスタである薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン電極に画素電極が接続された液晶セルＬＣと、薄膜トランジスタＴＦＴのドレイン電極に一方の電極が接続された保持容量Ｃsとから構成されている。これら画素１１の各々に対して、信号ライン１２-1〜１２-4が各列ごとにその画素配列方向に沿って配線され、ゲートライン１３-1〜１３-4が各行ごとにその画素配列方向に沿って配線されている。
【００２３】
画素１１の各々において、薄膜トランジスタＴＦＴのソース電極（または、ドレイン電極）は、対応する信号ライン１２-1〜１２-4に各々接続されている。薄膜トランジスタＴＦＴのゲート電極は、ゲートライン１３-1〜１３-4に各々接続されている。液晶セルＬＣの対向電極および保持容量Ｃsの他方の電極は、各画素間で共通にＣsライン１４に接続されている。このＣsライン１４には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００２４】
以上により、画素１１が行列状に配置され、これら画素１１に対して信号ライン１２-1〜１２-4が各列ごとに配線されかつゲートライン１３-1〜１３-4が各行ごとに配線されてなる画素アレイ部１５が構成されている。この画素アレイ部１５において、ゲートライン１３-1〜１３-4の各一端は、画素アレイ部１５の例えば左側に配置された垂直駆動回路１６の各段の出力端子に接続されている。
【００２５】
垂直駆動回路１６は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートライン１３-1〜１３-4に接続された各画素１１を行単位で順次選択する処理を行う。すなわち、垂直駆動回路１６からゲートライン１３-1に対して走査パルスＶｇ１が与えられたときには１行目の各列の画素が選択され、ゲートライン１３-2に対して走査パルスＶｇ２が与えられたときには２行目の各列の画素が選択される。以下同様にして、ゲートライン１３-3，１３-4に対して走査パルスＶｇ３，Ｖｇ４が順に与えられる。
【００２６】
画素アレイ部１５の例えば上側には、水平駆動回路１７が配置されている。また、垂直駆動回路１６や水平駆動回路１７に対して各種のクロック信号を与える外部のクロック生成回路（タイミングジェネレータ）１８が設けられている。このクロック生成回路１８では、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成される。更にクロックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４も生成される。これらの２ＨＣＫパルスはＨＣＫパルスに対して周期が二倍となっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつずれている。
【００２７】
水平駆動回路１７は、二本に分かれた映像ライン２５，２６を介して入力される映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直駆動回路１６によって行単位で選択される各画素１１に対して書き込む処理を行うためのものであり、本例ではクロックドライブ方式を採用し、シフトレジスタ２１、クロック抜き取りスイッチ群２２およびサンプリングスイッチ群２３を有する構成となっている。
【００２８】
シフトレジスタ２１は、画素アレイ部１５の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）２１-1〜２１-4からなり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ２１の各シフト段２１-1〜２１-4からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＡ〜Ｄが順次出力される。
【００２９】
クロック抜き取りスイッチ群２２は、画素アレイ部１５の画素列に対応した４個のスイッチ２２-1〜２２-4からなり、これらスイッチ２２-1〜２２-4の各一端が、クロック生成回路１８からクロック２ＨＣＫ１〜２ＨＣＫ４を伝送するクロックライン２４-１〜２４-４に接続されている。すなわち、スイッチ２２-1の一端がクロックライン２４-1に、スイッチ２２-２の一端がクロックライン２４-２に、スイッチ２２−３の一端がクロックライン２４-３に、スイッチ２２-４の一端がクロックライン２４-４にそれぞれ接続されている。
【００３０】
クロック抜き取りスイッチ群２２の各スイッチ２２-１〜２２-４には、シフトレジスタ２１の各シフト段２１-1〜２１-4から順次出力されるシフトパルスＡ〜Ｄが与えられる。クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4は、シフトレジスタ２１の各シフト段２１-1〜２１-4からシフトパルスＡ〜Ｄが与えられると、これらシフトパルスＡ〜Ｄに応答して順にオン状態となることにより、互いに位相が９０°ずれた２ＨＣＫ１〜２ＨＣＫ４を順に抜き取る。
【００３１】
サンプリングスイッチ群２３は、画素アレイ部１５の画素列に対応した４個のスイッチ２３-１〜２３-４からなり、これらのスイッチ２３-１〜２３-４の各一端が映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を入力する映像ライン２５，２６に交互に接続されている。このサンプリングスイッチ群２３の各スイッチ２３-1〜２３-4には、クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4によって抜き取られたクロック２ＨＣＫ１〜２ＨＣＫ４がサンプリングパルスＡ’〜Ｄ’として与えられる。
【００３２】
サンプリングスイッチ群２３の各スイッチ２３-1〜２３-４は、クロック抜き取りスイッチ群２２の各スイッチ２２-１〜２２-４からサンプリングパルスＡ’〜Ｄ’が与えられると、これらサンプリングパルスＡ’〜Ｄ’に応答して順にオン状態となることにより、映像ライン２５，２６を通して入力される映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を順次サンプリングし、画素アレイ部１５の信号ライン１２-１〜１２-４に供給する。
【００３３】
上記構成の水平駆動回路１７では、シフトレジスタ２１から順次出力されるシフトパルスＡ〜Ｄをそのままサンプリングパルスとして用いるのではなく、シフトパルスＡ〜Ｄに同期して、クロックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を順番に抜き取り、サンプリングパルスＡ’〜Ｄ’として用いる。これにより、サンプリングパルスＡ’〜Ｄ’のばらつきを抑えることができる。その結果、サンプリングパルスＡ’〜Ｄ’のばらつきに起因するゴーストを除去できる。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、ＨＣＫパルスに対して周期及びパルス幅が二倍の２ＨＣＫパルスをクロックドライブすることで、分割サンプルホールド駆動に対応した完全ノンオーバーラップサンプリングを実現し、縦筋の発生を抑えるとともにゴーストに対するマージンを上げることができる。特に、パネル外部で２ＨＣＫパルスを作成し、ＨＣＫパルスに対する位相を可変させることで、サンプリングパルス幅を自由に最適設定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の基本的な構成を示すブロック図である。
【図２】図１に示した表示装置の動作説明に供する波形図である。
【図３】同じく、図１に示した表示装置の動作説明に供する波形図である。
【図４】参考とする表示装置の動作説明に供する波形図である。
【図５】図１に示した表示装置の全体的な構成例を示すブロック図である。
【図６】本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図７】従来の表示装置の一例を示すブロック図である。
【図８】図７に示した従来の表示装置の動作説明に供する波形図である。
【図９】図７に示した従来の表示装置の動作説明に供する波形図である。
【符号の説明】
１１・・・画素、１２・・・信号ライン、１３・・・ゲートライン、１５・・・画素アレイ部、１６・・・垂直駆動回路、１７・・・水平駆動回路、１８・・・クロック生成回路、２１・・・シフトレジスタ、２２・・・抜取スイッチ群、２３・・・サンプリングスイッチ群
【発明の属する技術分野】
本発明は表示装置に関し、特に分割サンプルホールド方式の水平駆動回路にクロックドライブ方式を適用した点順次駆動型のアクティブマトリクス表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の表示装置は、行状のゲートライン、列状の信号ライン及び両ラインが交差する部分にマトリクス状に配された画素を有するパネルで構成されている。各画素にはアクティブ素子として例えば薄膜トランジスタ（ＴＦＴ）が形成されている。更に垂直駆動回路と水平駆動回路を備えている。垂直駆動回路は、各ゲートラインに接続し順次画素の行を選択する。水平駆動回路は、各信号ラインに接続し、選択された行の画素に映像信号を書き込む。その際、点順次駆動方式では、選択された行の画素に点順次で映像信号を書き込んでいく。
【０００３】
アクティブマトリクス型の表示装置では、ＴＦＴのソース／ドレイン電極と信号ラインの各々との間に寄生容量が存在している。この寄生容量により、ある信号ラインを通した映像信号の書き込み時の電位変化が隣の信号ラインに飛び込むことによって縦筋などの画像不良が発生する場合がある。この縦筋不良は、特にライン反転駆動方式で市松パターンを表示した時に顕著となる。あるいは、ドットライン反転駆動方式で、太さが１ドット（１画素）分の横線を表示した時縦筋が発生し易い。
【０００４】
この信号ライン間における映像信号の飛び込みを防止する為に、いわゆる分割サンプルホールド駆動が提案されており、例えば特開２０００−２６７６１６号公報に開示されている。分割サンプルホールド方式は、入力映像信号を２系統に分離し、点順次方式で映像信号を書き込む際、隣接する画素同士で２系統の映像信号をオーバーラップさせながら書き込む方式である。
【０００５】
図７は、上述した分割サンプルホールド駆動を採用した表示装置の一例を示す模式図である。図示する様に、表示装置は行状のゲートライン１１３、列状の信号ライン１１２、両ラインが交差する部分に行列状に配された画素１１１及び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２本の映像ライン１２５，１２６を有するパネルで構成されている。又、サンプリングスイッチ群１２３が各信号ライン１１２に対応して配されており、２本の信号ラインを単位として２本の映像ラインの各々との間に接続されている。具体的には、一番目の信号ラインがサンプリングスイッチを介して一方の映像ライン１２５に接続し、二番目の信号ラインが同じくサンプリングスイッチを介して他方の映像ライン１２６に接続している。以下、３番目以降の信号ラインについても交互にサンプリングスイッチを介して２本の映像ライン１２５，１２６に接続している。パネルには更に垂直駆動回路１１６及び水平駆動回路１１７も形成されている。垂直駆動回路１１６は各ゲートライン１１３に接続し、順次画素１１１の行を選択する。換言すると、マトリクス状に配された画素１１１は行単位で順次選択されていく。水平駆動回路１１７は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群１２３の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次発生して各スイッチを順に開閉駆動し、もって選択された行の画素１１１に点順次で映像信号を書き込む。表示装置は更にクロック生成回路１８９を備えており、水平駆動回路１１７の動作基準となるクロック信号ＨＣＫの他、スタートパルスＨＳＴを供給している。水平駆動回路１１７はシフトレジスタ（Ｓ／Ｒ）１２１の多段接続からなり、ＨＣＫに応じてＨＳＴを順次転送することで、前述したサンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次発生している。
【０００６】
図８の波形図を参照して、図７に示した従来の表示装置の動作を簡潔に説明する。前述した様に、水平駆動回路はクロック信号ＨＣＫに応じて動作し、スタートパルスＨＳＴを順次転送することで、サンプリングパルスＡ，Ｂ，Ｃ，Ｄ・・・を生成している。図から明らかな様に、隣接する信号ライン間では、サンプリングパルスが互いにオーバーラップしている。即ち、第１の信号ラインに対応したサンプリングパルスＡは、第２の信号ラインに対応したサンプリングパルスＢとオーバーラップしている。同様に、第２の信号ラインに対応したサンプリングパルスＢと第３の信号ラインに対応したサンプリングパルスＣもオーバーラップしている。互いに隣接する信号ラインに対しては別々の映像ラインから映像信号が供給される為、オーバーラップさせても差し支えない。隣接する信号ラインのサンプリングスイッチに対して、オーバーラップさせる様にサンプリングパルスを生成することで、従来から問題となっていた縦筋不良を防ぐことができる。即ち、各画素トランジスタのソース／ドレイン電極と信号ラインの各々との間に寄生容量が存在し、この寄生容量を介してある信号ラインの電位変化が隣の信号ラインに飛び込んだとしても、その信号ラインがオーバーラップサンプリングによりローインピーダンスである為、映像信号の飛び込みの影響を受けることはない。
【０００７】
図示の例では、サンプリングパルスＡに応答して、対応する第１の信号ラインに信号電位Ｓｉｇ１がサンプルホールドされる。続いてサンプリングパルスＢに応答し、第２の信号ラインに信号電位Ｓｉｇ２がサンプルホールドされる。この時、第２の信号ラインで電位変化が生じる。この電位変化は、寄生容量によって第１の信号ラインにも飛び込むが、この時第１の信号ラインはまだ対応するサンプリングスイッチが開いている為、ローインピーダンスとなっており信号の飛び込みの影響を受けることがない。
【０００８】
【発明が解決しようとする課題】
図９は、各信号ラインに対する映像信号のサンプリングタイミングと、各映像ラインの電位変化を模式的に表わしている。基本的には、同一の映像ラインに接続されたサンプリングスイッチに対しては、オーバーラップさせない様にサンプリングパルスを生成している。例えば、１番目の信号ラインと３番目の信号ラインは同一の映像ラインに接続している。従って、サンプリングパルスＡとサンプリングパルスＣは原理的には重ならない様に回路設計されている。しかし、現実にはパルスの伝送過程において配線抵抗や寄生容量などに起因して遅延が生じ、波形に鈍りが現われる。この結果、サンプリングパルスＡとサンプリングパルスＣでは部分的なオーバーラップが生じている。この様な状態で、サンプリングパルスＣが立ち上がると対応するサンプリングスイッチが開き、信号ラインに対する充放電が生ずる為、実線矢印で示す様に映像ライン上の映像信号Ｖｉｄｅｏ１に電位揺れが生じる。この時、先発のサンプリングパルスＡは未だ立ち下がり切っていないので、点線矢印で示す様に映像ラインの電位揺れ（充放電ノイズ）を拾ってしまう。この結果信号ラインにサンプリングされた電位のばらつきが生じ、画面上では縦筋となって画品位を損なうことになる。又、同一の映像ラインに接続された信号ライン間におけるこの様な映像信号の干渉によって、画面上にはゴーストなどが引き起こされる場合がある。
【０００９】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明はいわゆる分割サンプルホールド方式を採用したアクティブマトリクス型の表示装置において、同一の映像ラインに接続した信号ライン間で生じる映像信号の干渉を抑制し、もって縦筋やゴーストなどの画像不良を抑制することを目的とする。係る目的を達成するために以下の手段を講じた。すなわち、本発明に係る表示装置は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも２系統に分けた映像信号を供給する少なくとも２本の映像ラインを有するパネルと、各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、少なくとも２本の信号ラインを単位として該２本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、該水平駆動回路の動作基準となり、互いに逆極性の２系統の第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期及びパルス幅が二倍でかつそれぞれ位相が１／４周期ずつずれている第２のクロック信号を４系統生成するクロック生成回路とからなり、前記水平駆動回路は、前記第１のクロック信号に同期してシフト動作を行い各シフト段からそれぞれ隣接するパルス間でパルス幅が半分重複するシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、４系統ある前記第２のクロック信号に含まれるパルスを各系統から順に抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有することを特徴とする。好ましくは、前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整できる。より具体的には、前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整し、もって該サンプリングパルスの幅を最適化する。
【００１０】
本発明によれば、分割サンプルホールド駆動を採用した表示装置において、水平駆動回路から出力されたシフトパルスを別のクロック信号で抜き取り、サンプリングパルスを生成している。この様なクロックドライブ方式を導入することで、隣り合う信号ライン間のサンプリングパルスではオーバーラップを保ちつつ、１本おきに同一の映像ラインに接続した信号ライン間ではサンプリングパルス同士の完全ノンオーバーラップを実現している。特に本発明では、第１のクロック信号に対して第２のクロック信号の位相を可変調整可能としている。これにより、縦筋やゴーストなどの表示不良に対してサンプリングパルスの幅を最適化できる。
【発明の実施の形態】
【００１１】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の基本的な構成を示す模式的なブロック図である。本表示装置は、行状のゲートライン１３、列状の信号ライン１２、両ラインが交差する部分に行列状に配された画素１１及び所定の位相関係で２系統に分けた映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を供給する２本の映像ライン２５，２６を有するパネルで構成されている。尚、本例では映像信号を２系統に分けているが、これに限られるものではなく一般にｎ系統に分けることができる。但し、ｎは２以上の整数である。この場合、ｎ系統に分けた映像信号はｎ本の映像ラインによって別々に供給される。
【００１２】
パネルには、垂直駆動回路１６、水平駆動回路１７、サンプリングスイッチ群２３なども形成されている。垂直駆動回路１６は、各ゲートライン１３に接続し画素１１を順次行単位で選択する。サンプリングスイッチ群２３は各信号ライン１２に対応して配されており、２本の信号ラインを単位として２本の映像ライン２５，２６の各々との間に接続された個々のスイッチで構成されている。例えば、一番目の信号ラインに設けたスイッチは一方の映像ライン２５に接続し、二番目の信号ラインに設けたスイッチは他方の映像ライン２６に接続している。この様に、サンプリングスイッチ群２３の各スイッチは各信号ライン１２を互い違いに２本の映像ライン２５，２６に接続している。但し本発明はこれに限られるものではなく、一般にサンプリングスイッチ群２３は、ｎ本の信号ラインを単位としてｎ本の映像ラインの各々との間に接続されている。水平駆動回路１７は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群２３の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順次発生して各スイッチ２３を順に開閉駆動し、もって選択された行の画素に順次映像信号を書き込む。例えば、同一の映像ライン２５に接続された一番目及び三番目のスイッチに対しては、互いにオーバーラップしないサンプリングパルスＡ’及びＣ’を供給する。一方、隣接する一番目及び二番目のスイッチに対してはオーバーラップさせたサンプリングパルスＡ’及びＢ’を順次発生する。尚、互いに隣り合うスイッチは別々の映像ライン２５，２６に接続されている。
【００１３】
本発明の特徴事項としてクロック生成回路１８を備えており、水平駆動回路１７の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するとともに、この第１のクロック信号に対して周期が二倍で且つパルス幅が二倍の第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。第１のクロック信号ＨＣＫ，ＨＣＫＸは互いに反対極性となっている。尚、本明細書では第１のクロック信号ＨＣＫ，ＨＣＫＸをまとめてＨＣＫパルスと呼ぶ場合がある。これに対し、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフトしている。本明細書では、これらの第２のクロック信号をまとめて２ＨＣＫパルスと呼ぶ場合がある。一方、水平駆動回路１７はシフトレジスタ２１と抜取スイッチ群２２とで構成されている。シフトレジスタ２１は第１のクロック信号ＨＣＫ，ＨＣＫＸに同期してシフト動作を行ない各シフト段Ｓ／ＲからシフトパルスＡ，Ｂ，Ｃ，Ｄ・・・を順次出力する。抜取スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスＡ，Ｂ，Ｃ，Ｄ・・・に応答して第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を抜き取って、前述したサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を順次生成する。具体的には、シフトレジスタ２１の第１段に対応した抜取スイッチは、シフトパルスＡに応答して第２のクロック信号２ＨＣＫ１を抜き取り、サンプリングパルスＡ’を生成する。同様に、シフトレジスタ２１の第２段に対応した抜取スイッチは、シフトパルスＢに応じて第２のクロック信号２ＨＣＫ２を抜き取り、サンプリングパルスＢ’を生成する。尚、クロック生成回路１８は第１のクロック信号ＨＣＫ，ＨＣＫＸに対して第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４の位相を可変調整できる。これにより、サンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・のパルス幅を最適化し、もって縦筋やゴーストなどの表示不良に対処することができる。
【００１４】
図２は、図１に示した表示装置の動作説明に供する波形図である。図中、ＨＳＴは水平駆動回路１７のシフトレジスタ２１の先頭段に入力されるスタートパルスである。このスタートパルスＨＳＴはＨＣＫパルスや２ＨＣＫパルスと同様にクロック生成回路１８から供給される。シフトレジスタ２１はＨＣＫ，ＨＣＫＸに応じて動作し、ＨＳＴを順次転送することで、シフトパルスＡ，Ｂ，Ｃ，Ｄを生成する。図示する様に、各シフトパルスＡ〜ＤはＨＣＫパルスの周期と等しいパルス幅を有し、且つＨＣＫパルスの立ち上がり及び立ち下がりと同期して順次出力される。一方、第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は第１のクロック信号ＨＣＫ，ＨＣＫＸの二倍に相当する周期を有し、且つパルス幅はＨＣＫパルスの一周期と等しくなっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は位相が順次９０度シフトしている。一番目の抜取スイッチはシフトパルスＡに応じて２ＨＣＫ１を抜き取り、対応するサンプリングパルスＡ’を形成している。換言すると、サンプリングパルスＡ’の立ち上がりはシフトパルスＡの立ち上がりで決められ、同じくサンプリングパルスＡ’の立ち下がりは２ＨＣＫ１の立ち下がりによって規定される。従って、サンプリングパルスＡ’のパルス幅Ｗは２ＨＣＫ１とシフトパルスＡとの位相関係によって調整可能である。前述した様に、シフトパルスＡはＨＣＫ，ＨＣＫＸに同期している。従って、ＨＣＫパルスに対して２ＨＣＫパルスの位相を調整することで、サンプリングパルスの幅Ｗを最適に設定可能である。以下同様に、サンプリングパルスＢ’の立ち上がりはシフトパルスＢの立ち上がりによって決定され、サンプリングパルスＢ’の立ち下がりは２ＨＣＫ２の立ち下がりによって決定される。以下、サンプリングパルスＣ’，Ｄ’についても同様である。
【００１５】
図示する様に、互いに隣り合うサンプリングスイッチに供給されるサンプリングパルスＡ’，Ｂ’はオーバーラップしている。同様に、Ｂ’とＣ’もオーバーラップしており、Ｃ’とＤ’もオーバーラップしている。この様に、隣り合うサンプリングスイッチに対して互いにオーバーラップさせた状態でサンプリングパルスを供給し、別々の映像ラインからそれぞれ映像信号をサンプリングすることで、いわゆる分割サンプルホールドを行なっている。この分割サンプルホールド駆動により、特定パターンを表示した時に現われる縦筋欠陥を防止することが可能である。例えば、ライン反転駆動時に市松パターンを表示する場合や、ドットライン反転駆動時にワンドット横線のパターンを表示する場合である。
【００１６】
同一の映像ラインに接続されたサンプリングスイッチに対しては、順次完全ノンオーバーラップの状態でサンプリングパルスを供給している。例えばサンプリングパルスＡ’とＣ’は互いに完全ノンオーバーラップであり、Ｂ’とＤ’も同様に完全ノンオーバーラップである。この様に、同一の映像ラインに接続されたサンプリングスイッチに対して完全ノンオーバーラップのサンプリングパルスを供給することで、点順次駆動方式のアクティブマトリクス表示装置に特有な縦筋やゴーストなどの表示不良を防ぐことができる。例えば、点線矢印で示す様に、サンプリングパルスＡ’の立ち下がりで、映像信号Ｖｉｄｅｏ１のサンプリングが完了し、対応する信号ラインの電位がホールドされる。その後実線矢印で示す様にサンプリングパルスＣ’が立ち上がり、同一の映像ラインからビデオ信号Ｖｉｄｅｏ１のサンプリングを開始する。この時、信号の充放電により、映像ライン上の映像信号Ｖｉｄｅｏ１の電位が急激に低下し、いわゆる充放電ノイズが発生する。この時、前のサンプリングパルスＡ’は既に立ち下がっており、充放電ノイズがサンプリングされる恐れはない。これにより、縦筋の発生を抑え、ゴーストに対するマージンを上げることができる。
【００１７】
図３は、図２に示したタイミングチャートから、ＨＣＫパルスに対する２ＨＣＫパルスの位相をずらした状態を表わしている。図３の例は、図２の例よりも２ＨＣＫパルスを遅延させている。前述した様に、サンプリングパルスの幅Ｗは、シフトパルスの立ち上がりと２ＨＣＫパルスの立ち下がりで決定される。例えばサンプリングパルスＡ’の幅Ｗは、シフトパルスＡの立ち上がりと２ＨＣＫ１パルスの立ち下がりとによって決定される。図２の例に対し図３の例では２ＨＣＫパルスを遅延させている為、サンプリングパルスの幅はより広くなっている。この様に、２ＨＣＫの位相をＨＣＫに対して可変させることで、抜き取った後のサンプリングパルス幅Ｗを可変させることができる。特に図３の例では、ＨＣＫパルスの周期と同程度のパルス幅Ｗを持つサンプリングパルスＡ’，Ｂ’，Ｃ’，Ｄ’・・・を得ることも可能である。これにより、縦筋レベルやゴーストマージンに対してベストなサンプリングパルス幅を選択することが可能である。
【００１８】
図４は、分割サンプルホールド駆動において、同一映像ラインに接続した信号ラインに対して順次完全ノンオーバーラップサンプリングを実現する為の別法を示すタイミングチャートである。この別法では外部のクロック生成回路から、水平駆動回路の動作基準となるＨＣＫパルスに加え、抜き取り用のＤＣＫパルスを供給している。本発明で用いる２ＨＣＫパルスと異なり、別法で用いるＤＣＫパルスはＨＣＫパルスと周期が同じで、パルス幅が大きくなっている。クロック生成回路はＤＣＫパルスの幅を可変調整可能であり、図示の例ではＤＣＫＡよりもＤＣＫＢが長くなっている。この別法では、ＨＣＫパルスに基づいて動作する水平駆動回路から出力されるシフトパルスに応じ、ＤＣＫパルスを抜き取って所望のサンプリングパルスを生成している。ＤＣＫパルスの幅を調整することでサンプリングパルスの幅を最適化する方式である。この別法では、周期を同一にする一方ＤＣＫパルス幅がＨＣＫパルス幅に対して長いことを特徴としている。しかし、一般的にパルスの伝送経路は抵抗と寄生容量を持つ為、図示の様にパネル内部ではＨＣＫパルスやＤＣＫパルスの立ち下がり、立ち上がりが鈍る。ＤＣＫＢの様にパルス幅が長くなると、パネル内部ではＤＣＫＢ’で表わす様にパルスが立ち下がり切らなくなり、クロックドライブが正常に動作しなくなる。その為、ＤＣＫパルス幅は最低でも、ＨＣＫの周期に対してパルスの立ち下がりより短くなくてはならない。結果として、生成されるサンプリングパルス幅の可変範囲が狭められてしまう。前述した特定パターンに対する縦筋や、点順次駆動特有の縦筋、あるいはゴーストに対する最適なサンプリングパルス幅を得る為には、本発明の様にＨＣＫパルスと２ＨＣＫパルスの位相を調整することで、特に制限なく可変設定できることが望ましい。
【００１９】
図５は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本表示装置は画素アレイ部１５、垂直駆動回路１６及び水平駆動回路１７などを集積的に形成したパネル３３で構成されている。画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。垂直駆動回路１６は左右に分かれて配されており、ゲートライン１３の両端に接続して、順次画素１１の行を選択する。水平駆動回路１７は信号ライン１２に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。尚、各信号ライン１２にはプリチャージ回路２０も接続されており、映像信号を書き込む前に各信号ラインをプリチャージして、画像品位を改善している。本表示装置は更にクロック生成回路１８を備えており、水平駆動回路１７の動作基準となる第１のクロック信号ＨＣＫ，ＨＣＫＸを生成するとともに、この第１のクロック信号ＨＣＫ，ＨＣＫＸに対して周期が二倍で且つパルス幅が二倍の第２のクロック信号２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を生成する。尚、ＨＣＫＸはＨＣＫの反転信号である。又、２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつシフトしている。
【００２０】
水平駆動回路１７はＨＣＫパルスに基づいてシフトパルスを順次出力する。更に水平駆動回路１７はシフトパルスに応じて２ＨＣＫパルスを抜き取ることで、サンプリングパルスを生成している。この結果、隣り合う信号ラインに割り当てられるサンプリングパルス同士はオーバーラップを保ちつつ、同じ映像ラインに接続する信号ラインに割り当てられるサンプリングパルス同士は、完全ノンオーバーラップとなる様にしている。
【００２１】
図６は、図５に示した表示装置の具体的な構成例を表わしており、液晶セルを画素の表示エレメント（電気光学素子）として用いた点順次駆動方式のアクティブマトリクス型液晶表示装置の構成を示す回路図である。ここでは、図面の簡略化のために、４行４列の画素配列の場合を例に採って示している。なお、アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（ＴＦＴ；thin film transistor）が用いられている。
【００２２】
図６において、行列状に配置された４行４列分の画素１１の各々は、画素トランジスタである薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン電極に画素電極が接続された液晶セルＬＣと、薄膜トランジスタＴＦＴのドレイン電極に一方の電極が接続された保持容量Ｃsとから構成されている。これら画素１１の各々に対して、信号ライン１２-1〜１２-4が各列ごとにその画素配列方向に沿って配線され、ゲートライン１３-1〜１３-4が各行ごとにその画素配列方向に沿って配線されている。
【００２３】
画素１１の各々において、薄膜トランジスタＴＦＴのソース電極（または、ドレイン電極）は、対応する信号ライン１２-1〜１２-4に各々接続されている。薄膜トランジスタＴＦＴのゲート電極は、ゲートライン１３-1〜１３-4に各々接続されている。液晶セルＬＣの対向電極および保持容量Ｃsの他方の電極は、各画素間で共通にＣsライン１４に接続されている。このＣsライン１４には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００２４】
以上により、画素１１が行列状に配置され、これら画素１１に対して信号ライン１２-1〜１２-4が各列ごとに配線されかつゲートライン１３-1〜１３-4が各行ごとに配線されてなる画素アレイ部１５が構成されている。この画素アレイ部１５において、ゲートライン１３-1〜１３-4の各一端は、画素アレイ部１５の例えば左側に配置された垂直駆動回路１６の各段の出力端子に接続されている。
【００２５】
垂直駆動回路１６は、１フィールド期間ごとに垂直方向（行方向）に走査してゲートライン１３-1〜１３-4に接続された各画素１１を行単位で順次選択する処理を行う。すなわち、垂直駆動回路１６からゲートライン１３-1に対して走査パルスＶｇ１が与えられたときには１行目の各列の画素が選択され、ゲートライン１３-2に対して走査パルスＶｇ２が与えられたときには２行目の各列の画素が選択される。以下同様にして、ゲートライン１３-3，１３-4に対して走査パルスＶｇ３，Ｖｇ４が順に与えられる。
【００２６】
画素アレイ部１５の例えば上側には、水平駆動回路１７が配置されている。また、垂直駆動回路１６や水平駆動回路１７に対して各種のクロック信号を与える外部のクロック生成回路（タイミングジェネレータ）１８が設けられている。このクロック生成回路１８では、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成される。更にクロックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４も生成される。これらの２ＨＣＫパルスはＨＣＫパルスに対して周期が二倍となっている。２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４は互いに位相が９０度ずつずれている。
【００２７】
水平駆動回路１７は、二本に分かれた映像ライン２５，２６を介して入力される映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を１Ｈ（Ｈは水平走査期間）ごとに順次サンプリングし、垂直駆動回路１６によって行単位で選択される各画素１１に対して書き込む処理を行うためのものであり、本例ではクロックドライブ方式を採用し、シフトレジスタ２１、クロック抜き取りスイッチ群２２およびサンプリングスイッチ群２３を有する構成となっている。
【００２８】
シフトレジスタ２１は、画素アレイ部１５の画素列（本例では、４列）に対応した４段のシフト段（Ｓ／Ｒ段）２１-1〜２１-4からなり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ２１の各シフト段２１-1〜２１-4からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＡ〜Ｄが順次出力される。
【００２９】
クロック抜き取りスイッチ群２２は、画素アレイ部１５の画素列に対応した４個のスイッチ２２-1〜２２-4からなり、これらスイッチ２２-1〜２２-4の各一端が、クロック生成回路１８からクロック２ＨＣＫ１〜２ＨＣＫ４を伝送するクロックライン２４-１〜２４-４に接続されている。すなわち、スイッチ２２-1の一端がクロックライン２４-1に、スイッチ２２-２の一端がクロックライン２４-２に、スイッチ２２−３の一端がクロックライン２４-３に、スイッチ２２-４の一端がクロックライン２４-４にそれぞれ接続されている。
【００３０】
クロック抜き取りスイッチ群２２の各スイッチ２２-１〜２２-４には、シフトレジスタ２１の各シフト段２１-1〜２１-4から順次出力されるシフトパルスＡ〜Ｄが与えられる。クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4は、シフトレジスタ２１の各シフト段２１-1〜２１-4からシフトパルスＡ〜Ｄが与えられると、これらシフトパルスＡ〜Ｄに応答して順にオン状態となることにより、互いに位相が９０°ずれた２ＨＣＫ１〜２ＨＣＫ４を順に抜き取る。
【００３１】
サンプリングスイッチ群２３は、画素アレイ部１５の画素列に対応した４個のスイッチ２３-１〜２３-４からなり、これらのスイッチ２３-１〜２３-４の各一端が映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を入力する映像ライン２５，２６に交互に接続されている。このサンプリングスイッチ群２３の各スイッチ２３-1〜２３-4には、クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4によって抜き取られたクロック２ＨＣＫ１〜２ＨＣＫ４がサンプリングパルスＡ’〜Ｄ’として与えられる。
【００３２】
サンプリングスイッチ群２３の各スイッチ２３-1〜２３-４は、クロック抜き取りスイッチ群２２の各スイッチ２２-１〜２２-４からサンプリングパルスＡ’〜Ｄ’が与えられると、これらサンプリングパルスＡ’〜Ｄ’に応答して順にオン状態となることにより、映像ライン２５，２６を通して入力される映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２を順次サンプリングし、画素アレイ部１５の信号ライン１２-１〜１２-４に供給する。
【００３３】
上記構成の水平駆動回路１７では、シフトレジスタ２１から順次出力されるシフトパルスＡ〜Ｄをそのままサンプリングパルスとして用いるのではなく、シフトパルスＡ〜Ｄに同期して、クロックドライブ用のパルス２ＨＣＫ１，２ＨＣＫ２，２ＨＣＫ３，２ＨＣＫ４を順番に抜き取り、サンプリングパルスＡ’〜Ｄ’として用いる。これにより、サンプリングパルスＡ’〜Ｄ’のばらつきを抑えることができる。その結果、サンプリングパルスＡ’〜Ｄ’のばらつきに起因するゴーストを除去できる。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、ＨＣＫパルスに対して周期及びパルス幅が二倍の２ＨＣＫパルスをクロックドライブすることで、分割サンプルホールド駆動に対応した完全ノンオーバーラップサンプリングを実現し、縦筋の発生を抑えるとともにゴーストに対するマージンを上げることができる。特に、パネル外部で２ＨＣＫパルスを作成し、ＨＣＫパルスに対する位相を可変させることで、サンプリングパルス幅を自由に最適設定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の基本的な構成を示すブロック図である。
【図２】図１に示した表示装置の動作説明に供する波形図である。
【図３】同じく、図１に示した表示装置の動作説明に供する波形図である。
【図４】参考とする表示装置の動作説明に供する波形図である。
【図５】図１に示した表示装置の全体的な構成例を示すブロック図である。
【図６】本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図７】従来の表示装置の一例を示すブロック図である。
【図８】図７に示した従来の表示装置の動作説明に供する波形図である。
【図９】図７に示した従来の表示装置の動作説明に供する波形図である。
【符号の説明】
１１・・・画素、１２・・・信号ライン、１３・・・ゲートライン、１５・・・画素アレイ部、１６・・・垂直駆動回路、１７・・・水平駆動回路、１８・・・クロック生成回路、２１・・・シフトレジスタ、２２・・・抜取スイッチ群、２３・・・サンプリングスイッチ群
Claims (3)
- 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも２系統に分けた映像信号を供給する少なくとも２本の映像ラインを有するパネルと、
各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
各信号ラインに対応して配されており、少なくとも２本の信号ラインを単位として該２本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、
所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、
該水平駆動回路の動作基準となり、互いに逆極性の２系統の第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期及びパルス幅が二倍でかつそれぞれ位相が１／４周期ずつずれている第２のクロック信号を４系統生成するクロック生成回路とからなり、
前記水平駆動回路は、前記第１のクロック信号に同期してシフト動作を行い各シフト段からそれぞれ隣接するパルス間でパルス幅が半分重複するシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、４系統ある前記第２のクロック信号に含まれるパルスを各系統から順に抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有することを特徴とする表示装置。 - 前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整できることを特徴とする請求項１記載の表示装置。
- 前記クロック生成回路は、該第１のクロック信号に対して該第２のクロック信号の位相を可変調整し、もって該サンプリングパルスの幅を最適化することを特徴とする請求項２記載の表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319262A JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
| KR1020037008018A KR100897968B1 (ko) | 2001-10-17 | 2002-10-10 | 표시 장치 |
| US10/450,347 US7173592B2 (en) | 2001-10-17 | 2002-10-10 | Display device and its driving method, and projection-type display device |
| CNB028040503A CN1292395C (zh) | 2001-10-17 | 2002-10-10 | 显示装置 |
| PCT/JP2002/010554 WO2003034393A1 (fr) | 2001-10-17 | 2002-10-10 | Appareil d'affichage |
| US11/700,980 US20070132698A1 (en) | 2001-10-17 | 2007-02-01 | Display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001319262A JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003122318A JP2003122318A (ja) | 2003-04-25 |
| JP3890948B2 true JP3890948B2 (ja) | 2007-03-07 |
Family
ID=19136838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319262A Expired - Fee Related JP3890948B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7173592B2 (ja) |
| JP (1) | JP3890948B2 (ja) |
| KR (1) | KR100897968B1 (ja) |
| CN (1) | CN1292395C (ja) |
| WO (1) | WO2003034393A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3870933B2 (ja) * | 2003-06-24 | 2007-01-24 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP4089546B2 (ja) * | 2003-08-04 | 2008-05-28 | ソニー株式会社 | 表示装置およびその駆動方法 |
| JP3875229B2 (ja) | 2003-11-13 | 2007-01-31 | シャープ株式会社 | データラインの駆動方法およびそれを用いた表示装置並びに液晶表示装置 |
| KR100578911B1 (ko) | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
| KR100578914B1 (ko) | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
| KR100578913B1 (ko) | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR100589381B1 (ko) | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
| KR20050068608A (ko) * | 2003-12-30 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| KR100600350B1 (ko) | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
| KR100622217B1 (ko) | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
| JP2006065287A (ja) * | 2004-07-30 | 2006-03-09 | Seiko Epson Corp | 電気光学装置用駆動回路及び電気光学装置、並びに電子機器 |
| CN100392483C (zh) * | 2004-07-30 | 2008-06-04 | 精工爱普生株式会社 | 电光装置用驱动电路、电光装置及电子设备 |
| CN100377198C (zh) * | 2004-08-03 | 2008-03-26 | 友达光电股份有限公司 | 单时脉驱动移位暂存器及应用其的显示器驱动电路 |
| KR101074402B1 (ko) * | 2004-09-23 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| JP4661182B2 (ja) * | 2004-11-19 | 2011-03-30 | セイコーエプソン株式会社 | 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器 |
| KR100662988B1 (ko) * | 2005-10-31 | 2006-12-28 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
| KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
| KR101777135B1 (ko) * | 2011-07-12 | 2017-09-12 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| CN108399900B (zh) * | 2018-02-12 | 2022-11-22 | 厦门天马微电子有限公司 | 显示装置 |
| CN112201194B (zh) * | 2020-10-21 | 2022-08-23 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JP3330812B2 (ja) * | 1996-03-22 | 2002-09-30 | シャープ株式会社 | マトリックス型表示装置およびその駆動方法 |
| KR100242110B1 (ko) * | 1997-04-30 | 2000-02-01 | 구본준 | 도트인버전 구동방식의 액정표시장치와 그 구동회로 |
| JPH10340070A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| JP3613942B2 (ja) * | 1997-08-18 | 2005-01-26 | セイコーエプソン株式会社 | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 |
| JP2000267616A (ja) * | 1999-03-19 | 2000-09-29 | Sony Corp | 液晶表示装置およびその駆動方法 |
| JP2000310765A (ja) * | 1999-04-28 | 2000-11-07 | Sony Corp | 液晶表示装置 |
| JP3473745B2 (ja) * | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
| US6611248B2 (en) * | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
| JP4894081B2 (ja) * | 2000-06-14 | 2012-03-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
| TW507190B (en) | 2000-06-14 | 2002-10-21 | Sony Corp | Electro-optic panel or its driving method, electro-optic device, and electronic equipment |
| JP3890949B2 (ja) * | 2001-10-17 | 2007-03-07 | ソニー株式会社 | 表示装置 |
-
2001
- 2001-10-17 JP JP2001319262A patent/JP3890948B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-10 CN CNB028040503A patent/CN1292395C/zh not_active Expired - Fee Related
- 2002-10-10 WO PCT/JP2002/010554 patent/WO2003034393A1/ja active Application Filing
- 2002-10-10 KR KR1020037008018A patent/KR100897968B1/ko not_active IP Right Cessation
- 2002-10-10 US US10/450,347 patent/US7173592B2/en not_active Expired - Fee Related
-
2007
- 2007-02-01 US US11/700,980 patent/US20070132698A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US7173592B2 (en) | 2007-02-06 |
| WO2003034393A1 (fr) | 2003-04-24 |
| CN1488131A (zh) | 2004-04-07 |
| KR20040045392A (ko) | 2004-06-01 |
| US20040041772A1 (en) | 2004-03-04 |
| JP2003122318A (ja) | 2003-04-25 |
| CN1292395C (zh) | 2006-12-27 |
| US20070132698A1 (en) | 2007-06-14 |
| KR100897968B1 (ko) | 2009-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3890948B2 (ja) | 表示装置 | |
| JP3601499B2 (ja) | 表示装置 | |
| US6512505B1 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| JP3642042B2 (ja) | 表示装置 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| EP1662472A2 (en) | Liquid crystal display device | |
| JPH10171412A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20020044127A1 (en) | Display apparatus and driving method therefor | |
| JP3633528B2 (ja) | 表示装置 | |
| US6563481B1 (en) | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same | |
| JP3890949B2 (ja) | 表示装置 | |
| JP2004309821A (ja) | 表示装置 | |
| JP2006071891A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
| US20210132453A1 (en) | Liquid crystal display device | |
| JP2003337320A (ja) | 表示装置 | |
| JPH10326090A (ja) | アクティブマトリクス表示装置 | |
| JP3890950B2 (ja) | 表示装置 | |
| JP2004309822A (ja) | 表示装置 | |
| JP5418388B2 (ja) | 液晶表示装置 | |
| JP4923473B2 (ja) | 表示装置及びその駆動方法 | |
| JP4547726B2 (ja) | 液晶表示装置およびその駆動方法並びに液晶表示システム | |
| KR20050037419A (ko) | 표시 장치 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2001356739A (ja) | 表示装置およびその駆動方法 | |
| JP2005309283A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| LAPS | Cancellation because of no payment of annual fees |