JP3642042B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3642042B2 JP3642042B2 JP2001319261A JP2001319261A JP3642042B2 JP 3642042 B2 JP3642042 B2 JP 3642042B2 JP 2001319261 A JP2001319261 A JP 2001319261A JP 2001319261 A JP2001319261 A JP 2001319261A JP 3642042 B2 JP3642042 B2 JP 3642042B2
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- signal
- line
- switch group
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
Description
【発明の属する技術分野】
本発明はアクティブマトリクス方式で且つ点順次駆動型の表示装置に関する。より詳しくは、画素間のクロストークなどを抑制して、画質を改善する技術に関する。
【0002】
【従来の技術】
アクティブマトリクス型の表示装置において、点順次駆動を行なう際に、各画素に書き込む映像信号を1水平走査期間(1H)毎に反転させる、いわゆる1H反転駆動方式が行なわれている。1H反転駆動の場合、行列状に配された画素の各列毎に設けた信号ラインに対する映像信号の書き込みによる充放電電流が大きいと、いわゆる「縦スジ」と呼ばれる不具合が表示画面上に見えてしまう。この映像信号の書き込みによる充放電電流をなるべく抑える為に、映像信号の書き込みに先立って、あらかじめプリチャージ信号を書き込むプリチャージ駆動方式が従来から採用されている。
【0003】
ここで、縦スジとして最も見え易いのが中間のグレーレベルである。従って、プリチャージ信号のレベルとしては、通常縦スジの最も見え易いグレーレベルが設定される。ところが、プリチャージ信号の電位をグレーレベルに設定すると、ウィンドウパタンなどを表示した際、画素トランジスタのソース/ドレイン間での光リーク量が局所的に異なることに起因して、縦方向のクロストーク(以下、縦クロストークと呼ぶ場合がある)が発生し、画品位を損なうことになる。
【0004】
この縦クロストークが発生しない様にする為には、プリチャージ信号を黒レベルに設定すればよく、これにより画素トランジスタのソース/ドレイン間のリーク電流を画面全体に亘って均一にすることができる。ところが、プリチャージ信号を黒レベルに設定すると、逆に先述した縦スジが見え易くなる。即ち、「縦クロストーク」と「縦スジ」とはトレードオフの関係にある。
【0005】
このことから、黒レベルとグレーレベルを2ステップでプリチャージする「点順次2ステッププリチャージ方式」が提案されており、例えば特開2000−267067号公報に開示されている。この点順次2ステッププリチャージ方式を採用したアクティブマトリクス型表示装置の一例を図9に示す。図9は、表示装置の全体構成を表わしている。図示する様に、表示装置0は、画素アレイ部9と垂直駆動回路4と水平駆動回路6とプリチャージ駆動回路8とで構成されている。画素アレイ部9は、行方向に配されたゲートライン1、列方向に配された信号ライン2及び各ゲートライン1と各信号ライン2が交差する部分に配された行列状の画素3とで構成されている。垂直駆動回路4は各ゲートライン1に接続し、所定の垂直走査期間で各画素3を行毎に順次選択する。水平駆動回路6は各信号ライン2に接続し、選択された行の画素3に点順次で映像信号を所定の水平期間で書き込む。尚、映像信号は図示しないが所定の映像ラインを介して供給される。プリチャージ駆動回路8も各信号ライン2に接続しており、いわゆる点順次2ステッププリチャージ方式で各画素に黒レベルとグレーレベルのプリチャージ信号を書き込む。
【0006】
図10は、図9に示したプリチャージ駆動回路の具体的な構成例を表わしている。この例では、プリチャージ駆動回路8は、シフトレジスタS/Rを多段接続した構造となっている。シフトレジスタは外部から供給されるプリチャージクロックPCKに応じて動作し、同じく外部から供給されるプリチャージスタートパルスPSTを順次転送することで、シフトパルスA,B,C・・・を出力する。又、プリチャージ駆動回路8とその上側に位置する画素アレイ部との間には、プリチャージ信号を供給するプリチャージライン7が配設されている。プリチャージ信号はこのプリチャージライン7を介して外部から供給される。この例の場合、プリチャージライン7は4本設けてある。上側の2本はそれぞれグレーレベルのプリチャージ信号PSIG−Gray1,PSIG−Gray2を供給する。下側の2本は黒レベルのプリチャージ信号PSIG−Black1,PSIG−Black2を供給する。更に、プリチャージライン7と画素アレイ部側の各信号ライン2との間にプリチャージスイッチ群が設けてある。この例の場合、上側の2本のプリチャージライン7に対応して、各信号ライン毎にプリチャージスイッチPSWGが設けられている。又、下側の2本のプリチャージライン7に対応して、プリチャージスイッチPSWBが各信号ライン2毎に設けられている。1番目のPSWGは1本目の信号ライン7に接続し、2番目のPSWGは2本目のプリチャージライン7に接続している。この様に、PSWGは交互に1本目と2本目のプリチャージライン7に接続している。同様に、PSWBも交互に3本目と4本目のプリチャージライン7に接続している。PSWGは2個を一組として、同時にプリチャージ駆動回路8により開閉駆動される。同様に、PSWBも2個を一組として同時にプリチャージ駆動回路8により開閉駆動される。一般に、複数個を単位として同時に開閉駆動することにより、プリチャージクロックPCKの周波数を抑制することが可能である。但し、プリチャージスイッチを1個ずつ順次に駆動しても差し支えない。
【0007】
垂直駆動回路8を構成するシフトレジスタの第1段から出力されたシフトパルスAは、1番目の組のPSWGと、2番目の組のPSWBを開閉駆動する。シフトレジスタの2段目から出力されたシフトパルスBは2番目の組のPSWGと3番目の組のPSWBを開閉駆動する。シフトレジスタの3段目から出力されたシフトパルスCは3番目の組のPSWGと4番目の組のPSWBを開閉駆動する。この様に、プリチャージ駆動回路8はプリチャージスイッチ群を順次開閉駆動するが、同一の信号ラインに着目すると、常にPSWBが先に開閉駆動し、その後PSWGが開閉駆動する。即ち、先に黒レベルのプリチャージ信号PSIG−Black1,2を信号ラインにサンプリングした後、グレーレベルのプリチャージ信号PSIG−Gray1,2を同一の信号ラインにサンプリングする構成となっている。
【0008】
尚、画素アレイ部に含まれる各画素3は、図示の例の場合液晶セルLCと画素トランジスタTFTとで構成されている。TFTのゲート電極は対応するゲートライン1に接続し、ソース電極は対応する信号ライン2に接続し、ドレイン電極は対応する液晶セルLCの画素電極に接続している。液晶セルLCの他方の電極はコモンラインを介して対向電位VCOMに接地されている。
【0009】
図11は、図10に示したプリチャージ回路の動作説明に供する波形図である。前述した様に、プリチャージ駆動回路8のシフトレジスタは、プリチャージクロックPCKに応じて動作し、プリチャージスタートパルスPSTを転送することで、順次シフトパルスA,B,C・・・を出力している。シフトパルスAに応じて1番目の組のプリチャージスイッチPSWGが開き、対応する信号ラインにグレーレベルのプリチャージ信号をホールドする。この時同時に、2番目の組のプリチャージスイッチPSWBも開き、先行する信号ラインに黒レベルのプリチャージ信号をホールドする。この様に、先に黒レベルのプリチャージ信号をサンプリングし、次にグレーレベルのプリチャージ信号をサンプリングする2ステップ方式で、点順次プリチャージ駆動を行なっている。勿論、この点順次プリチャージ駆動は、画素3に対する映像信号の点順次書き込みに先行して行なわれることになる。まず黒レベルのプリチャージ信号をサンプリングすることで「縦クロストーク」を抑制し、次にグレーレベルのプリチャージ信号をサンプリングすることで「縦スジ」を抑制することができる。
【0010】
図12は、プリチャージライン7に供給されるプリチャージ信号PSIG−Black1及びPSIG−Gray1の波形を表わしている。PSIG−Black1はVCOMを中心にして1H毎に反転しており、そのレベルPSIG−Blackは黒に設定されている。図示の例では、VCOMは7.5Vであり、PSIG−Blackは7.5±5.0Vである。尚、他方の黒レベルのプリチャージ信号PSIG−Black2も、PSIG−Black1と同一の波形である。一方、PSIG−Gray1もVCOMを中心にして1H毎に反転し、その電位レベルPSIG−Grayは中間調のグレーレベル(7.5±2.5V)に設定されている。他方のPSIG−Gray2も同様である。
【0011】
【発明が解決しようとする課題】
通常の解像度の表示装置では、信号ラインの間隔は20μm程度確保できる。この場合には、図10に示す様に、各信号ライン2に対応して各PSWG,PSWBを1個ずつ配置することができる。従って、図10に示した従来例では、PSWGとPSWBを2段に重ねて配置することができる。
【0012】
これに対し、HDTV用の表示装置になると、信号ラインの間隔が10μm程度まで短縮される。この場合には、各信号ラインに対して1個ずつスイッチを割り当てるだけの面積的な余裕がない。そこで、図13に示す様に、プリチャージスイッチを上下にずらして配置することになる。具体的には、グレーレベル書き込み用のプリチャージスイッチPSWGは、奇数番目を上段に配置し、偶数番目を下段に配置する。この様にすれば、1個のPSWGにつき、2本分の信号ラインに相当する面積を割り振ることができる。但し、図10の構成と異なり、PSWGは1段でなく、上下2段に分ける必要がある。同様に、黒レベルを書き込むプリチャージスイッチPSWBについても上下2段に分ける。従って、パネルが高精細化すると、従来の2ステップ点順次プリチャージ駆動方式では、プリチャージスイッチを上下4段に配置する必要がある。この様に、パネルの高精細化、パネルサイズの縮小化により画素ピッチが狭くなるに連れて、1画素のピッチ内にPSWをレイアウトできなくなる。その為、図13に示す様に、2画素のピッチにてPSWを2段に重ねてレイアウトする必要がある。しかし、PSWB,PSWG共に2段に重ねると、全部でPSWは4段重ねになり、スペースが足らずレイアウトできなくなるという課題がある。
【0013】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明はプリチャージ方式を改良して、プリチャージスイッチの削減化を図ることを目的とする。係る目的を達成するために以下の手段を講じた。すなわち、本発明に係る表示装置は、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、映像信号を供給する映像ラインと、前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、プリチャージ信号を供給するプリチャージラインと、前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えている。前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、該一括プリチャージと該順次プリチャージで該プリチャージスイッチ群を共用する。
【0014】
又本発明にかかる表示装置は、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、映像信号を供給する映像ラインと、前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、プリチャージ信号を供給するプリチャージラインと、前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えており、前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、前記プリチャージ駆動回路は、前行の画素に書き込まれた映像信号と同極性のプリチャージ信号を該一括プリチャージで印加する。なお、一括プリチャージ時のプリチャージブラックの極性は必ずしも前段画素電位と同極性である必要はない。しかし、ブランク期間内の短い期間で一括プリチャージが行なわれるので、プリチャージブラックの書込みを確実にするためにも、前段画素電位と同極性であることが望ましい。
又、本発明にかかる表示装置は、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、映像信号を供給する映像ラインと、前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、プリチャージ信号を供給するプリチャージラインと、前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えており、前記画素アレイ部は、隣り合う画素列の間で奇数行離れた2行を単位として該ゲートラインが配線されており、前記水平駆動回路は、同一のゲートラインに接続し且つ隣り合う画素に対して各信号ラインを通し互いに逆極性の映像信号を順次書き込み、前記プリチャージ駆動回路は、該映像信号の書き込みに先立って該一括プリチャージを行なうとともに、2本のプリチャージラインから供給された互いに逆極性のプリチャージ信号を互いに隣り合う信号ラインに印加して該順次プリチャージを行ない、更に前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、該一括プリチャージと該順次プリチャージで該プリチャージスイッチ群を共用する。
【0015】
2ステップ点順次プリチャージ駆動のアクティブマトリクス型表示装置では、パネルの高精細化及び縮小化に伴い画素ピッチが小さくなると、プリチャージスイッチをレイアウトすることが困難になる。そこで本発明では、水平ブランキング期間内に一括プリチャージを行なって例えば黒レベルのプリチャージ信号を印加し、続く点順次プリチャージでグレーレベルのプリチャージ信号を印加している。一括プリチャージでは別途プリチャージスイッチを設ける必要はなく、1ステップの順次プリチャージ用にスイッチを設ければ済む。従って、プリチャージ用のスイッチを半減することが可能となる。よって、プリチャージ駆動回路周りのレイアウト面積を半減でき、狭画素ピッチのパネルでもプリチャージスイッチのレイアウトが可能になる。
【0016】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明に係る表示装置の好適な実施形態を示す回路図である。図示する様に、本表示装置は基本的な構成として、画素アレイ部と垂直駆動回路4と映像ライン5とサンプリングスイッチ群HSWと水平駆動回路6とプリチャージライン7とプリチャージスイッチ群PSWとプリチャージ駆動回路8とを備えている。画素アレイ部は、行方向に配されたゲートライン1、列方向に配された信号ライン2及び各ゲートライン1と各信号ライン2が交差する部分に配された行列状の画素3とで構成されている。本実施形態の場合、画素3は画素トランジスタTFTと液晶セルLCとで構成されている。TFTのゲート電極は対応するゲートライン1に接続し、ソース電極は対応する信号ライン2に接続し、ドレイン電極は液晶セルLCの画素電極に接続している。液晶セルLCの他方の電極はコモンラインを介して対向電位VCOMに接地されている。垂直駆動回路4は各ゲートライン1に接続し、所定の垂直走査期間で各画素3を行毎に順次選択する。映像ライン5は外部から入力された映像信号VSIGを画素アレイ部側に供給する。サンプリングスイッチ群に含まれる各スイッチHSWは、映像ライン5と各信号ライン2との間に接続されている。理解を容易にする為、各HSWは水平駆動回路6によって点順次で駆動される様になっているが、本発明はこれに限られるものではない。複数のHSWを1組にまとめて同時に駆動することで、水平駆動回路6の動作周波数を低減化する様にしてもよい。水平駆動回路6は、所定の水平走査期間(1H)でサンプリングスイッチ群の各スイッチHSWを順次駆動し、選択された行の画素3に点順次で映像信号VSIGを書き込む。
【0017】
プリチャージライン7は2本設けてあり、各々外部から入力されたプリチャージ信号PSIG1,PSIG2を画素アレイ側に供給する。本実施形態では、2本の信号ラインを同時にプリチャージする為、2本のプリチャージライン7が配設されているが、本発明はこれに限られるものではない。プリチャージスイッチ群は、プリチャージライン7と各信号ライン2との間に接続されている。本実施形態の場合、信号ライン2の間隔が比較的狭い為、プリチャージスイッチ群は上下2段に分けている。奇数番目のプリチャージスイッチPSW1は上段に配され、一方のプリチャージライン7に接続している。偶数番目のプリチャージスイッチPSW2は下段に配され、他方のプリチャージライン7に接続している。なお、HSWについても2段配置できることは云うまでもない。
【0018】
プリチャージ駆動回路8は一括プリチャージと順次プリチャージを2ステップに分けて行なう。一括プリチャージでは、水平走査期間に先立つ水平ブランキング期間でプリチャージスイッチ群の各スイッチPSWを一斉に駆動し、各信号ライン2に一斉に第1のレベルのプリチャージ信号を印加する。第1レベルとして例えば黒レベルを印加することで、いわゆる「縦クロストーク」を抑制することができる。続いて水平走査期間で順次プリチャージを行ない、プリチャージスイッチ群の各スイッチPSWを順次駆動し、各信号ライン2に順次第2のレベルのプリチャージ信号を印加する。例えば第2のレベルとしてグレーレベルに設定されたプリチャージ信号を印加することで、いわゆる「縦スジ」を抑制することができる。尚、プリチャージ駆動回路8は前行の画素に書き込まれた映像信号VSIGと同極性のプリチャージ信号PSIGを前述した一括プリチャージで印加することが望ましい。これにより、黒レベルのプリチャージを効率的に行なうことが可能である。
【0019】
プリチャージ駆動回路8は、基本的にシフトレジスタS/Rを多段接続した構成となっている。シフトレジスタはプリチャージクロックPCKに応じて動作し、プリチャージスタートパルスPSTを転送することで、順次シフトレジスタの各段からシフトパルスA,B,C,D・・・を出力する。シフトレジスタの各段にはNAND素子とインバータ(INV)が直列接続されている。各NAND素子の一方の入力端子には対応するシフトレジスタ段から出力されたシフトパルスが入力する一方、他方の入力端子には一括プリチャージ用のクロックPCGが入力される。各NANDの出力端子にはINVが接続されており、各PSWを開閉駆動する為のドライブパルスA’,B’,C’,D’・・・が出力される様になっている。
【0020】
図2は、図1に示した表示装置のプリチャージ動作の説明に供するタイミングチャートである。図示する様に、一括プリチャージ用のクロックPCGは、水平ブランキング期間に外部から入力される。その後水平走査期間に入ると、同じく外部からプリチャージスタートパルスPSTが入力される。このプリチャージスタートパルスPSTをプリチャージクロックPCKに応じてシフトレジスタで転送すると、シフトレジスタの各段からシフトパルスA,B,Cが出力される。PCGと各シフトパルスはNAND素子でNAND合成され、INVで反転処理された後、ドライブパルスA’,B’,C’として出力される。図示する様に、各ドライブパルスA’,B’,C’は水平ブランキング期間で一斉にプリチャージスイッチPSWを開く様になっている。これにより1ステップ目の一括プリチャージを実行する。続いて、各ドライブパルスA’,B’,C’は順次PSWを開閉駆動する為、2ステップ目の順次プリチャージが行なわれる。尚、この順次プリチャージは、各画素に対する映像信号の点順次書き込みに画素単位で先行する形で行なわれる。
【0021】
図3は、プリチャージライン7に供給されるプリチャージ信号PSIG1の波形図である。PSIG1は1H周期でVCOMを中心にして反転している。基本的に、PSIG1は水平走査期間中グレーレベルPSIG−Gray(7.5±2.5V)を維持している。但し水平ブランキング期間に限り、PSIG1は黒レベルPSIG−Black(7.5±5.0V)に切り換わる。但し、PSIG−Blackは、前の水平期間におけるPSIG−Grayと同一極性となっている。図2と図3を対比すれば明らかな様に、1ステップ目の一括プリチャージでは黒レベルのプリチャージ信号をプリチャージし、2ステップ目の順次プリチャージではグレーレベルのプリチャージ信号をプリチャージしている。
【0022】
本発明に係る一括/順次プリチャージ駆動では、水平ブランキング期間内にPCGパルスを入れる。このPCGパルスとシフトレジスタの出力とをNAND合成することで、PSWドライブパルスを生成する。PCGパルスをプリチャージブラックに、シフトレジスタ出力パルスをプリチャージグレーに用いる。PCGパルスは全てのシフトレジスタの出力段とNANDを取っているので、PSWは全段PCGクロックに応答して同時に開く。
【0023】
本方式ではプリチャージ信号PSIGを、PCGパルスの期間内では黒レベルにし、それ以外はグレーレベルにしている。これにより、PCGパルスにて全信号ラインに黒レベルのプリチャージ信号を書き込むことができる。これにより、「縦クロストーク」を抑制できる。この時、短い水平ブランキング期間内に各信号ラインに黒レベルのプリチャージ信号を十分に書き込む為、黒レベルのプリチャージ信号の極性は、前段の画素に書き込まれた映像信号の電位と同極性にする。
【0024】
又グレーレベルのプリチャージ信号を順次プリチャージで各信号ラインに書き込むことにより、「縦スジ」対策を施す。この様にプリチャージ信号PSIGをプリチャージブラックとプリチャージグレーとで兼用することにより、1画素当りのPSWの数を従来の2つ(PSWB,PSWG)から1つ(PSW)へと半減できる。この様に、一括/順次プリチャージを用いることで、PSWのレイアウト面積が従来に比べ半減し、狭画素ピッチに対応したレイアウトが可能になる。
【0025】
ところで、画素が行列状に配置されてなるアクティブマトリクス型の表示装置では、その駆動方式として、各画素を1ライン(1行)毎に画素単位で順次駆動する点順次駆動方式が一般的である。又、この点順次駆動方式には、1H反転駆動方式やドット反転駆動方式がある。
【0026】
1H反転駆動方式では、映像信号を書き込む際、各画素に所定の直流電圧を対向電圧VCOMとして供給するコモンラインに左右の画素間で抵抗分が存在し、更にコモンラインと信号ラインとの間に寄生容量が存在することから、これらに起因してコモンラインやゲートラインに映像信号が飛び込み、コモンラインの電位が映像信号と同極性の方向に揺れる為、横方向のクロストーク(横クロストーク)が顕著になったり、あるいはシェーディング不良を引き起し、画質が大きく損なわれる。
【0027】
又、画素が画素情報を1フィールド期間保持している間に、信号ラインの電位が1H毎に揺れる。ここで、1H反転駆動方式の場合には、隣り合う左右の画素に書き込まれた映像信号の極性が同じであることから、信号ラインの電位の揺れが大きくなり、この電位の揺れが画素トランジスタのソース/ドレインカップリングによって画素に飛び込む為、「縦クロストーク」が顕著になり、画質不良の要因となる。
【0028】
一方、ドット反転駆動方式では、隣り合う左右の画素に映像信号が同時に逆極性で書き込まれることから、コモンラインや信号ラインの電位の揺れが隣り合う画素間でキャンセルされる為、1H反転駆動方式での画質不良の問題については解消できる。しかしながら、その反面、隣り合う左右の画素に書き込まれる映像信号の極性が異なることから、隣り合う画素の電界の影響を受ける為、画素の開口部の隅にドメイン(光抜け領域)が発生する。その結果、画素の開口率が低下し、透過率を落とすことになる為、コントラストの低下を招く。
【0029】
これに対し、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、且つ上下の画素で逆極性となる様に、隣り合う画素列間で奇数行離れた2行、例えば上下の2行の画素に互いに逆極性の映像信号を同時に書き込む駆動方式が提案されている。以下、本明細書ではこの駆動方式をドットライン反転駆動方式と呼ぶことにし、図4に本方式を模式的に表わしておく。図から明らかな様に、ゲートライン1は2行の画素に亘って蛇行している。1番目のゲートライン1に着目すると、1行目(1段目)で1番目の画素と、2行目(2段目)で2番目の画素が同一のゲートライン1に割り当てられている。以下、2段の画素行を単位とし、偶奇交互に同一のゲートラインに割り振るレイアウトとなっている。これに対し、各信号ラインには、隣同士HL(ハイ、ロー)反対極性の映像信号を書き込む様にしている。各信号ラインに供給される映像信号は1H毎に極性がHL反転している。この様なドットライン反転駆動方式では、図4に示す様に、1行目の画素にはHレベルの映像信号が書き込まれ、2行目の画素にはLレベルの映像信号が書き込まれる。この様に、各画素段で交互にHLの映像信号を書き込むことができる。一方、各信号ラインに対しては隣同士互いに反対極性の映像信号を供給している。
【0030】
このドットライン反転駆動方式では、ドット反転駆動方式の場合と同様に、隣り合う信号ラインには互いに逆極性の映像信号が与えられるとともに、映像信号を書き込んだ後の画素配列において、画素の極性が1H反転駆動方式の場合と同様に、隣り合う左右の画素で同極性となる為、画素の開口率を低下させることなく、横クロストークやシェーディングなどの画質不良を改善することができる。
【0031】
ところで、ドットライン反転で且つ従来の2ステップ点順次プリチャージ駆動のアクティブマトリクス型液晶表示装置において、黒ウィンドウや黒線などの表示を行なった場合には、図5に示す様に、その境界部(濃度差が大きい部分)で水平(横方向)走査方向の手前に黒線が表示されるいわゆる尾引き(以下、これを横尾引きと称する)が発生する。この様な横尾引きが発生することで、画品位が損ねられる。以下、横尾引きの発生原因を簡潔に説明する。ドットライン反転駆動では、先述した様に、入力される映像信号の極性が、奇数列と偶数列の画素毎に、画素に共通に与えられる対向電位VCOMを基準に正負に反転し、更にそれが1H毎に反転している。この時の画素電位の極性は図4に示した通りである。図4において、対向電位VCOMを基準としてそれよりも高い画素電位をHで、低い画素電位をLでそれぞれ示してある。
【0032】
これにより、黒ウィンドウや黒線などの表示を行なう時、その境界部に対しては、図6に示す様な画素電位の入力となる。図6において、Gはグレーレベルを、Bは黒レベルをそれぞれ示している。
【0033】
図7には、2ステップ点順次プリチャージ駆動を考慮した場合の信号ラインの電位変化を示す。ここで、一例として、プリチャージグレー信号のHレベルを10V、Lレベルを5V、プリチャージブラック信号のHレベルを13V、Lレベルを2Vにそれぞれ設定している。尚、通常の映像信号としては、グレー信号のHレベルが9V、Lレベルが6V、ブラック信号のHレベルが13V、Lレベルが2Vとなっている。
【0034】
ここで、図7から明らかな様に、信号ラインの電位は奇数列では、N段目画素電位のグレーL→プリチャージブラックH→プリチャージグレーH→N+1段目画素電位のブラックHと変化する。一方、偶数列では、N段目画素電位のブラックH→プリチャージブラックL→プリチャージグレーL→N+1段目画素電位のブラックLと変化する。
【0035】
この時、N段目画素電位からプリチャージブラック信号レベルへの電位変化は、奇数列側で+7V、偶数列側で−11Vとなる為に互いに打ち消し合わない。この奇数列側と偶数列側の電位差が原因となって、先述した横尾引きが発生することになる。一般的に、信号ラインの電位変化は、画素トランジスタのゲート電極が行単位で接続されるゲートラインや画素に対向電位VCOMを供給するコモンラインへ寄生容量を介してカップリングしてしまう。
【0036】
即ち、図6に示す様な画素電位による黒ウィンドウや黒線などの表示の際には、このカップリングが奇数列と偶数列とで打ち消し合えず、それが原因となってゲートライン、コモンライン共に揺れが乗ってしまう。この揺れがウィンドウ帯と同じく他の画素に映像信号を書き込む時に入ってしまうので、ウィンドウの横尾引きが発生する。
【0037】
この様なドットライン反転駆動における「横尾引き」を防ぐ為、図8に示す様な一括プリチャージを行なうことが効果的である。この一括プリチャージではグレーレベルのプリチャージ信号を、2ステップの点順次プリチャージに先立って行なっている。前述した様に、1ステップ目の点順次プリチャージではブラック信号を書き込んで「縦クロストーク」を抑制し、2ステップ目の点順次プリチャージではグレー信号を書き込んで「縦スジ」対策とする。一例として、点順次プリチャージグレー信号のHレベルを10V、Lレベルを5V、点順次プリチャージブラック信号のHレベルを13V、Lレベルを2Vに、又一括プリチャージグレー信号のHレベルを10V、Lレベルを5Vにそれぞれ設定している。尚、通常の映像信号としては、グレー信号のHレベルが9V、Lレベルが6V、ブラック信号のHレベルが13V、Lレベルが2Vとなっている。
【0038】
図8に示した信号ラインの電位変化からも明らかな様に、各画素に対して映像信号が書き込まれない水平ブランキング期間において、一括プリチャージによって各信号ラインに対して、一定レベル(本例では、Hレベルが10V、Lレベルが5V)のプリチャージグレー信号を書き込むことにより、対向電圧VCOMに対する信号ラインの電位振幅を、奇数列と偶数列とで等しくすることができる。
【0039】
これにより、その後点順次プリチャージブラック信号を書き込む時の信号ラインの電位変化が、奇数列で+8V、偶数列で−8Vとなり、それらの絶対値が等しくなる為、信号ラインからコモンラインやゲートラインへのカップリングを完全にキャンセルすることができる。その結果、コモンライン/ゲートライン共に揺れが入らない為、その揺れに起因する横尾引きが発生することもない。尚、図8の例では、一括プリチャージの際のプリチャージ信号として、前段画素電位と同極性のプリチャージグレー信号(5V)を用いているが、そのレベルは任意であり、又必ずしも前段画素電位と同極性である必要はない。但し、水平ブランキング期間内の極めて短い期間で一括プリチャージが行なわれることから、その直後に実行される点順次プリチャージブラック信号の書き込みを確実に行なう為には、前段画素電位と同極性である方が好ましい。
【0040】
ところで、本発明では、一括/順次プリチャージ駆動を採用しており、従来の点順次で黒レベルのプリチャージ信号を書き込んでいた方式に代え、一括で黒レベルのプリチャージ信号を書き込む様にしており、点順次プリチャージ信号の書き込みはグレーレベルのみとしている。この方式を上述したドットライン反転駆動においても応用することができる。即ち、従来ドットライン反転駆動においては、その駆動方法に特有の「横尾引き」を取り除く為に、水平ブランキング期間にグレーレベルの一括プリチャージを行ない、その後2ステップ点順次プリチャージ駆動を行なっている。これは、図8に示した通りである。一括プリチャージでは、全信号ラインにグレーレベルのプリチャージ信号を書き込んでいる。本発明では、この一括プリチャージグレー信号をブラック信号とすることにより、「横尾引き」と「縦クロストーク」共に対処することができる。これにより、ドットライン反転駆動においても、一括+1ステップ点順次プリチャージ駆動を行なうことができ、狭画素ピッチに対応したプリチャージ駆動回路のレイアウトが可能になる。
【0041】
【発明の効果】
以上説明した様に、本発明によれば一括+1ステップ点順次プリチャージ駆動を採用することで、プリチャージ駆動回路周りのプリチャージ用スイッチの個数を従来の2ステッププリチャージ駆動に比べ半減することが可能であり、レイアウト面積も半分にすることができる様になった。これにより、高精細化による狭画素ピッチ化にも対応可能となる。又、1H反転駆動、ドットライン反転駆動どちらにも対応可能である。特に、本発明に係る一括+1ステップ点順次プリチャージ駆動は、ドットライン反転駆動特有の「横尾引き」も同時に除去することが可能である。
【図面の簡単な説明】
【図1】本発明に係る表示装置の基本的な構成を示す回路図である。
【図2】図1に示した表示装置の動作説明に供するタイミングチャートである。
【図3】図1に示した表示装置の動作説明に供する波形図である。
【図4】ドットライン駆動方式の説明図である。
【図5】ドットライン駆動方式で現われる表示不良を示す模式図である。
【図6】ドットライン駆動方式における画素電位の分布を示す模式図である。
【図7】2ステップ点順次プリチャージ駆動を示す模式図である。
【図8】一括+2ステップ点順次プリチャージ駆動を示す模式図である。
【図9】従来の表示装置の一例を示す模式的な平面図である。
【図10】従来のプリチャージ回路の一例を示す回路図である。
【図11】図10に示したプリチャージ駆動回路の動作説明に供するタイミングチャートである。
【図12】図10に示したプリチャージ駆動回路の動作説明に供する波形図である。
【図13】プリチャージ駆動回路の参考例を示す回路図である。
【符号の説明】
0・・・表示装置、1・・・ゲートライン、2・・・信号ライン、3・・・画素、4・・・垂直駆動回路、6・・・水平駆動回路、8・・・プリチャージ駆動回路
Claims (4)
- 行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、
各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、
映像信号を供給する映像ラインと、
前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、
所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、
プリチャージ信号を供給するプリチャージラインと、
前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、
該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えており、
前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、
該一括プリチャージと該順次プリチャージで該プリチャージスイッチ群を共用する表示装置。 - 行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、
各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、
映像信号を供給する映像ラインと、
前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、
所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、
プリチャージ信号を供給するプリチャージラインと、
前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、
該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えており、
前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、
前記プリチャージ駆動回路は、前行の画素に書き込まれた映像信号と同極性のプリチャージ信号を該一括プリチャージで印加する表示装置。 - 行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、
各ゲートラインに接続し所定の垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、
映像信号を供給する映像ラインと、
前記映像ラインと各信号ラインとの間に接続されたサンプリングスイッチ群と、
所定の水平走査期間で該サンプリングスイッチ群の各スイッチを順次駆動し、選択された行の画素に点順次で映像信号を書き込む水平駆動回路と、
プリチャージ信号を供給するプリチャージラインと、
前記プリチャージラインと各信号ラインとの間に接続されたプリチャージスイッチ群と、
該水平走査期間に先立つ水平ブランキング期間で該プリチャージスイッチ群の各スイッチを一斉に駆動し、各信号ラインに一斉に第1のレベルのプリチャージ信号を印加する一括プリチャージと、該水平走査期間で該プリチャージスイッチ群の各スイッチを順次駆動し各信号ラインに順次第2のレベルのプリチャージ信号を印加する順次プリチャージとを行なうプリチャージ駆動回路とを備えており、
前記画素アレイ部は、隣り合う画素列の間で奇数行離れた2行を単位として該ゲートラインが配線されており、
前記水平駆動回路は、同一のゲートラインに接続し且つ隣り合う画素に対して各信号ラインを通し互いに逆極性の映像信号を順次書き込み、
前記プリチャージ駆動回路は、該映像信号の書き込みに先立って該一括プリチャージを行なうとともに、
2本のプリチャージラインから供給された互いに逆極性のプリチャージ信号を互いに隣り合う信号ラインに印加して該順次プリチャージを行ない、
更に前記プリチャージ駆動回路は、該一括プリチャージで黒レベルのプリチャージ信号を印加し、該順次プリチャージでグレーレベルのプリチャージ信号を印加するとともに、
該一括プリチャージと該順次プリチャージで該プリチャージスイッチ群を共用する表示装置。 - 前記水平駆動回路は、水平走査期間毎に極性が反転する映像信号を各画素に書き込む請求項3記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319261A JP3642042B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
US10/271,436 US7119778B2 (en) | 2001-10-17 | 2002-10-15 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319261A JP3642042B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003122317A JP2003122317A (ja) | 2003-04-25 |
JP3642042B2 true JP3642042B2 (ja) | 2005-04-27 |
Family
ID=19136837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319261A Expired - Fee Related JP3642042B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7119778B2 (ja) |
JP (1) | JP3642042B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3882796B2 (ja) * | 2003-07-22 | 2007-02-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4176688B2 (ja) | 2003-09-17 | 2008-11-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP4385730B2 (ja) * | 2003-11-13 | 2009-12-16 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、電気光学装置および電子機器 |
JP2005195810A (ja) * | 2004-01-06 | 2005-07-21 | Nec Electronics Corp | 容量性負荷駆動回路、及び表示パネル駆動回路 |
JP4093232B2 (ja) * | 2004-01-28 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器 |
JP2006106689A (ja) * | 2004-09-13 | 2006-04-20 | Seiko Epson Corp | 液晶パネルの表示方法、液晶表示装置及び電子機器 |
CN100456353C (zh) * | 2004-10-25 | 2009-01-28 | 精工爱普生株式会社 | 电光装置、其驱动电路、驱动方法和电子设备 |
JP4720276B2 (ja) * | 2005-04-27 | 2011-07-13 | ソニー株式会社 | 表示装置および表示装置のプリチャージ方法 |
KR101147104B1 (ko) * | 2005-06-27 | 2012-05-18 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 구동 방법 및 장치 |
US20080062090A1 (en) * | 2006-06-16 | 2008-03-13 | Roger Stewart | Pixel circuits and methods for driving pixels |
US7679586B2 (en) | 2006-06-16 | 2010-03-16 | Roger Green Stewart | Pixel circuits and methods for driving pixels |
US8446394B2 (en) * | 2006-06-16 | 2013-05-21 | Visam Development L.L.C. | Pixel circuits and methods for driving pixels |
JP2008216425A (ja) * | 2007-03-01 | 2008-09-18 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
JP2010164666A (ja) | 2009-01-14 | 2010-07-29 | Hitachi Displays Ltd | ドライバ回路、液晶表示装置、及び出力信号制御方法 |
JP5185155B2 (ja) * | 2009-02-24 | 2013-04-17 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
KR101077032B1 (ko) * | 2009-08-19 | 2011-10-26 | 주식회사 실리콘웍스 | 터치스크린 액정표시장치의 타이밍 조정방법 |
JP2012018320A (ja) | 2010-07-08 | 2012-01-26 | Hitachi Displays Ltd | 表示装置 |
JP2013156645A (ja) * | 2013-03-15 | 2013-08-15 | Seiko Epson Corp | 電気光学装置、電気光学装置の制御装置および電子機器 |
KR102291491B1 (ko) * | 2015-01-15 | 2021-08-20 | 삼성디스플레이 주식회사 | 표시장치 및 그의 구동방법 |
CN105047166A (zh) * | 2015-08-28 | 2015-11-11 | 深圳市华星光电技术有限公司 | 液晶显示面板驱动方法及液晶显示装置 |
US10861404B2 (en) * | 2016-02-02 | 2020-12-08 | Sony Corporation | Display device, electronic apparatus, and projection display apparatus |
JP6579173B2 (ja) * | 2017-09-19 | 2019-09-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、及び、電子機器 |
CN108053800B (zh) * | 2018-01-25 | 2021-10-29 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
CN114283758B (zh) * | 2021-12-30 | 2023-01-10 | 惠科股份有限公司 | 显示面板、显示面板的预充电方法和显示装置 |
CN116386563B (zh) * | 2023-06-06 | 2023-08-18 | 惠科股份有限公司 | 显示面板的驱动方法及驱动装置、显示设备及存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
JP3633151B2 (ja) | 1996-11-11 | 2005-03-30 | ソニー株式会社 | アクティブマトリクス表示装置およびその駆動方法 |
JP3297986B2 (ja) * | 1996-12-13 | 2002-07-02 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
US6266039B1 (en) * | 1997-07-14 | 2001-07-24 | Seiko Epson Corporation | Liquid crystal device, method for driving the same, and projection display and electronic equipment made using the same |
JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
KR100277182B1 (ko) * | 1998-04-22 | 2001-01-15 | 김영환 | 액정표시소자 |
TW530287B (en) * | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
TW521241B (en) * | 1999-03-16 | 2003-02-21 | Sony Corp | Liquid crystal display apparatus, its driving method, and liquid crystal display system |
JP4135250B2 (ja) | 1999-03-19 | 2008-08-20 | ソニー株式会社 | 液晶表示装置およびその駆動方法 |
JP4894081B2 (ja) * | 2000-06-14 | 2012-03-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
KR100685942B1 (ko) * | 2000-08-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
-
2001
- 2001-10-17 JP JP2001319261A patent/JP3642042B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-15 US US10/271,436 patent/US7119778B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7119778B2 (en) | 2006-10-10 |
US20030151564A1 (en) | 2003-08-14 |
JP2003122317A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3642042B2 (ja) | 表示装置 | |
JP4894081B2 (ja) | 表示装置およびその駆動方法 | |
US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
US6075507A (en) | Active-matrix display system with less signal line drive circuits | |
US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
JP3870933B2 (ja) | 表示装置及びその駆動方法 | |
US20050041488A1 (en) | Electro-optical device, method for driving the electro-optical device, and electronic apparatus including the electro-optical device | |
JP3890948B2 (ja) | 表示装置 | |
US20070200810A1 (en) | Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus | |
JP4894151B2 (ja) | アクティブマトリックス表示装置 | |
US20150325186A1 (en) | Liquid crystal display panel and driving method thereof | |
JP4144474B2 (ja) | 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法 | |
KR20090124936A (ko) | 표시장치 | |
KR100559224B1 (ko) | 액정 표시 장치의 비순차 스캐닝 구동 방법 | |
JP2005165038A (ja) | 液晶表示装置およびその駆動方法、ゲートドライバ | |
US20210132453A1 (en) | Liquid crystal display device | |
JP4975322B2 (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
JP3243950B2 (ja) | 映像表示装置 | |
JP4923473B2 (ja) | 表示装置及びその駆動方法 | |
WO2020208886A1 (ja) | 表示装置および表示装置の駆動方法 | |
JP2001356739A (ja) | 表示装置およびその駆動方法 | |
JP2005309282A (ja) | 表示装置 | |
JP2005309049A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |