JP2004309821A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004309821A JP2004309821A JP2003103763A JP2003103763A JP2004309821A JP 2004309821 A JP2004309821 A JP 2004309821A JP 2003103763 A JP2003103763 A JP 2003103763A JP 2003103763 A JP2003103763 A JP 2003103763A JP 2004309821 A JP2004309821 A JP 2004309821A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sampling
- video
- signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
【課題】水平駆動回路にプリチャージ機能を付加して、アクティブマトリクス型表示装置のユニフォーミティの改善を図る。
【解決手段】水平駆動回路１７は、一つのサンプリングスイッチＨＳＷに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加する。第一パルスで映像信号Ｖｉｄｅｏにより信号ライン１２をプリチャージし、第二パルスで映像信号Ｖｉｄｅｏを信号ライン１２にサンプリングする。先行するサンプリングスイッチＨＳＷ１に印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチＨＳＷ３に印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチＨＳＷ１と後行サンプリングスイッチＨＳＷ３には互いに別系統の映像ライン２５，２７を接続し、以って両者間における映像信号の干渉を防止する。
【選択図】 図１
【解決手段】水平駆動回路１７は、一つのサンプリングスイッチＨＳＷに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加する。第一パルスで映像信号Ｖｉｄｅｏにより信号ライン１２をプリチャージし、第二パルスで映像信号Ｖｉｄｅｏを信号ライン１２にサンプリングする。先行するサンプリングスイッチＨＳＷ１に印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチＨＳＷ３に印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチＨＳＷ１と後行サンプリングスイッチＨＳＷ３には互いに別系統の映像ライン２５，２７を接続し、以って両者間における映像信号の干渉を防止する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に関する。より詳しくは、点順次駆動方式のアクティブマトリクス型表示装置に内蔵される水平駆動回路の改良技術に関する。
【０００２】
【従来の技術】
図７は、従来の表示装置の典型的な構成を示すブロック図である。図示する様に、従来の表示装置は画素アレイ部１５、垂直駆動回路１６及び水平駆動回路１７などを集積的に形成したパネル３３で構成されている。画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。垂直駆動回路１６は左右に分かれて配されており、ゲートライン１３の両端に接続して、順次画素１１の行を選択する。水平駆動回路１７は信号ライン１２に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。従来の表示装置は更に外部のクロック生成回路１８を備えており、水平駆動回路１７の動作基準となるクロック信号ＨＣＫ，ＨＣＫＸと、これらのクロック信号ＨＣＫ，ＨＣＫＸに対して周期が同じで且つデューティ比が小さいクロック信号ＤＣＫ１，ＤＣＫ２を生成する。尚、ＨＣＫＸはＨＣＫの反転信号である。又、本明細書では特に明示しないが、必要に応じクロック信号ＤＣＫ１，ＤＣＫ２の反転信号ＤＣＫ１Ｘ，ＤＣＫ２Ｘも供給される。外部クロック生成回路１８は、これらのクロック信号に加え、水平スタートパルスＨＳＴもパネル３３側に供給する。尚、各信号ライン１２にはプリチャージ回路２０が接続しており、映像信号の書き込みに先立ってプリチャージを行い、画質を改善する。
【０００３】
【特許文献１】特開平０８−２８６６３９号公報
【特許文献２】特開平０７−２９５５２０号公報
【０００４】
【発明が解決しようとする課題】
水平駆動回路１７は信号ライン１２に接続するとともに、上記の各クロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。具体的には、水平駆動回路１７は外部から供給される映像信号を順次サンプリングし、各信号ライン１２にホールドしていく。この映像信号のサンプルホールドの過程で、各信号ライン１２に充放電が生じ、これに伴ってノイズが発生する。この充放電ノイズの影響により、画素アレイ部１５の列方向に沿って縦筋状の表示不良が発生する。以下、本明細書では、信号ラインの充放電ノイズに起因する縦筋状の表示欠陥を「縦筋」と呼ぶ場合がある。縦筋を抑制する為、従来からプリチャージ回路２０がパネル３３に内蔵されている。このプリチャージ回路２０は、映像信号のサンプルホールドに先立って信号ライン１２をプリチャージしておき、充放電ノイズの発生を抑制するものである。このプリチャージにより、画面のユニフォーミティなどの画質を改善する。
【０００５】
しかしながら従来のプリチャージ回路を用いた信号ラインのプリチャージでは、必ずしも縦筋を完全に除くことができず、更なるユニフォーミティの向上が望まれている。又、プリチャージ回路をパネルに内蔵すると、その分基板面積の拡大につながり、収率の面から好ましくない。加えて、水平駆動回路の他に別途プリチャージ回路を設けることで、コストの増加にもつながる。
【０００６】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は水平駆動回路に新規なプリチャージ機能を付加して、アクティブマトリクス型表示装置のユニフォーミティの劇的な改善を図ることを目的とする。係る目的を達成するために以下の手段を講じた。即ち、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置であって、前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする。
【０００７】
好ましくは、前記水平駆動回路は、所定の周期を有するクロック信号と、該周期の二倍のパルス幅を有するスタートパルスとを受け入れ、該クロック信号に同期して該スタートパルスのシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される該シフトパルスに応答して該クロック信号と同一周期のクロック信号を抜き取って該二連サンプリングパルスを順次生成する抜取スイッチ群とを有する。又、二つ飛びに配された第一組に属するサンプリングスイッチには第一系統の映像ラインを接続し、第一組の各サンプリングスイッチから一つづれて配された第二組のサンプリングスイッチには第二系統の映像ラインを接続し、残る第三組のサンプリングスイッチには第三系統の映像ラインを接続し、以って先行サンプリングスイッチと後行サンプリングスイッチ間における映像信号の干渉を防止する。
【０００８】
又本発明は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置の駆動方法であって、前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする。
【０００９】
本発明によれば、水平駆動回路が順次二連サンプリングパルスを出力する。二連サンプリングパルスに含まれる最初のパルス（第一パルス）にプリチャージ機能を与え、次のパルス（第二パルス）に本来のサンプルホールド機能を与えている。すなわち、第一パルスで映像信号をサンプリングしこれを信号ラインに供給してプリチャージを行う。これにより、信号ラインの電位は本来書き込むべき映像信号の電位に限りなく近づく。そして、第二パルスで再度映像信号をサンプリングし、先にプリチャージされた信号ラインにホールドする。これにより、本来の映像信号をサンプルホールドする時にはほとんど充放電ノイズが発生しなくなり、縦筋を顕著に改善可能である。その際、サンプリング動作が部分的に重なる前後のサンプリングスイッチについては、別系統の映像ラインを接続することで、両者間における映像信号の干渉を防止している。係る構成により、別途プリチャージ回路を設けることなく水平駆動回路で十分ユニフォーミティを改善することが可能である。
【００１０】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の好適な実施形態を示す回路図である。図示する様に、本表示装置は画素アレイ部１５と垂直駆動回路１６と水平駆動回路１７とを含んでおり、一枚のパネル上に集積形成されている。パネルには、複数のサンプリングスイッチ（ＨＳＷ）２３と複数系統の映像ライン２５，２６，２７も配設されている。パネル外にはクロック生成回路１８が設けられている。クロック生成回路１８は、パネルの動作に必要な種々のクロック信号やタイミング信号を供給する。これらには、水平スタートパルスＨＳＴ、水平クロック信号ＨＣＫ，ＨＣＫＸ、クロック信号ＤＣＫ１，ＤＣＫ２、垂直スタートパルスＶＳＴ、垂直クロック信号ＶＣＫ，ＶＣＫＸなどが含まれる。
【００１１】
画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２、両ラインが交差する部分に行列状に配された画素１１などで構成されている。本実施形態では、画素１１は液晶セルＬＣと薄膜トランジスタＴＦＴとで構成されている。液晶セルＬＣの一方の電極はＴＦＴのドレイン電極に接続されている。液晶セルＬＣの他方の電極は対向電極１４に接続されている。薄膜トランジスタＴＦＴのソース電極は信号ライン１２に接続され、ゲート電極はゲートライン１３に接続されている。垂直駆動回路１６はゲートライン１３に接続し、順次画素１１の行を選択する。具体的には、垂直駆動回路１６はクロック生成回路１８から供給される垂直クロック信号ＶＣＫ，ＶＣＫＸに応じて動作し、同じくクロック生成回路１８から供給される垂直スタートパルスＶＳＴを順次転送することで、選択パルスを順次ゲートライン１３に出力する。これにより、選択されたゲートライン１３上のＴＦＴが導通し、液晶セルＬＣへの映像信号の書き込みが可能になる。サンプリングスイッチ（ＨＳＷ）２３は、列状の信号ライン１２を、映像ライン２５，２６，２７に接続する為に配されている。前述した様に、映像ライン２５，２６，２７は複数の系統に分かれて映像信号を供給している。水平駆動回路１７は、クロック信号ＨＣＫ，ＨＣＫＸに基づいて動作し、水平スタートパルスＨＳＴを順次転送することでサンプリングパルスを発生し、複数のサンプリングスイッチＨＳＷを順に駆動する。これにより、映像ライン２５，２６，２７から信号ライン１２に順次映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２，Ｖｉｄｅｏ３がサンプリングされ、以って選択された行の画素１１に順次映像信号が書き込まれる。
【００１２】
水平駆動回路１７は、一つのサンプリングスイッチＨＳＷに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加する。第一パルスで映像信号Ｖｉｄｅｏより信号ライン１２をプリチャージし、第二パルスで映像信号Ｖｉｄｅｏを同じ信号ライン１２に重ねてサンプリングする。ここで、先行するサンプリングスイッチＨＳＷ１に印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチＨＳＷ３に印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にある時、先行サンプリングスイッチＨＳＷ１と後行サンプリングスイッチＨＳＷ３には互いに別系統の映像ライン２５，２７を接続し、以ってＨＳＷ１，ＨＳＷ３間における映像信号の干渉を防止している。
【００１３】
本実施形態では、水平駆動回路１７は、多段接続されたシフト段（Ｓ／Ｒ）からなるシフトレジスタ２１と、抜取スイッチ群２２とで構成されている。シフトレジスタ２１は、所定の周期を有するクロック信号ＨＣＫ，ＨＣＫＸと、該周期の二倍のパルス幅を有するスタートパルスＨＳＴを受け入れ、クロック信号ＨＣＫ，ＨＣＫＸに同期してスタートパルスＨＳＴのシフト動作を行い、各シフト段（Ｓ／Ｒ）からシフトパルスを順次出力する。抜取スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルス（転送パルス）▲１▼，▲２▼，▲３▼，▲４▼に応答して、クロック信号ＨＣＫ，ＨＣＫＸと同一周期のクロック信号ＤＣＫ１，ＤＣＫ２を抜き取って、二連サンプリングパルス▲１▼，▲２▼，▲３▼，▲４▼を順次生成する。尚、ＤＣＫ１，ＤＣＫ２はＨＣＫ，ＨＣＫＸとは別に設けた伝送ライン２４−１，２４−２を介して、各抜取スイッチ（ＣＬＫ抜き回路）に供給されている。
【００１４】
本実施形態では、複数のサンプリングスイッチ２３が、第一組（ＨＳＷ１，ＨＳＷ４）、第二組（ＨＳＷ２，ＨＳＷ５）、第三組（ＨＳＷ３，ＨＳＷ６）に分かれている。二つ飛びに配された第一組に属するサンプリングスイッチＨＳＷ１，ＨＳＷ４には、第一系統の映像ライン２５を接続している。第一組の各サンプリングスイッチＨＳＷ１，ＨＳＷ４から一つずれて配された第二組のサンプリングスイッチＨＳＷ２，ＨＳＷ５には、第二系統の映像ライン２６を接続している。残る第三組のサンプリングスイッチＨＳＷ３，ＨＳＷ６には、第三系統の映像ライン２７を接続している。この様に、互いに隣り合うサンプリングスイッチには別系統の映像ラインを接続し、以って先行サンプリングスイッチと後行サンプリングスイッチ間における映像信号の干渉を防止している。
【００１５】
図２は、図１に示した表示装置の動作説明に供するタイミングチャートである。図示する様に、シフトレジスタに供給されるクロック信号ＨＣＫ，ＨＣＫＸは互いに位相が１８０度ずれた矩形パルスであり、デューティ比は５０％となっている。水平スタートパルスＨＳＴは、そのパルス幅がＨＣＫの周期の二倍となっており、従来の倍に設定されている。ＨＳＴをＨＣＫ，ＨＣＫＸで順次転送することにより、転送パルス（シフトパルス）▲１▼，▲２▼，▲３▼，▲４▼がシフトレジスタから出力される。各転送パルスもスタートパルスと同様にＨＣＫの周期の二倍幅となっている。一方抜取スイッチ群によって抜き取られるクロック信号ＤＣＫ１，ＤＣＫ２は、ＨＣＫ，ＨＣＫＸと同一の周期を有するが、デューティ比は小さくなっている。換言すると、ＤＣＫ１，ＤＣＫ２のパルス幅はＨＣＫ，ＨＣＫＸのパルス幅よりも狭くなっている。尚、ＤＣＫ１とＤＣＫ２は位相が互いに１８０度ずれている。
【００１６】
ＤＣＫ２を転送パルス▲１▼で抜き取ることにより、二連サンプリングパルス▲１▼が得られる。次にＤＣＫ１を転送パルス▲２▼で抜き取ることにより、次の二連サンプリングパルス▲２▼が得られる。同様にして転送パルス▲３▼でＤＣＫ２を抜き取ることにより、二連サンプリングパルス▲３▼が得られる。更にＤＣＫ１を転送パルス▲４▼で抜き取ることにより、二連サンプリングパルス▲４▼が得られる。
【００１７】
各二連サンプリングパルスは、実線の円で囲んだ第一パルスと点線の円で囲んだ第二パルスとを含んでいる。最初のサンプリングパルス▲１▼に着目すると、第一パルスでまず映像信号Ｖｉｄｅｏ１をプリチャージし、続く第二パルスで同一の映像信号Ｖｉｄｅｏ１を同一の信号ラインにサンプルホールドする。第一パルスによるプリチャージで信号ラインはほぼＶｉｄｅｏ１の電位近くまで充電され、引き続く第二パルスで正しくＶｉｄｅｏ１の電位にサンプルホールドされる。本来のＶｉｄｅｏ１電位をサンプルホールドする際にはほとんど充放電ノイズが生じない。同様にして、サンプリングパルス▲２▼は第一パルスでＶｉｄｅｏ２をプリチャージし、第二パルスで同じＶｉｄｅｏ２をサンプルホールドする。サンプリングパルス▲３▼は第一パルスでＶｉｄｅｏ３を信号ラインにプリチャージし、第二パルスで同じＶｉｄｅｏ３を同じ信号ラインにサンプルホールドする。この時、先行するサンプリングパルス▲１▼の第二パルスと、後行のサンプリングパルス▲３▼の第一パルスとが時間的に重なっている。仮に、両サンプリングパルス▲１▼，▲３▼が同一の映像ラインから供給される映像信号をサンプリングすると、干渉が生じ正しい映像信号電位をサンプルホールドできない。具体的には、サンプリングパルス▲１▼の第二パルスで映像信号をサンプルホールドしているにも関わらず、同時にサンプリングパルス▲３▼で同じ映像信号をプリチャージしてしまう。このプリチャージにより充放電が生じ映像信号の電位が揺れる。この電位揺れが先にサンプルホールドされた電位の揺れに影響を与える為、正しいサンプルホールドが行えない。この点に鑑み、本発明では先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止している。
【００１８】
図３は、表示装置の参考例を示す模式的な回路図である。理解を容易にする為、図１に示した本発明の表示装置と対応する部分には対応する参照番号を付してある。この参考例では、シフトレジスタ２１がＨＣＫ，ＨＣＫＸに同期してＨＳＴを順次転送し、シフトパルスを出力している。尚ＨＳＴのパルス幅はＨＣＫの一周期と等しい。換言すると、本発明で用いたＨＳＴのパルス幅の半分である。抜取スイッチ群２２はシフトパルスに応じてＤＣＫ１，ＤＣＫ２を抜き取り、サンプリングパルスを生成する。シフトパルスの幅が短い為、サンプリングパルスは本発明の様に二連とはならず単発パルスを含んでいる。サンプリングスイッチ２３はサンプリングパルスに応じて開閉動作し、単一系統の映像ラインから供給される映像信号Ｖｉｄｅｏをサンプリングし、信号ライン１２にホールドする。
【００１９】
図４は、図３に示した参考例の動作説明に供するタイミングチャートである。理解を容易にする為、図２に示したタイミングチャートと対応する部分には対応する参照符号を付してある。異なる点は、水平スタートパルスＨＳＴのパルス幅が、本発明の半分であり、ＨＣＫの一周期分となっていることである。これにより、シフトレジスタから順次出力される転送パルスの幅もＨＣＫの一周期分となっている。この転送パルスでＤＣＫ１又はＤＣＫ２を抜き取って、サンプリングパルスを生成している。ＤＣＫ１，ＤＣＫ２のパルス幅はＨＣＫのパルス幅よりも狭いが、周期は同一である。従って、転送パルスのパルス幅はＤＣＫ１，ＤＣＫ２の一周期と等しい。よって、各転送パルスはＤＣＫ１又はＤＣＫ２のパルス一個分を抜き取る為、最終的に得られるサンプリングパルスは単発となり、本発明の様に二連パルスとは異なる。従って、参考例では、サンプリングパルスは単に映像信号のサンプルホールドを行うのみで、プリチャージはできない。そこで、この参考例では、水平駆動回路による水平走査が始まる前に、一定電位のプリチャージ信号を各信号ラインに一斉にプリチャージしている。具体的には、ＨＳＴが出力される前の水平ブランキング期間に、中間レベル（グレイレベル）の中間電位を各信号ラインにプリチャージしている。
【００２０】
図５は画素に対する映像信号の書き込み過程を示す模式図である。（Ａ）に示す様に、画素アレイ部１５に含まれる各画素１１に対して、行単位で順次映像信号を書き込んでいく。画素１１に液晶セルを用いた場合、通常１Ｈ反転駆動が行われており、一行毎に画素に書き込む映像信号の極性が反転している。図示の例では、奇数行の画素に正極性の映像信号が書き込まれ、偶数行に負極性の映像信号が書き込まれている。線順次で一フィールド分の映像信号を書き込んだ後、次のフィールドに移り再び線順次で映像信号を書き込む。この場合、１Ｈ反転に加え１Ｆ（フィールド）反転が行われている。すなわち、第二フィールドでは奇数行に負極性の映像信号が書き込まれ偶数行に正極性の映像信号が書き込まれている。この様に、フィールド毎に映像信号の極性が反転している。
【００２１】
（Ｂ）は映像信号のサンプルホールドによる信号ラインの電位変動を模式的に表わしたタイミングチャートである。Ｎ段とＮ＋１段に印加されるサンプリングパルスを表わしている。何れも、サンプリングパルスの立ち上がりで信号ラインに対する充電が開始し、サンプリングパルスの立ち下がりで電位レベルがホールドされる。前述した様に１Ｆ反転では極性が切り換わる為、サンプリングパルスの立ち上がりで大きな吸込電位が発生し、又充放電ノイズが生じる。１Ｆ毎に極性が反転する為、吸込電位及び充放電ノイズは大きい。この点に鑑み、参考例では中間電位（グレイレベル）のプリチャージ信号により、各信号ラインをあらかじめプリチャージして、同一極性で一定の中間電位まで信号線ラインの電位レベルを到達させておく。これにより、実際にサンプリングパルスが印加された時の吸込電位及び信号ラインの充放電ノイズを抑え、以って縦筋をある程度改善している。
【００２２】
図６は、参考例で採用する一括プリチャージを行った場合の電位変動を模式的に表わしたものである。一括プリチャージでは、事前に印加するプリチャージ信号の電位をあらかじめ最適に設定する必要がある。しかしながら、この電位設定は一括プリチャージの場合信号ライン毎に変えることはできず、どうしても縦筋欠陥が現われてしまうことになる。例えば（Ａ）の場合、プリチャージ信号Ｐｓｉｇの電位を比較的白レベルに近い灰レベルＰｓｉｇＧｒａｙに設定している。この場合、ＰｓｉｇＧｒａｙのレベルから離れて黒レベルに近い映像信号を書き込む程、到達ホールド電位差が顕著となり、縦筋が発生する。逆に、ＰｓｉｇＧｒａｙに近い信号レベルを書き込む行では、到達ホールド電位差にばらつきが現われず、縦筋はない。この結果黒レベルに近い行程縦筋が目立つ様になる。
【００２３】
（Ｂ）は逆に、ＰｓｉｇＧｒａｙの電位を黒レベルに近い灰レベルに設定した場合である。この時には、黒レベルに近づく程到達ホールド電位差は少なくなり、縦筋が目立たない。逆に白レベルに近づく程到達ホールド電位差が大きくなり、縦筋が顕著になる。この様に、ＰｓｉｇＧｒａｙを最適値に合わせ込んでも、表示すべき映像の濃度によって縦筋の発生する領域が現われてしまう。
【００２４】
係る一括プリチャージ方式の欠点を克服する為、本発明は二連サンプリングパルスを用いたサンプルホールド方式を採用している。ＨＳＴのパルス幅をＨＣＫの二倍の周期とすることにより、転送パルスもその幅を保って転送される。よって、サンプリングパルスが二連で発生する。この二連パルスの一番目を自段の信号ラインのプリチャージに用いる。これにより、信号ラインの電位は本来書き込む映像信号の電位に限りなく近づく。そして、二連サンプリングパルスに含まれる二番目のパルスで、再度自段の信号ラインに映像信号を書き込みホールドする。これにより、従来の一定電位からの書き込みによる電位差は生じない。又この為に生じていた吸込電位、充放電ノイズ、ホールド電位差がなくなり、縦筋が改善される。又、従来必要であったグレイレベルのプリチャージ信号を入れる必要がなくなり、プリチャージ回路自体を除去可能である。更に、一括プリチャージを省略することで、水平ブランキング期間を短縮可能である。
【００２５】
【発明の効果】
以上説明した様に、本発明によれば、点順次駆動方式のアクティブマトリクス表示装置において、二連サンプリングパルスを用いることで、最初のパルスにプリチャージ機能を与え、次のパルスに画素電位のホールド機能を与える。この方式を用いることで、既存のプリチャージ用グレイ信号を入れることなく、縦筋を改善できる。又、プリチャージ信号のグレイ電位から大きく隔たった映像信号を書き込む場合に発生した縦筋を除去できる。結果的にグレイレベルのプリチャージ信号を入れる必要がなくなり、関連回路を除去できる。又、一括プリチャージを行わないと水平ブランキング期間をその分短縮できる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の実施形態を示す回路図である。
【図２】図１に示した表示装置の動作説明に供するタイミングチャートである。
【図３】参考例に係る表示装置を示す回路図である。
【図４】図３に示した表示装置の動作説明に供するタイミングチャートである。
【図５】映像信号の書込過程を示す模式図である。
【図６】信号ラインにサンプルホールドされる映像信号の電位変化を示す模式図である。
【図７】従来の表示装置の一例を示すブロック図である。
【符号の説明】
１２・・・信号ライン、１３・・・ゲートライン、１５・・・画素アレイ、１６・・・垂直駆動回路、１７・・・水平駆動回路、１８・・・クロック生成回路、２１・・・シフトレジスタ、２２・・・抜取スイッチ群、２３・・・サンプリングスイッチ群、２５・・・映像ライン、２６・・・映像ライン、２７・・・映像ライン
【発明の属する技術分野】
本発明は表示装置に関する。より詳しくは、点順次駆動方式のアクティブマトリクス型表示装置に内蔵される水平駆動回路の改良技術に関する。
【０００２】
【従来の技術】
図７は、従来の表示装置の典型的な構成を示すブロック図である。図示する様に、従来の表示装置は画素アレイ部１５、垂直駆動回路１６及び水平駆動回路１７などを集積的に形成したパネル３３で構成されている。画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。垂直駆動回路１６は左右に分かれて配されており、ゲートライン１３の両端に接続して、順次画素１１の行を選択する。水平駆動回路１７は信号ライン１２に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。従来の表示装置は更に外部のクロック生成回路１８を備えており、水平駆動回路１７の動作基準となるクロック信号ＨＣＫ，ＨＣＫＸと、これらのクロック信号ＨＣＫ，ＨＣＫＸに対して周期が同じで且つデューティ比が小さいクロック信号ＤＣＫ１，ＤＣＫ２を生成する。尚、ＨＣＫＸはＨＣＫの反転信号である。又、本明細書では特に明示しないが、必要に応じクロック信号ＤＣＫ１，ＤＣＫ２の反転信号ＤＣＫ１Ｘ，ＤＣＫ２Ｘも供給される。外部クロック生成回路１８は、これらのクロック信号に加え、水平スタートパルスＨＳＴもパネル３３側に供給する。尚、各信号ライン１２にはプリチャージ回路２０が接続しており、映像信号の書き込みに先立ってプリチャージを行い、画質を改善する。
【０００３】
【特許文献１】特開平０８−２８６６３９号公報
【特許文献２】特開平０７−２９５５２０号公報
【０００４】
【発明が解決しようとする課題】
水平駆動回路１７は信号ライン１２に接続するとともに、上記の各クロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。具体的には、水平駆動回路１７は外部から供給される映像信号を順次サンプリングし、各信号ライン１２にホールドしていく。この映像信号のサンプルホールドの過程で、各信号ライン１２に充放電が生じ、これに伴ってノイズが発生する。この充放電ノイズの影響により、画素アレイ部１５の列方向に沿って縦筋状の表示不良が発生する。以下、本明細書では、信号ラインの充放電ノイズに起因する縦筋状の表示欠陥を「縦筋」と呼ぶ場合がある。縦筋を抑制する為、従来からプリチャージ回路２０がパネル３３に内蔵されている。このプリチャージ回路２０は、映像信号のサンプルホールドに先立って信号ライン１２をプリチャージしておき、充放電ノイズの発生を抑制するものである。このプリチャージにより、画面のユニフォーミティなどの画質を改善する。
【０００５】
しかしながら従来のプリチャージ回路を用いた信号ラインのプリチャージでは、必ずしも縦筋を完全に除くことができず、更なるユニフォーミティの向上が望まれている。又、プリチャージ回路をパネルに内蔵すると、その分基板面積の拡大につながり、収率の面から好ましくない。加えて、水平駆動回路の他に別途プリチャージ回路を設けることで、コストの増加にもつながる。
【０００６】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は水平駆動回路に新規なプリチャージ機能を付加して、アクティブマトリクス型表示装置のユニフォーミティの劇的な改善を図ることを目的とする。係る目的を達成するために以下の手段を講じた。即ち、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置であって、前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする。
【０００７】
好ましくは、前記水平駆動回路は、所定の周期を有するクロック信号と、該周期の二倍のパルス幅を有するスタートパルスとを受け入れ、該クロック信号に同期して該スタートパルスのシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される該シフトパルスに応答して該クロック信号と同一周期のクロック信号を抜き取って該二連サンプリングパルスを順次生成する抜取スイッチ群とを有する。又、二つ飛びに配された第一組に属するサンプリングスイッチには第一系統の映像ラインを接続し、第一組の各サンプリングスイッチから一つづれて配された第二組のサンプリングスイッチには第二系統の映像ラインを接続し、残る第三組のサンプリングスイッチには第三系統の映像ラインを接続し、以って先行サンプリングスイッチと後行サンプリングスイッチ間における映像信号の干渉を防止する。
【０００８】
又本発明は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置の駆動方法であって、前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする。
【０００９】
本発明によれば、水平駆動回路が順次二連サンプリングパルスを出力する。二連サンプリングパルスに含まれる最初のパルス（第一パルス）にプリチャージ機能を与え、次のパルス（第二パルス）に本来のサンプルホールド機能を与えている。すなわち、第一パルスで映像信号をサンプリングしこれを信号ラインに供給してプリチャージを行う。これにより、信号ラインの電位は本来書き込むべき映像信号の電位に限りなく近づく。そして、第二パルスで再度映像信号をサンプリングし、先にプリチャージされた信号ラインにホールドする。これにより、本来の映像信号をサンプルホールドする時にはほとんど充放電ノイズが発生しなくなり、縦筋を顕著に改善可能である。その際、サンプリング動作が部分的に重なる前後のサンプリングスイッチについては、別系統の映像ラインを接続することで、両者間における映像信号の干渉を防止している。係る構成により、別途プリチャージ回路を設けることなく水平駆動回路で十分ユニフォーミティを改善することが可能である。
【００１０】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の好適な実施形態を示す回路図である。図示する様に、本表示装置は画素アレイ部１５と垂直駆動回路１６と水平駆動回路１７とを含んでおり、一枚のパネル上に集積形成されている。パネルには、複数のサンプリングスイッチ（ＨＳＷ）２３と複数系統の映像ライン２５，２６，２７も配設されている。パネル外にはクロック生成回路１８が設けられている。クロック生成回路１８は、パネルの動作に必要な種々のクロック信号やタイミング信号を供給する。これらには、水平スタートパルスＨＳＴ、水平クロック信号ＨＣＫ，ＨＣＫＸ、クロック信号ＤＣＫ１，ＤＣＫ２、垂直スタートパルスＶＳＴ、垂直クロック信号ＶＣＫ，ＶＣＫＸなどが含まれる。
【００１１】
画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２、両ラインが交差する部分に行列状に配された画素１１などで構成されている。本実施形態では、画素１１は液晶セルＬＣと薄膜トランジスタＴＦＴとで構成されている。液晶セルＬＣの一方の電極はＴＦＴのドレイン電極に接続されている。液晶セルＬＣの他方の電極は対向電極１４に接続されている。薄膜トランジスタＴＦＴのソース電極は信号ライン１２に接続され、ゲート電極はゲートライン１３に接続されている。垂直駆動回路１６はゲートライン１３に接続し、順次画素１１の行を選択する。具体的には、垂直駆動回路１６はクロック生成回路１８から供給される垂直クロック信号ＶＣＫ，ＶＣＫＸに応じて動作し、同じくクロック生成回路１８から供給される垂直スタートパルスＶＳＴを順次転送することで、選択パルスを順次ゲートライン１３に出力する。これにより、選択されたゲートライン１３上のＴＦＴが導通し、液晶セルＬＣへの映像信号の書き込みが可能になる。サンプリングスイッチ（ＨＳＷ）２３は、列状の信号ライン１２を、映像ライン２５，２６，２７に接続する為に配されている。前述した様に、映像ライン２５，２６，２７は複数の系統に分かれて映像信号を供給している。水平駆動回路１７は、クロック信号ＨＣＫ，ＨＣＫＸに基づいて動作し、水平スタートパルスＨＳＴを順次転送することでサンプリングパルスを発生し、複数のサンプリングスイッチＨＳＷを順に駆動する。これにより、映像ライン２５，２６，２７から信号ライン１２に順次映像信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２，Ｖｉｄｅｏ３がサンプリングされ、以って選択された行の画素１１に順次映像信号が書き込まれる。
【００１２】
水平駆動回路１７は、一つのサンプリングスイッチＨＳＷに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加する。第一パルスで映像信号Ｖｉｄｅｏより信号ライン１２をプリチャージし、第二パルスで映像信号Ｖｉｄｅｏを同じ信号ライン１２に重ねてサンプリングする。ここで、先行するサンプリングスイッチＨＳＷ１に印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチＨＳＷ３に印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にある時、先行サンプリングスイッチＨＳＷ１と後行サンプリングスイッチＨＳＷ３には互いに別系統の映像ライン２５，２７を接続し、以ってＨＳＷ１，ＨＳＷ３間における映像信号の干渉を防止している。
【００１３】
本実施形態では、水平駆動回路１７は、多段接続されたシフト段（Ｓ／Ｒ）からなるシフトレジスタ２１と、抜取スイッチ群２２とで構成されている。シフトレジスタ２１は、所定の周期を有するクロック信号ＨＣＫ，ＨＣＫＸと、該周期の二倍のパルス幅を有するスタートパルスＨＳＴを受け入れ、クロック信号ＨＣＫ，ＨＣＫＸに同期してスタートパルスＨＳＴのシフト動作を行い、各シフト段（Ｓ／Ｒ）からシフトパルスを順次出力する。抜取スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルス（転送パルス）▲１▼，▲２▼，▲３▼，▲４▼に応答して、クロック信号ＨＣＫ，ＨＣＫＸと同一周期のクロック信号ＤＣＫ１，ＤＣＫ２を抜き取って、二連サンプリングパルス▲１▼，▲２▼，▲３▼，▲４▼を順次生成する。尚、ＤＣＫ１，ＤＣＫ２はＨＣＫ，ＨＣＫＸとは別に設けた伝送ライン２４−１，２４−２を介して、各抜取スイッチ（ＣＬＫ抜き回路）に供給されている。
【００１４】
本実施形態では、複数のサンプリングスイッチ２３が、第一組（ＨＳＷ１，ＨＳＷ４）、第二組（ＨＳＷ２，ＨＳＷ５）、第三組（ＨＳＷ３，ＨＳＷ６）に分かれている。二つ飛びに配された第一組に属するサンプリングスイッチＨＳＷ１，ＨＳＷ４には、第一系統の映像ライン２５を接続している。第一組の各サンプリングスイッチＨＳＷ１，ＨＳＷ４から一つずれて配された第二組のサンプリングスイッチＨＳＷ２，ＨＳＷ５には、第二系統の映像ライン２６を接続している。残る第三組のサンプリングスイッチＨＳＷ３，ＨＳＷ６には、第三系統の映像ライン２７を接続している。この様に、互いに隣り合うサンプリングスイッチには別系統の映像ラインを接続し、以って先行サンプリングスイッチと後行サンプリングスイッチ間における映像信号の干渉を防止している。
【００１５】
図２は、図１に示した表示装置の動作説明に供するタイミングチャートである。図示する様に、シフトレジスタに供給されるクロック信号ＨＣＫ，ＨＣＫＸは互いに位相が１８０度ずれた矩形パルスであり、デューティ比は５０％となっている。水平スタートパルスＨＳＴは、そのパルス幅がＨＣＫの周期の二倍となっており、従来の倍に設定されている。ＨＳＴをＨＣＫ，ＨＣＫＸで順次転送することにより、転送パルス（シフトパルス）▲１▼，▲２▼，▲３▼，▲４▼がシフトレジスタから出力される。各転送パルスもスタートパルスと同様にＨＣＫの周期の二倍幅となっている。一方抜取スイッチ群によって抜き取られるクロック信号ＤＣＫ１，ＤＣＫ２は、ＨＣＫ，ＨＣＫＸと同一の周期を有するが、デューティ比は小さくなっている。換言すると、ＤＣＫ１，ＤＣＫ２のパルス幅はＨＣＫ，ＨＣＫＸのパルス幅よりも狭くなっている。尚、ＤＣＫ１とＤＣＫ２は位相が互いに１８０度ずれている。
【００１６】
ＤＣＫ２を転送パルス▲１▼で抜き取ることにより、二連サンプリングパルス▲１▼が得られる。次にＤＣＫ１を転送パルス▲２▼で抜き取ることにより、次の二連サンプリングパルス▲２▼が得られる。同様にして転送パルス▲３▼でＤＣＫ２を抜き取ることにより、二連サンプリングパルス▲３▼が得られる。更にＤＣＫ１を転送パルス▲４▼で抜き取ることにより、二連サンプリングパルス▲４▼が得られる。
【００１７】
各二連サンプリングパルスは、実線の円で囲んだ第一パルスと点線の円で囲んだ第二パルスとを含んでいる。最初のサンプリングパルス▲１▼に着目すると、第一パルスでまず映像信号Ｖｉｄｅｏ１をプリチャージし、続く第二パルスで同一の映像信号Ｖｉｄｅｏ１を同一の信号ラインにサンプルホールドする。第一パルスによるプリチャージで信号ラインはほぼＶｉｄｅｏ１の電位近くまで充電され、引き続く第二パルスで正しくＶｉｄｅｏ１の電位にサンプルホールドされる。本来のＶｉｄｅｏ１電位をサンプルホールドする際にはほとんど充放電ノイズが生じない。同様にして、サンプリングパルス▲２▼は第一パルスでＶｉｄｅｏ２をプリチャージし、第二パルスで同じＶｉｄｅｏ２をサンプルホールドする。サンプリングパルス▲３▼は第一パルスでＶｉｄｅｏ３を信号ラインにプリチャージし、第二パルスで同じＶｉｄｅｏ３を同じ信号ラインにサンプルホールドする。この時、先行するサンプリングパルス▲１▼の第二パルスと、後行のサンプリングパルス▲３▼の第一パルスとが時間的に重なっている。仮に、両サンプリングパルス▲１▼，▲３▼が同一の映像ラインから供給される映像信号をサンプリングすると、干渉が生じ正しい映像信号電位をサンプルホールドできない。具体的には、サンプリングパルス▲１▼の第二パルスで映像信号をサンプルホールドしているにも関わらず、同時にサンプリングパルス▲３▼で同じ映像信号をプリチャージしてしまう。このプリチャージにより充放電が生じ映像信号の電位が揺れる。この電位揺れが先にサンプルホールドされた電位の揺れに影響を与える為、正しいサンプルホールドが行えない。この点に鑑み、本発明では先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止している。
【００１８】
図３は、表示装置の参考例を示す模式的な回路図である。理解を容易にする為、図１に示した本発明の表示装置と対応する部分には対応する参照番号を付してある。この参考例では、シフトレジスタ２１がＨＣＫ，ＨＣＫＸに同期してＨＳＴを順次転送し、シフトパルスを出力している。尚ＨＳＴのパルス幅はＨＣＫの一周期と等しい。換言すると、本発明で用いたＨＳＴのパルス幅の半分である。抜取スイッチ群２２はシフトパルスに応じてＤＣＫ１，ＤＣＫ２を抜き取り、サンプリングパルスを生成する。シフトパルスの幅が短い為、サンプリングパルスは本発明の様に二連とはならず単発パルスを含んでいる。サンプリングスイッチ２３はサンプリングパルスに応じて開閉動作し、単一系統の映像ラインから供給される映像信号Ｖｉｄｅｏをサンプリングし、信号ライン１２にホールドする。
【００１９】
図４は、図３に示した参考例の動作説明に供するタイミングチャートである。理解を容易にする為、図２に示したタイミングチャートと対応する部分には対応する参照符号を付してある。異なる点は、水平スタートパルスＨＳＴのパルス幅が、本発明の半分であり、ＨＣＫの一周期分となっていることである。これにより、シフトレジスタから順次出力される転送パルスの幅もＨＣＫの一周期分となっている。この転送パルスでＤＣＫ１又はＤＣＫ２を抜き取って、サンプリングパルスを生成している。ＤＣＫ１，ＤＣＫ２のパルス幅はＨＣＫのパルス幅よりも狭いが、周期は同一である。従って、転送パルスのパルス幅はＤＣＫ１，ＤＣＫ２の一周期と等しい。よって、各転送パルスはＤＣＫ１又はＤＣＫ２のパルス一個分を抜き取る為、最終的に得られるサンプリングパルスは単発となり、本発明の様に二連パルスとは異なる。従って、参考例では、サンプリングパルスは単に映像信号のサンプルホールドを行うのみで、プリチャージはできない。そこで、この参考例では、水平駆動回路による水平走査が始まる前に、一定電位のプリチャージ信号を各信号ラインに一斉にプリチャージしている。具体的には、ＨＳＴが出力される前の水平ブランキング期間に、中間レベル（グレイレベル）の中間電位を各信号ラインにプリチャージしている。
【００２０】
図５は画素に対する映像信号の書き込み過程を示す模式図である。（Ａ）に示す様に、画素アレイ部１５に含まれる各画素１１に対して、行単位で順次映像信号を書き込んでいく。画素１１に液晶セルを用いた場合、通常１Ｈ反転駆動が行われており、一行毎に画素に書き込む映像信号の極性が反転している。図示の例では、奇数行の画素に正極性の映像信号が書き込まれ、偶数行に負極性の映像信号が書き込まれている。線順次で一フィールド分の映像信号を書き込んだ後、次のフィールドに移り再び線順次で映像信号を書き込む。この場合、１Ｈ反転に加え１Ｆ（フィールド）反転が行われている。すなわち、第二フィールドでは奇数行に負極性の映像信号が書き込まれ偶数行に正極性の映像信号が書き込まれている。この様に、フィールド毎に映像信号の極性が反転している。
【００２１】
（Ｂ）は映像信号のサンプルホールドによる信号ラインの電位変動を模式的に表わしたタイミングチャートである。Ｎ段とＮ＋１段に印加されるサンプリングパルスを表わしている。何れも、サンプリングパルスの立ち上がりで信号ラインに対する充電が開始し、サンプリングパルスの立ち下がりで電位レベルがホールドされる。前述した様に１Ｆ反転では極性が切り換わる為、サンプリングパルスの立ち上がりで大きな吸込電位が発生し、又充放電ノイズが生じる。１Ｆ毎に極性が反転する為、吸込電位及び充放電ノイズは大きい。この点に鑑み、参考例では中間電位（グレイレベル）のプリチャージ信号により、各信号ラインをあらかじめプリチャージして、同一極性で一定の中間電位まで信号線ラインの電位レベルを到達させておく。これにより、実際にサンプリングパルスが印加された時の吸込電位及び信号ラインの充放電ノイズを抑え、以って縦筋をある程度改善している。
【００２２】
図６は、参考例で採用する一括プリチャージを行った場合の電位変動を模式的に表わしたものである。一括プリチャージでは、事前に印加するプリチャージ信号の電位をあらかじめ最適に設定する必要がある。しかしながら、この電位設定は一括プリチャージの場合信号ライン毎に変えることはできず、どうしても縦筋欠陥が現われてしまうことになる。例えば（Ａ）の場合、プリチャージ信号Ｐｓｉｇの電位を比較的白レベルに近い灰レベルＰｓｉｇＧｒａｙに設定している。この場合、ＰｓｉｇＧｒａｙのレベルから離れて黒レベルに近い映像信号を書き込む程、到達ホールド電位差が顕著となり、縦筋が発生する。逆に、ＰｓｉｇＧｒａｙに近い信号レベルを書き込む行では、到達ホールド電位差にばらつきが現われず、縦筋はない。この結果黒レベルに近い行程縦筋が目立つ様になる。
【００２３】
（Ｂ）は逆に、ＰｓｉｇＧｒａｙの電位を黒レベルに近い灰レベルに設定した場合である。この時には、黒レベルに近づく程到達ホールド電位差は少なくなり、縦筋が目立たない。逆に白レベルに近づく程到達ホールド電位差が大きくなり、縦筋が顕著になる。この様に、ＰｓｉｇＧｒａｙを最適値に合わせ込んでも、表示すべき映像の濃度によって縦筋の発生する領域が現われてしまう。
【００２４】
係る一括プリチャージ方式の欠点を克服する為、本発明は二連サンプリングパルスを用いたサンプルホールド方式を採用している。ＨＳＴのパルス幅をＨＣＫの二倍の周期とすることにより、転送パルスもその幅を保って転送される。よって、サンプリングパルスが二連で発生する。この二連パルスの一番目を自段の信号ラインのプリチャージに用いる。これにより、信号ラインの電位は本来書き込む映像信号の電位に限りなく近づく。そして、二連サンプリングパルスに含まれる二番目のパルスで、再度自段の信号ラインに映像信号を書き込みホールドする。これにより、従来の一定電位からの書き込みによる電位差は生じない。又この為に生じていた吸込電位、充放電ノイズ、ホールド電位差がなくなり、縦筋が改善される。又、従来必要であったグレイレベルのプリチャージ信号を入れる必要がなくなり、プリチャージ回路自体を除去可能である。更に、一括プリチャージを省略することで、水平ブランキング期間を短縮可能である。
【００２５】
【発明の効果】
以上説明した様に、本発明によれば、点順次駆動方式のアクティブマトリクス表示装置において、二連サンプリングパルスを用いることで、最初のパルスにプリチャージ機能を与え、次のパルスに画素電位のホールド機能を与える。この方式を用いることで、既存のプリチャージ用グレイ信号を入れることなく、縦筋を改善できる。又、プリチャージ信号のグレイ電位から大きく隔たった映像信号を書き込む場合に発生した縦筋を除去できる。結果的にグレイレベルのプリチャージ信号を入れる必要がなくなり、関連回路を除去できる。又、一括プリチャージを行わないと水平ブランキング期間をその分短縮できる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の実施形態を示す回路図である。
【図２】図１に示した表示装置の動作説明に供するタイミングチャートである。
【図３】参考例に係る表示装置を示す回路図である。
【図４】図３に示した表示装置の動作説明に供するタイミングチャートである。
【図５】映像信号の書込過程を示す模式図である。
【図６】信号ラインにサンプルホールドされる映像信号の電位変化を示す模式図である。
【図７】従来の表示装置の一例を示すブロック図である。
【符号の説明】
１２・・・信号ライン、１３・・・ゲートライン、１５・・・画素アレイ、１６・・・垂直駆動回路、１７・・・水平駆動回路、１８・・・クロック生成回路、２１・・・シフトレジスタ、２２・・・抜取スイッチ群、２３・・・サンプリングスイッチ群、２５・・・映像ライン、２６・・・映像ライン、２７・・・映像ライン
Claims (4)
- 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、
行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、
クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置であって、
前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、
先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする表示装置。 - 前記水平駆動回路は、所定の周期を有するクロック信号と、該周期の二倍のパルス幅を有するスタートパルスとを受け入れ、該クロック信号に同期して該スタートパルスのシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される該シフトパルスに応答して該クロック信号と同一周期のクロック信号を抜き取って該二連サンプリングパルスを順次生成する抜取スイッチ群とを有することを特徴とする請求項１記載の表示装置。
- 二つ飛びに配された第一組に属するサンプリングスイッチには第一系統の映像ラインを接続し、第一組の各サンプリングスイッチから一つづれて配された第二組のサンプリングスイッチには第二系統の映像ラインを接続し、残る第三組のサンプリングスイッチには第三系統の映像ラインを接続し、以って先行サンプリングスイッチと後行サンプリングスイッチ間における映像信号の干渉を防止することを特徴とする請求項２記載の表示装置。
- 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素、及び複数の系統に分かれて映像信号を供給する映像ラインを有するパネルと、行状の該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、列状の該信号ラインを該映像ラインに接続するために配された複数のサンプリングスイッチと、クロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路とからなる表示装置の駆動方法であって、
前記水平駆動回路は、一つのサンプリングスイッチに対して第一パルス及び第二パルスからなる二連サンプリングパルスを印加し、第一パルスで該映像信号により該信号ラインをプリチャージし、第二パルスで該映像信号を該信号ラインにサンプリングする一方、
先行するサンプリングスイッチに印加される二連サンプリングパルスの第二パルスと後行のサンプリングスイッチに印加される二連サンプリングパルスの第一パルスが時間的に重なる関係にあるとき、先行サンプリングスイッチと後行サンプリングスイッチには互いに別系統の映像ラインを接続し、以って両者間における映像信号の干渉を防止することを特徴とする表示装置の駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103763A JP4007239B2 (ja) | 2003-04-08 | 2003-04-08 | 表示装置 |
| TW093109533A TWI249727B (en) | 2003-04-08 | 2004-04-06 | Display device |
| KR1020040023902A KR20040087931A (ko) | 2003-04-08 | 2004-04-07 | 표시장치 |
| CNB2004100337045A CN1294452C (zh) | 2003-04-08 | 2004-04-08 | 显示装置及其驱动方法 |
| US10/820,048 US7333098B2 (en) | 2003-04-08 | 2004-04-08 | Active matrix display apparatus and method for improved uniformity |
| US11/961,535 US20080106534A1 (en) | 2003-04-08 | 2007-12-20 | Display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103763A JP4007239B2 (ja) | 2003-04-08 | 2003-04-08 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004309821A true JP2004309821A (ja) | 2004-11-04 |
| JP4007239B2 JP4007239B2 (ja) | 2007-11-14 |
Family
ID=33466771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003103763A Expired - Fee Related JP4007239B2 (ja) | 2003-04-08 | 2003-04-08 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7333098B2 (ja) |
| JP (1) | JP4007239B2 (ja) |
| KR (1) | KR20040087931A (ja) |
| CN (1) | CN1294452C (ja) |
| TW (1) | TWI249727B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007140528A (ja) * | 2005-11-16 | 2007-06-07 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置、及びこれを有する液晶表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072078A (ja) * | 2004-09-03 | 2006-03-16 | Mitsubishi Electric Corp | 液晶表示装置及びその駆動方法 |
| KR100611508B1 (ko) * | 2005-01-31 | 2006-08-11 | 삼성전자주식회사 | 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로 |
| CN100419823C (zh) * | 2005-05-27 | 2008-09-17 | 友达光电股份有限公司 | 平面显示器的驱动电路 |
| JPWO2006134873A1 (ja) * | 2005-06-14 | 2009-01-08 | シャープ株式会社 | 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置 |
| KR100583631B1 (ko) | 2005-09-23 | 2006-05-26 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
| US20070236486A1 (en) * | 2006-04-11 | 2007-10-11 | Toppoly Optoelectronics Corp. | Method for transmitting a video signal and operation clock signal for a display panel |
| JP5238230B2 (ja) * | 2007-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | ドライバ及び表示装置 |
| US7966530B2 (en) * | 2007-12-18 | 2011-06-21 | Micron Technology, Inc. | Methods, devices, and systems for experiencing reduced unequal testing degradation |
| TWI413069B (zh) * | 2008-03-25 | 2013-10-21 | Innolux Corp | 影像顯示系統 |
| KR100983392B1 (ko) * | 2008-08-19 | 2010-09-20 | 매그나칩 반도체 유한회사 | 칼럼 데이터 구동회로, 이를 구비한 표시장치 및 그의 구동방법 |
| TWI407400B (zh) * | 2009-09-14 | 2013-09-01 | Au Optronics Corp | 液晶顯示器、平面顯示器及其閘極驅動方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827867B2 (ja) | 1993-12-27 | 1998-11-25 | 日本電気株式会社 | マトリックス表示装置のデータドライバ |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3424387B2 (ja) | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| FR2743658B1 (fr) * | 1996-01-11 | 1998-02-13 | Thomson Lcd | Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions |
| JP3661324B2 (ja) | 1996-12-12 | 2005-06-15 | セイコーエプソン株式会社 | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
| US6266039B1 (en) * | 1997-07-14 | 2001-07-24 | Seiko Epson Corporation | Liquid crystal device, method for driving the same, and projection display and electronic equipment made using the same |
| JP3832125B2 (ja) * | 1998-01-23 | 2006-10-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3520756B2 (ja) | 1998-02-03 | 2004-04-19 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
| JP2000267616A (ja) * | 1999-03-19 | 2000-09-29 | Sony Corp | 液晶表示装置およびその駆動方法 |
| KR100701892B1 (ko) * | 1999-05-21 | 2007-03-30 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| JP3709302B2 (ja) * | 1999-05-31 | 2005-10-26 | 株式会社日立製作所 | 半導体記憶装置及びそれを用いたセンサ |
| JP2001228831A (ja) | 2000-02-17 | 2001-08-24 | Seiko Epson Corp | 電気光学装置 |
| JP4240779B2 (ja) * | 2000-07-31 | 2009-03-18 | ソニー株式会社 | 液晶プロジェクタと調整方法 |
| US6563743B2 (en) * | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
| JP3633528B2 (ja) * | 2001-08-24 | 2005-03-30 | ソニー株式会社 | 表示装置 |
-
2003
- 2003-04-08 JP JP2003103763A patent/JP4007239B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-06 TW TW093109533A patent/TWI249727B/zh not_active IP Right Cessation
- 2004-04-07 KR KR1020040023902A patent/KR20040087931A/ko not_active Application Discontinuation
- 2004-04-08 CN CNB2004100337045A patent/CN1294452C/zh not_active Expired - Fee Related
- 2004-04-08 US US10/820,048 patent/US7333098B2/en not_active Expired - Fee Related
-
2007
- 2007-12-20 US US11/961,535 patent/US20080106534A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007140528A (ja) * | 2005-11-16 | 2007-06-07 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置、及びこれを有する液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI249727B (en) | 2006-02-21 |
| US7333098B2 (en) | 2008-02-19 |
| CN1294452C (zh) | 2007-01-10 |
| CN1536402A (zh) | 2004-10-13 |
| US20080106534A1 (en) | 2008-05-08 |
| US20040257350A1 (en) | 2004-12-23 |
| TW200506798A (en) | 2005-02-16 |
| JP4007239B2 (ja) | 2007-11-14 |
| KR20040087931A (ko) | 2004-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
| JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| US6744417B2 (en) | Display device and method for driving the same | |
| US20070132698A1 (en) | Display apparatus | |
| JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US8169395B2 (en) | Apparatus and method of driving liquid crystal display device | |
| US20080106534A1 (en) | Display apparatus | |
| EP1170720A2 (en) | Display apparatus and driving method therefor | |
| US20020075212A1 (en) | Method and apparatus for driving a liquid crystal display panel in a dot inversion system | |
| TWI278804B (en) | Image display device, image display panel, panel drive device, and image display panel drive method | |
| US7304630B2 (en) | Display device and drive method thereof | |
| JPH10143113A (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP2007328120A (ja) | 液晶表示装置の駆動方法およびその装置 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10326090A (ja) | アクティブマトリクス表示装置 | |
| JP5035165B2 (ja) | 表示駆動装置及び表示装置 | |
| JP2008233283A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
| JP2004309822A (ja) | 表示装置 | |
| JP2005321510A (ja) | 表示装置及びその駆動制御方法 | |
| US11815753B2 (en) | Liquid crystal display apparatus and driving method of the same | |
| JP4784620B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| JP2001005432A (ja) | 液晶表示装置 | |
| JP2007041456A (ja) | 表示装置及びその駆動方法 | |
| JP2005309282A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |