JP2005321510A - 表示装置及びその駆動制御方法 - Google Patents

Abstract

【課題】 ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製品コストを低減させることができる表示装置を提供するとともに、該表示装置の良好な駆動制御方法を提供する。
【解決手段】 液晶表示パネル１１０Ａには、各走査ラインＳＬに接続され、放電制御信号Ｏｄｄ^＊、Ｅｖｅｎ^＊に基づいてオン／オフ動作する放電スイッチ１２５が設けられ、ゲートドライバ１２０Ａには、複数の走査ラインＳＬを一組として、当該各組に対応して各１個のシフトブロックＳＢ及びレベルシフトブロックＬＳを備えたシフトレジスタ１２１及びレベルシフタ１２２と、該シフト信号及び分配制御信号Ｏｄｄ又はＥｖｅｎに基づいて、各行の走査ラインＳＬに走査信号Ｇ１、Ｇ２、Ｇ３、Ｇ４、・・・を印加する分配回路１２３及びプリチャージスイッチ１２４と、が設けられている。
【選択図】 図１

Description

本発明は、表示装置及びその駆動制御方法に関し、特に、アクティブマトリクス型の駆動方式に対応した表示部を備えた表示装置及びその駆動制御方法に関する。

近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。

以下、従来技術における液晶表示装置について、簡単に説明する。
図４は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図であり、図５は、従来技術における液晶表示パネル及びゲートドライバの要部構成を示す概略図である。

図４、図５に示すように、従来技術における液晶表示装置１００Ｐは、概略、表示画素Ｐｘが、２次元配列された液晶表示パネル（表示部）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査駆動手段）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ（信号駆動手段）１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してソースドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた共通電極（対向電極）に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を備えた構成を有している。

ここで、液晶表示パネル１１０Ｐは、具体的には、対向する透明基板間に、例えば、図５に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。

また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた共通電極と上記画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。

なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個に設けられ、ドライバチップの形態を有するゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。

また、ゲートドライバ１２０Ｐは、具体的には、図５に示すように、ＬＣＤコントローラ１５０Ｐから垂直制御信号として供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１Ｐと、該シフトレジスタ１２１Ｐから出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０Ｐから垂直制御信号として供給される出力イネーブル信号（又は、ゲートリセット信号）ＯＥを他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２Ｐと、該ＡＮＤ回路１２２Ｐからの出力信号を所定の信号レベルに設定（昇圧）するレベルシフタ１２３Ｐ及び出力バッファ１２４Ｐと、を備えた構成を有している。

ここで、レベルシフタ１２３Ｐ及び出力バッファ１２４Ｐは、主に、シフトレジスタ１２１Ｐを低電圧で駆動させて、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じて、シフトレジスタ１２１Ｐからのシフト出力の信号レベルを高電圧化するためのものであり、ゲートドライバ１２０Ｐの出力段に適宜設けられる。

このような構成を有する液晶表示装置１００Ｐにおいて、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。

一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号Ｇ１、Ｇ２、Ｇ３、・・・が順次印加され、各行の表示画素Ｐｘ群の画素トランジスタＴＦＴがオン動作して、表示信号電圧を取り込み可能な選択状態に設定される。そして、この各行の表示画素Ｐｘ群の選択タイミングに同期して、ソースドライバ１３０Ｐにより、上記取り込み保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。

これにより、選択状態に設定された各表示画素Ｐｘの画素トランジスタＴＦＴを介して、画素容量Ｃlcに充填された液晶分子が、該表示信号電圧に応じて配向状態を変化させて所定の階調表示動作が行われるとともに、該画素容量Ｃlcに並列に接続された補助容量Ｃｓに、該画素容量Ｃlcに印加された電圧が充電される（表示データの書き込みが行われる）。このような一連の動作を、１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。
なお、上述したような液晶表示装置の表示パネルやゲートドライバの構成については、例えば、特許文献１等に記載されている。

特開２００１−２７８９３号公報 （第２頁〜第３頁、図２５、図３０）

しかしながら、上述したような液晶表示装置においては、以下に示すような問題を有していた。
すなわち、図４、図５に示したような液晶表示装置１００Ｐにおいては、例えば、ゲートドライバ１２０Ｐとして、液晶表示パネル１１０Ｐに配設された各行の走査ラインＳＬ（又は、接続端子ＴＭｇ）ごとに、シフトレジスタを構成する各シフトブロックＳＢ、レベルシフタ１２３Ｐを構成する各レベルシフトブロックＬＳ、出力バッファ１２４Ｐを構成するバッファブロックＢＦ等が設けられているため、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化した場合、走査ラインＳＬ数の増加に比例して、上記各ブロックの数も増加して、ゲートドライバ１２０Ｐの回路規模が増大して、チップサイズが大型化するという問題を有していた。
そのため、液晶表示パネルの周辺回路として配置されるゲートドライバの実装面積の増大や、表示装置及びゲートドライバの製品コストの上昇、回路規模の増大に伴うゲートドライバにおける消費電力の増加を招くという問題を有していた。

そこで、本発明は、上記問題点に鑑み、ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製品コストを低減させることができる表示装置を提供するとともに、該表示装置の良好な駆動制御方法を提供することを目的とする。

請求項１記載の発明は、少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示部と、前記複数の走査ラインに接続され、前記各走査ラインの前記表示画素を順次選択状態に設定する走査信号を印加する走査駆動手段と、前記信号ラインに接続され、選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加する信号駆動手段と、を備えた表示装置において、前記表示部は、前記複数の走査ラインのうちの一部の、隣接する複数の前記走査ラインを一組とする複数の走査ライン群を有し、前記走査駆動手段は、少なくとも、前記各走査ライン群に対応するシフト信号を順次出力するシフトレジスタと、前記シフトレジスタより供給される前記シフト信号、及び、対応する前記走査ライン群における前記複数の走査ラインの各々の選択タイミングに基づいて、前記各走査ラインに対応する前記走査信号を順次生成する走査信号生成手段と、を具備すること特徴とする。

請求項２記載の発明は、請求項１記載の表示装置において、前記シフトレジスタは、前記複数の走査ライン群の各々に対応し、前記シフト信号を出力する複数のシフトブロックを有することを特徴とする。
請求項３記載の発明は、請求項１記載の表示装置において、前記走査駆動手段は、前記走査信号生成手段に供給する前記シフト信号の信号レベルを、所定の信号レベルに変換する複数のレベルシフトブロックを有する、レベルシフト手段を備えることを特徴とする。

請求項４記載の発明は、請求項１記載の表示装置において、前記走査信号生成手段は、前記各走査ライン群に対応する複数の走査信号生成ブロックを有し、前記各走査信号生成ブロックは、前記シフト信号が入力されるとともに、対応する前記走査ライン群の前記複数の走査ラインの各々の選択タイミングに応じた複数のタイミング信号を一組とする第１のタイミング信号群が入力され、該第１のタイミング信号群のうちの一のタイミング信号に基づいて、前記シフト信号を前記各走査ラインに対応して順次分配する信号分配手段と、該信号分配手段により分配されるシフト信号に基づいて、前記走査信号として所定の第１の電源電圧を前記各走査ラインに順次印加する複数の第１のスイッチ手段と、を具備することを特徴とする。

請求項５記載の発明は、請求項４記載の表示装置において、前記表示装置は、前記各走査ラインの非選択タイミングに基づいて、所定の第２の電源電圧を前記各走査ラインに順次印加するリセット手段を具備することを特徴とする。
請求項６記載の発明は、請求項５記載の表示装置において、前記リセット手段は、前記表示部と同一の基板上に一体的に形成されていることを特徴とする。

請求項７記載の発明は、請求項５又は６記載の表示装置において、前記リセット手段は、前記各走査ライン群における前記各走査ラインの非選択タイミングに応じた複数のタイミング信号を一組とする第２のタイミング信号群が入力され、前記第２のタイミング信号群のうちの一のタイミング信号に基づいて、前記第２の電源電圧を前記各走査ラインに順次印加する複数の第２のスイッチ手段を具備することを特徴とする。

請求項８記載の発明は、請求項４乃至７のいずれかに記載の表示装置において、前記第１のタイミング信号群は、各々、選択的に第１の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、前記第２のタイミング信号群は、各々、選択的に第２の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、前記第１のタイミング信号群を構成する前記各タイミング信号と、前記第２のタイミング信号群を構成する前記各タイミング信号は、相互に信号レベルが反転関係にあることを特徴とする。

請求項９記載の発明は、請求項７記載の表示装置において、前記第２のスイッチ手段は、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタにより構成されることを特徴とする。
請求項１０記載の発明は、請求項１乃至９のいずれかに記載の表示装置において、前記走査駆動手段は、前記表示部の前記基板上に、前記表示画素と一体的に形成されていることを特徴とする。

請求項１１記載の発明は、少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示部を備え、前記走査ラインの各々に、走査信号を順次印加して前記各行の前記表示画素を選択状態に設定した状態で、表示データに応じた表示信号電圧を印加することにより、所望の画像情報を表示する表示装置の駆動制御方法において、前記表示部に配設された、前記複数の走査ラインのうちの一部の、隣接する複数の前記走査ラインを一組とする複数の走査ライン群を有し、少なくとも、前記各走査ライン群に対応するシフト信号を順次出力する動作と、前記シフト信号の出力期間中に、該シフト信号、及び、対応する前記走査ライン群における前記複数の走査ラインの各々の選択タイミングに基づいて、前記各走査ラインに対応する前記走査信号を順次生成して、前記各走査ラインに印加する動作と、を含むことを特徴とする。

請求項１２記載の発明は、請求項１１記載の表示装置の駆動制御方法において、前記走査信号を順次生成して印加する動作は、前記各走査ライン群に対応する複数の走査信号生成ブロックの各々に前記シフト信号を順次入力する動作と、前記各走査信号生成ブロックに、対応する前記走査ライン群の前記複数の走査ラインの各々の選択タイミングに応じた複数のタイミング信号を一組とする第１のタイミング信号群を入力し、該第１のタイミング信号群のうちの一のタイミング信号に基づいて、前記シフト信号を前記各走査ラインに対応して順次分配する動作と、前記分配されるシフト信号に基づいて、前記走査信号として所定の第１の電源電圧を前記各走査ラインに順次印加する動作と、を含むことを特徴とする。

請求項１３記載の発明は、請求項１２記載の表示装置の駆動制御方法において、前記表示装置の駆動制御方法は、更に、前記各走査ラインへの前記走査信号の印加後に、所定の第２の電源電圧を前記各走査ラインに印加するリセット動作を含むことを特徴とする。
請求項１４記載の発明は、請求項１３記載の表示装置の駆動制御方法において、前記リセット動作は、前記各走査ライン群における前記各走査ラインの非選択タイミングに応じた複数のタイミング信号を一組とする第２のタイミング信号群を入力する動作と、前記第２のタイミング信号群のうちの一のタイミング信号に基づいて、前記第２の電源電圧を前記各走査ラインに順次印加する動作と、を含むことを特徴とする。

請求項１５記載の発明は、請求項１２乃至１４のいずれかに記載の表示装置の駆動制御方法において、前記第１のタイミング信号群は、各々、選択的に第１の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、前記第２のタイミング信号群は、各々、選択的に第２の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、前記第１のタイミング信号群を構成する前記各タイミング信号と、前記第２のタイミング信号群を構成する前記各タイミング信号は、相互に信号レベルが反転関係にあることを特徴とする。

本発明に係る表示装置及びその駆動制御方法は、基板上に、行列方向に各々配設された複数の走査ライン及び複数の信号ラインの各交点近傍に表示画素が２次元配列されて形成された表示部を備えた表示装置において、表示部に配設された複数の走査ラインのうちの一部の、隣接する複数の走査ラインを一組とする複数の走査ライン群を有し、走査駆動手段は、少なくとも、上記各走査ライン群に対応するシフトブロックを有して、該各走査ライン群に対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を、対応する走査ライン群の各走査ラインの選択タイミングに基づいて各走査ラインに分配することにより走査信号を順次生成する走査信号生成手段と、を備えた構成を有している。また、走査駆動手段は、更に、走査信号生成手段に供給するシフト信号の信号レベルを所定の信号レベルに変換する複数のレベルシフトブロックを有する、レベルシフト手段を備えるものであってもよい。

ここで、上記走査信号生成手段は、各走査ライン群に対応する複数の走査信号生成ブロックを有し、各走査信号生成ブロックは、対応する走査ライン群における各走査ラインの選択タイミングに応じた複数のタイミング信号を一組とする第１のタイミング信号群が入力され、該第１のタイミング信号群のうちの一のタイミング信号に基づいて、シフト信号を各走査ラインに対応して順次分配する信号分配手段と、該信号分配手段により分配されるシフト信号に基づいてオン動作し、走査信号として所定の第１の電源電圧を各走査ラインに順次印加する複数のプリチャージスイッチ（第１のスイッチ手段）と、を備えた構成を有しているものであってもよい。

また、本発明に係る表示装置は、各走査ライン群における各走査ラインの非選択タイミングに応じた複数のタイミング信号を一組とする第２のタイミング信号群が入力され、第２のタイミング信号群のうちの一のタイミング信号に基づいて、第２の電源電圧を各走査ラインに順次印加して、各走査ラインに保持された信号レベルをリセットする複数の放電スイッチ（第２のスイッチ手段）を備えるリセット手段を有しているものであってもよい。

これによれば、各走査ライン群に対応したシフトブロックから出力されるシフト信号が、信号分配手段により、走査ライン群における各走査ラインの選択タイミングに応じた第１のタイミング信号群に基づいて分配されて、走査ライン群の各走査ラインに走査信号として順次印加されるので、表示パネルの高精細化に伴って走査ライン数が増加した場合であっても、走査ライン群に属する走査ラインの数（ｋ）に応じて、表示パネルに配設される全走査ライン数の１／ｋ個のシフトブロックを有するシフトレジスタを用いて、全走査ラインに所定のタイミングで走査信号を印加することができる。

したがって、走査ラインごとにシフトブロックを設けた従来のゲートドライバに比較して、シフトブロックの数を１／ｋに削減することができるので、ゲートドライバを構成するドライバチップのチップサイズを縮小して、表示装置における実装面積を削減することができる。また、シフトレジスタにおけるシフト信号の出力動作の周期を従来の１／ｋに低減することができるので、シフトレジスタに供給するクロック信号の周波数を通常の１／ｋに低減して、消費電力を削減することができる。

また、本発明に係る表示装置においては、上記リセット手段を構成する放電スイッチ（第２のスイッチ手段）を、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタを適用して、表示部の基板上に一体的に形成することができ、この場合、表示画素を構成する画素トランジスタＴＦＴとともに、液晶表示パネルを構成する透明な絶縁性基板（例えば、ガラス基板）上に、同一の製造プロセスを用いて形成することができるので、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、本発明に係る表示パネルを安価に製造することができるとともに、安定した動作特性を実現することができる。

以下、本発明に係る表示装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
図１は、本発明に係る表示装置の要部構成の一例を示す概略図である。ここで、上述した従来技術と同等の構成については、同等又は同一の符号を付して、図４を適宜参照しながら説明する。

本発明に係る表示装置は、図１に示すように、上述した従来技術に示した構成（図４参照）と同様に、概略、表示画素Ｐｘが２次元配列された液晶表示パネル（表示部）１１０Ａと、その周辺領域に、液晶表示パネル１１０Ａに配設された走査ラインＳＬ（ＳＬ１、ＳＬ２、ＳＬ３、・・・）及びデータライン（信号ライン）ＤＬに各々接続されたゲートドライバ（走査駆動手段）１２０Ａ及びソースドライバ（信号駆動手段）と、該ゲートドライバ１２０Ａ及びソースドライバに垂直制御信号及び水平制御信号を供給するＬＣＤコントローラと、映像信号から抽出した表示データをソースドライバに、また、タイミング信号をＬＣＤコントローラに各々供給する表示信号生成回路と、液晶表示パネル１１０Ａの共通電極（対向電極）にコモン信号電圧を印加するコモン信号駆動アンプと、を備えた構成を有している。なお、液晶表示パネル１１０Ａ及びゲートドライバ１２０Ａ以外の構成は、上述した従来技術（図４）と同等であるので、具体的な説明及び図示を省略する。

本実施形態に係る液晶表示パネル１１０Ａは、図１に示すように、図示しない基板上に、上述した従来技術と同等の表示画素Ｐｘ及び走査ラインＳＬ、データラインＤＬが配列形成され表示領域ＡＰを備えるとともに、表示領域ＡＰの周辺領域（液晶表示パネル１１０の基板の外縁領域）に、各走査ラインＳＬに接続された放電スイッチ（リセット手段、第２のスイッチ手段）１２５と、該放電スイッチ１２５をオン／オフ動作する放電制御信号（第２のタイミング信号群）Ｏｄｄ^＊（後述する分配制御信号Ｏｄｄの反転信号；図中符号参照）、Ｅｖｅｎ^＊（後述する分配制御信号Ｅｖｅｎの反転信号；図中符号参照）が伝送される一組の制御ラインＬod、Ｌevと、が表示画素Ｐｘ及び走査ラインＳＬ、データラインＤＬと一体的に形成された構成を有している。なお、図１において、Ｃplは、各走査ラインＳＬに寄生する配線容量である。また、表示画素Ｐｘは、従来技術と同等の構成を有しているので、その説明を省略する。

放電スイッチ１２５は、例えば、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタ（ＦＥＴ）により構成され、該電界効果型トランジスタの電流路の一端側（ソース端子）が各走査ラインＳＬに接続され、他端側（ドレイン端子）が所定の低電源電圧（第２の電源電圧）Ｖglに接続され、制御端子（ゲート端子）が一組の制御ラインＬod、Ｌevのうちのいずれか一方に接続されている。一組の制御ラインＬod、Ｌevは、具体的には、奇数行目（１、３、５、・・・）の走査ラインＳＬ１、ＳＬ３、・・・に接続された放電スイッチ１２５の制御端子には、制御ラインＬodが接続されて放電制御信号Ｏｄｄ^＊が供給され、偶数行目（２、４、６、・・・）の走査ラインＳＬ２、ＳＬ４、・・・に接続された放電スイッチ１２５の制御端子には、制御ラインＬevが接続されて放電制御信号Ｅｖｅｎ^＊が供給される。ここで、詳しくは後述するが、放電制御信号Ｏｄｄ^＊、Ｅｖｅｎ^＊は、例えば、図示を省略したＬＣＤコントローラから垂直制御信号として供給され、各走査ラインＳＬが非選択状態となるタイミングに応じて、何れか一方が選択的にローレベル（第２の信号レベル）に設定される信号である。

このような構成を有する液晶表示パネル１１０Ａにおいては、放電制御信号Ｏｄｄ^＊、Ｅｖｅｎ^＊に基づいて、奇数行目又は偶数行目の走査ラインＳＬに接続された放電スイッチ１２５が、各走査ラインＳＬが非選択状態となるタイミングで選択的にオン動作することにより、各走査ラインＳＬの配線容量Ｃplに蓄積された電荷が、所定の低電源電圧Ｖglに放電されて、各走査ラインＳＬの信号レベルがローレベル（Ｖgl）になり、各表示画素Ｐｘの画素トランジスタＴＦＴがオフ動作して、非選択状態に設定される。

次に、本実施形態に係るゲートドライバ１２０Ａは、図１に示すように、ゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫに基づいて、所定のタイミングでシフト信号ＳＦＴ１、ＳＦＴ２、・・・を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を所定の信号レベルに設定（昇圧）するレベルシフタ１２２と、該レベルシフタ１２２から出力されるシフト信号、及び、ＬＣＤコントローラから垂直制御信号として供給される分配制御信号Ｏｄｄ又はＥｖｅｎ（第１のタイミング信号群）に基づいて、各行の走査ラインＳＬに印加する走査信号Ｇ１、Ｇ２、Ｇ３、Ｇ４、・・・を生成するための走査信号生成手段１２６と、が設けられた構成を有している。

ここで、液晶表示パネル１１０Ａは、行方向に配設された複数の走査ラインのうちの一部の、隣り合う複数の走査ラインＳＬを一組（本実施形態においては、奇数行目及び偶数行目の各１本からなる２本の走査ラインＳＬを一組とする）とする複数の走査ライン群を有し、シフトレジスタ１２１、レベルシフタ１２２及び走査信号生成手段１２６は、各々、各走査ライン群に対応して、各１個のシフトブロックＳＢ、レベルシフトブロックＬＳ及び走査信号生成ブロックＤＢを備えた構成を有している。

すなわち、液晶表示パネル１１０Ａにおける走査ライン群の数と同じ数のシフトブロックＳＢ、レベルシフトブロックＬＳ及び走査信号生成ブロックＤＢを備えている。換言すると、シフトレジスタ１２１、レベルシフタ１２２及び走査信号生成ブロックＤＢには、各々、液晶表示パネル１１０Ａに配設された走査ラインＳＬの数ｎを、各走査ライン群に属する走査ラインＳＬの数ｋ（ｋは、２以上の整数）で除算した数のシフトブロックＳＢ、レベルシフトブロックＬＳ及び走査信号生成ブロックＤＢが設けられている。

シフトレジスタ１２１は、従来技術と同様に、ＬＣＤコントローラから垂直制御信号として供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫに基づいて、シフト信号ＳＦＴ１、ＳＦＴ２、・・・を順次次段のシフトブロックＳＢに転送するとともに、レベルシフタ１２２の各レベルシフトブロックＬＳに順次出力する。また、レベルシフタ１２２は、レベルシフトブロックＬＳにおいて、各シフト信号ＳＦＴ１、ＳＦＴ２、・・・を所定の信号レベルに昇圧し、シフトレジスタ１２１を低電圧で駆動させるとともに、後段の分配回路１２３に入力するシフト信号の信号レベルを適宜設定する。

また、各走査信号生成ブロックＤＢは、レベルシフタ１２２から出力されるシフト信号ＳＦＴ１、ＳＦＴ２、・・・を、分配制御信号Ｏｄｄ又はＥｖｅｎ（第１のタイミング信号群）に基づいて、各走査ライン群に属する各走査ラインＳＬに対応して順次分配し、プリチャージ制御信号として出力する分配回路（信号分配手段）１２３と、該分配回路１２３からのプリチャージ制御信号に基づいてオン／オフ動作し、各走査ラインＳＬに接続されるプリチャージスイッチ（第１のスイッチ手段）１２４と、が設けられた構成を有している。

ここで、分配回路１２３は、例えば、レベルシフタ１２２（レベルシフトブロックＬＳ）から出力されるシフト信号を一方の入力とし、分配制御信号Ｏｄｄ又はＥｖｅｎ（第１のタイミング信号群）の何れか一方を他方の入力とする２入力型の否定論理積演算回路（論理演算手段；以下、「ＮＡＮＤ回路」と略記する）であって、各走査ライン群における各走査ラインＳＬに対応して１個の分配回路（ＮＡＮＤ回路）１２３を備えた構成を有している。ここで、分配制御信号Ｏｄｄ、Ｅｖｅｎは、奇数行目の走査ラインＳＬに対応して設けられた分配回路１２３に対しては、分配制御信号Ｏｄｄが入力され、偶数行目の走査ラインＳＬに対応して設けられた分配回路１２３に対しては、分配制御信号Ｅｖｅｎが入力される。ここで、分配制御信号Ｏｄｄ、Ｅｖｅｎは、各走査ラインＳＬが選択状態となるタイミングに応じて、何れか一方が選択的にハイレベル（第１の信号レベル）に設定される信号である。

プリチャージスイッチ１２４は、例えば、ｐチャネル型の電界効果型トランジスタ（ＦＥＴ）により構成され、該電界効果型トランジスタの電流路の一端側（ソース端子）が所定の高電源電圧（第１の電源電圧）Ｖghに接続され、他端側（ドレイン端子）が接続端子ＴＭｇを介して、各走査ラインＳＬに接続され、制御端子（ゲート端子）が上記分配回路１２３の出力端に接続され、シフト信号と分配制御信号Ｏｄｄ又はＥｖｅｎに基づくプリチャージ制御信号が印加される。

このような構成を有するゲートドライバ１２０Ａにおいては、シフトレジスタ１２１からレベルシフタ１２２を介してハイレベルのシフト信号が順次出力されるとともに、ＬＣＤパネルコントローラからハイレベルの分配制御信号Ｏｄｄが供給されると、各走査ライン群における奇数行目の走査ラインＳＬ１、ＳＬ３、・・・に対応して設けられた分配回路（ＮＡＮＤ回路）１２３により、ローレベルのプリチャージ制御信号がプリチャージスイッチ１２４に供給されて、該プリチャージスイッチ１２４がオン動作し、接続端子ＴＭｇを介して当該走査ラインＳＬにハイレベル（Ｖgh）の走査信号Ｇ１、Ｇ３、・・・が順次印加され、当該奇数行目の表示画素Ｐｘが順次選択状態に設定される。

また、シフトレジスタ１２１からレベルシフタ１２２を介してハイレベルのシフト信号が順次出力されるとともに、ハイレベルの分配制御信号Ｅｖｅｎが供給されると、各走査ライン群における偶数行目の走査ラインＳＬ２、ＳＬ４、・・・に対応して設けられたプリチャージスイッチ１２４に、分配回路（ＮＡＮＤ）１２３からローレベルのプリチャージ制御信号が供給されて、当該偶数行目の走査ラインＳＬ２、ＳＬ４、・・・にハイレベル（Ｖgh）の走査信号Ｇ２、Ｇ４、・・・が順次印加され、表示画素Ｐｘが順次選択状態に設定される。

次いで、上述した回路構成を有する液晶表示パネル及びゲートドライバ備えた表示装置における表示制御動作（駆動制御方法）について、図面を参照して説明する。
図２は、本実施形態に係る表示装置における表示制御動作の一例を示すタイミングチャートである。なお、ここでは、説明を簡明にするために、上述した表示装置（図１）に示したように、走査ライン群が奇数行及び偶数行の各１行の２行からなる走査ラインを一組としてなる場合の表示制御動作について説明するが、本発明はこれに限定されるものではなく、例えば、走査ライン群が３行以上の走査ラインを一組とする場合であっても同様の手法を良好に適用することができることは言うまでもない。

本実施形態に係る表示装置の表示制御動作においては、上述したシフトレジスタ１２１における一つのシフトブロックＳＢ（シフトレジスタ１２１）、及び、レベルシフタ１２２における一つのレベルシフトブロックＬＳ（レベルシフタ１２２）に対応する、一つの走査ライン群に属する走査ラインＳＬの数をｋ（図１に示した表示装置ではｋ＝２）とした場合、図示を省略したＬＣＤコントローラから垂直制御信号としてゲートドライバ１２０のシフトレジスタ１２１に供給されるゲートクロック信号ＧＰＣＫは各走査ライン群に対応して供給され、その周期は、図２に示すように、各行の表示画素Ｐｘを順次選択状態に設定して、表示データに応じた表示信号電圧を印加する場合の周期（１水平走査期間：１Ｈ）のｋ倍の時間（２Ｈ）に設定されている。すなわち、シフトレジスタ１２１は、従来の構成を有するシフトレジスタに対して、１／ｋ倍の周波数で動作する。

このようなシフトレジスタ１２１において、ＬＣＤコントローラからゲートスタート信号ＧＳＲＴが供給されると、上記ゲートクロック信号ＧＰＣＫに基づくタイミングで、初段のシフトブロックＳＢからシフト信号ＳＦＴ１が次段のシフトブロックＳＢに転送されるとともに、レベルシフタ１２２に設けられたレベルシフトブロックＬＳに出力され、所定の信号レベルに昇圧された後、第１の走査ライン群に属する各走査ライン（ここでは、１行目及び２行目の走査ラインＳＬ１、ＳＬ２）ＳＬに対応して設けられた走査信号生成ブロックＤＢにおける各分配回路（ＮＡＮＤ）１２３の一方の入力端に入力される。

次いで、分配制御信号Ｏｄｄがハイレベルに設定されると、１行目の走査ラインＳＬ１に対応して設けられた分配回路１２３からはローレベルのプリチャージ制御信号が出力されて、プリチャージスイッチ１２４がオン動作し、高電源電圧Ｖghに基づくハイレベルの走査信号Ｇ１が走査ラインＳＬ１に印加されて、当該行の表示画素Ｐｘ群が選択状態に設定される。

このとき、液晶表示パネル１１０Ａの外縁領域に設けられ、走査ラインＳＬ１に接続された放電スイッチ１２５には、ＬＣＤパネルコントローラからローレベルの放電制御信号Ｏｄｄ^＊が供給されることによりオフ動作して、上記ゲートドライバ１２０により印加された走査信号Ｇ１の信号レベルが当該行の走査ラインＳＬ１に形成された配線容量（寄生容量）Ｃplに蓄積される。

一方、２行目の走査ラインＳＬ２に対応して設けられた分配回路１２３には、ローレベルの分配制御信号Ｅｖｅｎが入力されて、ハイレベルのプリチャージ制御信号が出力されることにより、プリチャージスイッチ１２４はオフ動作して、当該行の表示画素Ｐｘ群は非選択状態に設定される。
このとき、走査ラインＳＬ２に接続された放電スイッチ１２５には、ＬＣＤパネルコントローラからハイレベルの放電制御信号Ｅｖｅｎ^＊が供給されることによりオン動作して、当該行の走査ラインの配線容量Ｃplに蓄積されていた電荷が放電されて、走査ラインＳＬ２の信号レベルが低電源電圧Ｖglに基づくローレベルに設定される。

そして、図示を省略したソースドライバから１行目の表示データに応じた表示信号電圧を各データラインＤＬに印加することにより、上記選択状態に設定されている１行目の表示画素Ｐｘ群に各表示信号電圧が取り込まれ、液晶分子の配向状態が制御されるとともに、当該表示信号電圧に基づく電荷が補助容量Ｃｓに蓄積される（表示データが各表示画素Ｐｘに書き込まれる）。
以上の１行目の表示画素Ｐｘ群への表示信号電圧の書き込み動作は、シフトレジスタ１２１からハイレベルのシフト信号ＳＦＴ１が出力される２水平走査期間（２Ｈ）の期間のうち、前半の１水平走査期間（１Ｈ）で実行される。

次いで、上記シフト信号ＳＦＴ１が出力される２水平走査期間のうち、後半の１水平走査期間で２行目の表示画素群への表示信号電圧の書き込み動作が実行される。
すなわち、分配制御信号Ｏｄｄがローレベルに設定された後、分配制御信号Ｅｖｅｎがハイレベルになると、２行目の走査ラインＳＬ２に対応して設けられた分配回路１２３からはローレベルのプリチャージ制御信号が出力されて、プリチャージスイッチ１２４がオン動作し、上述した１行目の走査ラインＳＬ１と同様に、高電源電圧Ｖghに基づくハイレベルの走査信号Ｇ２が走査ラインＳＬ２に印加されて、当該行の表示画素Ｐｘ群が選択状態に設定される。
このとき、走査ラインＳＬ２に接続された放電スイッチ１２５には、ローレベルの放電制御信号Ｅｖｅｎ^＊が供給されることによりオフ動作して、上記走査信号Ｇ２の信号レベルが当該行の走査ラインＳＬ２に形成された配線容量Ｃplに蓄積される。

一方、上述した１行目の走査ラインＳＬ１においては、分配回路１２３からハイレベルのプリチャージ制御信号が出力されることにより、プリチャージスイッチ１２４はオフ動作し、また、このとき、ハイレベルの放電制御信号Ｏｄｄ^＊が供給されることにより、走査ラインＳＬ１に接続された放電スイッチ１２５はオン動作して、当該行の走査ラインＳＬ１の配線容量Ｃplに蓄積されていた電荷が放電されて、走査ラインＳＬの信号レベルがローレベル（Ｖgl）に設定される。

そして、ソースドライバから２行目の表示データに応じた表示信号電圧を各データラインに印加することにより、２行目の表示画素Ｐｘ群に各表示信号電圧が書き込まれる。
以下、このような表示データの書き込み動作を各走査ライン群の各走査ラインに対して順次実行することにより、液晶表示パネル１１０Ａの１画面分の表示データが各表示画素Ｐｘに順次書き込まれて、所望の画像情報が表示される。

なお、上記一連の表示制御動作においては、分配制御信号Ｏｄｄ、Ｅｖｅｎ及び放電制御信号Ｏｄｄ^＊、Ｅｖｅｎ^＊を、１水平走査期間ごとに反転させることにより、選択動作期間以外（すなわち、非選択動作期間）では、放電制御信号Ｏｄｄ^＊がハイレベル（分配制御信号Ｏｄｄがローレベル）に設定されるタイミングで、奇数行の走査ラインＳＬに接続された放電スイッチ１２５がオン動作して、走査信号のローレベル（Ｖgl）が確定され、放電制御信号Ｅｖｅｎ^＊がハイレベル（分配制御信号Ｅｖｅｎがローレベル）に設定されるタイミングで、偶数行の走査ラインＳＬに接続された放電スイッチ１２５がオン動作して、走査信号のローレベル（Ｖgl）が確定される。

このように、本実施形態に係る表示装置においては、隣接する複数（ｋ）の走査ラインを一組とした複数の走査ライン群を備え、各走査ライン群ごとに一組のシフトブロック（シフトレジスタ）、レベルシフトブロック（レベルシフタ）及び走査信号生成ブロックを備えた構成を有し、各組ごとに１水平走査期間のｋ倍の期間、出力されるシフト信号を、分配制御信号により１水平走査期間ごとに、各走査ラインに対応して順次分配するように構成されているので、液晶表示パネルの高精細化に伴って走査ライン数が増加した場合であっても、液晶表示パネルに配設される全走査ライン数ｎを、各走査ライン群に属する走査ライン数ｋで除算したｎ／ｋ組のシフトブロック、レベルシフトブロック及び走査信号生成ブロックのみで、全走査ラインに所定のタイミングで走査信号を印加することができる。

したがって、従来（周知）のゲートドライバに比較して、シフトブロック及びレベルシフトブロックの数を１／ｋに削減することができるため、ゲートドライバを構成するドライバチップのチップサイズ（長さ方向又は幅方向）を縮小して、表示装置における実装面積を削減することができる。また、ゲートドライバに供給するクロック信号（ゲートクロック信号）の周波数を通常の１／ｋに低減することができるため、消費電力を低減することができる。

また、液晶表示パネルを構成する透明な絶縁性基板（例えば、ガラス基板）上に、表示画素を構成する画素トランジスタＴＦＴとともに、放電スイッチを構成するｎチャネル型の電界効果型トランジスタを、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができるので、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に表示パネルを製造することができるとともに、動作特性の安定した表示パネルを実現することができる。

次に、本発明に係る表示装置の他の例について説明する。
図３は、本発明に係る表示装置の要部構成の他の例を示す概略図である。ここで、上述した実施形態と同等の構成については、同等又は同一の符号を付して、その説明を簡略化又は省略する。

上述した実施形態においては、シフトレジスタ１２１、レベルシフタ１２２及び走査信号生成手段１２６（分配回路１２３及びプリチャージスイッチ１２４）を、ドライバチップの形態を有するゲートドライバ１２０Ａ内に形成し、放電スイッチ１２５を液晶表示パネル１１０Ａ上に、表示画素Ｐｘとともに一体的に形成した構成を示したが、本実施形態においては、図３に示すように、シフトレジスタ１２１、レベルシフタ１２２、走査信号生成手段１２６及び放電スイッチ１２５を、ゲートドライバ１２０Ｂ内に形成し、接続端子ＴＭｇを介して、液晶表示パネル１１０Ｂに配設された各走査ラインＳＬに接続する構成を有している。

これによれば、液晶表示パネルとして、表示画素が２次元配列された既存の液晶表示パネルを適用し、接続端子を介して、本実施形態に係るゲートドライバを接続する構成を適用することができるので、液晶表示パネルの設計変更や製造プロセスの変更を生じることなく、安価に本発明に係る表示装置を実現することができる。

なお、上述した各実施形態においては、ゲートドライバはドライバチップの形態を有し、接続端子を介して液晶表示パネルに接続されるものとしたが、これに限るものではなく、ゲートドライバが液晶表示パネルの基板上に、例えば、アモルファスシリコントランジスタやポリシリコントランジスタにより、表示画素と一体的に形成されるものであってもよい。

また、上述した各実施形態においては、各走査ライン群が奇数行目及び偶数行目の各１本からなる２本（ｋ＝２）の走査ラインを一組としてなる場合について説明したが、本発明はこれに限定されるものではなく、各走査ライン群に属する走査ライン数を３本以上（ｋ≧３）とするものであってもよい。この場合、液晶表示パネルを構成する全走査ライン数をｎとすると、シフトレジスタを構成するシフトブロック、及び、レベルシフタを構成するレベルシフトブロックの数は、各々、ｎ／ｋとなり、走査信号生成手段を構成する走査信号生成ブロックにおける分配回路は、シフトレジスタからレベルシフタを介して出力されるシフト信号をｋ本の走査ラインに順次分配する構成となる。また、分配制御信号は、選択的にハイレベル（放電制御信号の場合は、その反転レベル）になるｋ個の制御信号に設定される。

本発明に係る表示装置の要部構成の一例を示す概略図である。 本実施形態に係る表示装置における表示制御動作の一例を示すタイミングチャートである。 本発明に係る表示装置の要部構成の他の例を示す概略図である。 従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図である。 従来技術における液晶表示パネル及びゲートドライバの要部構成を示す概略図である。

符号の説明

１１０Ａ、１１０Ｂ 液晶表示パネル
１２０Ａ、１２０Ｂ ゲートドライバ
１２１ シフトレジスタ
１２２ レベルシフタ
１２３ 分配回路
１２４ プリチャージスイッチ
１２５ 放電スイッチ
Ｐｘ 表示画素
ＳＬ 走査ライン
ＤＬ データライン

Claims (15)

1. 基板上に、少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列されて形成された表示部と、前記複数の走査ラインに接続され、前記各走査ラインの前記表示画素を順次選択状態に設定する走査信号を印加する走査駆動手段と、前記信号ラインに接続され、選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加する信号駆動手段と、を備えた表示装置において、
   前記表示部は、前記複数の走査ラインのうちの一部の、隣接する複数の前記走査ラインを一組とする複数の走査ライン群を有し、
   前記走査駆動手段は、少なくとも、
   前記各走査ライン群に対応するシフト信号を順次出力するシフトレジスタと、
   前記シフトレジスタより供給される前記シフト信号、及び、対応する前記走査ライン群における前記複数の走査ラインの各々の選択タイミングに基づいて、前記各走査ラインに対応する前記走査信号を順次生成する走査信号生成手段と、
   を具備すること特徴とする表示装置。
2. 前記シフトレジスタは、前記複数の走査ライン群の各々に対応し、前記シフト信号を出力する複数のシフトブロックを有することを特徴とする請求項１記載の表示装置。
3. 前記走査駆動手段は、前記走査信号生成手段に供給する前記シフト信号の信号レベルを、所定の信号レベルに変換する複数のレベルシフトブロックを有する、レベルシフト手段を備えることを特徴とする請求項１記載の表示装置。
4. 前記走査信号生成手段は、前記各走査ライン群に対応する複数の走査信号生成ブロックを有し、
   前記各走査信号生成ブロックは、
   前記シフト信号が入力されるとともに、対応する前記走査ライン群の前記複数の走査ラインの各々の選択タイミングに応じた複数のタイミング信号を一組とする第１のタイミング信号群が入力され、該第１のタイミング信号群のうちの一のタイミング信号に基づいて、前記シフト信号を前記各走査ラインに対応して順次分配する信号分配手段と、
   前記信号分配手段により分配されるシフト信号に基づいて、前記走査信号として所定の第１の電源電圧を前記各走査ラインに順次印加する複数の第１のスイッチ手段と、
   を具備することを特徴とする請求項１記載の表示装置。
5. 前記表示装置は、前記各走査ラインの非選択タイミングに基づいて、所定の第２の電源電圧を前記各走査ラインに順次印加するリセット手段を具備することを特徴とする請求項４記載の表示装置。
6. 前記リセット手段は、前記表示部の前記基板上に、前記表示画素と一体的に形成されていることを特徴とする請求項５記載の表示装置。
7. 前記リセット手段は、前記各走査ライン群における前記各走査ラインの非選択タイミングに応じた複数のタイミング信号を一組とする第２のタイミング信号群が入力され、前記第２のタイミング信号群のうちの一のタイミング信号に基づいて、前記第２の電源電圧を前記各走査ラインに順次印加する複数の第２のスイッチ手段を具備することを特徴とする請求項５又は６記載の表示装置。
8. 前記第１のタイミング信号群は、各々、選択的に第１の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、
   前記第２のタイミング信号群は、各々、選択的に第２の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、
   前記第１のタイミング信号群を構成する前記各タイミング信号と、前記第２のタイミング信号群を構成する前記各タイミング信号は、相互に信号レベルが反転関係にあることを特徴とする請求項４乃至７のいずれかに記載の表示装置。
9. 前記第２のスイッチ手段は、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタにより構成されることを特徴とする請求項７記載の表示装置。
10. 前記走査駆動手段は、前記表示部の前記基板上に、前記表示画素と一体的に形成されていることを特徴とする請求項１乃至９のいずれかに記載の表示装置。
11. 少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示部を備え、前記走査ラインの各々に、走査信号を順次印加して前記各行の前記表示画素を選択状態に設定した状態で、表示データに応じた表示信号電圧を印加することにより、所望の画像情報を表示する表示装置の駆動制御方法において、
    前記表示部に配設された、前記複数の走査ラインのうちの一部の、隣接する複数の前記走査ラインを一組とする複数の走査ライン群を有し、
    少なくとも、
    前記各走査ライン群に対応するシフト信号を順次出力する動作と、
    前記シフト信号の出力期間中に、該シフト信号、及び、対応する前記走査ライン群における前記複数の走査ラインの各々の選択タイミングに基づいて、前記各走査ラインに対応する前記走査信号を順次生成して、前記各走査ラインに印加する動作と、
    を含むことを特徴とする表示装置の駆動制御方法。
12. 前記走査信号を順次生成して印加する動作は、
    前記各走査ライン群に対応する複数の走査信号生成ブロックの各々に前記シフト信号を順次入力する動作と、
    前記各走査信号生成ブロックに、対応する前記走査ライン群の前記複数の走査ラインの各々の選択タイミングに応じた複数のタイミング信号を一組とする第１のタイミング信号群を入力し、該第１のタイミング信号群のうちの一のタイミング信号に基づいて、前記シフト信号を前記各走査ラインに対応して順次分配する動作と、
    前記分配されるシフト信号に基づいて、前記走査信号として所定の第１の電源電圧を前記各走査ラインに順次印加する動作と、
    を含むことを特徴とする請求項１１記載の表示装置の駆動制御方法。
13. 前記表示装置の駆動制御方法は、更に、前記各走査ラインへの前記走査信号の印加後に、所定の第２の電源電圧を前記各走査ラインに印加するリセット動作を含むことを特徴とする請求項１２記載の表示装置の駆動制御方法。
14. 前記リセット動作は、前記各走査ライン群における前記各走査ラインの非選択タイミングに応じた複数のタイミング信号を一組とする第２のタイミング信号群を入力する動作と、
    前記第２のタイミング信号群のうちの一のタイミング信号に基づいて、前記第２の電源電圧を前記各走査ラインに順次印加する動作と、
    を含むことを特徴とする請求項１３記載の表示装置の駆動制御方法。
15. 前記第１のタイミング信号群は、各々、選択的に第１の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、
    前記第２のタイミング信号群は、各々、選択的に第２の信号レベルに設定される、前記走査ライン群における前記走査ラインの数に応じた複数のタイミング信号からなり、
    前記第１のタイミング信号群を構成する前記各タイミング信号と、前記第２のタイミング信号群を構成する前記各タイミング信号は、相互に信号レベルが反転関係にあることを特徴とする請求項１２乃至１４のいずれかに記載の表示装置の駆動制御方法。

Images