CN110782827B - 栅极驱动电路、电压调节方法和显示装置 - Google Patents

Abstract

本发明实施例提供一种栅极驱动电路，包括：第一工作电压端；第二工作电压端，所述第一工作电压端的第一工作电压和所述第二工作电压端的第二工作电压中的至少一者的大小可调；栅极驱动子电路，与所述第一工作电压端和所述第二工作电压端相连，配置为依次向多行栅线输出扫描信号，其中，输出至第2i‑1行栅线的扫描信号为根据所述第一工作电压生成的第一扫描信号，输出至第2i行栅线的扫描信号为根据第二工作电压生成的第二扫描信号，其中，i为正整数，且2i小于或等于所述栅线的总行数。本发明实施例还提供一种基于栅极驱动电路的电压调节方法、显示装置。本发明能够提高显示装置的显示效果。

Description

栅极驱动电路、电压调节方法和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种栅极驱动电路、一种基于该栅极驱动电路的电压调节方法和一种显示装置。

背景技术

在显示基板中，像素单元中的薄膜晶体管的栅极与源极之间存在电容C_gs，由于工艺条件的限制，会导致像素单元的C_gs并不完全相同，从而导致在一些显示模式下，会产生显示不良。例如，在双栅(Dual-Gate)架构中，同一条数据线连接两列像素单元，而在工艺条件的限制下，同一数据线左右连接的像素单元的电容C_gs存在一定差异，从而产生画面闪烁(flick)。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动电路、一种基于该栅极驱动电路的电压调节方法和一种显示装置。

为了实现上述目的，本发明提供一种栅极驱动电路，包括：

第一工作电压端；

第二工作电压端，所述第一工作电压端的第一工作电压和所述第二工作电压端的第二工作电压中的至少一者的大小可调；

栅极驱动子电路，与所述第一工作电压端和所述第二工作电压端相连，配置为依次向多行栅线输出扫描信号，其中，输出至第2i-1行栅线的扫描信号为根据所述第一工作电压生成的第一扫描信号，输出至第2i行栅线的扫描信号为根据第二工作电压生成的第二扫描信号，其中，i为正整数，且2i小于或等于所述栅线的总行数。

可选地，所述栅极驱动子电路包括：

多个第一移位寄存单元，所述多个第一移位寄存单元配置为根据帧起始信号、时钟控制信号和使能输出信号，依次输出扫描控制信号；

多个电平转换单元，所述电平转换单元的输入端与所述第一移位寄存单元一一对应相连，所述电平转换单元的输出端与所述栅线一一对应相连，第2i-1个所述电平转换单元的参考端与所述第一工作电压端相连，第2i个所述电平转换单元的参考端与所述第二工作电压端相连，所述电平转换单元配置为根据所述扫描控制信号将其参考端与输出端导通。

可选地，所述电平转换单元包括：第一N型晶体管、第一P型晶体管、第二N型晶体管、第二P型晶体管和反相器，

所述第一N型晶体管的栅极与所述电平转换单元的输入端相连，所述第一N型晶体管的第一极与所述第二P型晶体管的栅极、所述第一P型晶体管的第二极相连，所述第一N型晶体管的第二极与非工作电压端相连；

所述第一P型晶体管的栅极与所述电平转换单元的输出端相连，所述第一P型晶体管的第一极与所述参考端相连；

所述第二P型晶体管的第一极与所述参考端相连，所述第二P型晶体管的第二极与所述电平转换单元的输出端、所述第二N型晶体管的第一极相连；

所述反相器的输入端与所述电平转换单元的输入端相连，所述反相器的输出端与第二N型晶体管的栅极相连，第二N型晶体管的第二极与所述非工作电压端相连。

可选地，所述栅极驱动子电路还包括多个缓存单元，所述缓存单元与所述电平转换单元一一对应，所述电平转换单元的输出端通过相应的缓存单元与所述栅线相连。

可选地，所述栅极驱动电路还包括：静电释放子电路，所述静电释放子电路配置为根据关机控制信号，将所述第一工作电压端的第一工作电压传输至第2i-1行栅线，将所述第二工作电压端的第二工作电压传输至第2i行栅线。

可选地，所述栅极驱动子电路包括：

时钟生成单元，配置为根据所述第一工作电压和非工作电压，生成第一时钟信号；以及根据所述第二工作电压和所述非工作电压生成第二时钟信号；其中，第一时钟信号的电压在所述第一工作电压和所述非工作电压之间切换，所述第二时钟信号的电压在所述第二工作电压和所述非工作电压之间切换；

多个第二移位寄存单元，第2i-1个第二移位寄存单元配置为根据第一时钟信号输出所述第一扫描信号；第2i个第二移位寄存单元配置为根据所述第二时钟信号输出所述第二扫描信号。

可选地，所述时钟生成单元生成的所述第一时钟信号和所述第二时钟信号的数量均为三个，任意两个所述第一时钟信号相差1/3个周期；任意两个所述第二时钟信号相差1/3个周期；三个所述第一时钟信号分别输出至第2n+1个、第2n+3个和第2n+5个第二移位寄存单元；三个所述第二时钟信号分别输出至第2n+2个、第2n+4个和第2n+6个第二移位寄存单元，其中，n为大于或等于0的整数，2n+6小于或等于第二移位寄存单元的总数。

可选地，所述时钟生成单元包括：

接收子单元，配置为接收第一初始时钟信号和第二初始时钟信号，所述第一初始时钟信号和所述第二初始时钟信号的电压均在第一参考电压和第二参考电压之间切换；

第一电平转换子单元，配置为根据所述第一初始时钟信号、第一工作电压和非工作电压，生成与所述第一初始时钟信号同步的所述第一时钟信号，其中，当所述第一初始时钟信号处于第一参考电压时，所述第一时钟信号处于第一工作电压；当所述第一初始时钟信号处于第二参考电压时，所述第一时钟信号处于非工作电压；

第二电平转换子单元，配置为根据所述第二初始时钟信号、第二工作电压和所述非工作电压，生成与所述第二初始信号同步的所述第二时钟信号，其中，当所述第二初始时钟信号处于第一参考电压时，所述第二时钟信号处于第二工作电压；当所述第二初始时钟信号处于第二参考电压时，所述第二时钟信号处于非工作电压。

相应地，本发明还提供一种基于上述栅极驱动电路的电压调节方法，包括：

将所述第一工作电压端的第一工作电压调节为第一初始值，将所述第二工作电压端的第二工作电压调节为第二初始值；

利用所述栅极驱动电路的栅极驱动子电路为显示面板的多条栅线依次输出扫描信号，并且，每向一条栅线提供扫描信号，均向所述显示面板的多条数据线提供预设数据信号；

对所述第一工作电压和所述第二工作电压中的至少一者进行调节，直至所述显示面板实际显示的图像的品质参数达到目标值。

相应地，本发明还提供一种显示装置，包括上述的栅极驱动电路。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为相关技术中显示基板的显示区的第一种结构示意图；

图2为相关技术中显示基板的显示区的第二种结构示意图；

图3为本发明实施例提供的栅极驱动电路的第一种结构示意图；

图4a为本发明实施例中提供的栅极驱动电路的第二种结构示意图；

图4b为本发明实施例中多个第一移位寄存单元的时序图；

图5为本发明实施例中提供的电平转换单元的结构示意图；

图6为本发明实施例中电平转换单元的输入端和输出端的信号波形对比图；

图7为本发明实施例中提供的栅极驱动电路的第二种结构示意图；

图8为本发明实施中提供的时钟生成单元的示意图；

图9为图7中的栅极驱动电路的时序图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

显示装置在显示图像时，依次向每行栅线提供处于工作电压的扫描信号，从而依次开启每行栅线所连接的像素中的薄膜晶体管，当像素的薄膜晶体管开启时，向像素写入像素电压。其中，当栅线上的电压由工作电压跳变为非工作电压时，像素电压会发生一定的变化，像素电压变化量△Vp根据以下公式计算：

其中，C_gs为像素中薄膜晶体管的栅极与源极之间的寄生电容；C_lc为像素中的液晶电容；C_st为像素中的存储电容；VGH为工作电压的值，即，扫描信号的电压值；VGL为非工作电压的值。其中，工作电压是指，能够驱动像素中的薄膜晶体管开启的电压，非工作电压是指，能够驱动像素中的薄膜晶体管关闭的电压；当像素中的薄膜晶体管为N型晶体管时，工作电压为高电平信号，非工作电压为低电平信号；当像素中的薄膜晶体管为P型晶体管时，工作电压为低电平信号，非工作电压为高电平信号。本发明实施例以像素中的薄膜晶体管为N型晶体管为例进行说明，相应地，工作电压为高电平电压。

图1为相关技术中显示基板的显示区的第一种结构示意图，如图1所示，显示基板采用双栅架构，其中，栅线Gate的数量为像素P的行数的两倍，数据线Data的数量为像素P的列数的一半，每条数据线Data为两列像素P提供数据信号，在每行像素P中，连接同一条数据线Data的两个像素P分别由两条栅线Gate进行驱动。对于图1所示的显示基板，由于工艺条件的限制，会导致同一数据线Data左右连接的像素P中的寄生电容C_gs存在一定差异，从而导致同一数据线Data所连接的两列像素P的像素电压变化量△Vp存在差异，进而导致画面出现闪烁。

图2为相关技术中显示基板的显示区的第二种结构示意图，该显示基板可以引用于Z反转的驱动模式。如图2所示，同一条数据线Data所连接的多个像素P分别设置在相邻两列中，在这种架构下，相邻两行像素P的寄生电容C_gs同样存在差异，从而导致行间灰阶出现差异，进而导致画面出现横向条纹(H-line)。

作为本发明的一方面，提供一种栅极驱动电路，图3为本发明实施例提供的栅极驱动电路的第一种结构示意图，如图3所示，栅极驱动电路包括：第一工作电压端VGH1、第二工作电压端VGH2和栅极驱动子电路10，第一工作电压端VGH1用于提供第一工作电压，第二工作电压端VGH2用于提供第二工作电压，第一工作电压端VGH1的第一工作电压和第二工作电压端VGH2的第二工作电压中的至少一者大小可调。

栅极驱动子电路10与第一工作电压端VGH1和第二工作电压端VGH2相连，栅极驱动子电路10配置为依次向多行栅线Gate1～GateN输出扫描信号，其中，输出至第2i-1行栅线的扫描信号为根据第一工作电压生成的第一扫描信号，输出至第2i行栅线的扫描信号为根据第二工作电压生成的第二扫描信号，其中，i为正整数，且2i小于或等于栅线的总行数，即，为奇数行栅线提供第一扫描信号，为偶数行栅线提供第二扫描信号。

应当理解的是，栅极驱动子电路10可以沿预设扫描方向依次向多行栅线输出扫描信号，第2i-1行或第2i行是指，沿预设扫描方向的第2i-1行或第2i行。

本发明实施例提供的栅极驱动电路可以用于对图1所示的显示基板进行驱动，也可以对图2所示的显示基板进行驱动。对于图1和图2所示的显示基板，寄生电容C_gs存在差异的像素p分别受第2i-1行栅线和第2i行栅线的驱动，而本发明实施例中，提供给第2i-1行栅线的扫描信号是根据第一工作电压生成的，提供给第2i行栅线的扫描信号是根据第二工作电压生成的，且第一工作电压和第二工作电压中的至少一者可调，因此，当第2i-1行栅线和第2i行栅线所连接的像素中的寄生电容C_gs不同时，可以通过调节第一工作电压和第二工作电压中的至少一者，使得第2i-1行栅线与第2i行栅线所连接的像素的像素电压变化量△Vp相同或基本相同，从而改善显示效果。

图4a为本发明实施例中提供的栅极驱动电路的第二种结构示意图，图4a为图3所示的栅极驱动电路的第一种具体化方案，如图4a所示，栅极驱动子电路包括：多个第一移位寄存单元11和多个电平转换单元L/S。

多个第一移位寄存单元11配置为根据帧起始信号STV、时钟控制信号CPV和使能输出信号OE，依次输出扫描控制信号。

具体地，第一移位寄存单元11可以包括移位寄存子单元111和逻辑控制子单元112，多个移位寄存子单元111级联，并根据帧起始信号STV和时钟控制信号CPV进行信号输出；逻辑控制子单元112配置为，根据使能输出信号OE，输出所述扫描控制信号，其中，逻辑控制子单元112包括逻辑与门，移位寄存子单元111的输出信号和使能输出信号OE分别输入至逻辑与门的两个输入端。本发明实施例中的多个单元(或子单元)“级联”是指，相邻两个单元(或子单元)中，上一个子单元的输出端与下一个子单元的输入端相连。

图4b为本发明实施例中多个第一移位寄存单元的时序图，如图4b所示，第一个移位寄存单元11的输出信号为G1，第二个移位寄存单元11的输出信号为G2，第三个移位寄存单元11的输出信号为G3。其中，每个移位寄存单元11从时钟控制信号CPV的上升沿开始，在使能控制信号OE处于高电平的时间内，输出扫描控制信号。

多个电平转换单元L/S的输入端与多个第一移位寄存单元11一一对应连接，电平转换单元L/S的输出端与栅线一一对应连接。第2i-1个电平转换单元L/S的参考端与第一工作电压端VGH1相连，第2i个电平转换单元L/S的参考端与第二工作电压端VGH2相连，电平转换单元L/S配置为根据扫描控制信号将参考端与输出端导通，从而使得第2i-1个电平转换单元L/S在接收到扫描控制信号时，输出电压为第一工作电压的第一扫描信号；第2i个电平转换单元L/S在接收到扫描控制信号时，输出电压为第二工作电压的第二扫描信号。

需要说明的是，电平转换单元L/S的输出端与栅线并不一定是直接相连的，也可以是间接连接。作为本发明的一种具体实施方式，栅极驱动子电路还包括多个缓存单元BUF，缓存单元BUF与电平转换单元L/S一一对应，电平转换单元L/S的输出端通过相应的缓存单元BUF与栅线相连。缓存单元BUF配置为对电平转换单元L/S输出的信号进行缓存。

图5为本发明实施例中提供的电平转换单元的结构示意图，如图5所示，电平转换单元L/S包括：第一N型晶体管MN1、第一P型晶体管MP1、第二N型晶体管MN2、第二P型晶体管MP2和反相器12。

其中，第一N型晶体管MN1的栅极与电平转换单元的输入端In相连，第一N型晶体管MN1的第一极与第二P型晶体管MP2的栅极、第一P型晶体管MP1的第二极相连，第一N型晶体管MN1的第二极与非工作电压端VGL相连。

第一P型晶体管MP1的栅极与电平转换单元的输出端Out相连，第一P型晶体管MP1的第一极与参考端Vr相连。

第二P型晶体管MP2的第一极与参考端Vr相连，第二P型晶体管MP2的第二极与电平转换单元的输出端Out、第二N型晶体管MN2的第一极相连。

反相器12的输入端与电平转换单元的输入端In相连，反相器12的输出端与第二N型晶体管MN2的栅极相连，第二N型晶体管MN2的第二极与非工作电压端VGL相连。

图6为本发明实施例中电平转换单元的输入端和输出端的信号波形对比图，其中，非工作电压端VGL提供低电平电压，记作Vgl；第一工作电压端VGH1提供的第一工作电压为高电平电压，记作Vgh1；第二工作电压端VGH2提供的第二工作电压为高电平电压，记作Vgh2。结合图5和图6所示，电平转换单元的输入端In接收到低电平信号(例如，电压为0的信号)时，第一N型晶体管MN1关断，反相器12输出高电平信号，使得第二N型晶体管MN2开启，输出端Out与非工作电压端VGL导通，输出信号的电压达到Vgl。同时，第一P型晶体管MP1在低电平电压的控制下开启，参考端Vr与第二P型晶体管MP2的栅极导通，在参考端Vr接收到的第一工作电压Vgh1或第二工作电压Vgh2的控制下，第二P型晶体管MP2关闭，从而保证电平转换单元L/S的低电平输出。

电平转换单元的输入端In接收到高电平的扫描控制信号(其电压为DVDD)时，第一N型晶体管MN1开启，从而将非工作电压端VGL的低电平电压Vgl传输至第二P型晶体管MP2的栅极，使得第二P型晶体管MP2开启，输出端Out与参考端Vr导通，进而输出电压为Vgh1的第一扫描信号或电压为Vgh2的第二扫描信号。同时，反相器12输出低电平信号，从而保证第二N型晶体管MN2和第一P型晶体管MP1关断。

在一些实施例中，栅极驱动电路还包括静电释放子电路，静电释放子电路配置为根据关机控制信号，将所述第一工作电压端的第一工作电压传输至第2i-1行栅线，将所述第二工作电压端的第二工作电压传输至第2i行栅线，从而在关机时将所有像素中的薄膜晶体管均开启，释放和中和像素中的残存电荷。

图7为本发明实施例中提供的栅极驱动电路的第二种结构示意图，图7为图3所示的栅极驱动电路的第二种具体化方案，如图7所示，栅极驱动子电路包括：时钟生成单元13和级联的多个第二移位寄存单元GOA。

其中，时钟生成单元配置为根据第一工作电压端VGH1的第一工作电压Vgh1和非工作电压端VGL的非工作电压Vgl，生成第一时钟信号CLK1；以及根据第二工作电压端端VGH2的第二工作电压Vgh2和非工作电压VGL的非工作电压Vgl生成第二时钟信号CLK2；其中，第一时钟信号CLK1的电压在第一工作电压Vgh1和非工作电压Vgl之间切换，第二时钟信号CLK2的电压在第二工作电压Vgh2和非工作电压Vgl之间切换。

第2i-1个第二移位寄存单元GOA配置为根据第一时钟信号CLK1输出第一扫描信号；第2i个第二移位寄存单元GOA配置为根据第二时钟信号CLK2输出第二扫描信号。其中，第一扫描信号的电压为第一工作电压，第二扫描信号的电压为第二工作电压。具体地，每个第二移位寄存单元GOA的时钟信号端与时钟生成单元相连，每个第二移位寄存单元GOA用于在其工作的输出阶段，将时钟信号端与输出端导通。

图8为本发明实施中提供的时钟生成单元的示意图，如图8所示，在一种实施例中，时钟生成单元13包括：接收子单元130、第一电平转换子单元131和第二电平转换子单元132。接收子单元130配置为接收第一初始时钟信号CLK1in和第二初始时钟信号CLK2in，第一初始时钟信号CLK1in和所述第二初始时钟信号CLK2in的电压均在第一参考电压和第二参考电压之间切换。第一电平转换子单元131配置为根据第一初始时钟信号CLK1in、第一工作电压Vgh1和非工作电压Vgh2，生成与第一初始时钟信号CLK1in同步的第一时钟信号CLK1，其中，当第一初始时钟信号CLK1in处于第一参考电压时，第一时钟信号CLK1处于第一工作电压Vgh1；第一初始时钟信号CLK1in处于第二参考电压Vgh2时，第一时钟信号CLK1处于非工作电压。第二电平转换子单元132配置为根据第二初始时钟信号CLK2in、第二工作电压Vgh2和非工作电压Vgl，生成与第二初始时钟信号CLK2in同步的第二时钟信号CLK2，其中，当第二初始时钟信号CLK2in处于第一参考电压时，第二时钟信号CLK2处于第二工作电压；第二初始时钟信号CLK2in处于第二参考电压时，第二时钟信号CLK2处于非工作电压。

其中，第一电平转换子单元131和第二电平转换子单元132可以采用图5中的结构，这里不再赘述。

另外，时钟生成单元130还可以提供第二移位寄存单元GOA工作时所需要的其他信号，例如，帧起始信号STV。具体地，接收子单元130接收初始的帧起始信号STVin，第二电平转换子单元132对初始的帧起始信号STVin的电压大小进行调节，将调节后的帧起始信号STV提供给第一个第二移位寄存单元GOA。

本发明对第一时钟信号和第二时钟信号的数量不做具体限定，在一种实施例中，第一初始时钟信号和第二初始时钟信号均为三个，相应地，根据第一初始时钟信号的生成的第一时钟信号的数量、根据第二初始时钟信号生成的第二时钟信号的数量也均为三个。图9为图7中的栅极驱动电路的时序图，其中，三个第一时钟信号分别为CLK1_1、CLK1_3和CLK1_5，三个第二时钟信号分别为CLK2_2、CLK2_4和CLK2_6，其中，CLK1_1、CLK1_3和CLK1_5中的任意两者相差1/3个周期；CLK2_2、CLK2_4和CLK2_6中的任意两者相差1/3个周期；三个第一时钟信号CLK1_1、CLK1_3和CLK1_5分别输出至第2n+1个、第2n+3个和第2n+5个第二移位寄存单元；三个第二时钟信号CLK2_2、CLK2_4和CLK2_6分别输出至第2n+2个、第2n+4个和第2n+6个第二移位寄存单元，其中，n为大于或等于0的整数，2n+6小于或等于第二移位寄存单元的总数。多个第二移位寄存单元根据帧起始信号STV、多个第一时钟信号(CLK1_1、CLK1_3和CLK1_5)和多个第二时钟信号(CLK2_2、CLK2_4和CLK2_6)，依次输出扫描信号，且第2i-1个第二移位寄存单元输出的扫描信号为：处于第一工作电压Vgh1的第一扫描信号，第2i个第二移位寄存单元输出的扫描信号为：处于第二工作电压Vgh2的第二扫描信号。

作为本发明的另一方面，提供一种显示装置，其包括显示基板和上述实施例中的栅极驱动电路。显示基板包括多条栅线，栅极驱动电路用于向多条栅线依次提供扫描信号。

该显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于上述栅极驱动电路能够为第2i-1行栅线和第2i行栅线提供不同的扫描信号，使得不同像素单元的像素电压变化量一致，因此，采用上述栅极驱动电路的显示装置的显示效果也相应提高。

作为本发明的再一方面，提供一种基于上述栅极驱动电路的电压调节方法，包括：

S1、将所述第一工作电压端的第一工作电压调节为第一初始值，将所述第二工作电压端的第二工作电压调节为第二初始值。其中，第一初始值和第二初始值可以相同。

S2、利用栅极驱动电路的栅极驱动子电路为显示面板的多条栅线依次输出扫描信号，并且，每向一条栅线提供扫描信号，均向所述显示面板的多条数据线提供预设数据信号。其中，预设数据信号可以根据显示面板待显示的目标图像确定。

S3、对第一工作电压和第二工作电压中的至少一者进行调节，直至显示面板实际显示的图像的品质参数达到目标值。其中，图像的品质参数为表征图像显示质量的参数，例如，图像的闪烁值，画面的均匀度等等。

通过调节第一工作电压和第二工作电压，可以使得不同像素的像素电压变化量△Vp相同，从而改善显示质量。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种栅极驱动电路，用于为显示基板的栅线提供扫描信号，其特征在于，所述显示基板包括多条栅线和多条数据线，所述栅线的数量为像素的行数的两倍，所述数据线的数量为所述像素的列数的一半，同一条所述数据线所连接的多个像素分别设置在相邻两列中，同一数据线所连接的两列像素中的寄生电容存在差异，所述栅极驱动电路包括：

第一工作电压端；

第二工作电压端，所述第一工作电压端的第一工作电压和所述第二工作电压端的第二工作电压中的至少一者的大小可调；

栅极驱动子电路，与所述第一工作电压端和所述第二工作电压端相连，配置为依次向多行栅线输出扫描信号，其中，输出至第2i-1行栅线的扫描信号为根据所述第一工作电压生成的第一扫描信号，输出至第2i行栅线的扫描信号为根据第二工作电压生成的第二扫描信号，其中，i为正整数，且2i小于或等于所述栅线的总行数；

所述栅极驱动子电路包括：

多个第一移位寄存单元，所述多个第一移位寄存单元配置为根据帧起始信号、时钟控制信号和使能输出信号，依次输出扫描控制信号；

多个电平转换单元，所述电平转换单元的输入端与所述第一移位寄存单元一一对应相连，所述电平转换单元的输出端与所述栅线一一对应相连，第2i-1个所述电平转换单元的参考端与所述第一工作电压端相连，第2i个所述电平转换单元的参考端与所述第二工作电压端相连，所述电平转换单元配置为根据所述扫描控制信号将其参考端与输出端导通。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述电平转换单元包括：第一N型晶体管、第一P型晶体管、第二N型晶体管、第二P型晶体管和反相器，

所述第一N型晶体管的栅极与所述电平转换单元的输入端相连，所述第一N型晶体管的第一极与所述第二P型晶体管的栅极、所述第一P型晶体管的第二极相连，所述第一N型晶体管的第二极与非工作电压端相连；

所述第一P型晶体管的栅极与所述电平转换单元的输出端相连，所述第一P型晶体管的第一极与所述参考端相连；

所述第二P型晶体管的第一极与所述参考端相连，所述第二P型晶体管的第二极与所述电平转换单元的输出端、所述第二N型晶体管的第一极相连；

所述反相器的输入端与所述电平转换单元的输入端相连，所述反相器的输出端与第二N型晶体管的栅极相连，第二N型晶体管的第二极与所述非工作电压端相连。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动子电路还包括多个缓存单元，所述缓存单元与所述电平转换单元一一对应，所述电平转换单元的输出端通过相应的缓存单元与所述栅线相连。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：静电释放子电路，所述静电释放子电路配置为根据关机控制信号，将所述第一工作电压端的第一工作电压传输至第2i-1行栅线，将所述第二工作电压端的第二工作电压传输至第2i行栅线。

5.一种基于权利要求1至4中任意一项所述的栅极驱动电路的电压调节方法，其特征在于，包括：

将所述第一工作电压端的第一工作电压调节为第一初始值，将所述第二工作电压端的第二工作电压调节为第二初始值；

利用所述栅极驱动电路的栅极驱动子电路为显示面板的多条栅线依次输出扫描信号，并且，每向一条栅线提供扫描信号，均向所述显示面板的多条数据线提供预设数据信号；

对所述第一工作电压和所述第二工作电压中的至少一者进行调节，直至所述显示面板实际显示的图像的品质参数达到目标值。

6.一种显示装置，其特征在于，包括权利要求1至5中任意一项所述的栅极驱动电路。