CN104778937A - 栅极驱动电路、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种栅极驱动电路、阵列基板及显示装置。本发明提供的栅极驱动电路，用于依次逐行向多条栅线输入扫描信号，其包括多个级联设置的与栅线一一对应的驱动单元和波形处理单元，波形处理单元设置在偶数行的栅线对应的驱动单元的输出端和该栅线之间，用于将该栅线对应的驱动单元的输出信号的波形处理为削角波，并将该波形为削角波的信号作为扫描信号输入该栅线。该栅极驱动电路，可以实现偶数行子像素与奇数行子像素的充电电压相等，从而可以解决栅极驱动电路在2点驱动方式下出现横条纹问题，进而提高阵列基板和显示装置的品质。

Description

栅极驱动电路、阵列基板及显示装置

技术领域

本发明属于液晶显示技术领域，具体涉及一种栅极驱动电路、阵列基板及显示装置。

背景技术

GOA(Gate Driver On Array)技术是将栅极(Gate)开关电路集中在阵列基板上，由于其不仅省掉了栅极驱动集成电路部分，而且还省去了绑定集成电路的工序，因此，被广泛应用于薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT LCD)。

图1为现有的GOA单元的电路图。请参阅图1，该GOA电路具有多个GOA单元，每个GOA单元有正向时钟输入信号CLK、反向时钟输入信号CLKB、低电压信号VSS、高电压信号VDD，其中，每个GOA单元还有输入端INPUT、输出端OUTPUT、复位端RESET，并且，下一级GOA单元的输出信号作为上一级GOA电路的复位端RESET输入的复位信号，上一级GOA单元的输出信号作为下一级GOA单元的开启信号(Start Vertical，STV)输入，上一级GOA单元触发下一级GOA单元，从而实现依次输出方波来逐行驱动TFT LCD。

在现有的TFT LCD驱动中，2点(Dot)驱动方式因串扰(Cross Talk)小，功耗中等被广泛使用，请参阅图2，所谓2点驱动方式是指在第一行G1和第二行G2开启时，数据信号为正极性电压，在第三行G3和第四行G4开启时，数据信号为负极性电压。

然而，采用上述2点驱动方式在实际应用中发现以下问题：如图3所示，奇数行的颜色相对偶数行的灰度较高，即容易造成出现横条纹，且在低温环境下横条纹更加明显。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动电路、阵列基板及显示装置。

为解决上述问题之一，本发明提供了一种栅极驱动电路，用于依次逐行向多条栅线输入扫描信号，其包括多个级联设置的与所述栅线一一对应的驱动单元，所述栅极驱动电路还包括波形处理单元，所述波形处理单元设置在偶数行的所述栅线对应的所述驱动单元的输出端和该栅线之间，用于将该栅线对应的所述驱动单元的输出信号的波形处理为削角波，并将该波形为削角波的信号作为所述扫描信号输入该栅线。

具体地，每个所述波形处理单元，还与削角方波信号端和上一级所述驱动单元的输出端相连，所述削角方波信号端用于输出削角方波信号；用于根据所述削角方波信号和上一级所述驱动单元的输出信号处理本级所述驱动单元输出信号的波形为削角波。

具体地，每个所述波形处理单元包括第一输入输出模块和第二输入输出模块，其中所述第一输入输出模块，其与上一级所述驱动单元的输出端和所述削角方波信号端相连，用于在上一级所述驱动单元的输出信号为有效信号时，向所述栅线输出所述削角方波信号的无效信号；在上一级所述驱动单元的输出信号为无效信号时，向所述栅线输出所述削角方波信号的有效信号；所述第二输入输出模块，其与本级所述驱动单元的输出端相连，用于在本级所述驱动单元的输出信号为无效信号时，向所述栅线输出所述削角方波信号的无效信号；在本级所述驱动单元的输出信号为有效信号时，向所述栅线输出所述削角方波信号的有效信号。

具体地，所述第一输入输出模块包括第六晶体管、第七晶体管和第一存储电容，其中所述第六晶体管，其控制端与上一级所述驱动单元的输出端相连，其第一端连接第一电平，其第二端与所述第七晶体管的控制端相连；所述第七晶体管，其第一端与所述削角方波信号端相连，其第二端与所述第一存储电容的第二端相连且作为所述第一输入输出模块的输出端；所述第一存储电容，其第一端与所述第七晶体管的控制端相连。

具体地，所述第二输入输出模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中所述第一晶体管，其控制端和第一端均连接第一电平，其第二端与所述第二晶体管的第一端相连；所述第二晶体管，其控制端与本级所述驱动单元的输出端相连，其第二端连接第二电平；所述第三晶体管，其控制端与所述第一晶体管的第二端相连，其第一端连接所述第一电平，其第二端与所述第四晶体管的第一端相连；所述第四晶体管，其控制端与本级所述驱动单元的输出端相连，其第一端与所述第五晶体管的控制端相连，其第二端连接所述第二电平；所述第五晶体管，其第一端作为所述第二输入输出模块的输出端，其第二端连接所述第二电平。

具体地，所述第一晶体管至所述第七晶体管均为P型晶体管；或者所述第一晶体管至所述第七晶体管均为N型晶体管；或者，所述第一晶体管至所述第七晶体管部分为P型晶体管，部分为N型晶体管。

具体地，多个所述驱动单元和所述波形处理单元集成在阵列基板上。

具体地，所述削角波的削角为斜线状或台阶状。

本发明还提供一种阵列基板，包括栅极驱动电路，所述栅极驱动电路采用本发明另一技术方案提供的栅极驱动电路。

本发明还提供一种显示装置，包括阵列基板，所述阵列基板采用采用本发明另一技术方案提供的阵列基板。

本发明具有以下有益效果：

本发明提供的栅极驱动单元，其借助在偶数行的所述栅线对应的驱动单元的输出端和该栅线之间设置的波形处理单元，来将该栅线对应的驱动单元输出信号的波形处理为削角波，将该波形为削角波的信号作为所述扫描信号输入该栅线。由于削角波在其削角所在的时间段内的电压相对较低，可以使得栅极处于未完全打开的状态，因此，可以减少偶数行子像素的充电电压，使其与奇数行子像素的充电电压相等，从而可以解决栅极驱动电路在2点驱动方式下出现横条纹问题。

本发明提供的阵列基板，其采用本发明另一技术方案提供的栅极驱动电路，可以解决栅极驱动电路在2点驱动方式下出现横条纹问题，从而可以提高阵列基板的品质。

本发明提供的显示装置，其采用本发明另一技术方案提供的阵列基板，可以提高阵列基板的品质，从而可以提高显示装置的品质。

附图说明

图1为现有的GOA单元的电路图；

图2为在现有的2点驱动方式下各个子像素的状态图；

图3为横条纹的示意图；

图4为本发明实施例提供的栅极驱动电路的电路示意图；

图5为图2中第一列对应的数据信号和栅极信号示意图；

图6为图4中波形处理单元的电路图；以及

图7为图6的时序图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的栅极驱动电路、阵列基板及显示装置进行详细描述。

图4为本发明实施例提供的栅极驱动电路的电路示意图。请参阅图4，本实施例提供的栅极驱动电路，用于依次逐行向多条栅线(图中未示出)输入扫描信号，其包括多个级联设置的与栅线一一对应的驱动单元10以及波形处理单元11。其中，驱动单元10与现有技术相类似，在此不再赘述；波形处理单元11设置在偶数行的栅线对应的驱动单元10的输出端和该栅线之间，用于将该栅线对应的驱动单元10的输出信号的波形处理为削角波，并将波形为削角波的信号作为扫描信号输入该栅线。

通过对现有存在横条纹现象的原因进行研究，其主要原因在于：请参阅图5，RC的延迟发生在数据信号(Source信号)的上升沿和下降沿，这就造成上升沿和下降沿对应的奇数行子像素的充电电压变小，而未与上升沿和下降沿对应的偶数行子像素的充电电压保持不变，从而造成了奇数行子像素和偶数行子像素的充电电压不相等，也就造成奇数行和偶数行的灰度不同，从而产生横条纹。

为此，本发明提供的栅极驱动电路，其借助在偶数行的栅线对应的驱动单元10的输出端和该栅极之间设置的波形处理单元11，来将该栅线对应的驱动单元10的输出信号的波形处理为削角波，将该波形为削角波的信号作为扫描信号输入该栅线。由于削角波在其削角12所在的时间段t内的电压相对较低，可以使得栅极处于未完全打开的状态，或者说，处于一定程度打开的状态，因此，可以减少偶数行子像素的充电电压，使其与奇数行子像素的充电电压相等，从而可以解决栅极驱动电路在2点驱动方式下出现横条纹问题。

具体地，在实际应用中，可以通过调节削角波的削角12所在的时间段t和削角12的压降等参数，来实现偶数行子像素的充电电压与奇数行子像素的充电电压相等。另外，在本实施例中，削角12为斜线状，当然，在实际应用中，削角12还可以为其他形状，例如，削角12为台阶状。

优选地，多个驱动单元10和波形处理单元11集成在阵列基板上，即，驱动单元10为GOA单元，省掉了栅极驱动集成电路部分，并减少了绑定集成电路的工序。

下面结合图4和图6详细描述本实施例中的波形处理单元11。具体地，在本实施例中，每个波形处理单元11，还与削角方波信号端和上一级驱动单元10的输出端相连，削角方波信号端用于输出削角方波信号CLK1；用于根据削角方波信号CLK1和上一级驱动单元10的输出信号OUTPUT N-1处理本级驱动单元10输出信号OUTPUT的波形为削角波。

定义本级驱动单元10为当前描述的一行栅极对应的驱动单元10；定义上一级驱动单元10为当前描述的一行栅极的上一行栅极对应的驱动单元10；定义下一级驱动单元10为当前描述的一行栅极的下一行栅极对应的驱动单元10。例如，当前描述的一行栅极为第3行栅极，则本级驱动单元10为第3行栅极对应的驱动单元10；上一级驱动单元10为第2行栅极对应的驱动单元10；下一级驱动单元10为第4行栅极对应的驱动单元10。

每个波形处理单元11包括第一输入输出模块和第二输入输出模块。其中，第一输入输出模块，其与上一级驱动单元10的输出端和削角方波信号端相连，用于在上一级驱动单元10的输出信号OUTPUTN-1为有效信号时，向栅线输出削角方波信号CLK1的无效信号；在上一级驱动单元10的输出信号OUTPUT N-1为无效信号时，向栅线输出削角方波信号CLK1的有效信号。第二输入输出模块，其与本级驱动单元10的输出端相连，用于在本级驱动单元10的输出信号OUTPUT为无效信号时，向栅线输出削角方波信号CLK1的无效信号；在本级驱动单元10的输出信号OUTPUT为有效信号时，向栅线输出削角方波信号CLK1的有效信号。

所谓驱动单元10输出信号的有效信号是指有效的扫描信号；所谓削角方波信号CLK1的有效信号是指电平与驱动单元10输出信号的有效信号相同且具有削角的信号。在本实施例中，驱动单元10输出信号的有效信号为高电平，削角方波信号CLK1的有效信号为具有削角的高电平。

具体地，如图6所示，该波形处理单元11为7T1C电路，第一输入输出模块包括第六晶体管T6、第七晶体管T7和第一存储电容C1。其中，第六晶体管T6，其控制端与上一级驱动单元10的输出端相连，其第一端连接第一电平，其第二端与第七晶体管T7的控制端相连；第七晶体管T7，其第一端与削角方波信号端相连，其第二端与第一存储电容C1的第二端相连且作为第一输入输出模块的输出端；第一存储电容C1，其第一端与第七晶体管T7的控制端相连。

第二输入输出模块包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5。其中，第一晶体管T1，其控制端和第一端均连接第一电平，其第二端与第二晶体管T2的第一端相连；第二晶体管T2，其控制端与本级驱动单元10的输出端相连，其第二端连接第二电平；第三晶体管T3，其控制端与第一晶体管T1的第二端相连，其第一端连接第一电平，其第二端与第四晶体管T4的第一端相连；第四晶体管T4，其控制端与本级驱动单元10的输出端相连，其第一端与第五晶体管T5的控制端相连，其第二端连接第二电平；第五晶体管T5，其第一端作为第二输入输出模块的输出端，其第二端连接第二电平。

下面结合图7对波形处理单元11的工作过程进行说明。为了便于说明电路中电平跳变情况，在电路中设置观测节点，具体地，如图7所示，第六晶体管T6的第二极、第一存储电容C1的第一端和第七晶体管T7的控制极的电连接点设置为节点Q；第三晶体管T3的第二极、第四晶体管T4的第一极和第五晶体管T5的控制极的电连接点设置为节点P；并且，第一晶体管T1至第七晶体管T7均为N型晶体管，第一电平为高电平VDD，第二电平为低电平VSS。

在上一级驱动单元10的输出信号OUTPUT N-1为高电平，本级驱动单元10的输出信号OUTPUT为低电平，削角方波信号CLK1为低电平时，第一晶体管T1和第三体管T3打开，第二晶体管T2和第四晶体管T4截止，节点P的电压为高电平VDD，使得第五晶体管T5打开，波形信号处理单元输出信号OUTPUT2输出低电平VSS；第六晶体管T6导通，第一存储电容C1充电，节点Q的电压为高电平VDD，使得第七晶体管T7导通，波形信号处理单元输出信号OUTPUT2输出削角方波信号CLK1，即为低电平VSS。

在上一级驱动单元10的输出信号OUTPUT N-1为低电平，本级驱动单元10的输出信号OUTPUT为高电平，削角方波信号CLK1为高电平时，第二晶体管T2和第四晶体管T4打开，使得第三晶体管T3截止，节点P的电压为低电平VSS，使得第五晶体管T5截止；节点Q的电压会被抬高变为2倍的高电平VDD，使得第七晶体管T7完全打开，波形信号处理单元输出信号OUTPUT2为削角方波信号CLK1，即为具有削角12的高电平VDD。

需要说明的是，尽管在本实施例中第一晶体管至第七晶体管均为N型晶体管，但是，本发明并不局限于此，在实际应用中，第一晶体管T1至第七晶体管T7还可以均为P型晶体管；或者，第一晶体管T1至第七晶体管T7部分为P型晶体管，部分为N型晶体管。

还需要说明的是，在实际应用中，每个波形处理单元11还可以为直接将驱动单元10的输出信号的波形处理为削角波的电路，而不是根据削角方波来实现。

本发明第二实施例提供一种阵列基板，包括栅极驱动电路，栅极驱动电路采用上述实施例提供的栅极驱动电路。

本发明实施例提供的阵列基板，其采用本发明另一技术方案提供的栅极驱动电路，可以解决栅极驱动电路在2点驱动方式下出现横条纹问题，从而可以提高阵列基板的品质。

本发明第三实施例提供一种显示装置，包括阵列基板，阵列基板采用上述实施例提供的阵列基板。

显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例提供的显示装置，其采用本发明另一技术方案提供的阵列基板，可以提高阵列基板的品质，从而可以提高显示装置的品质

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种栅极驱动电路，用于依次逐行向多条栅线输入扫描信号，其包括多个级联设置的与所述栅线一一对应的驱动单元，其特征在于，所述栅极驱动电路还包括波形处理单元，所述波形处理单元设置在偶数行的所述栅线对应的所述驱动单元的输出端和该栅线之间，用于将该栅线对应的所述驱动单元的输出信号的波形处理为削角波，并将该波形为削角波的信号作为所述扫描信号输入该栅线。

2.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述波形处理单元，还与削角方波信号端和上一级所述驱动单元的输出端相连，所述削角方波信号端用于输出削角方波信号；

用于根据所述削角方波信号和上一级所述驱动单元的输出信号处理本级所述驱动单元输出信号的波形为削角波。

3.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述波形处理单元包括第一输入输出模块和第二输入输出模块，其中

所述第一输入输出模块，其与上一级所述驱动单元的输出端和所述削角方波信号端相连，用于在上一级所述驱动单元的输出信号为有效信号时，向所述栅线输出所述削角方波信号的无效信号；在上一级所述驱动单元的输出信号为无效信号时，向所述栅线输出所述削角方波信号的有效信号；

所述第二输入输出模块，其与本级所述驱动单元的输出端相连，用于在本级所述驱动单元的输出信号为无效信号时，向所述栅线输出所述削角方波信号的无效信号；在本级所述驱动单元的输出信号为有效信号时，向所述栅线输出所述削角方波信号的有效信号。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一输入输出模块包括第六晶体管、第七晶体管和第一存储电容，其中

所述第六晶体管，其控制端与上一级所述驱动单元的输出端相连，其第一端连接第一电平，其第二端与所述第七晶体管的控制端相连；

所述第七晶体管，其第一端与所述削角方波信号端相连，其第二端与所述第一存储电容的第二端相连且作为所述第一输入输出模块的输出端；

所述第一存储电容，其第一端与所述第七晶体管的控制端相连。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述第二输入输出模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中

所述第一晶体管，其控制端和第一端均连接第一电平，其第二端与所述第二晶体管的第一端相连；

所述第二晶体管，其控制端与本级所述驱动单元的输出端相连，其第二端连接第二电平；

所述第三晶体管，其控制端与所述第一晶体管的第二端相连，其第一端连接所述第一电平，其第二端与所述第四晶体管的第一端相连；

所述第四晶体管，其控制端与本级所述驱动单元的输出端相连，其第一端与所述第五晶体管的控制端相连，其第二端连接所述第二电平；

所述第五晶体管，其第一端作为所述第二输入输出模块的输出端，其第二端连接所述第二电平。

6.根据权利要求4或5所述的栅极驱动电路，其特征在于，所述第一晶体管至所述第七晶体管均为P型晶体管；或者

所述第一晶体管至所述第七晶体管均为N型晶体管；或者，

所述第一晶体管至所述第七晶体管部分为P型晶体管，部分为N型晶体管。

7.根据权利要求1所述的栅极驱动电路，其特征在于，多个所述驱动单元和所述波形处理单元集成在阵列基板上。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述削角波的削角为斜线状或台阶状。

9.一种阵列基板，包括栅极驱动电路，其特征在于，所述栅极驱动电路采用权利要求1-8任意一项所述的栅极驱动电路。

10.一种显示装置，包括阵列基板，其特征在于，所述阵列基板采用权利要求9所述的阵列基板。