CN103500563A - 栅极驱动电路、阵列基板和液晶显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路及其方法、阵列基板和液晶显示装置，涉及液晶显示技术领域，使实际像素电压更接近充电电压，从而改善显示效果。该栅极驱动电路，包括：第一电压生成单元，用于在一行扫描时间中生成第一电压，所述一行扫描时间依次由第一阶段和第二阶段组成；第二电压生成单元，用于在所述第一阶段生成第二电压；开启单元，用于在所述第一阶段输出所述第一电压与第二电压之和，在所述第二阶段输出所述第一电压；截止单元，用于在所述一行扫描时间结束时输出截止电压。

Description

栅极驱动电路、阵列基板和液晶显示装置

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种栅极驱动电路、阵列基板和液晶显示装置。

背景技术

目前的液晶显示器通常是通过二阶栅极电压来控制每行像素薄膜晶体管（Thin Film Transistor，TFT），即提供高电压和低电压，高电压时像素TFT导通，数据线为像素电极充电至像素电压，低电压时像素TFT截止，像素电压被存储。

然而，栅极电压的变化会通过寄生电容或存储电容使得像素电极电压产生跳变电压（Feed through Voltage），因此，在像素TFT截止后，栅极电压从高电压变为低电压的过程会使得像素电极产生跳变电压并使实际像素电压小于像素TFT导通时数据线提供的充电电压，从而导致显示效果较差。

发明内容

本发明提供一种栅极驱动电路、阵列基板和液晶显示装置，使实际像素电压更接近充电电压，从而改善显示效果。

为解决上述技术问题，本发明采用如下技术方案：

一方面，提供一种栅极驱动电路，包括：

第一电压生成单元，用于在一行扫描时间中生成第一电压，所述一行扫描时间依次由第一阶段和第二阶段组成；

第二电压生成单元，用于在所述第一阶段生成第二电压；

开启单元，用于在所述第一阶段输出所述第一电压与第二电压之和，在所述第二阶段输出所述第一电压；

截止单元，用于在所述一行扫描时间结束时输出截止电压。

具体地，所述第一电压生成单元包括n个栅极信号输入端，n个栅极信号输入端用于依次在一行扫描时间中输出第一电压，其中n为正整数；

所述第二电压生成单元包括第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端用于在奇数行扫描时间的第一阶段输出第二电压，所述第二时钟信号输入端用于在偶数行扫描时间的第一阶段输出所述第二电压；

所述开启单元包括n个第一薄膜晶体管和n个电容，第一薄膜晶体管不能被所述第二电压控制导通；

所述截止单元包括低电压输入端和n个第二薄膜晶体管，第二薄膜晶体管能够被所述第二电压控制导通；

所述栅极驱动电路还包括n行栅线；

每行栅极驱动电路包括一行栅线、一个栅极信号输入端、一个电容、一个第一薄膜晶体管和一个第二薄膜晶体管；

在每行栅极驱动电路中，电容的第一端连接于所述栅极信号输入端，奇数行中电容的第二端连接于所述第一时钟信号输入端，偶数行中电容的第二端连接于所述第二时钟信号输入端；

在每行栅极驱动电路中，第一薄膜晶体管的栅极和源极连接于栅极信号输入端，第一薄膜晶体管的漏极连接于栅线；

在每行栅极驱动电路中，第二薄膜晶体管的源极连接于所述低电压输入端，第二薄膜晶体管的漏极连接于栅线，奇数行中第二薄膜晶体管的栅极连接于所述第二时钟信号输入端，偶数行中第二薄膜晶体管的栅极连接于所述第一时钟信号输入端。

具体地，在每一行扫描时间的第一阶段输出第一电压与第二电压之和至每一行栅线，所述每一行的扫描时间依次由所述第一阶段和第二阶段组成；

在所述每一行扫描时间的第二阶段输出所述第一电压至每一行栅线；

在所述每一行扫描时间的第二阶段结束时输出截止电压至每一行栅线。

具体地，在奇数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管截止，第二薄膜晶体管导通；

在偶数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管截止，第二薄膜晶体管导通。

进一步地，所述一行扫描时间中，所述第一阶段大于所述第二阶段。

另一方面，提供一种阵列基板，包括上述的栅极驱动电路。

另一方面，提供一种液晶显示装置，包括上述的阵列基板。

本发明提供的栅极驱动电路、阵列基板和液晶显示装置，将现有的二阶驱动方式变为三阶驱动方式，第一阶段通过第一电压与第二电压之和作为栅极电压驱动像素TFT导通，第二阶段同样维持像素TFT导通，但是将栅极电压降低至第一电压，第二阶段结束之后将栅极电压降低至截止电压使像素TFT截止，由于跳变电压是栅极电压的瞬间变化导致的，因此第二阶段起到缓冲作用，从第一电压与截止电压之间的压差较小，因此产生的跳变电压较小，使实际像素电压更接近充电电压，从而改善显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种栅极驱动电路的结构框图；

图2为与图1中栅极驱动电路连接的一行栅线的信号时序图；

图3为本发明实施例中另一种栅极驱动电路的电路示意图；

图4为图3中栅极驱动电路的信号时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1和图2所示，本发明实施例提供了一种栅极驱动电路，包括：第一电压生成单元1，用于在一行扫描时间T中生成第一电压V1，一行扫描时间T依次由第一阶段T1和第二阶段T2组成；第二电压生成单元2，用于在第一阶段T1生成第二电压V2；开启单元3，用于在第一阶段T1输出第一电压V1与第二电压V2之和，在第二阶段T2输出第一电压V1；截止单元4，用于在一行扫描时间T结束时输出截止电压Vgl。

具体地，上述栅极驱动电路的输出端连接于栅线G’，用于为一行像素TFT提供栅极电压，每行栅线通过像素TFT连接于一行像素电极。一行扫描时间T指每一行像素TFT需要导通的时间，以下通过一行像素的驱动过程进一步说明上述栅极驱动电路的原理。首先在一行扫描时间T的第一阶段T1中，第一电压V1与第二电压V2之和作为栅极电压使像素TFT导通，保证数据线提供的充电电压冲入像素电极中；在第二阶段T2中，栅极电压降低为第一电压V1，第一电压V1仍然维持像素TFT导通，数据线仍然为像素电极充电；第二阶段T2结束时，截止电压Vgl作为栅极电压使像素TFT截止。每行像素的驱动过程相同，按照逐行扫描的方式依次驱动每行像素，实现整个画面的扫描。

本实施例中的栅极驱动电路，将现有的二阶驱动方式变为三阶驱动方式，第一阶段通过第一电压与第二电压之和作为栅极电压驱动像素TFT导通，第二阶段同样维持像素TFT导通，但是将栅极电压降低至第一电压，第二阶段结束之后将栅极电压降低至截止电压使像素TFT截止，由于跳变电压是栅极电压的瞬间变化导致的，因此第二阶段起到缓冲作用，从第一电压与截止电压之间的压差较小，因此产生的跳变电压较小，使实际像素电压更接近充电电压，从而改善显示效果。

如图3和图4所示，进一步地，上述第一电压生成单元包括n个栅极信号输入端G1、G2、…、Gn，n个栅极信号输入端G1、G2、…、Gn用于依次在一行扫描时间T中输出第一电压V1，其中n为正整数；上述第二电压生成单元包括第一时钟信号输入端CLK1和第二时钟信号输入端CLK2，第一时钟信号输入端CLK1用于在奇数行扫描时间T的第一阶段T1输出第二电压V2，第二时钟信号输入端CLK2用于在偶数行扫描时间T的第一阶段T1输出所述第二电压V2；开启单元包括n个第一薄膜晶体管T1和n个电容C，第一薄膜晶体管T1不能被第二电压V2控制导通；上述栅极驱动电路还包括n行栅线G1’、G2’、…、Gn’；上述截止单元包括低电压输入端VGL和n个第二薄膜晶体管T2，第二薄膜晶体管T2能够被第二电压V2控制导通；每行栅极驱动电路包括一行栅线Gx’、一个栅极信号输入端Gx、一个电容C、一个第一薄膜晶体管T1和一个第二薄膜晶体管T2，其中x=1、2、3……、n；在每行栅极驱动电路中，电容C的第一端连接于栅极信号输入端Gx，奇数行中电容C的第二端连接于第一时钟信号输入端CLK1，偶数行中电容C的第二端连接于第二时钟信号输入端CLK2；在每行栅极驱动电路中，第一薄膜晶体管T1的栅极和源极连接于栅极信号输入端Gx，第一薄膜晶体管T1的漏极连接于栅线Gx’；在每行栅极驱动电路中，第二薄膜晶体管T2的源极连接于低电压输入端VGL，第二薄膜晶体管T2的漏极连接于栅线Gx’，奇数行中第二薄膜晶体管T2的栅极连接于第二时钟信号输入端CLK2，偶数行中第二薄膜晶体管T2的栅极连接于第一时钟信号输入端CLK1；每一行的栅线都连接于该行像素TFT的栅极。

具体地，如图4所示，在每一行扫描时间的第一阶段T1输出第一电压V1与第二电压V2之和至每一行栅线，所述每一行的扫描时间T依次由所述第一阶段T1和第二阶段组成T2；在所述每一行扫描时间的第二阶段T2输出所述第一电压V1至每一行栅线；在所述每一行扫描时间的第二阶段T2结束时输出截止电压至每一行栅线。

具体地，在奇数行扫描时间的第一阶段T1，栅极信号输入端Gi输出的第一电压V1，其中i为奇数，第一时钟信号输入端CLK1输出第二电压V2，此时由于电容C的作用使第一薄膜晶体管T1的栅极电压为V1+V2，V1+V2使第一薄膜晶体管T1导通，从而使该行栅线Gi’的电压为V1+V2，即像素TFT导通，此时数据线为该行像素电极充电，第二时钟信号输入端CLK2输出0，第二薄膜晶体管T2截止；在奇数行扫描时间的第二阶段T2，栅极信号输入端Gi输出第一电压V1，第一时钟信号输入端CLK1输出0，V1维持第一薄膜晶体管T1导通，V1同样维持像素TFT导通，数据线仍然为像素电极充电，第二时钟信号输入端CLK2输出0，第二薄膜晶体管T2截止；在奇数行扫描时间的第二阶段T2结束时，栅极信号输入端Gi输出0，第一时钟信号输入端CLK1输出0，第一薄膜晶体管T1截止，第二时钟信号输入端CLK2输出第二电压V2，V2控制第二薄膜晶体管T2导通，从而使栅线Gi’为截止电压Vgl，即该行像素TFT截止，该行扫描时间第二阶段T2的结束正好是下一行扫描时间第一阶段T1的开始；类似地，在偶数行扫描时间的第一阶段T1，栅极信号输入端Gj输出第一电压V1，其中j为偶数，第一时钟信号输入端CLK1输出0，第二时钟信号输入端CLK2输出第二电压V2，第一薄膜晶体管T1导通，第二薄膜晶体管T2截止；在偶数行扫描时间的第二阶段T2，栅极信号输入端Gj输出第一电压V1，第一时钟信号输入端CLK1输出0，第二时钟信号输入端CLK2输出0，第一薄膜晶体管T1导通，第二薄膜晶体管T2截止；在偶数行扫描时间的第二阶段T2结束时，栅极信号输入端Gj输出0，第一时钟信号输入端CLK1输出第二电压V2，第二时钟信号输入端CLK2输出0，第一薄膜晶体管T1截止，第二薄膜晶体管T2导通。

需要说明的是，上述薄膜晶体管的源极和漏极可以互换。上述第一电压生成单元可以是现有的栅极IC或移位寄存器，截止电压Vgl是负电压。由于截止电压是由单独的单元产生，因此栅极IC或移位寄存器产生电压的幅值较小。

本实施例中的栅极驱动电路，将现有的二阶驱动方式变为三阶驱动方式，第一阶段通过第一电压与第二电压之和作为栅极电压驱动像素TFT导通，第二阶段同样维持像素TFT导通，但是将栅极电压降低至第一电压，第二阶段结束之后将栅极电压降低至截止电压使像素TFT截止，由于跳变电压是栅极电压的瞬间变化导致的，因此第二阶段起到缓冲作用，从第一电压与截止电压之间的压差较小，因此产生的跳变电压较小，使实际像素电压更接近充电电压，从而改善显示效果。

本发明实施例还提供一种阵列基板，包括上述的栅极驱动电路。该栅极驱动电路的具体结构和原理与上述实施例相同，在此不再赘述。

另外，还提供一种液晶显示装置，该液晶显示装置包括上述的阵列基板。

本实施例中的阵列基板和显示装置，将现有的栅极驱动方式由二阶驱动方式变为三阶驱动方式，第一阶段通过第一电压与第二电压之和作为栅极电压驱动像素TFT导通，第二阶段同样维持像素TFT导通，但是将栅极电压降低至第一电压，第二阶段结束之后将栅极电压降低至截止电压使像素TFT截止，由于跳变电压是栅极电压的瞬间变化导致的，因此第二阶段起到缓冲作用，从第一电压与截止电压之间的压差较小，因此产生的跳变电压较小，使实际像素电压更接近充电电压，从而改善显示效果。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种栅极驱动电路，其特征在于，包括：

第一电压生成单元，用于在一行扫描时间中生成第一电压，所述一行扫描时间依次由第一阶段和第二阶段组成；

第二电压生成单元，用于在所述第一阶段生成第二电压；

开启单元，用于在所述第一阶段输出所述第一电压与第二电压之和，在所述第二阶段输出所述第一电压；

截止单元，用于在所述一行扫描时间结束时输出截止电压。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述第一电压生成单元包括n个栅极信号输入端，n个栅极信号输入端用于依次在一行扫描时间中输出第一电压，其中n为正整数；

所述第二电压生成单元包括第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端用于在奇数行扫描时间的第一阶段输出第二电压，所述第二时钟信号输入端用于在偶数行扫描时间的第一阶段输出所述第二电压；

所述开启单元包括n个第一薄膜晶体管和n个电容，第一薄膜晶体管不能被所述第二电压控制导通；

所述截止单元包括低电压输入端和n个第二薄膜晶体管，第二薄膜晶体管能够被所述第二电压控制导通；

所述栅极驱动电路还包括n行栅线；

每行栅极驱动电路包括一行栅线、一个栅极信号输入端、一个电容、一个第一薄膜晶体管和一个第二薄膜晶体管；

在每行栅极驱动电路中，所述电容的第一端连接于所述栅极信号输入端，奇数行中电容的第二端连接于所述第一时钟信号输入端，偶数行中电容的第二端连接于所述第二时钟信号输入端；

在每行栅极驱动电路中，所述第一薄膜晶体管的栅极和源极连接于栅极信号输入端，第一薄膜晶体管的漏极连接于栅线；

在每行栅极驱动电路中，所述第二薄膜晶体管的源极连接于所述低电压输入端，第二薄膜晶体管的漏极连接于栅线，奇数行中第二薄膜晶体管的栅极连接于所述第二时钟信号输入端，偶数行中第二薄膜晶体管的栅极连接于所述第一时钟信号输入端。

3.根据权利要求2所述的栅极驱动电路，其特征在于，

在每一行扫描时间的第一阶段输出第一电压与第二电压之和至每一行栅线，所述每一行的扫描时间依次由所述第一阶段和第二阶段组成；

在所述每一行扫描时间的第二阶段输出所述第一电压至每一行栅线；

在所述每一行扫描时间的第二阶段结束时输出截止电压至每一行栅线。

4.根据权利要求3所述的栅极驱动电路，其特征在于，

在奇数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管截止，第二薄膜晶体管导通；

在偶数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管截止，第二薄膜晶体管导通。

5.根据权利要求1至4中任意一项所述的栅极驱动电路，其特征在于，

所述一行扫描时间中，所述第一阶段大于所述第二阶段。

6.一种阵列基板，其特征在于，包括如权利要求1至5中任意一项所述的栅极驱动电路。

7.一种液晶显示装置，其特征在于，包括如权利要求6所述的阵列基板。

Images