JP2011059380A - 表示装置及びそれに使用される駆動回路 - Google Patents

表示装置及びそれに使用される駆動回路 Download PDF

Info

Publication number
JP2011059380A
JP2011059380A JP2009209101A JP2009209101A JP2011059380A JP 2011059380 A JP2011059380 A JP 2011059380A JP 2009209101 A JP2009209101 A JP 2009209101A JP 2009209101 A JP2009209101 A JP 2009209101A JP 2011059380 A JP2011059380 A JP 2011059380A
Authority
JP
Japan
Prior art keywords
voltage
gradation
precharge
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009209101A
Other languages
English (en)
Inventor
Koshiro Yanai
幸志郎 柳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009209101A priority Critical patent/JP2011059380A/ja
Priority to US12/878,719 priority patent/US20110057924A1/en
Priority to CN201010284417.7A priority patent/CN102024409A/zh
Publication of JP2011059380A publication Critical patent/JP2011059380A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】プリチャージ電圧を供給する配線を配置するために必要な面積を小さくする。
【解決手段】表示パネルのデータ線を駆動する駆動回路が、階調電圧配線、階調電圧供給部４ａ、７ａ、ＤＡコンバータ回路３、出力電圧・プリチャージ電圧切替部２、出力アンプ回路５を備える。階調電圧供給部４ａ、７ａは、γ補正基準電圧とプリチャージ電圧とを受け取り、補正基準電圧から生成した階調電圧を階調電圧配線に出力するように構成されると共に、階調電圧配線の配線にプリチャージ電圧を選択的に供給可能に構成されている。ＤＡコンバータ回路３は、階調電圧を受け取り、映像信号に応じた階調電圧を選択し、選択された階調電圧を出力する。出力電圧・プリチャージ電圧切替部２は、ＤＡコンバータ回路３から受け取った階調電圧とプリチャージ電圧とを選択的に出力する。出力アンプ回路５は、この出力電圧に応じてデータ線を駆動する。
【選択図】図１

Description

本発明は、表示装置及び表示装置の駆動回路（以下ソースドライバと呼ぶ）に関し、特に、プリチャージ手段を備えた表示装置に関する。
表示装置の中でも、薄型、軽量、低消費電力を特徴とする液晶表示装置（ＬＣＤ）が幅広く普及し、携帯電話機やＰＤＡ（パーソナルデジタルアシスタント）、ノートＰＣ等のモバイル機器の表示部に多く利用されてきた。特に最近では、液晶表示装置の大画面化や動画対応の技術も高まり、モバイル用途だけでなく据置型の大画面表示装置や大画面液晶テレビも実現可能になってきている。これらの液晶表示装置としては、高精細表示が可能なアクティブマトリクス駆動方式の液晶表示装置が利用されている。以下、液晶表示装置を例に説明する。
まず、図１７を参照して、アクティブマトリクス駆動方式の液晶表示装置の典型的な構成について説明する。なお、図１７には、液晶表示部の１画素に接続される主要な構成が、等価回路によって模式的に示されている。
一般に、アクティブマトリクス駆動方式の液晶表示装置の液晶パネル６は、透明な画素電極６４及び薄膜トランジスタ（ＴＦＴ）６３をマトリックス状に配置した透明基板（例えばカラーＳＸＧＡパネルの場合、１２８０×３画素列×１０２４画素行）と、面全体に１つの透明な対向電極６６を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。スイッチング機能を持つＴＦＴ６３のオン・オフを走査信号により制御し、ＴＦＴ６３がオンとなるときに、映像信号に対応した階調電圧が画素電極６４に印加され、各画素電極６４と対向電極６６との間の電位差により液晶の透過率が変化し、ＴＦＴ６３がオフとされた後も該電位差を画素容量６５（以下画素と呼ぶ）で一定期間保持することで画像が表示される。
透明基板上には、各画素電極６４へ印加する複数の階調電圧を送るデータ線６２と、走査信号を送る走査線６１とが格子状に配線され（上記カラーＳＸＧＡパネルの場合、データ線は１２８０×３本、走査線は１０２４本）、走査線６１及びデータ線６２は、互いの交差部に生じる容量や対向基板電極との間に挟まれる画素等により、大きな容量性負荷となっている。
なお、走査信号はゲートドライバ１４より走査線６１に供給され、また各画素電極６４への階調電圧の供給はソースドライバ１１よりデータ線６２を介して行われる。またゲートドライバ１４及びソースドライバ１１は表示コントローラ１２で制御され、それぞれ必要なクロックＣＬＫ、制御信号（水平同期信号から生成する制御信号であるストローブ信号ＳＴＢを含む）等が表示コントローラ１２より供給され、映像信号はソースドライバ１１に供給される。また、電源回路１３からゲートドライバ１４及びソースドライバ１１へ電源電圧が供給されると共に、ソースドライバ１１へはγ補正の為のγ補正基準電圧も供給される。
１画面分のデータの書き換えは、１フレーム期間（通常１／６０・秒、動画対応では１／１２０・秒の場合もある）で行われ、各走査線で１画素行毎（ライン毎）、順次、選択され、選択期間内に、各データ線より階調電圧が供給される。
なお、ゲートドライバ１４は、少なくとも２値の走査信号を供給すればよいのに対し、ソースドライバ１１は、データ線を階調数に応じた多値レベルの階調電圧で駆動することが必要とされる。このため、ソースドライバ１１は、外部からシリアルで入力された映像信号をパラレル変換して画像信号を生成するロジック回路と、ロジック回路からの画像信号を階調電圧に変換するＤＡコンバータ回路（デジタルアナログ変換回路）や、その階調電圧をデータ線６２に出力する出力アンプ回路等を備えている。
次ぎに、本願発明が関連する一般的なプリチャージ手段を備えた液晶表示装置のソースドライバ１１について図１８を用いて説明する。なお、図１８は図１７の液晶表示装置のソースドライバ１１と、液晶パネル６の１画素行分を図示したものである。
一般に、プリチャージとは、液晶パネル６上に配置された画素へ階調電圧を供給する直前に、所定電圧をデータ線へ印加するものである。これにより、ソースドライバ１１の出力段にかかる負荷を低減することができ、さらに、負荷のばらつきを抑制することで安定した書き込みが可能となる。
図１８のソースドライバ１１は、ロジック回路１（１−１〜１−Ｎ）と、ＤＡコンバータ回路３（３−１〜３−Ｎ）と、正極性階調電圧生成回路４ａと、負極性階調電圧生成回路４ｂと、ＤＡコンバータ回路３からの階調電圧に対応する駆動電圧を出力アンプ回路５（５−１〜５−Ｎ）と、出力アンプ回路５から出力される駆動電圧と後述するプリチャージ電圧とのいずれかを選択的に出力する出力電圧・プリチャージ切替部２（２−１〜２−Ｎ）と、ソースドライバ１１から液晶パネル６のデータ線６２へ出力する電圧の極性を切り替えるクロススイッチ８とを備える。
大型・高精細の液晶表示装置としてはドット毎に画素に印加する電圧の極性を反転させる駆動方式（ドット反転駆動）が多く用いられ、この場合には、隣接するデータ線６２が、反対の極性の駆動電圧で駆動される。図１８のソースドライバ１１は、ドット反転駆動に対応した構成を有している。より具体的には、奇数番目のロジック回路１、ＤＡコンバータ回路３及び出力アンプ回路５は、正極性の駆動電圧を生成する回路部分であり、偶数番目のロジック回路１、ＤＡコンバータ回路３及び出力アンプ回路５は、負極性の駆動電圧を生成する回路部分である。ここで、本明細書では、「正極性」とは、対向電極６６の電圧レベル（以下、「コモンレベルＶＣＯＭ」という。）よりも電圧レベルが高いことを意味しており、「負極性」とは、コモンレベルＶＣＯＭよりも電圧レベルが低いことを意味している。
詳述すると、まず、ロジック回路１は、所定ビット数（例えば８ビット）の映像データＲ、Ｇ、Ｂを水平同期信号ＨＳＹＮＣから生成されるストローブ信号ＳＴＢに同期してラッチし、ラッチした映像信号をパラレルに出力する。ロジック回路１から出力された映像信号は、ＤＡコンバータ回路３に供給される。また、ロジック回路１は、後述する出力電圧・プリチャージ切替部２を制御する。
正極性階調電圧生成回路４ａは、正極性のγ補正基準電圧Ｖ１＋〜Ｖ９＋から正極性の階調電圧ＶＧＳ０ ＋〜ＶＧＳ６３ ＋を生成し、生成した階調電圧ＶＧＳ０ ＋〜ＶＧＳ６３ ＋を奇数番目のＤＡコンバータ回路３に供給する。同様に、ここで、γ補正基準電圧Ｖ１＋〜Ｖ９＋は、
外部から供給される基準電圧であり、階調電圧ＶＧＳ０ ＋〜ＶＧＳ６３ ＋は、正極性γ補正基準電圧Ｖ１＋〜Ｖ９＋を液晶パネル６のガンマカーブに適合するように更に電圧分割することによって生成される。同様に、負極性階調電圧生成回路４ｂは、負極性のγ補正基準電圧Ｖ１−〜Ｖ９−から負極性の階調電圧ＶＧＳ０ −〜ＶＧＳ６３ −を生成し、生成した階調電圧ＶＧＳ０ ＋〜ＶＧＳ６３ ＋を奇数番目のＤＡコンバータ回路３に供給する。一般に、階調電圧生成回路４ａ、４ｂは、図１９に一例を示すように抵抗ラダーから構成される。
ＤＡコンバータ回路３は、ロジック回路１からの映像信号に対してディジタル−アナログ変換を行って映像信号に対応するアナログ階調電圧を出力する。詳細には、奇数番目のＤＡコンバータ回路３は、正極性階調電圧生成回路４ａによって生成された階調電圧ＶＧＳ０ ＋〜ＶＧＳ６３ ＋のうちから映像信号に対応する階調電圧を図示しないＲＯＭスイッチなどで構成されたデコーダによって選択して、選択した階調電圧を奇数番目の出力アンプ回路５に供給する。一方、偶数番目のＤＡコンバータ回路３は、負極性階調電圧生成回路４ｂによって生成された階調電圧ＶＧＳ０ −〜ＶＧＳ６３ −のうちから映像信号に対応する階調電圧を選択して、選択した階調電圧を偶数番目の出力アンプ回路５に供給する。
出力アンプ回路５は、ボルテージフォロワで構成され、ＤＡコンバータ回路３から供給された階調電圧に対してインピーダンス変換を行って駆動電圧を生成し、生成した駆動電圧を出力電圧・プリチャージ切替部２へ出力する。
出力電圧・プリチャージ切替部２は、プリチャージ時には、出力アンプ回路５の出力をハイインピーダンスとした上で、専用のプリチャージ電圧供給用配線から供給されるプリチャージ電圧ＶＨＣ（正極性の一定電圧）又はＶＬＣ（負極性の一定電圧）を、クロススイッチ８を介して液晶パネル６のデータ線６２へ出力する。また、液晶パネル６の画素への書込み時には、出力アンプ回路５からの階調電圧を、クロススイッチ８を介してソースドライバ１１から液晶パネル６のデータ線６２へ出力する。
クロススイッチ８は、出力電圧・プリチャージ切替部２から出力された駆動電圧やプリチャージ電圧を奇数出力パッド及び偶数出力パッドから液晶パネル６へ出力する電圧の極性を切り替えるものである。クロススイッチ８は、奇数番目の出力アンプ回路５から出力された正極性の駆動電圧と、偶数番目の出力アンプ回路５から出力された負極性の駆動電圧の一方を、奇数番目のデータ線６２に、他方を偶数番目のデータ線６２に出力する。
図２０は、図１８のソースドライバ１１のうち１対のデータ線６２を駆動するための回路部分を抜き出した図である。奇数番目のロジック回路１、ＤＡコンバータ３、出力アンプ回路５、及び出力電圧・プリチャージ切替部２は、正極性の駆動電圧を生成するための回路部分である正側駆動ブロック９ａを構成しており、クロススイッチ８の入力端２１に接続されている。一方、偶数番目のロジック回路１、ＤＡコンバータ３、出力アンプ回路５、及び出力電圧・プリチャージ切替部２は、負極性の駆動電圧を生成するための回路部分である負側駆動ブロック９ｂを構成しており、クロススイッチ８の入力端２２に接続されている。
正側駆動ブロック９ａには、ソースドライバ１１の外部からプリチャージ電圧ＶＨＣが供給され、負側駆動ブロック９ｂには、プリチャージ電圧ＶＬＣが供給される。供給されたプリチャージ電圧ＶＨＣは、プリチャージ電圧供給用配線５１（以下、ＶＨＣ配線５１と呼ぶ）を介して正側駆動ブロック９ａの出力電圧・プリチャージ切替部２に供給され、プリチャージ電圧ＶＬＣは、プリチャージ電圧供給用配線５２（以下、ＶＬＣ配線５２と呼ぶ）を介して負側駆動ブロック９ｂの出力電圧・プリチャージ切替部２に供給される。
一方、クロススイッチ８は、入力端２１、２２の一方を奇数出力パッド３１に接続し、他方を偶数出力パッド３２に接続する。ここで、奇数出力パッド３１とは、奇数番目のデータ線６２に接続される出力パッドであり、偶数出力パッド３２とは、偶数番目のデータ線６２に接続される出力パッドである。ドット反転駆動が行われる場合、１水平期間ごとに、且つ、１フレーム毎に、奇数出力パッド３１、偶数出力パッド３２から出力される駆動電圧の極性がクロススイッチ８によって切り替えられる。
詳細には、クロススイッチ８にて、ある水平期間では奇数出力パッド３１がクロススイッチ入力端２１と接続され、偶数出力パッド３２がクロススイッチ入力端２２と接続される。その結果、奇数出力パッド３１からは正極性の駆動電圧又はプリチャージ電圧ＶＨＣが出力され、偶数出力パッド３２からは負極性の駆動電圧又はプリチャージ電圧ＶＬＣが出力される。また、次の水平期間では、クロススイッチ８により、奇数出力パッド３１がクロススイッチ入力端２２と接続され、偶数出力パッド３２がクロススイッチ入力端２１と接続される。その結果、奇数出力パッド３１からは負極性の階調電圧又はプリチャージ電圧ＶＬＣが出力され、偶数出力パッド３２からは正極性の階調電圧もしくはプリチャージ電圧ＶＨＣが出力される。この様にして、隣接する出力パッドから極性が異なる階調電圧もしくはプリチャージ電圧が液晶パネル６のデータ線６２へ出力される。
続いて、プリチャージ電圧と駆動電圧とを選択的に出力する動作について、図２１を参照して説明する。以下では、正側駆動ブロック９ａの動作について説明するが、基本的に正側駆動ブロック９ａ、負側駆動ブロック９ｂは同一の構成であり、コモンレベルＶＣＯＭに対して極性が相反するのみであるから、負側駆動ブロック９ｂの動作も正側駆動ブロック９ａの動作と同様であることは当業者には、容易に理解されよう。また、以下では、クロススイッチ８が正側駆動ブロック９ａの出力（クロススイッチ入力端２１）を奇数出力パッド３１に接続し、負側駆動ブロック９ｂの出力（クロススイッチ入力端２２）を偶数出力パッド３２に接続した場合の動作について説明する。しかしながら、正側駆動ブロック９ａ、負側駆動ブロック９ｂと奇数出力パッド３１、偶数出力パッド３２との間の接続関係は、プリチャージ電圧と駆動電圧とを選択的に出力する動作に本質的に関係がないことは当業者には理解されよう。
図２１に示すように、期間Ｔ１のプリチャージ時には、ストローブ信号ＳＴＢの立ち上がりに同期して、出力電圧・プリチャージ切替部２のスイッチ４２がＯＮとなると共にスイッチ４１がＯＦＦする。このため、ソースドライバ１１の奇数出力パッド３１からは、最高階調電圧とコモンレベルＶＣＯＭとのほぼ中間の電圧であるプリチャージ電圧ＶＨＣが出力され、奇数出力パッド３１に接続される液晶パネル６のデータ線６２をプリチャージする。引き続き、期間Ｔ２ではストローブ信号ＳＴＢの立ち下がりに同期してスイッチ４２がＯＦＦとなり、ＤＡコンバータ回路３が映像信号に応じた階調電圧を選択する。次に、期間Ｔ３では、スイッチ４２がＯＦＦした状態で、スイッチ４１がＯＮすることでソースドライバ１１の奇数出力パッド３１から選択された階調電圧が出力され、液晶パネル６のデータ線６２を目標の階調電圧に駆動する。このため、プリチャージ機能を有するソースドライバ１１は、迅速な処理が可能となる。
この様な技術のソースドライバ１１の従来例として、例えば特開２００３−２２８３５３号公報や特開２００７−４１０９号公報などがある。
ところで、大型の液晶表示装置では、画素数の大幅な増加に対応して、１つの集積回路では構成しきれないので、同一機能のゲートドライバ１４やソースドライバ１１の集積回路が複数用いられて液晶表示装置が構成されている。
そして、１つのソースドライバ１１の集積回路においても多数のデータ線６２を駆動する様に多くの回路が集積される。つまり、１つのデータ線６２（１つの出力パッド３１、３２）毎に、正側駆動ブロック９ａ又は負側駆動ブロック９ｂが一つずつ設けられる。即ち、駆動ブロック９ａ、９ｂが、出力パッド３１、３２の数だけ配列されることになる。この場合、配列のし易さから、駆動ブロック９ａ、９ｂが出力パッド３１、３２に対応して整然と配列される。一方、正極性階調電圧生成回路４ａ及び負極性階調電圧生成回路４ｂは、階調電圧の駆動ブロック毎のばらつきをなくす為に、駆動ブロック毎に設けるのではなく、１つの集積回路で階調電圧の基準として単独で設けて、生成した階調電圧を各駆動ブロックへ共通に供給する。
このような構成のソースドライバ１１の集積回路での配置例を図２２と図２３と図２４の模式図で示す。
図２２は、図１８で示すソースドライバ１１における回路配置を示す模式図である。なお、図２２においてはクロススイッチ８が図示されていないことに留意されたい。駆動ブロック９ａ、９ｂが出力パッド３１、３２に対応して規則正しく配列される。また、図２３は、図２２のＡ部の拡大図であり、ソースドライバ１１の中の一対の出力パッド３１、３２に対応する駆動ブロック９ａ、９ｂの回路配置の概要を示す図である。また、図２４は、図２２のＢ部の拡大図であり、プリチャージ電圧ＶＨＣ、ＶＬＣを外部から供給するために使用されるＶＨＣ供給パッド３３及びＶＬＣ供給パッド３４、並びに、正極性のγ補正基準電圧Ｖ１＋〜Ｖ９＋を外部から供給するために使用される正極性γ補正基準電圧パッド３５の周辺の模式図である。
図２２で示すように、集積回路の中央部分には正極性階調電圧生成回路４ａと、負極性階調電圧生成回路４ｂとを設けている。これは、階調電圧生成回路４ａ、４ｂで生成した階調電圧を、集積回路の端部に配置された駆動ブロック９ａ、９ｂまで布線長を短くして電圧降下を極力低減しながら供給する為に最適な位置である。また、各駆動ブロック９ａ、９ｂは、対応する出力パッド３１、３２に隣接して配置される。プリチャージ電圧ＶＨＣ、ＶＬＣは、図２２から図２４に示すごとく、ＶＨＣ供給パッド３３、ＶＬＣ供給パッド３４から供給され、専用の太いＶＨＣ配線５１及びＶＬＣ配線５２で、各駆動ブロック９ａ、９ｂや階調電圧生成回路４ａ、４ｂなど内部回路を取り囲むように出力電圧・プリチャージ切替部２と出力アンプ回路５との間に配設される。
特開２００３−２２８３５３号公報 特開２００７−４１０９号公報
図２２に示されているような、従来のプリチャージ機能を有する表示装置のソースドライバにおける一つの問題は、プリチャージ電圧を各出力パッドに供給するために使用されるプリチャージ電圧供給用配線が配置される領域の面積が大きいことである。プリチャージ電圧供給用配線は、配線抵抗を小さくして電圧降下を防ぐために、配線幅を太くする必要がある。しかし、配線幅が太いプリチャージ電圧供給用配線を用いると、ソースドライバのチップサイズが増大してしまう。
本発明の一の観点においては、表示パネルのデータ線を駆動する表示装置の駆動回路が、階調電圧配線と、階調電圧供給部と、ＤＡコンバータ回路と、出力電圧・プリチャージ電圧切替部と、出力アンプ回路とを備えている。階調電圧供給部は、複数の基準電圧とプリチャージ電圧とを受け取り、複数の基準電圧から生成した複数の階調電圧を階調電圧配線のそれぞれに出力可能するように構成されると共に、複数の階調電圧配線のうちの少なくとも一の配線にプリチャージ電圧を選択的に供給可能に構成されている。ＤＡコンバータ回路は、複数の階調電圧を受け取り、複数の階調電圧のうち映像信号に応じた階調電圧を選択し、選択された階調電圧を出力する。出力電圧・プリチャージ電圧切替部は、ＤＡコンバータ回路から受け取った階調電圧と少なくとも一の配線から受け取ったプリチャージ電圧とを選択的に出力する。出力アンプ回路は、出力電圧・プリチャージ電圧切替部からの出力電圧に応じてデータ線を出力する。
本発明の他の観点においては、表示装置が、マトリックス状に形成された画素を有する表示パネルと、映像信号を供給する表示コントローラと、複数の基準電圧を供給する電源回路と、表示パネルの走査線へ走査信号を供給するゲートドライバと、映像信号に応答して表示パネルのデータ線を駆動する駆動回路とを具備する。駆動回路は、階調電圧配線と、複数の基準電圧とプリチャージ電圧とを受け取り、前記複数の基準電圧から生成した複数の階調電圧を前記階調電圧配線のそれぞれに出力可能するように構成されると共に、前記複数の階調電圧配線のうちの少なくとも一の配線に前記プリチャージ電圧を選択的に供給可能に構成された階調電圧供給部と、前記複数の階調電圧を受け取り、前記複数の階調電圧のうち前記映像信号に応じた階調電圧を選択し、選択された前記階調電圧を出力するＤＡコンバータ回路と、前記階調電圧出力回路から受け取った前記階調電圧と前記少なくとも一の配線から受け取った前記プリチャージ電圧とを選択的に出力する出力電圧・プリチャージ電圧切替部と、前記出力電圧・プリチャージ電圧からの出力電圧に応じて前記データ線を駆動する出力アンプ回路とを備える。
本発明によれば、プリチャージ電圧を供給する配線を配置するために必要な面積を小さくすることができる。
本発明の第１の実施形態におけるソースドライバのブロック図である。 第１の実施形態における、ソースドライバの１出力に相当する部分の構成を示す図である。 図２のソースドライバの動作を示すタイミングチャートである。 第１の実施形態において、ソースドライバがチャージシェア手段を有する場合のソースドライバの動作を示すタイミングチャートである。 第１の実施形態のソースドライバの集積回路での配置例である。 図５のＡ部の模式図である。 図５のＢ部の模式図である。 本発明の第２の実施形態における、ソースドライバの１出力に相当する部分の構成を示す図である。 第２の実施形態における、ソースドライバの１出力に相当する部分の構成の変形例を示す図である。 本発明の第３の実施形態における、ソースドライバの１出力に相当する部分の構成の変形例を示す図である。 本発明の第４の実施形態におけるソースドライバのブロック図である。 第４の実施形態における、ソースドライバの１出力に相当する部分の構成を示す図である。 第４の実施形態のソースドライバの集積回路での配置例である。 図１３のＣ部の模式図である。 第４の実施形態における、ソースドライバの１出力に相当する部分の構成の変形例を示す図である。 第４の実施形態における、ソースドライバの１出力に相当する部分の構成の別の変形例を示す図である。 液晶表示装置の構成を示す図である。 従来のプリチャージ手段を備えたソースドライバのブロック図である。 階調電圧生成回路の構成例を示す図である。 図１８の従来のソースドライバのブロック図の２出力に相当する部分を切り出した図である。 図２０のソースドライバの動作を示すタイミングチャートである。 従来のプリチャージ手段を備えたソースドライバの集積回路での配置例である。 図２２のＡ部の模式図である。 図２２のＢ部の模式図である。
（第１の実施形態）
図１は、本発明の第１の実施形態に係るソースドライバ１１と液晶パネル６の一部を示すブロック図である。なお、以下において、図１７〜図２４に示された構成要素と同様の構成要素は同一の符号によって参照されていることに留意されたい。
第１の実施形態のソースドライバ１１は、図１８に図示されたソースドライバ１１と概ね同様の構成を有しており、図１７に図示されている液晶表示装置に適用されるが、下記の点で相違している。第１の相違点は、第１の実施形態のソースドライバ１１は、γ補正基準電圧−プリチャージ切替部７ａ、７ｂを追加的に備えている点である。γ補正基準電圧−プリチャージ切替部７ａは、正極性階調電圧生成回路４ａに接続されており、外部より供給される正極性のγ補正基準電圧Ｖ１＋〜Ｖ９＋と外部より供給されるプリチャージ電圧ＶＨＣとを、ロジック回路１からの制御信号に応じて切り替えて正極性階調電圧生成回路４ａに供給する。本実施形態では、正極性階調電圧生成回路４ａとγ補正基準電圧−プリチャージ切替部７ａとにより、正極性の階調電圧又はプリチャージ電圧を選択的に出力する階調電圧供給部が構成されている。同様に、γ補正基準電圧−プリチャージ切替部７ｂは、負極性階調電圧生成回路４ｂに接続されており、外部より供給される負極性のγ補正基準電圧Ｖ１−〜Ｖ９−と外部より供給されるプリチャージ電圧ＶＬＣとを、ロジック回路１からの制御信号に応じて切り替えて負極性階調電圧生成回路４ｂに供給する。負極性階調電圧生成回路４ｂとγ補正基準電圧−プリチャージ切替部７ｂとにより、負極性の階調電圧又はプリチャージ電圧を選択的に出力するもう一つの階調電圧供給部が構成されている。
第２の相違点は、階調電圧生成回路４ａ、４ｂから階調電圧をＤＡコンバータ回路３（３−１〜３−Ｎ）に供給する配線（階調電圧配線）のうちの一部が出力電圧・プリチャージ切替部２（２−１〜２−Ｎ）に接続されている点である。後述されるように、本実施形態では、プリチャージ電圧ＶＨＣ、ＶＬＣが、出力電圧・プリチャージ切替部２に接続されている階調電圧配線を介して出力電圧・プリチャージ切替部２に供給される。
出力電圧・プリチャージ切替部２は、プリチャージ時には、出力アンプ回路５の出力をハイインピーダンスとした上で、階調電圧配線から供給されるプリチャージ電圧ＶＨＣ、ＶＬＣを、クロススイッチ８を介して液晶パネル６のデータ線６２へ出力する。一方、液晶パネル６のデータ線６２を駆動する場合には、出力アンプ回路５からの階調電圧を、クロススイッチ８を介してデータ線６２へ出力する。
図２は、第１の実施形態のソースドライバ１１の構成を詳細に示す図である。図２には、正側駆動回路９ａと、正極性階調電圧生成回路４ａと、γ補正基準電圧−プリチャージ切替部７ａの構成が図示されている。
γ補正基準電圧−プリチャージ切替部７ａは、正極性のγ補正基準電圧Ｖ１＋〜Ｖ９＋を外部から正極性階調電圧生成回路４ａに供給するγ補正基準電圧供給線５４と、γ補正基準電圧供給線５４のそれぞれに挿入されたスイッチ４３と、γ補正基準電圧供給線５４のうちの一本とＶＨＣ配線５１とを接続するスイッチ４４とを備えている。図２０の構成では、出力電圧・プリチャージ切替部２は、出力アンプ回路５の出力と専用のＶＨＣ配線５１から供給されるプリチャージ電圧ＶＨＣとを切り替える為のスイッチを有しているが、本実施形態では、出力アンプ回路５の出力とクロススイッチ８の入力端との間にスイッチ４１が設けられ、正極性階調電圧生成回路４ａからＤＡコンバータ回路３とを接続する階調電圧配線５３ａの任意の一本とクロススイッチ８の入力端との間にスイッチ４２が設けられている点が異なる。
γ補正基準電圧−プリチャージ切替部７ａのスイッチ４３、４４、及び、出力電圧・プリチャージ切替部２のスイッチ４１とスイッチ４２は、ロジック回路１からの制御信号に応じてオンオフが制御される。
負側駆動ブロック９ｂと、負極性階調電圧生成回路４ｂと、γ補正基準電圧−プリチャージ切替部７ｂについても、それらに供給される電圧が相違する点以外は、同様の構成を有している。詳細には、γ補正基準電圧−プリチャージ切替部７ｂのγ補正基準電圧供給線５４には負極性のγ補正基準電圧Ｖ１−〜Ｖ９―が供給され、また、スイッチ４４は、プリチャージ電圧ＶＬＣを供給するＶＬＣ配線５２に接続される。
次ぎに、γ補正基準電圧−プリチャージ切替部７ａ、７ｂと出力電圧・プリチャージ切替部２の動作について説明する。以下では、γ補正基準電圧−プリチャージ切替部７ａの動作について説明するが、γ補正基準電圧−プリチャージ切替部７ｂについても同様に動作することは、当業者には容易に理解されよう。
図３に示す様に、期間Ｔ１のプリチャージ時には、ロジック回路１は、ストローブ信号ＳＴＢの立ち上がりに同期し、図２に示すγ補正基準電圧−プリチャージ切替部７ａのスイッチ４３をＯＦＦ、スイッチ４４をＯＮ、及び出力電圧・プリチャージ切替部２のスイッチ４２をＯＮ、スイッチ４１をＯＦＦするように制御する。スイッチ４３がＯＦＦの為、γ補正基準電圧Ｖ１＋〜Ｖ９＋は正極性階調電圧生成回路４ａに印加されず、また、スイッチ４４がＯＮすることでプリチャージ電圧ＶＨＣがある特定のγ補正基準電圧供給線５４を介して正極性階調電圧生成回路４ａに入力される。プリチャージ電圧ＶＨＣは、当該γ補正基準電圧供給線５４に対応する階調電圧配線５３ａから出力される。このとき、スイッチ４２がＯＮであり、スイッチ４１がＯＦＦであるため、スイッチ４２を介してクロススイッチ入力端２１からプリチャージ電圧ＶＨＣに相当する電圧が出力される。
ここで、スイッチ４２が接続される階調電圧配線５３ａとして、γ補正基準電圧Ｖ１＋〜Ｖ９＋がそのまま伝播される階調電圧配線を選択すれば、プリチャージ電圧ＶＨＣを、正極性階調電圧生成回路４ａのラダー抵抗による電圧降下の影響を受けずにクロススイッチ入力端２１へ出力できる。例えば、図１９において、γ補正基準電圧Ｖ２＋が、階調電圧ＶＧＳ２ ＋としてそのまま出力される階調電圧配線を使用することが好ましい。ただし、動作としては、プリチャージ電圧ＶＨＣを伝搬する階調電圧配線５３ａとして、どの階調電圧配線５３ａを選択しても良いことは明らかである。
ソースドライバ１１からは、最高階調電圧とコモンレベルＶＣＯＭとのほぼ中間階調電圧であるプリチャージ電圧ＶＨＣが出力され、液晶パネル６のデータ線６２がプリチャージされる。
次に、図３の期間Ｔ２では、ロジック回路１は、ストローブ信号ＳＴＢの立ち下がりに同期して、スイッチ４３をＯＮに、スイッチ４４をＯＦＦに、スイッチ４２をＯＦＦにし、更に、スイッチ４１のＯＦＦを維持するように制御する。この為、プリチャージ電圧ＶＨＣおよび階調電圧ともに出力されずクロススイッチ入力端２１はハイインピーダンスになっている。つまり、この期間Ｔ２は、γ補正基準電圧Ｖ１＋〜Ｖ９＋がスイッチ４３を介して正極性階調電圧生成回路４ａへ入力され、ＤＡコンバータ回路３がディジタルデータである映像信号に応じたアナログ信号である階調電圧を選択、確定するセットアップ期間となっている。
さらに、ロジック回路１は、階調電圧が確定した後の期間Ｔ３に、スイッチ４１をＯＮするように制御する。スイッチ４１がＯＮすることでクロススイッチ入力端２１からは選択された階調電圧が出力され、その結果、クロススイッチ８を介して液晶パネル６のデータ線６２は、プリチャージ電圧ＶＨＣから目標の階調電圧に達するように駆動される。
ソースドライバ１１は、隣接するデータ線６２を短絡させて電荷回収を行うチャージシェアリング（Ｃｈａｒｇｅ Ｓｈａｒｉｎｇ）が可能なように構成されることがある。チャージシェアリングは、周知の技術であり、例えば、隣接するデータ線６２の間にスイッチ（図示されない）を設けることによって実現可能である。このような場合でも、本発明は実施可能である。
図４は、ソースドライバ１１が、隣接するデータ線６２を短絡させて電荷回収を行うチャージシェアリング（Ｃｈａｒｇｅ Ｓｈａｒｉｎｇ）が可能なように構成された場合のタイミングチャートである。図３と同様に、以下では、γ補正基準電圧−プリチャージ切替部７ａの動作について説明するが、γ補正基準電圧−プリチャージ切替部７ｂについても同様に動作することは、当業者には容易に理解されよう。
図４に図示されている様に、期間Ｐ１では、ロジック回路１が、ストローブ信号ＳＴＢの立ち上がりに同期してスイッチ４３をＯＦＦにし、スイッチ４４をＯＮにし、スイッチ４２をＯＦＦに維持し、スイッチ４１をＯＦＦするように制御する。つまり、期間Ｐ１は、隣接するデータ線６２どうしを短絡させて電荷回収を行うチャージシェアリング期間である。
次ぎに、期間Ｐ２では、ロジック回路１が、電荷回収が終了したタイミングでスイッチ４３、４１をＯＦＦに、スイッチ４４をＯＮに維持した状態で、スイッチ４２をＯＦＦからＯＮに制御する。このスイッチ４２のＯＮにより、階調電圧生成回路４ａから出力されたプリチャージ電圧ＶＨＣが、スイッチ４２とクロススイッチ８を介して液晶パネル６のデータ線６２に供給され、データ線６２がチャージシェアリング電圧からプリチャージ電圧ＶＨＣにプリチャージされる。
期間Ｐ３、Ｐ４における動作は、先に説明した図３の期間Ｔ２、Ｔ３における動作と同様である。つまり、図４の期間Ｐ３においては、ロジック回路１は、スイッチ４３をＯＮにし、スイッチ４４をＯＦＦにし、スイッチ４２をＯＦＦにし、更にスイッチ４４をＯＦＦに維持するように制御する。この為、出力パッド３１、３２からプリチャージ電圧ＶＨＣと階調電圧のいずれも出力されず、クロススイッチ入力端２１はハイインピーダンスになっている。この期間Ｐ３は、γ補正基準電圧Ｖ１＋〜Ｖ９＋がスイッチ４３を介して正極性階調電圧生成回路４ａへ入力され、ＤＡコンバータ回路３が映像信号に応じた階調電圧を選択、確定するセットアップ期間となる。
次に、ロジック回路１は、階調電圧が確定した後の期間Ｐ４において、スイッチ４１をＯＮするように制御する。スイッチ４１がＯＮすることでクロススイッチ入力端２１からは選択された階調電圧が出力され、その結果、液晶パネル６のデータ線６２はプリチャージ電圧ＶＨＣから目標の階調電圧に達するようにさらに駆動される。
本実施形態の表示装置の一つの利点は、プリチャージ電圧ＶＨＣ、ＶＬＣを供給するために使用される専用の太いプリチャージ電圧供給用配線（ＶＨＣ配線５１及びＶＬＣ配線５２）を、各駆動ブロックや階調電圧生成回路４ａ、４ｂなどの内部回路を取り囲むように配設することが不要となる点である。これは、集積回路の額縁状の余分なスペースをなくし、集積回路の面積の縮小が可能とするために有効である。
このような利点が得られる理由を、図５、図６及び図７の模式図を基に説明する。図５は、図１の全体のソースドライバ１１に相当する模式図である。なお、クロススイッチ８は、図５では図示されていない。駆動ブロック９ａ、９ｂ（ロジック回路１、ＤＡコンバータ回路３、出力アンプ回路５、出力電圧・プリチャージ切替部２）が出力パッド３１、３２に相当する数だけ規則正しく配列される。図６は、図５のＡ部の拡大図であり、ソースドライバ１１の中の１対の駆動ブロック９ａ、９ｂの回路配置を示す配置図である。一方、図７は、図５のＢ部の拡大図であり、プリチャージ電圧ＶＨＣを外部から受け取るＶＨＣ供給パッド３３とγ補正基準電圧Ｖ１＋〜Ｖ９＋を外部から受け取る正極性γ補正基準電圧パッド３５の配置を示す模式図である。
図６は、図５の全体のソースドライバ１１の中の１対の駆動ブロック９ａ、９ｂ及び対応する出力パッド３１、３２の配置を示す概念図である。正極性の階調電圧の供給に使用される階調電圧配線５３ａのうち、プリチャージ電圧ＶＨＣが供給されるγ補正基準電圧供給線５４に対応する階調電圧配線が正側駆動ブロック９ａの出力電圧・プリチャージ切替部２と接続されている。同様に、負極性の階調電圧の供給に使用される階調電圧配線５３ｂのうち、プリチャージ電圧ＶＬＣが供給されるγ補正基準電圧供給線５４に対応する階調電圧配線が負側駆動ブロック９ｂの出力電圧・プリチャージ切替部２と接続されている。
図７は、図５のＢ部の拡大図であり、γ補正基準電圧−プリチャージ切替部７ａの周辺部を示す。γ補正基準電圧−プリチャージ切替部７ａのスイッチ４３が正極性γ補正基準電圧パッド３５−１〜３５−９とγ補正基準電圧供給線５４との間に配設されている。また、スイッチ４４がＶＨＣ供給パッド３３と特定のγ補正基準電圧供給線５４との間に配設されている。
プリチャージ電圧ＶＬＣを外部から受け取るＶＬＣ供給パッド３４とγ補正基準電圧Ｖ１−〜Ｖ９−を外部から受け取る負極性γ補正基準電圧パッド３６も同様に配置されることは、当業者には容易に理解されよう。
図５、図６、図７から理解されるように、本実施形態では、図２２の回路配置とは異なり、専用の太いプリチャージ電圧供給用配線（ＶＨＣ配線及びＶＬＣ配線）を、駆動ブロック９ａ、９ｂや階調電圧生成回路４ａ、４ｂなどの内部回路を取り囲むように配設することが不要となり、集積回路の額縁状の余分なスペースがなく集積回路の面積の縮小が可能となる。
さらに、図２２に図示されている環状の太いプリチャージ電圧供給用配線（ＶＨＣ配線及びＶＬＣ配線）が配設される回路配置では、布線インピ-ダンス低減の為に、正極性階調電圧生成回路４ａ、負極性階調電圧生成回路４ｂのそれぞれに対応してＶＨＣ供給パッド３３とＶＬＣ供給パッド３４とを隣接して設け、ＶＨＣ配線５１及びＶＬＣ配線５２に接続する必要性があった。しかしながら、本実施形態では、環状の太いプリチャージ電圧供給用配線が不要であるため、ＶＨＣ供給パッド３３は正極性階調電圧生成回路４ａの側に、ＶＬＣ供給パッド３４は負極性階調電圧生成回路４ｂの側にだけ設ければ良く、この空いたスペースを活用して出力パッドを追加することが出来、集積回路の面積の有効活用もできる。
（第２の実施形態）
図８は、本発明の第２の実施形態の表示装置のソースドライバ１１の構成を示す回路図である。第１の実施形態の構成では、プリチャージ電圧ＶＨＣを供給するＶＨＣ配線５１からクロススイッチ入力端２１までの配線が長大になる場合が考えられ、この場合配線抵抗による電圧降下が問題となる恐れがある。第２の実施形態は、電圧降下による問題を更に解決するものである。
第２の実施形態では、γ補正基準電圧−プリチャージ切替部７ａのスイッチ４４、出力電圧・プリチャージ切替部３のスイッチ４２、及びスイッチ４２に接続される配線が複数設けられ、複数のγ補正基準電圧供給線５４と複数の階調電圧配線５３ａがプリチャージ電圧ＶＨＣの供給に使用される。このとき、プリチャージ電圧を含む所定の電圧範囲の階調電圧をＤＡコンバータ３に供給するための階調電圧配線５３ａがプリチャージ電圧ＶＨＣの供給に使用される階調電圧配線５３ａとして選択される。なお、図８には、正側駆動ブロック９ａと正極性階調電圧生成回路４ａに接続されたγ補正基準電圧−プリチャージ切替部７ａの構成が図示されているが、負側駆動ブロック９ｂと負極性階調電圧生成回路４ｂに接続されたγ補正基準電圧−プリチャージ切替部７ｂも同様に構成され得ることは当業者には自明的であろう。
第２の実施形態のソースドライバ１１の動作は、基本的に第１の実施形態と同様である。つまり、プリチャージ実施時には複数のスイッチ４４とスイッチ４２がＯＮされ、γ補正基準電圧−プリチャージ切替部７ａのスイッチ４４に接続される配線と複数の階調電圧配線５３ａと複数のγ補正基準電圧供給線５４とがそれぞれ並列接続され、見かけ上の布線インピーダンスが大幅に低減できる。
図９は、第２の実施形態のソースドライバの変形例の構成を示す回路図である。図８ではγ補正基準電圧供給線５４とＶＨＣ配線５１とがスイッチ４４を介して並列に接続される回路構成となっていたが、図９の回路構成では、プリチャージ電圧ＶＨＣ（又は）ＶＬＣ）を供給するために使用される複数のγ補正基準電圧供給線５４の間が直列に接続される。この回路構成では、ＶＨＣ配線５１から分岐する配線が少ないため、より配線の面積が低減できる。
ここで、複数のスイッチ４２が接続される階調電圧配線５３ａとしてγ補正基準電圧がそのまま伝播される階調電圧配線を選択すれば、ラダー抵抗による電圧降下なしにプリチャージ電圧ＶＨＣをクロススイッチ入力端２１から出力できる。
また、図９から理解できるとおり、出力電圧・プリチャージ切替部２のスイッチ４２も同様に直列に接続する様にしても良いし、スイッチ４４とスイッチ４２ともそれぞれを直列に接続する様にしても良いことは明らかである。なお、図９には、正側駆動ブロック９ａと正極性階調電圧生成回路４ａに接続されたγ補正基準電圧−プリチャージ切替部７ａの構成が図示されているが、負側駆動ブロック９ｂと負極性階調電圧生成回路４ｂに接続されたγ補正基準電圧−プリチャージ切替部７ｂも同様に構成され得ることは当業者には自明的であろう。
（第３の実施形態）
図１０は、本発明の第３の実施形態のソースドライバ１１の構成を示す回路図である。第１の実施形態及び第２の実施形態では、プリチャージ電圧ＶＨＣの供給を、γ補正基準電圧−プリチャージ切替部７ａのスイッチ４４と出力電圧・プリチャージ切替部２のスイッチ４２を介していたが、第３の実施形態ではスイッチ４４とスイッチ４２に代わり、ＶＨＣ印加階調電圧選択回路４５、４６が設けられる。γ補正基準電圧−プリチャージ切替部７ａのＶＨＣ印加階調電圧選択回路４５は、プリチャージ電圧ＶＨＣが供給されるＶＨＣ配線５１と接続されるγ補正基準電圧供給線５４を任意に選択する、一方、出力電圧・プリチャージ切替部２のＶＨＣ印加階調電圧選択回路４６は、プリチャージ電圧ＶＨＣの供給を担う階調電圧配線とクロススイッチ入力端２１とを接続する。
これは、外部から供給されるプリチャージ電圧ＶＨＣが特定のγ補正基準電圧の近傍である場合、当該γ補正基準電圧を供給するγ補正基準電圧供給線５４と、それに対応する階調電圧配線５３ａとをプリチャージ電圧ＶＨＣの供給に使用することによって、電荷を効率的に使用でき、消費電力の低減に繋げる主旨のものである。特に、液晶パネル６の仕様を変えるなどでプリチャージ電圧ＶＨＣを変える必要がある場合などに対して有効である。選択方法は、ロジック回路１からの制御信号を用いても良い。
また、選択されるγ補正基準電圧供給線５４及び階調電圧配線５３ａは単数とは限らず、第２の実施形態の様に複数のγ補正基準電圧供給線５４とそれらに対応する階調電圧配線５３ａとを選択しても良い。例えばプリチャージ電圧ＶＨＣの電圧レベルが、γ補正基準電圧Ｖｎ＋、Ｖｍ＋の間である場合、γ補正基準電圧Ｖｎ＋、Ｖｍ＋を供給するγ補正基準電圧供給線５４とそれに対応する階調電圧配線５３ａを用いてプリチャージ電圧ＶＨＣの供給を行うと、消費電力の低減と共に前述の配線抵抗による電圧降下が低減できる効果が得られる。また、これらの近傍のγ補正基準電圧供給線５４、階調電圧配線５３ａを用いてプリチャージ電圧ＶＨＣを供給するのも可能であることは言うまでも無い。
なお、図１０には、正側駆動ブロック９ａと正極性階調電圧生成回路４ａに接続されたγ補正基準電圧−プリチャージ切替部７ａの構成が図示されているが、負側駆動ブロック９ｂと負極性階調電圧生成回路４ｂに接続されたγ補正基準電圧−プリチャージ切替部７ｂも同様に構成され得ることは当業者には自明的であろう。
以上に述べられているように、本実施形態のソースドライバ１１は、外部から入力されたγ補正基準電圧Ｖ１＋〜Ｖ９＋、Ｖ１−〜Ｖ９−を階調電圧生成回路４ａ、４ｂに供給するγ補正基準電圧供給線５４と階調電圧配線５３ａ、５３ｂとを利用して、プリチャージ電圧ＶＨＣ、ＶＬＣを供給する為、集積回路の配置構成の簡略化や面積縮小が図れる。
つまり、γ補正基準電圧供給線５４と階調電圧配線５３ａ、５３ｂとを、プリチャージ電圧ＶＨＣ、ＶＬＣの印加と階調電圧の出力のそれぞれの動作タイミングに応じて使い分けることで、専用のプリチャージ電圧供給用配線を設ける必要が無くなり、集積回路内部の配線簡略化、面積の縮小が可能となる。
また、第３の実施形態によれば、外部から供給されるプリチャージ電圧ＶＨＣ、ＶＬＣの電圧レベルが特定のγ補正基準電圧の近傍である場合、当該γ補正基準電圧が供給されるγ補正基準電圧供給線５４とそれに対応すると階調電圧配線５３ａ、５３ｂとをプリチャージ電圧の供給に使用することによって、電荷を効率的に使用でき、消費電力を低減することが出来る。液晶パネル６の仕様を変えても有効である。
（第４の実施形態）
図１１は、本発明の第４の実施形態のソースドライバ１１と液晶パネル６の構成を示すブロック図であり、図１２は、第４の実施形態におけるγ補正基準電圧−プリチャージ切替部７ａと出力電圧・プリチャージ切替部２の構成を示す回路図である。
第４の実施形態では、階調電圧生成回路４ａ、４ｂの出力とＤＡコンバータ回路３との間にγ補正基準電圧−プリチャージ切替部７ａ、７ｂが配置される。第１の実施形態から第３の実施形態では、γ補正基準電圧−プリチャージ切替部７ａ、７ｂが、γ補正基準電圧パッド３５、３６と階調電圧生成回路４ａ、４ｂの入力との間に設けられていたことに留意されたい。γ補正基準電圧−プリチャージ切替部７ａ、７ｂの機能は、本来、γ補正基準電圧供給線５４及び階調電圧配線５３ａ、５３ｂの経路を分断し、その経路を流用してプリチャージ電圧ＶＨＣを印加するものであるから、γ補正基準電圧−プリチャージ切替部７ａ、７ｂを階調電圧生成回路４ａ、４ｂの出力とＤＡコンバータ回路３との間に配置しても良い。
なお、図１２には、正側駆動ブロック９ａと正極性階調電圧生成回路４ａに接続されたγ補正基準電圧−プリチャージ切替部７ａの構成が図示されているが、負側駆動ブロック９ｂと負極性階調電圧生成回路４ｂに接続されたγ補正基準電圧−プリチャージ切替部７ｂも同様に構成され得ることは当業者には自明的であろう。
次に、第４の実施形態のソースドライバ１１を集積回路で構成する場合の回路配置の例について、模式図を用いて説明する。図１３は、図１１の全体のソースドライバ１１に相当する模式図である。なお、クロススイッチ８は図示されていない。駆動ブロック９ａ、９ｂ（ロジック回路１、ＤＡコンバータ回路３、出力アンプ回路５、出力電圧・プリチャージ切替部２）が出力パッド３１、３２に相当する数だけ規則正しく配列される。
図１４は、図１３のＣ部の模式図であり、ＶＨＣ供給パッド３３と正極性γ補正基準電圧パッド３５と正極性階調電圧生成回路４ａとγ補正基準電圧−プリチャージ切替部７ａの回路配置を示す模式図である。なお、図１３のＡ部の拡大図は前述した図６のＡ部の拡大図と同様である。
図１５は、本発明の第４の実施形態のソースドライバ１１の変形例の構成を示す回路図である。第４の実施形態のように、正極性階調電圧生成回路４ａの出力とＤＡコンバータ回路３との間にγ補正基準電圧−プリチャージ切替部７ａを配置した場合には、プリチャージ電圧を印加する際に、全ての階調電圧配線５３ａを分断する必要性がない。つまり、少なくともプリチャージ電圧を印加する階調電圧配線５３ａさえ分断していれば、他の階調電圧配線に階調電圧が印加され、ＤＡコンバータ回路３に入力されようともＤＡコンバータ回路３からの出力は出力電圧・プリチャージ切替部２で遮断されるので問題はない。そこで、図１５の構成では、γ補正基準電圧−プリチャージ切替部７ａのスイッチ４３を階調電圧配線５３ａのそれぞれに設けるのではなく、プリチャージ電圧の供給に使用される階調電圧配線のみについてスイッチ４３とスイッチ４４を設けている。さらに、スイッチ４３及びスイッチ４４を切り替えれば良いから、スイッチ４３及びスイッチ４４とを１つのスイッチとしても良い。第４の実施形態の変形ではスイッチ数を削減することができ、さらに集積回路の配置構成の簡略化や面積縮小が実現でき、低消費電力化が期待できる。この場合も、プリチャージ電圧を印加する階調電圧配線は単数に限定されず、複数の階調電圧配線を同時に切り替えることが出来ることはいうまでもない。また、図１５の構成が、負極性階調電圧生成回路４ｂ、γ補正基準電圧−プリチャージ切替部７ｂ、及び負側駆動ブロック９ｂにも適用可能であることは、当業者には自明的であろう。
さらに、第４の実施形態の別の変形例を図１６に示す。
図１６の構成では、γ補正基準電圧−プリチャージ切替部７ａのスイッチ４３が正極性階調電圧生成回路４ａの入力側、つまりγ補正基準電圧供給線５４に設け、スイッチ４４が正極性階調電圧生成回路４ａの出力側、つまり階調電圧配線５３ａに設けられている。より集積回路の配置構成の簡略化や自由度が高まり面積縮小が可能となる。また、図１５と同様に、図１６の構成が、負極性階調電圧生成回路４ｂ、γ補正基準電圧−プリチャージ切替部７ｂ、及び負側駆動ブロック９ｂにも適用可能であることは、当業者には自明的であろう。
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。また、本実施形態において液晶表示装置の駆動回路（ソースドライバ）、液晶表示装置で説明したが、これに限定されるものではなく他の表示装置の駆動回路、及び表示装置にも適用可能であることは言うまでもない。
１、１−１、１−２、１−Ｎ：ロジック回路
２、２−１、２−２、２−Ｎ：出力電圧・プリチャージ切替部
３、３−１、３−２、３−Ｎ：ＤＡコンバータ回路
４ａ：正極性階調電圧生成回路（階調電圧生成回路）
４ｂ：負極性階調電圧生成回路（階調電圧生成回路）
５、５−１、５−２、５−Ｎ：出力アンプ回路
６：液晶パネル
６１：走査線
６２：データ線
６３、６３−１、６３−２、６３−Ｎ：ＴＦＴ
６４：画素電極
６５、６５−１、６５−２、６５−Ｎ：画素容量
６６：対向電極
７ａ、７ｂ：γ補正基準電圧−プリチャージ切替部
８：クロススイッチ
９ａ：正側駆動ブロック
９ｂ：負側駆動ブロック
１１：ソースドライバ
１２：表示コントローラ
１３：電源回路
１４：ゲートドライバ
２１、２２：クロススイッチ入力端
３１：奇数出力パッド
３２：偶数出力パッド
３３：ＶＨＣ供給パッド
３４：ＶＬＣ供給パッド
３５：正極性γ補正基準電圧パッド
３６：負極性γ補正基準電圧パッド
４１、４２、４３、４４：スイッチ
５１：ＶＨＣ配線
５２：ＶＬＣ配線
５３ａ、５３ｂ：階調電圧配線
５４：γ補正基準電圧供給線
Ｖ１＋、Ｖ２＋、ＶＮ＋，Ｖ９＋，Ｖ１−，Ｖ２−，ＶＮ−，Ｖ９−：γ補正基準電圧
ＶＨＣ，ＶＬＣ：プリチャージ電圧

Claims (10)

  1. 表示パネルのデータ線を駆動する表示装置の駆動回路であって、
    階調電圧配線と、
    複数の基準電圧とプリチャージ電圧とを受け取り、前記複数の基準電圧から生成した複数の階調電圧を前記階調電圧配線のそれぞれに出力可能するように構成されると共に、前記複数の階調電圧配線のうちの少なくとも一の配線に前記プリチャージ電圧を選択的に供給可能に構成された階調電圧供給部と、
    前記複数の階調電圧を受け取り、前記複数の階調電圧のうち前記映像信号に応じた階調電圧を選択し、選択された前記階調電圧を出力するＤＡコンバータ回路と、
    前記ＤＡコンバータ回路から受け取った前記階調電圧と前記少なくとも一の配線から受け取った前記プリチャージ電圧とを選択的に出力する出力電圧・プリチャージ電圧切替部と、
    前記出力電圧・プリチャージ電圧からの出力電圧に応じて前記データ線を駆動する出力アンプ回路
    とを備える
    表示装置の駆動回路。
  2. 請求項１に記載の表示装置の駆動回路であって、
    前記階調電圧供給部は、
    前記複数の基準電圧を受け取る複数の基準電圧供給線と、
    前記複数の基準電圧供給線のうちの少なくとも一の供給線にプリチャージ電圧を供給するためのスイッチ回路部と、
    前記複数の基準電圧供給線から受け取った前記複数の基準電圧から前記複数の階調電圧を生成し、生成した前記複数の階調電圧を前記階調電圧配線のそれぞれに出力するように構成された階調電圧生成回路
    とを備え、
    前記プリチャージ電圧が、前記少なくとも一の供給線から前記少なくとも一の配線に供給される
    表示装置の駆動回路。
  3. 請求項２に記載の表示装置の駆動回路であって、
    前記階調電圧生成回路は、前記複数の基準電圧をラダー抵抗によって電圧分割して前記複数の階調電圧を生成し、
    前記少なくとも一の配線は、前記少なくとも一の供給線に供給された基準電圧がそのまま前記プリチャージ電圧として前記少なくとも一の配線に出力されるように選択されている
    表示装置の駆動回路。
  4. 請求項１乃至３のいずれかに記載の表示装置の駆動回路であって、
    前記少なくとも一の配線が、複数の配線である
    表示装置の駆動回路。
  5. 請求項１に記載の表示装置の駆動回路であって、
    前記少なくとも一の配線が、複数の配線であり、
    前記階調電圧供給部は、
    前記複数の基準電圧を受け取る複数の基準電圧供給線と、
    前記複数の基準電圧供給線のうちの複数の選択供給線にプリチャージ電圧を供給するためのスイッチ回路部と、
    前記複数の基準電圧供給線から受け取った前記複数の基準電圧から前記複数の階調電圧を生成し、生成した前記複数の階調電圧を前記階調電圧配線のそれぞれに出力するように構成された階調電圧生成回路
    とを備え、
    前記プリチャージ電圧が、前記複数の選択供給線から前記複数の配線に供給される
    表示装置の駆動回路。
  6. 請求項５に記載の表示装置の駆動回路であって、
    前記スイッチ回路部は、前記プリチャージ電圧が供給されるプリチャージ電圧供給線と前記複数の選択供給線との間に並列に接続された複数のスイッチを備える
    表示装置の駆動回路。
  7. 請求項５に記載の表示装置の駆動回路であって、
    前記スイッチ回路部は、直列に接続された複数のスイッチを備え、
    前記複数のスイッチは、前記プリチャージ電圧が供給されるプリチャージ電圧供給線と前記複数の供給線のうちの２つの供給線の間に接続されている
    表示装置の駆動回路。
  8. 請求項１に記載の表示装置の駆動回路であって、
    前記階調電圧供給部は、
    前記複数の基準電圧を受け取る複数の基準電圧供給線と、
    前記複数の基準電圧供給線から受け取った前記複数の基準電圧から前記複数の階調電圧を生成し、生成した前記複数の階調電圧を出力するように構成された階調電圧生成回路と、
    前記少なくとも一の配線に挿入されたスイッチ回路部とを備え、
    前記スイッチ回路部は、前記少なくとも一の配線を介して階調電圧を前記ＤＡコンバータに供給する動作と、前記少なくとも一の配線を介して前記プリチャージ電圧を前記出力電圧・プリチャージ電圧切替部に供給する動作を排他的に行う
    表示装置の駆動回路。
  9. 請求項１に記載の表示装置の駆動回路であって、
    前記階調電圧供給部は、
    前記複数の基準電圧を受け取る複数の基準電圧供給線と、
    前記複数の基準電圧供給線から受け取った前記複数の基準電圧から前記複数の階調電圧を生成し、生成した前記複数の階調電圧を前記階調電圧配線のそれぞれに出力するように構成された階調電圧生成回路と、
    前記複数の基準電圧供給線に挿入された第１スイッチ回路部と、
    前記複数の階調電圧配線のうちの少なくとも一の配線にプリチャージ電圧を供給するための第２スイッチ回路部
    とを備え、
    前記第１スイッチ回路部と前記第２スイッチ回路部とは、前記複数の基準電圧供給線を介して前記基準電圧を前記階調電圧生成回路に供給する動作と、前記少なくとも一の配線を介して前記プリチャージ電圧を前記出力電圧・プリチャージ電圧切替部に供給する動作を排他的に行う
    表示装置の駆動回路。
  10. マトリックス状に形成された画素を有する表示パネルと、
    映像信号を供給する表示コントローラと、
    複数の基準電圧を供給する電源回路と、
    前記表示パネルの走査線へ走査信号を供給するゲートドライバと、
    前記映像信号に応答して前記表示パネルのデータ線を駆動する駆動回路
    とを具備し、
    前記駆動回路が、
    階調電圧配線と、
    前記複数の基準電圧とプリチャージ電圧とを受け取り、前記複数の基準電圧から生成した複数の階調電圧を前記階調電圧配線のそれぞれに出力可能するように構成されると共に、前記複数の階調電圧配線のうちの少なくとも一の配線に前記プリチャージ電圧を選択的に供給可能に構成された階調電圧供給部と、
    前記複数の階調電圧を受け取り、前記複数の階調電圧のうち前記映像信号に応じた階調電圧を選択し、選択された前記階調電圧を出力するＤＡコンバータ回路と、
    前記階調電圧出力回路から受け取った前記階調電圧と前記少なくとも一の配線から受け取った前記プリチャージ電圧とを選択的に出力する出力電圧・プリチャージ電圧切替部と、
    前記出力電圧・プリチャージ電圧からの出力電圧に応じて前記データ線を駆動する
    とを備える
    表示装置。
JP2009209101A 2009-09-10 2009-09-10 表示装置及びそれに使用される駆動回路 Withdrawn JP2011059380A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009209101A JP2011059380A (ja) 2009-09-10 2009-09-10 表示装置及びそれに使用される駆動回路
US12/878,719 US20110057924A1 (en) 2009-09-10 2010-09-09 Display device and drive circuit used therefor
CN201010284417.7A CN102024409A (zh) 2009-09-10 2010-09-10 显示装置及其使用的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009209101A JP2011059380A (ja) 2009-09-10 2009-09-10 表示装置及びそれに使用される駆動回路

Publications (1)

Publication Number Publication Date
JP2011059380A true JP2011059380A (ja) 2011-03-24

Family

ID=43647389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009209101A Withdrawn JP2011059380A (ja) 2009-09-10 2009-09-10 表示装置及びそれに使用される駆動回路

Country Status (3)

Country Link
US (1) US20110057924A1 (ja)
JP (1) JP2011059380A (ja)
CN (1) CN102024409A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038543A (ja) * 2013-08-17 2015-02-26 セイコーエプソン株式会社 データ線ドライバー、半導体集積回路装置、及び、電子機器
JP2020503536A (ja) * 2017-01-03 2020-01-30 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 電荷放出回路、表示基板、表示装置及びその電荷放出方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130127930A1 (en) * 2010-07-30 2013-05-23 Sharp Kabushiki Kaisha Video signal line driving circuit and display device provided with same
TWI484470B (zh) * 2013-01-10 2015-05-11 Himax Tech Ltd 顯示裝置
JP6231314B2 (ja) * 2013-07-16 2017-11-15 シナプティクス・ジャパン合同会社 表示駆動装置
TWI494913B (zh) * 2013-09-03 2015-08-01 Raydium Semiconductor Corp 源極驅動電路之預充電裝置及其運作方法
KR102127902B1 (ko) * 2013-10-14 2020-06-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN104155820B (zh) * 2014-08-13 2017-09-22 深圳市华星光电技术有限公司 一种阵列基板及驱动方法
KR102247526B1 (ko) * 2015-07-10 2021-05-03 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN105068345B (zh) * 2015-08-11 2018-06-22 深圳市华星光电技术有限公司 一种液晶显示面板
JP2017167426A (ja) * 2016-03-17 2017-09-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN108170021B (zh) * 2018-02-12 2023-05-23 宗仁科技(平潭)有限公司 一种电子表驱动电路和电子表

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438784B1 (ko) * 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
JP3627710B2 (ja) * 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
KR100746288B1 (ko) * 2005-11-21 2007-08-03 삼성전자주식회사 신호선 프리차아지 회로, 상기 회로를 포함하는 액정 표시장치의 구동장치 및 액정 표시 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038543A (ja) * 2013-08-17 2015-02-26 セイコーエプソン株式会社 データ線ドライバー、半導体集積回路装置、及び、電子機器
JP2020503536A (ja) * 2017-01-03 2020-01-30 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 電荷放出回路、表示基板、表示装置及びその電荷放出方法
US11238820B2 (en) 2017-01-03 2022-02-01 Boe Technology Group Co., Ltd. Charge release circuit, display substrate, display device and charge release method thereof
JP7195928B2 (ja) 2017-01-03 2022-12-26 京東方科技集團股▲ふん▼有限公司 電荷放出回路、表示基板、表示装置及びその電荷放出方法

Also Published As

Publication number Publication date
CN102024409A (zh) 2011-04-20
US20110057924A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP2011059380A (ja) 表示装置及びそれに使用される駆動回路
KR100859467B1 (ko) 액정표시장치 및 그 구동방법
US7369124B2 (en) Display device and method for driving the same
JP4887657B2 (ja) アクティブマトリクス型表示装置及びその駆動方法
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
JP2007034305A (ja) 表示装置
JP2005234495A (ja) 表示信号処理装置および表示装置
JP2005242359A (ja) 液晶表示装置
US8044911B2 (en) Source driving circuit and liquid crystal display apparatus including the same
JP2006119404A (ja) 電気光学装置及び電子機器
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR20160094469A (ko) 표시장치
JP2006171034A (ja) 表示装置および携帯端末
US20090273593A1 (en) Display Device and Electronic Device
KR101958654B1 (ko) 도트 인버젼 액정표시장치
JP4534743B2 (ja) 電気光学装置及び電子機器
JP2007017705A (ja) 駆動回路、電気光学装置及び電子機器
JP5035165B2 (ja) 表示駆動装置及び表示装置
JP2007010871A (ja) 表示信号処理装置および液晶表示装置
JP2000276110A (ja) 液晶表示装置
JP4692871B2 (ja) 表示駆動装置及び表示装置
JP5418388B2 (ja) 液晶表示装置
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP2005321510A (ja) 表示装置及びその駆動制御方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121204