JP7195928B2 - 電荷放出回路、表示基板、表示装置及びその電荷放出方法 - Google Patents

Description

関連出願の相互参照
本願発明は、出願日が２０１７年１月３日であり、出願番号が第２０１７２０００２３８０.１である中国特許出願に対して優先権を主張し、前記中国特許出願に開示された内容の全文が本開示の例示の一部として引用される。

本開示の例示は、電荷放出回路、表示基板、表示装置及びその電荷放出方法に関する。

液晶表示パネルは、互いに対向して設置されたカラーフィルム基板とアレイ基板、及びカラーフィルム基板とアレイ基板との間に位置する液晶を含む。

例えば、カラーフィルム基板のベース基板には、共通電極が形成され、アレイ基板のベース基板には、複数の横方向に配列されるゲート線及び複数の縦方向に配列されるデータ線が形成され、ゲート線とデータ線が交叉して複数の画素領域が形成され、各画素領域内には一つの薄膜トランジスタ及び一つの画素電極が形成される。例えば、薄膜トランジスタは、ゲート線に接続されたゲート、データ線に接続されたソース及び画素電極に接続されたドレインを含む。表示パネルを制御して画像を表示する時、ゲート線を介してゲートに電圧を印加することで薄膜トランジスタを導通し、データ線、ソース及びドレインを介して画素電極に画素電圧を印加し、また、共通電極に共通電圧を印加することで、画素電圧及び共通電圧の作用下で液晶が偏向され、表示パネルが画像を表示するようになる。画像を表示するために表示パネルを制御する必要がない場合、画素電極及び共通電極に電圧を印加することを停止し、液晶が偏向されなく、表示パネルがブランクスクリーンの状態になるようになる。

本開示の例示は、電荷放出回路、表示基板、表示装置及びその電荷放出方法を提供する。

本開示の少なくとも一つの例示は、コントローラと、電荷放出サブ回路と、第１の導体とを含み、前記電荷放出サブ回路は、コントローラと、第１の導体と、アレイ基板の有効表示領域内の第２の導体とにそれぞれ接続され、前記電荷放出サブ回路は、前記コントローラの制御によって、前記第１の導体及び前記第２の導体を導通して、前記第２の導体上の電荷を前記第１の導体に向って移動させるように配置される、電荷放出回路を提供する。

本開示の一例示が提供する電荷放出回路によれば、前記第２の導体は、少なくとも一つのゲート線を含み、前記コントローラは、第１の制御線を含み、前記電荷放出サブ回路は、第１の電荷放出ユニットを含み、前記第１の電荷放出ユニットは、前記少なくとも一つのゲート線と、前記第１の制御線と、前記第１の導体とに接続され、前記第１の電荷放出ユニットは、前記第１の制御線上の制御信号によって、前記第１の導体と、前記少なくとも一つのゲート線を導通するように配置される。

本開示の一例示が提供する電荷放出回路によれば、前記第２の導体は、複数のゲート線を含み、前記第１の電荷放出ユニットは、複数の第１のトランジスタを含み、前記第１の制御線は、前記ゲート線に対して垂直であり、前記複数の第１のトランジスタは、前記複数のゲート線に一対一に対応し、各前記第１のトランジスタのゲートは、いずれも前記第１の制御線に接続され、各前記第１のトランジスタの第１の極は、いずれも前記複数のゲート線のうちの一つのゲート線に接続され、各前記第１のトランジスタの第２の極は、いずれも前記第１の導体に接続される。

本開示の一例示が提供する電荷放出回路によれば、前記第２の導体は、少なくとも一つのデータ線を含み、前記コントローラは、第２の制御線を含み、前記電荷放出サブ回路は、第２の電荷放出ユニットを含み、前記第２の電荷放出ユニットは、前記少なくとも一つのデータ線と、前記第２の制御線と、前記第１の導体とにそれぞれ接続され、前記第２の電荷放出ユニットは、前記第２の制御線上の制御信号によって、前記第１の導体と前記少なくとも一つのデータ線を導通するように配置される。

本開示の一例示が提供する電荷放出回路によれば、前記第２の導体は、複数のデータ線を含み、前記第２の電荷放出ユニットは、複数の第２のトランジスタを含み、前記第２の制御線は、前記データ線に対して垂直であり、前記複数の第２のトランジスタは、前記複数のデータ線に一対一に対応し、各前記第２のトランジスタのゲートは、いずれも前記第２の制御線に接続され、各前記第２のトランジスタの第１の極は、いずれも前記複数のデータ線のうちの一つのデータ線に接続され、各前記第２のトランジスタの第２の極は、いずれも前記第１の導体に接続される。

本開示の一例示が提供する電荷放出回路によれば、前記第２の導体は、少なくとも一つの画素電極をさらに含み、前記コントローラは、第３の制御線をさらに含み、前記電荷放出サブ回路は、第３の電荷放出ユニットをさらに含み、前記第３の電荷放出ユニットは、前記アレイ基板におけるゲート線及び前記第３の制御線にそれぞれ接続され、前記第３の電荷放出ユニットは、前記第３の制御線上の制御信号を前記ゲート線に書き込むことで、各前記画素電極と、前記画素電極に接続されるデータ線を導通するように配置される。

本開示の一例示が提供する電荷放出回路によれば、前記第３の電荷放出ユニットは、複数の第３のトランジスタを含み、前記複数の第３のトランジスタは、前記アレイ基板における複数のゲート線に一対一に対応し、前記第２の導体は、各前記ゲート線に接続される複数の画素電極を含み、前記第３の制御線は、前記ゲート線に対して垂直であり、各前記第３のトランジスタのゲート及び第１の極は、いずれも前記第３の制御線に接続され、各前記第３のトランジスタの第２の極は、いずれも前記複数のゲート線のうちの一つのゲート線に接続される。

本開示の一例示が提供する電荷放出回路によれば、前記第１の導体の体積は、前記第２の導体の体積より大きい。

本開示の一例示が提供する電荷放出回路によれば、前記第１の導体は、共通電極線または蓄積電極線である。

本開示の少なくとも一つの例示は、前記いずれか１つの電荷放出回路を備える表示基板を提供する。

本開示の少なくとも一つの例示は、前記いずれか１つの表示基板を含む表示パネルを備える表示装置をさらに提供する。

本開示の少なくとも一つの例示は、表示パネルがブランクスクリーンになる場合、前記コントローラに制御信号を印加し、前記コントローラの制御によって、前記第１の導体及び前記第２の導体を導通して、前記第２の導体上の電荷を前記第１の導体に向って移動させるステップを含む、前記いずれか１つの表示装置の電荷放出方法をさらに提供する。

本開示の一例示が提供する方法によれば、前記第１の導体は、共通電極線または蓄積電極線であり、前記第２の導体は、ゲート線、データ線、または画素電極のうちの少なくとも一つを含む。

本開示の一例示が提供する方法によれば、前記第１の導体の体積は、前記第２の導体の体積より大きい。

本開示の例示中の技術案をより明確に説明するために、以下には、例示の説明で必要になる図面について簡単に記述し、以下で描写する図面は単なる本開示の例示の一例に過ぎないことは明らかであり、当業者にとっては、創作的な労働をせずにこれらの図面に従って他の図面を得ることができる。

本開示の一例示が提供する電荷放出回路の構造模式図である。 アレイ基板の構造模式図である。 他のアレイ基板の構造模式図である。 本開示の一例示が提供する他の電荷放出回路の構造模式図である。 本開示の一例示が提供するもう一つの電荷放出回路の構造模式図である。 本開示の一例示が提供するさらにもう一つの電荷放出回路の構造模式図である。 本開示の他の例示が提供する一つの電荷放出回路の構造模式図である。 本開示の他の例示が提供する他の一つの電荷放出回路の構造模式図である。

本開示の例示の目的、技術案及び利点がより明確にするために、以下は、本開示の例示の図面に合わせて、本開示の例示の技術案をより明確に、完璧に記述する。記述した例示は、本開示の一部の例示であり、全ての例示ではないことは明らかである。記述した本開示の例示に基づいて、当業者が創作的な労働をせずに得る他の全ての例示は、本発明の保護範囲に属する。

他に定義されない限り、本明細書で使用される技術的用語または科学的用語は、本発明が属する技術分野の当業者に理解される通常の意味である。本開示において使用される「第１の」、「第２の」及び類似の用語は、順序、数または重要性を示すものではなく、ただ異なる構成要素を区別するために使用される。同様に、「一つの」、「一」または「この」等の類似な用語は、数を制限することを示すものではなく、少なくとも一つ存在することを示す。「備える」または「含む」等の類似の用語は、この用語の先行部分に記載された要素または部品がこの用語の後ろに記載された要素または部品及びその同等物を含むことを意図し、他の要素または部品を除外しないことを意味する。「接続」または「連続」等の類似の用語は、物理的接続または機械的接続に限定されず、直接的または間接的な電気的接続を含み得る。「上」、「下」、「左」、「右」等は、相対的な位置関係を示すためだけに用いられ、記載される対象の絶対位置が変化した場合には、それに応じて相対的な位置関係も変化する。

画像を表示するために表示パネルを制御する必要がない場合、アレイ基板の有効表示領域内の一部の導体（例えば、ゲート線やデータ線）に前回の時刻に電圧を印加する時残留した電荷が存在するため、一部の液晶が依然として偏向が発生していることで、ブランクスクリーン状態である表示パネルが輝点を表示してしまう。

本開示の全ての例示で採用されたトランジスタは、薄膜トランジスタまたは電界効果トランジスタまたは同じ特性を有する他のデバイスであってもよく、回路内の役割に従って、本開示の例示で採用されるトランジスタは、主に、スイッチングトランジスタである。ここで採用されたスイッチングトランジスタのソース、ドレインは、対称的であるので、そのソースとドレインは、交換可能である。本開示の例示において、トランジスタのゲートを除いた二つの極を区別するために、その中のソースを第１の極と称し、ドレインを第２の極と称する。図面中の形態従って、トランジスタの中間端をゲートとし、信号入力端をソースとし、信号出力端をドレインとして規定する。また、本開示の例示で採用されたスイッチングトランジスタは、Ｐ型スイッチングトランジスタとＮ型スイッチングトランジスタとの少なくとも一つを含み、ここで、Ｐ型スイッチングトランジスタは、ゲートがローレベルである時に導通され、ゲートがハイレベルである時に遮断され、Ｎ型スイッチングトランジスタは、ゲートがハイレベルである時に導通し、ゲートがローレベルである時に遮断される。

図１は、本開示の一例示が提供する電荷放出回路０の構造模式図であり、図１に示されたように、この電荷放出回路０は、コントローラ０１と、電荷放出サブ回路０２と、第１の導体０３とを含み、電荷放出サブ回路０２は、コントローラ０１、第１の導体０３及びアレイ基板の有効表示領域内の第２の導体Ａにそれぞれ接続される。コントローラ０１は、制御モジュールであってもよく、電荷放出サブ回路０２は、電荷放出モジュールであってもよい。

電荷放出サブ回路０２は、コントローラ０１の制御によって、第１の導体０３及び第２の導体Ａを導通して、第２の導体Ａ上の電荷を第１の導体０３に向って移動させるように配置される。例えば、第１の導体０３は、接地されることができる。

例えば、本開示の例示が提供する電荷放出回路において、電荷放出サブ回路０２は、コントローラ０１と第１の導体０３に接続され、電荷放出サブ回路０２は、コントローラ０１の作用下で、第１の導体０３とアレイ基板の有効表示領域の第２の導体Ａを導通して、第２の導体Ａ上の電荷が第１の導体０３までに移動させることができ、それで、アレイ基板の有効表示領域内の第２の導体Ａ上の電荷を減少させ、表示パネルがブランクスクリーン状態である場合の液晶偏向の確率を低減させ、ブランクスクリーン状態の表示パネル上の輝点の数量を減少させる。

図２Ａは、アレイ基板１の構造模式図であり、図２Ａに示されたように、アレイ基板１は、ベース基板１００を含んでもよく、ベース基板１００の有効表示領域Ｙ内には、複数のゲート線Ａ１と複数のデータ線Ａ２が形成され、この複数のゲート線Ａ１と複数のデータ線Ａ２は、互いに絶縁されて交差して複数の画素領域が形成され、各画素領域内には一つのトランジスタＡ４と一つの画素電極Ａ３が形成されており、このトランジスタＡ４のゲートは、この画素領域を囲むゲート線Ａ１に接続され、トランジスタＡ４のソースは、この画素領域を囲むデータ線Ａ２に接続され、トランジスタＡ４のドレインは、この画素領域内の画素電極Ａ３に接続される。例えば、ベース基板１００の非有効表示領域（即ち、エッジ領域）内には、第１の共通電極線０３１及び第２の共通電極線０３２が形成されている。例えば、第１の共通電極線０３１は、ゲート線Ａ１に対して垂直であり、第２の共通電極線０３２は、データ線Ａ２に対して垂直である。例えば、第１の共通電極線０３１は、ゲート線Ａ１と絶縁され、第２の共通電極線０３２は、データ線Ａ２と絶縁される。例えば、データ線は、例えば、階調電圧などのデータ信号を画素に入力するように配置される。例えば、ゲート線は、例えば、ゲート電圧などのゲート信号をトランジスタに入力するように配置される。

図２Ｂに示されたように、ベース基板１００の有効表示領域Ｙ内には、さらに、複数の蓄積電極線Ａ０が形成されてもよく、各蓄積電極線Ａ０は、一行の画素領域を通過してゲート線Ａ１と平行に設置される。

例えば、図２Ａ及び２Ｂに示されたように、トランジスタＡ４は、アレイに配列され、各ゲート線は、一行のトランジスタＡ４に接続され、各データ線は、一列のトランジスタＡ４に接続され、各画素電極は、一つのトランジスタＡ４に接続される。各ゲート線に対応する画素電極は、トランジスタＡ４を介してこのゲート線に接続された画素電極である。各画素電極に対応するデータ線は、トランジスタＡ４を介してこの画素電極に接続されたデータ線である。

例えば、第１の導体０３の体積は、第２の導体Ａの体積より大きくてもよい。この時、第１の導体０３の体積が大きいため、第１の導体０３が受け可能な電荷量も多いので、第１の導体０３は、第２の導体Ａのために、多くの電荷を分担することができる。例えば、第１の導体０３の線幅は、第２の導体Ａの線幅より大きくてもよく、それで、第１の導体０３が受け可能な電荷量が大きくなる。例示的に、アレイ基板は、ベース基板を含み、ベース基板には、各種の導線が形成されており、ここで、共通電極線と蓄積電極線が広いが、他の導線（例えば、ゲート線やデータ線など）が狭い。第１の導体０３は、アレイ基板上の共通電極線または蓄積電極線であってもよく、第２の導体Ａは、アレイ基板の有効表示領域内のいずれか１つの導体であり、例えば、第２の導体Ａは、ゲート線、データ線または画素電極であってもよい。

以下は、第１の導体がアレイ基板上の共通電極線であり、第２の導体がそれぞれアレイ基板上のゲート線、データ線及び画素電極である場合を例として、本開示の例示が提供する電荷放出回路について解釈し説明する。

第１の方面において、第２の導体は、少なくとも一つのゲート線を含み、コントローラは、第１の制御線を含み、電荷放出サブ回路は、第１の電荷放出ユニットを含み、第１の電荷放出ユニットは、少なくとも一つのゲート線、第１の制御線及び第１の導体にそれぞれ接続され、第１の電荷放出ユニットは、第１の制御線上の制御信号によって、第１の導体と少なくとも一つのゲート線を導通するように配置される。

図３は、本開示の例示が提供する電荷放出回路０の構造模式図であり、図３に示されたように、第２の導体は、複数のゲート線Ａ１を含み、第１の電荷放出ユニット０２１は、複数の第１のトランジスタ０２１１を含み、複数の第１のトランジスタ０２１１は、複数のゲート線Ａ１に一対一で対応する。各第１のトランジスタ０２１１のゲートＧは、いずれも第１の制御線０１１に接続され、各第１のトランジスタ０２１１の第１の極J１は、いずれも対応するゲート線Ａ１に接続され、各第１のトランジスタ０２１１の第２の極J２は、いずれもゲート線Ａ１に対して垂直である第１の共通電極線０３１に接続され、ここで、第１の制御線０１１は、ゲート線Ａ１に対して垂直である。例えば、第１の制御線０１１は、各ゲート線Ａ１と互いに絶縁される。

ブランクスクリーン状態になるように表示パネルを制御する必要がある場合、複数の第１のトランジスタ０２１１のうちの各第１のトランジスタ０２１１が導通状態である（即ち、各第１のトランジスタ０２１１のうちの第１の極J１と第２の極J２が連通状態である）ように、第１の制御線０１１に制御信号を入力し、これによって、各第１のトランジスタ０２１１は、接続されているゲート線Ａ１と第１の共通電極線０３１を導通し、この時、ゲート線Ａ１に電荷が残留されていると、この残留された電荷は、第１の共通電極線０３１に向って流れることができ、従って、ゲート線Ａ１上の電荷が減少し、この時、第２の導体上の電荷を分担するための第１の導体が第１の共通電極線０３１である。表示パネルがブランクスクリーン状態になってから、ゲート線上の電荷が少ないため、電圧の作用下で液晶が偏向されることを防止し、表示パネル上で輝点を表示することを防止し、ブランクスクリーン状態である表示パネルが輝点を表示する問題を解決することができる。

第２の方面において、第２の導体は、少なくとも一つのデータ線を含み、コントローラは、第２の制御線を含み、電荷放出サブ回路は、第２の電荷放出ユニットを含み、第２の電荷放出ユニットは、少なくとも一つのデータ線、第２の制御線及び第１の導体にそれぞれ接続されることができ、第２の電荷放出ユニットは、第２の制御線上の制御信号によって、第１の導体と少なくとも一つのデータ線を導通するように配置される。

図４は、本開示の例示が提供するもう一つの電荷放出回路０の構造模式図であり、図４に示されたように、第２の導体におけるの少なくとも一つのデータ線は、複数のデータ線Ａ２を含み、第２の電荷放出ユニット０２２は、複数の第２のトランジスタ０２２１を含み、複数の第２のトランジスタ０２２１は、複数のデータ線Ａ２と一対一に対応し、各第２のトランジスタ０２２１のゲートＧは、いずれも第２の制御線０１２に接続され、各第２のトランジスタ０２２１の第１の極J１は、いずれも対応するデータ線Ａ２に接続され、各第２のトランジスタ０２２１の第２の極J２は、いずれもデータ線Ａ２に対して垂直である第２の共通電極線０３２に接続される。例えば、第２の制御線０１２は、データ線Ａ２に対して垂直であってもよい。

ブランクスクリーン状態になるように表示パネルを制御する必要がある場合、各第２のトランジスタ０２２１がいずれも導通状態になるように、第２の制御線０１２に制御信号を入力し、従って、各第２のトランジスタ０２２１は、接続されているデータ線Ａ２と第２の共通電極線０３２を導通し、この時、データ線Ａ２上に電荷が残留されていると、この残留された電荷は、第２の共通電極線０３２に向って流れることができ、従って、データ線Ａ２上の電荷を減少し、この時、第２の導体上の電荷を分担するための第１の導体が第２の共通電極線０３２である。表示パネルがブランクスクリーン状態になってから、データ線上の電荷が少なくて、電圧の作用下で液晶が偏向されることを防止し、表示パネル上で輝点を表示することを防止する。

第３の方面において、第２の方面に加えて、第２の導体は、少なくとも一つの画素電極をさらに含み、コントローラは、第３の制御線をさらに含み、電荷放出サブ回路は、第３の電荷放出ユニットをさらに含み、第３の電荷放出ユニットは、アレイ基板におけるゲート線及び第３の制御線にそれぞれ接続され、第３の電荷放出ユニットは、第３の制御線上の制御信号をゲート線に書き込むことによって、画素電極と画素電極に対応するデータ線とを導通する。

図５は、本開示の例示が提供するさらにもう一つの電荷放出回路０の構造模式図であり、図５に示されたように、図４に加えて、電荷放出サブ回路は、第３の電荷放出ユニット０２３をさらに含み、第３の電荷放出ユニット０２３は、複数の第３のトランジスタ０２３１を含み、複数の第３のトランジスタ０２３１は、アレイ基板における複数のゲート線Ａ１と一対一に対応し、第２の導体における少なくとも一つの画素電極は、各ゲート線Ａ１に対応する複数の画素電極Ａ３を含み、各第３のトランジスタ０２３１のゲートＧと第１の極J１は、いずれも第３の制御線０１３に接続され、各第３のトランジスタ０２３１の第２の極J２は、いずれもこの第３のトランジスタ０２３１に対応するゲート線Ａ１に接続され、第３の制御線０１３は、ゲート線Ａ１に対して垂直することができる。

ブランクスクリーン状態になるように表示パネルを制御する必要がある場合、各第３のトランジスタ０２３１が全て導通状態になるように、第３の制御線０１３に制御信号を入力することもでき、従って、第３のトランジスタ０２３１の第１の極と第２の極に沿って、第３の制御線０１３上の制御信号をこの第３のトランジスタ０２３１に対応するゲート線Ａ１に入力し、このゲート線Ａ１に接続された画素領域中のトランジスタを導通することで、このゲート線Ａ１に対応する画素電極Ａ３と画素電極Ａ３に対応するデータ線Ａ２を導通する。例えば、各第２のトランジスタ０２２１が全て導通の状態になるように、第２の制御線０１２に制御信号を入力することもでき、従って、各第２のトランジスタ０２２１は、接続されているデータ線Ａ２と第２の共通電極線０３２を導通する。この時、画素電極Ａ３上に電荷が残留されていると、この残留された電荷は、データ線Ａ２に向って流れ、さらに、第２の共通電極線０３２に流れるｋとができ、それで、データ線Ａ２と画素電極Ａ３上の電荷を減少し、この時、第２の導体上の電荷を分担するための第１の導体が第２の共通電極線０３２である。表示パネルがブランクスクリーン状態になってから、データ線と画素電極上の電荷が少なくて、電圧の作用下で液晶が偏向されることを防止し、表示パネル上で輝点を表示することを防止する。

第４の方面において、図６は、本開示の他の例示が提供する電荷放出回路０の構造模式図であり、図６に示されたように、第２の導体は、アレイ基板上の複数のゲート線Ａ１と複数のデータ線Ａ２を含み、この電荷放出回路０は、複数の第１のトランジスタ０２１１と、複数の第２のトランジスタ０２２１と、第１の制御線０１１と、第２の制御線０１２と、第１の共通電極線０３１と、第２の共通電極線０３２とを含むことができる。

例えば、第１の共通電極線０３１は、ゲート線Ａ１に対して垂直であり、また、データ線Ａ２に対して平行であり、第１の制御線０１１は、第１の共通電極線０３１に対して平行である。第２の共通電極線０３２は、データ線Ａ２に対して垂直であり、また、ゲート線Ａ１に対して平行であり、第２の制御線０１２は、第２の共通電極線０３２に対して平行である。複数の第１のトランジスタ０２１１は、複数のゲート線Ａ１に一対一に対応し、複数の第２のトランジスタ０２２１は、複数のデータ線Ａ２に一対一に対応する。各第１のトランジスタ０２１１のゲートは、いずれも第１の制御線０１１に接続され、各第１のトランジスタ０２１１の第１の極は、いずれもこの第１のトランジスタに対応するゲート線Ａ１に接続され、各第１のトランジスタ０２１１の第２の極は、いずれも第１の共通電極線０３１に接続される。各第２のトランジスタ０２２１のゲートは、いずれも第２の制御線０１２に接続され、各第２のトランジスタ０２２１の第１の極は、いずれもこの第２のトランジスタに対応するデータ線Ａ２に接続され、各第２のトランジスタ０２２１の第２の極は、いずれも第２の共通電極線０３２に接続される。

ブランクスクリーン状態になるように表示パネルを制御する必要がある場合、各第１のトランジスタ０２１１が全て導通の状態になるように、第１の制御線０１１に制御信号を入力することができ、従って、各第１のトランジスタ０２１１は、接続されているゲート線Ａ１と第１の共通電極線０３１を導通し、この時、ゲート線Ａ１に電荷が残留されていると、この残留された電荷は第１の共通電極線０３１に向って流れることができ、それで、ゲート線Ａ１上の電荷が減少する。また、各第２のトランジスタ０２２１が導通の状態になるように、第２の制御線０１２に制御信号を入力することができ、従って、各第２のトランジスタ０２２１は、接続されているデータ線Ａ２と第２の共通電極線０３２を導通し、この時、データ線Ａ２に電荷が残留されていると、この残留された電荷は、第２の共通電極線０３２に向って流れることができ、それで、データ線Ａ２上の電荷が減少する。この時、第２の導体上の電荷を分担するための第１の導体は、第１の共通電極線０３１と第２の共通電極線０３２である。表示パネルがブランクスクリーン状態になってから、データ線上の電荷が少なくなる。

第５の方面において、図７は、本開示の他の例示が提供する他の一つの電荷放出回路０の構造模式図であり、図７に示されたように、第２の導体は、アレイ基板上の複数のゲート線Ａ１、複数のデータ線Ａ２及び複数の画素電極Ａ３を含み、この電荷放出回路０は、複数の第１のトランジスタ０２１１と、複数の第２のトランジスタ０２２１と、複数の第３のトランジスタ０２３１と、第１の制御線０１１と、第２の制御線０１２と、第３の制御線０１３と、第１の共通電極線０３１と、第２の共通電極線０３２とを含んでもよい。

例えば、第１の共通電極線０３１は、ゲート線Ａ１に対して垂直であり、また、データ線Ａ２に対して平行である。第１の制御線０１１と第３の制御線０１３は、いずれも、第１の共通電極線０３１に対して垂直であり、また、第１の共通電極線０３１の近傍に設置され、例えば、第１の制御線０１１は、第１の共通電極線０３１の有効表示領域に近い一側に設置され、第３の制御線０１３は、第１の共通電極線０３１の有効表示領域から離れる一側に設置される。第２の共通電極線０３２は、データ線Ａ２に対して垂直であり、また、ゲート線Ａ１に対して平行である。第２の制御線０１２は、第２の共通電極線０３２に対して平行であり、また、第２の共通電極線０３２の近傍に設置され、例えば、第２の共通電極線０３２の有効表示領域に近い一側に設置される。

複数の第１のトランジスタ０２１１は、複数のゲート線Ａ１に一対一に対応し、複数の第２のトランジスタ０２２１は、複数のデータ線Ａ２に一対一に対応し、複数の第３のトランジスタ０２３１は、複数のゲート線Ａ１に一対一に対応する。各第１のトランジスタ０２１１のゲートは、いずれも第１の制御線０１１に接続され、各第１のトランジスタ０２１１の第１の極は、いずれもこの第１のトランジスタに対応するゲート線Ａ１に接続され、各第１のトランジスタ０２１１の第２の極は、いずれも第１の共通電極線０３１に接続される。各第２のトランジスタ０２２１のゲートは、いずれも第２の制御線０１２に接続され、各第２のトランジスタ０２２１の第１の極は、いずれもこの第２のトランジスタに対応するデータ線Ａ２に接続され、各第２のトランジスタ０２２１の第２の極は、いずれも第２の共通電極線０３２に接続される。各第３のトランジスタ０２３１のゲートと第１の極は、いずれも第３の制御線０１３に接続され、各第３のトランジスタ０２３１の第２の極は、いずれもこの第３のトランジスタに対応するゲート線Ａ１に接続される。

ブランクスクリーン状態になるように表示パネルを制御する必要がある場合、各第１のトランジスタ０２１１が全て導通の状態になるように、第１の制御線０１１に制御信号を入力することができ、従って、各第１のトランジスタ０２１１は、接続されるゲート線Ａ１と第１の共通電極線０３１を導通し、この時、ゲート線Ａ１に電荷が残留されていると、この残留された電荷は、第１の共通電極線０３１に流れることができて、ゲート線Ａ１上の電荷が減少する。

例えば、各第２のトランジスタ０２２１が全て導通の状態になるように、第２の制御線０１２に制御信号を入力することもでき、従って、各第２のトランジスタ０２２１は、接続されているデータ線Ａ２と第２の共通電極線０３２を導通し、この時、データ線Ａ２に電荷が残留されていると、この残留された電荷は、第２の共通電極線０３２に流れることができ、それて、データ線Ａ２上の電荷が減少する。表示パネルがブランクスクリーン状態になってから、データ線上の電荷が少なくなる。

さらに、各第３のトランジスタ０２３１が全て導通の状態になるように、第３の制御線０１３に制御信号を入力することもでき、従って、第３の制御線０１３上の制御信号を、第３のトランジスタ０２３１の第１の極と第２の極からこの第３のトランジスタ０２３１に対応するゲート線Ａ１までに入力し、このゲート線Ａ１に対応する画素電極Ａ３とこの画素電極Ａ３に対応するデータ線Ａ２を導通する。この時、画素電極Ａ３に電荷が残留されていると、この残留された電荷は、データ線Ａ２に流れ、さらに第２の共通電極線０３２に流れることができ、それで、データ線Ａ２と画素電極Ａ３上の電荷が減少する。

この時、第２の導体上電荷を分担するための第１の導体は、第１の共通電極線０３１と第２の共通電極線０３２である。表示パネルがブランクスクリーン状態になってから、アレイ基板の有効表示領域内の導体（例えば、ゲート線、データ線及び画素電極など）上の電荷がす少なくなり、電圧の作用下で液晶が偏向されることを防止し、表示パネル上で輝点を表示することを防止する。

例えば、本開示の例示において、同じ方向に延びる部材を同一層に形成することができる。例えば、データ線Ａ２、第１の共通電極線０３１、第１の制御線０１１及び第３の制御線０１３の少なくとも二つは、同一層に形成されてもよく、例えば、第１の層に位置する。ゲート線Ａ１、第２の制御線０１２及び共通電極線０３２の少なくとも二つは同一層に形成されてもよく、例えば、第２の層に位置する。例えば、二つの線の交差点が電気的に接続されないように、第１の層と第２の層との間に絶縁層を設置することができる。

例えば、本開示の例示において、二つの部材は、トランジスタを介して接続されることができる。例えば、各図中の黒い点は、電気的接続を表すことができる。例えば、各図において、交差している二つの線は、交差点において互いに絶縁される。

まとめ、本開示の例示が提供する電荷放出回路には、電荷放出サブ回路がコントローラと第１の導体にそれぞれ接続され、また、電荷放出サブ回路は、コントローラの作用下で、第１の導体とアレイ基板有効表示領域の第２の導体を導通することで、第２の導体上の電荷を第１の導体に移動させることができ、それで、アレイ基板の有効表示領域内の第２の導体上の電荷が減少し、表示パネルがブランクスクリーン状態である時に液晶が偏向される確率を減少し、ブランクスクリーン状態である表示パネル上の輝点の数量が減少する。

本開示の例示は、図１、図３、図４、図５、図６または図７のいずれか１つに示された電荷放出回路を含む表示基板をさらに提供する。

さらに、本開示の例示は、図１、図３、図４、図５、図６または図７の何れか１つに示された電荷放出回路を設置した表示基板を含む表示パネルをさらに提供する。例えば、この表示基板は、アレイ基板であってもよい。例えば、表示パネルは、アレイ基板に対向する対向基板をさらに含んでもよい。例えば、対向基板は、カラーフィルム基板であってもよいが、これに限定されない。実装中、この表示基板は対向基板であってもよいが、本開示の例示はこれに対して限定しない。

さらに、本開示の例示は、表示パネルを備える表示装置をさらに提供し、この表示パネルにおける表示基板は、図１、図３、図４、図５、図６または図７のいずれか１つに示された電荷放出回路を含む。この表示装置は、液晶パネル、電子ペーパー、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ-Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）パネル、アクティブマトリックス有機発光ダイオード（Ａｃｔｉｖｅ-ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＡＭＯＬＥＤ）パネル、携帯電話、タブレットＰＣ、テレビ、テレビ、ノートブックコンピュータ、デジタルフレーム、ナビゲータなど、表示機能を備えた任意の製品や部材であってもよい。

本開示の少なくとも一つの例示は、上述したいずれか１つの電荷放出回路を用いて電荷を放出することを含む表示装置の電荷放出方法をさらに提供する。この方法は、表示パネルがブランクスクリーンになる場合、コントローラに制御信号を印加して、コントローラの制御下で、第１の導体と第２の導体を導通することで、第２の導体上の電荷を第１の導体に移動させる。

例えば、表示パネルがブランクスクリーン状態である場合、表示装置は、スタンバイ状態である。

以上の説明は、本発明の具体的な実施形態に過ぎず、本発明の保護範囲はこれに限定されるものではなく、当業者にとって、本発明に開示された技術範囲内で変更または置換を容易に想到し、それらの変更または置換も本発明の保護範囲内に入るべきである。従って、本発明の保護範囲は、請求の範囲の保護範囲に準拠する。

Claims (12)

1. コントローラと、電荷放出サブ回路と、第１の導体とを含み、
   前記電荷放出サブ回路は、前記コントローラ、前記第１の導体及びアレイ基板の有効表示領域内の第２の導体にそれぞれ接続され、
   前記電荷放出サブ回路は、前記コントローラの制御によって、前記第１の導体及び前記第２の導体を導通して、前記第２の導体上の電荷を前記第１の導体に向って移動させるように配置され、
   前記第２の導体は、少なくとも一つのデータ線を含み、前記コントローラは、第２の制御線を含み、
   前記電荷放出サブ回路は、第２の電荷放出ユニットを含み、
   前記第２の電荷放出ユニットは、前記少なくとも一つのデータ線、前記第２の制御線及び前記第１の導体にそれぞれ接続され、
   前記第２の電荷放出ユニットは、前記第２の制御線上の制御信号によって、前記第１の導体と前記少なくとも一つのデータ線を導通するように配置され、
   前記第２の導体は、ゲート線と少なくとも一つの画素電極をさらに含み、
   前記コントローラは、第３の制御線をさらに含み、
   前記電荷放出サブ回路は、第３の電荷放出ユニットをさらに含み、
   前記第３の電荷放出ユニットは、前記アレイ基板における前記ゲート線及び前記第３の制御線にそれぞれ接続され、
   前記第３の電荷放出ユニットは、前記第３の制御線上の制御信号を前記ゲート線に書き込むことで、各前記画素電極と、前記画素電極に接続されるデータ線とを導通させるように配置され、
   前記第２の導体は、複数のデータ線を含み、前記第２の電荷放出ユニットは、複数の第２のトランジスタを含み、前記複数の第２のトランジスタの各々のゲートは、前記第２の制御線に接続され、前記複数の第２のトランジスタの各々の第１の極は、前記複数のデータ線のうちの一つのデータ線に接続され、前記複数の第２のトランジスタの各々の第２の極は、前記第１の導体に接続され、
   前記第２の導体は、複数のゲート線を含み、前記第３の電荷放出ユニットは、複数の第３のトランジスタを含み、前記複数の第３のトランジスタの各々のゲート及び第１の極の双方は、前記第３の制御線に接続され、前記複数の第３のトランジスタの各々の第２の極は、前記複数のゲート線のうちの一つのゲート線に接続され、
   前記複数のゲート線及び前記複数のデータ線は、前記有効表示領域内に配置され、互いに絶縁され、かつ互いに交差して複数の画素領域を形成し、トランジスタ及び画素電極が前記複数の画素領域の各々に配置され、前記トランジスタのゲートは、一つのゲート線に接続され、前記トランジスタのソースは、前記データ線に接続され、前記トランジスタのドレインは、前記画素領域内の前記画素電極に接続され、
   前記第２の制御線は、前記第３の制御線から絶縁されている、電荷放出回路。
2. 前記コントローラは、第１の制御線を含み、
   前記電荷放出サブ回路は、第１の電荷放出ユニットを含み、
   前記第１の電荷放出ユニットは、前記複数のゲート線における少なくとも一つのゲート線、前記第１の制御線及び前記第１の導体に接続され、
   前記第１の電荷放出ユニットは、前記第１の制御線上の制御信号によって、前記第１の導体と前記少なくとも一つのゲート線を導通するように配置される
   請求項１に記載の電荷放出回路。
3. 前記第１の電荷放出ユニットは、複数の第１のトランジスタを含み、
   前記第１の制御線は、前記ゲート線に対して垂直であり、
   前記複数の第１のトランジスタは、前記複数のゲート線に一対一に対応し、
   前記複数の第１のトランジスタの各々のゲートは、いずれも前記第１の制御線に接続され、前記複数の第１のトランジスタの各々の第１の極は、いずれも前記複数のゲート線のうちのの一つのゲート線に接続され、前記複数の第１のトランジスタの各々の第２の極は、いずれも前記第１の導体に接続される
   請求項２に記載の電荷放出回路。
4. 前記第２の制御線は、前記データ線に対して垂直であり、
   前記複数の第２のトランジスタは、前記複数のデータ線に一対一に対応する
   請求項３に記載の電荷放出回路。
5. 前記複数の第３のトランジスタは、前記アレイ基板における複数のゲート線に一対一に対応し、
   前記第２の導体は、各前記ゲート線に接続される複数の画素電極を含み、
   前記第３の制御線は、前記ゲート線に対して垂直である
   請求項１ないし４のいずれか一項に記載の電荷放出回路。
6. 前記第１の導体の線幅は、前記第２の導体の線幅より大きい
   請求項１ないし５のいずれか一項に記載の電荷放出回路。
7. 前記第１の導体は、共通電極線または蓄積電極線である
   請求項１ないし６のいずれか一項に記載の電荷放出回路。
8. 請求項１ないし７のいずれか一項に記載の電荷放出回路を備える、表示基板。
9. 請求項８に記載の表示基板を含む表示パネルを備える、表示装置。
10. 請求項９に記載の表示装置における電荷放出方法であって、
    前記表示パネルがブランクスクリーンになる場合、前記コントローラに制御信号を印加するステップと、
    前記コントローラの制御によって、前記第１の導体及び前記第２の導体を導通させるステップと、
    前記第２の導体上の電荷を前記第１の導体に向って移動させるステップと、を含み、
    前記コントローラの制御によって、前記第１の導体及び前記第２の導体を導通させるステップは、
    前記第２の制御線に制御信号を入力し、前記データ線上の電荷を前記第１の導体に移動させるステップと、
    前記第３の制御線に制御信号を入力し、前記画素電極上の電荷を前記第１の導体に移動させるステップと、を含む
    電荷放出方法。
11. 前記第１の導体は、共通電極線または蓄積電極線であり、
    前記第２の導体は、ゲート線、データ線または画素電極の少なくとも一つを含む
    請求項１０に記載の方法。
12. 前記第１の導体の線幅は、前記第２の導体の線幅より大きい
    請求項１０または１１に記載の方法。

Images