JP2012173469A

JP2012173469A - 液晶表示装置及び液晶表示装置の駆動方法

Info

Publication number: JP2012173469A
Application number: JP2011034512A
Authority: JP
Inventors: Kenji Harada; 賢治原田; Takamitsu Fujimoto; 貴光藤本; Takahiro Onuma; 高裕大沼
Original assignee: Japan Display Central Inc
Current assignee: Japan Display Central Inc
Priority date: 2011-02-21
Filing date: 2011-02-21
Publication date: 2012-09-10
Also published as: US20120212472A1; US8411240B2

Abstract

【課題】電源がオフされた際の残像の発生を回避することができる液晶表示装置及び液晶表示装置の駆動方法を提供する。
【解決手段】液晶表示装置は、第１基板と、第２基板と、液晶層ＬＱと、複数の走査線ＧＬと、複数の信号線ＳＬと、複数の画素スイッチＳＷＰと、複数の第１電極と、走査線駆動回路ＧＤと、第２電極と、電圧供給配線Ｗ１と、制御機構と、第１切替え機構と、第２切替え機構と、出力タイミング切替え機構と、を備える。第１切替え機構及び第２切替え機構は、制御機構から与えられる制御信号を基に、導通状態及び非導通状態の何れかに切替え可能である。出力タイミング切替え機構は、上記制御信号を基に、画素スイッチＳＷＰを導通状態に切替える第２走査信号を複数の走査線ＧＬに同時に出力可能である。
【選択図】図２

Description

本発明の実施形態は、液晶表示装置及び液晶表示装置の駆動方法に関する。

液晶表示装置は、軽量、薄型、低消費電力等の利点から注目を集めている。アクティブマトリクス型の液晶表示装置は、互いに対向する一対の基板と、この一対の基板間に挟持された液晶層と、マトリクス状に配置された複数の画素からなる表示部と、を備えている。上記一対の基板の一方は、表示部において、複数の画素が配列する行に沿って配置された走査線と、複数の画素が配列する列に沿って配置された信号線と、を備えている。液晶層に含まれる液晶分子は、液晶層に印加される電界によって、その配向状態が制御される。

なかでも、一対の基板の一方にマトリクス状に配置された複数の第１電極（画素電極）と、複数の第１電極と対向する第２電極（コモン電極）とを有し、第１電極と第２電極との間に生じる横電界によって液晶層に含まれる液晶分子の配向状態を制御するＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式の液晶表示装置は、広視野角や低消費電力などの優れた特徴を有し、テレビや携帯電話などのディスプレイ用途などに広く適用されている。

また、とりわけ近年においては、操作性を向上させる為のユーザーインターフェースを表示面に備える要求が強くなっており、上記液晶表示装置の表示面に接触感知要素を備えた製品が市場に拡がりつつある。

特開２００４−４５７８５号公報

特許文献１の液晶表示装置において、突発的な電源断時に、対向電極（第２電極）の電位がグランドレベルになる前提のもとに、全画素のＴＦＴを一斉にアクティブ状態に切替え、信号線の電位をグランドレベルに設定している。これにより、突発的に電源がオフした際の残像の発生の回避を図っている。

ところで、液晶表示装置では、第２電極に供給される電圧と、第１電極に順次書き込まれる映像信号とにより液晶層に含まれる液晶分子の配向が制御される。第２電極は、表示面の接触による静電容量の変化を検出するための配線を兼ねる場合がある。上記のように第２電極が形成された場合、電源がオフした際に第２電極の電位はグランドレベルとはならない。

電源がオフした際、各第２電極はそれぞれの時定数に応じて独立して電位が収束するため、仮に、電源がオフした際に全ての第１電極の電位を第２電極の電位と同電位にする処理をしたとしても、面内に均一な残像消去を瞬間的に実行することはできない。

この発明は以上の点に鑑みなされたもので、その目的は、電源がオフされた際の残像の発生を回避することができる液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

一実施形態に係る液晶表示装置は、
第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板及び第２基板間に保持された液晶層と、
前記第１基板上に形成され、行方向に延在した複数の走査線と、
前記第１基板上に形成され、列方向に延在した複数の信号線と、
前記第１基板上に形成され、前記複数の走査線及び複数の信号線に電気的に接続された複数の画素スイッチと、
前記第１基板上にマトリクス状に配置され、前記複数の画素スイッチに電気的に接続された複数の第１電極と、
前記複数の走査線に対応付けて第１走査信号を順番に出力可能な走査線駆動回路と、
前記第１基板又は第２基板上に形成され、前記複数の第１電極との間に形成される電界を前記液晶層に印加する第２電極と、
共通電圧を供給可能な電圧供給配線と、
制御信号を出力可能な制御機構と、
前記第２電極及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記第２電極及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第１切替え機構と、
前記複数の信号線及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記複数の信号線及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第２切替え機構と、
前記複数の走査線及び走査線駆動回路間に接続され、前記走査線駆動回路から前記第１走査信号が入力され、前記制御機構から前記制御信号が入力され、前記制御信号を基に、前記画素スイッチを導通状態に切替える第２走査信号を前記複数の走査線に同時に出力可能な出力タイミング切替え機構と、を備えたことを特徴としている。

また、一実施形態に係る液晶表示装置の駆動方法は、
第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板及び第２基板間に保持された液晶層と、前記第１基板上に形成され、行方向に延在した複数の走査線と、前記第１基板上に形成され、列方向に延在した複数の信号線と、前記第１基板上に形成され、前記複数の走査線及び複数の信号線に電気的に接続された複数の画素スイッチと、前記第１基板上にマトリクス状に配置され、前記複数の画素スイッチに電気的に接続された複数の第１電極と、前記複数の走査線に対応付けて第１走査信号を順番に出力可能な走査線駆動回路と、前記第１基板又は第２基板上に形成され、前記複数の第１電極との間に形成される電界を前記液晶層に印加する第２電極と、共通電圧を供給可能な電圧供給配線と、制御信号を出力可能な制御機構と、前記第２電極及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記第２電極及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第１切替え機構と、前記複数の信号線及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記複数の信号線及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第２切替え機構と、前記複数の走査線及び走査線駆動回路間に接続され、前記走査線駆動回路から前記第１走査信号が入力され、前記制御機構から前記制御信号が入力され、前記制御信号を基に、前記画素スイッチを導通状態に切替える第２走査信号を前記複数の走査線に同時に出力可能な出力タイミング切替え機構と、を備えた液晶表示装置の駆動方法において、
電源がオフされた際、
前記制御機構は前記制御信号を出力し、
前記制御信号を基に、前記駆動モード切替え機構は前記第２走査信号を前記複数の走査線に同時に出力し、前記第１切替え機構は前記第２電極及び電圧供給配線を導通状態に切替え、前記第２切替え機構は前記複数の信号線及び電圧供給配線を導通状態に切替え、前記複数の第１電極及び第２電極に前記共通電圧を供給させる、ことを特徴としている。

図１は、一実施形態に係る液晶表示装置を示す平面図である。図２は、上記液晶表示装置の回路構成を示す図であり、通常駆動時の動作の一例を説明するための図である。図３は、上記液晶表示装置の１画素を概略的に示す平面図であり、画素電極及び共通電極の構造を概略的に示す図である。図４は、上記液晶表示装置の断面構造を概略的に示す図である。図５は、上記液晶表示装置のアレイ基板の断面構造を概略的に示す図であり、入力手段による入力動作により、共通電極に静電容量結合の強弱を生じさせようとしている状態を示す図である。図６は、上記液晶表示装置の駆動方法の一例を説明するためのタイミングチャートである。図７は、上記液晶表示装置の回路構成を示す図であり、オフ駆動時の動作の一例を説明するための図である。

以下、図面を参照しながら一実施形態に係る液晶表示装置および液晶表示装置の駆動方法について詳細に説明する。本実施形態において、液晶表示装置は、入力位置情報を検出する機能を有し、一方の基板に画素電極及び共通電極を備え、これらの間に形成される横電界を利用して液晶分子をスイッチングする液晶表示モードとして、ＦＦＳ（Fringe Field Switching）モードを採り、ノーマリブラックである。

図１乃至図５に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板としてのアレイ基板ＡＲと、第２基板としての対向基板ＣＴと、液晶層ＬＱとを備えている。対向基板ＣＴは、アレイ基板ＡＲに所定の隙間を置いて対向配置されている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されている。液晶表示装置は、画像を表示する表示領域Ｒ１と、表示領域Ｒ１に重なった入力領域Ｒ２とを備えている。表示領域Ｒ１には、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸが形成されている。

アレイ基板ＡＲは、ガラス板や石英板などの光透過性を有する絶縁基板２０を用いて形成されている。表示領域Ｒ１において、絶縁基板２０上には、画素ＰＸ毎に配置されたｍ×ｎ個の画素電極ＰＥと、各画素ＰＸの行方向Ｘにそれぞれ延在したｎ本の走査線ＧＬ（ＧＬ１〜ＧＬｎ）と、各画素ＰＸの列方向Ｙにそれぞれ延在したｍ本の信号線ＳＬ（ＳＬ１〜ＳＬｍ）と、走査線ＧＬと信号線ＳＬとが交差する位置近傍に配置されたｍ×ｎ個の画素スイッチＳＷＰと、画素電極ＰＥと第２絶縁層１４を介して対向配置された共通電極ＥＴなどが形成されている。この実施形態において、画素電極ＰＥは第１電極であり、共通電極ＥＴは第２電極である。

画素スイッチＳＷＰは、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備えている。画素スイッチＳＷＰのゲート電極ＷＧは、対応する走査線ＧＬに電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷＰのソース電極ＷＳは、対応する信号線ＳＬに電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷＰのドレイン電極ＷＤは、対応する画素電極ＰＥに電気的に接続されている（あるいは一体に形成されている）。

画素スイッチＳＷＰのゲート電極ＷＧにオン電圧が印加されると、ソース電極ＷＳとドレイン電極ＷＤとの間が導通し、対応する信号線ＳＬから画素電極ＰＥに映像信号が供給される。画素電極ＰＥに印加される映像信号と共通電極ＥＴに印加されるコモン電圧とにより液晶容量が形成される。

画素電極ＰＥには例えば所定の間隔を置いてスリットＳＴが設けられ、第２絶縁層１４を介して配置された共通電極ＥＴとの間に横電界が生じる。この横電界が液晶層ＬＱに印加されることによって、液晶層ＬＱに含まれる液晶分子の配向状態が制御される。各画素ＰＸは液晶容量と結合する補助容量ＣＳをさらに備えている。液晶容量は、液晶層ＬＱに印加される電界によって液晶層に蓄えられる。補助容量ＣＳは、画素電極ＰＥと共通電極ＥＴとの間に生じる容量である。

ここで、上記画素ＰＸの構成について説明する。
絶縁基板２０上に、アンダーコート絶縁膜１が成膜されている。アンダーコート絶縁膜１上には、ポリシリコンからなる半導体層ＳＣが形成され、アンダーコート絶縁膜及び半導体層上に、ゲート絶縁膜２が成膜されている。ゲート絶縁膜２上に、走査線ＧＬ、ゲート電極ＷＧ及び第１電極３が配設されている。ゲート電極ＷＧは、ゲート絶縁膜２を介して半導体層ＳＣに対向している。

ゲート絶縁膜２、走査線ＧＬ、ゲート電極ＷＧ及び第１電極３上に、層間絶縁膜６が形成されている。層間絶縁膜６は、パシベーション膜の機能を有する第１層間絶縁膜４及び第２層間絶縁膜５が積層して形成されている。第１層間絶縁膜４及び第２層間絶縁膜５は、ゲート絶縁膜２上に順に成膜されている。

層間絶縁膜６上には、信号線ＳＬ、ソース電極ＷＳ、ドレイン電極ＷＤ及び第２電極７が形成されている。ソース電極ＷＳは、ゲート絶縁膜２及び層間絶縁膜６に形成されたコンタクトホールを通って半導体層ＳＣのソース領域ＲＳに電気的に接続されている。ドレイン電極ＷＤは、ゲート絶縁膜２及び層間絶縁膜６に形成されたコンタクトホールを通って半導体層ＳＣのドレイン領域ＲＤに電気的に接続されている。

第２電極７は、ゲート絶縁膜２及び層間絶縁膜６に形成されたコンタクトホールを通って第１電極３に電気的に接続されている。なお、第１電極３及び第２電極７は、後述するコモン配線ＣＯＭを形成している。

層間絶縁膜６、画素スイッチＳＷＰ、信号線ＳＬ及び第２電極７上には、第１絶縁層１１が形成されている。第１絶縁層１１は、ドレイン電極ＷＤに重なったコンタクトホール１１ｈ及び第２電極７に重なったコンタクトホールを有している。

第１絶縁層１１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により共通電極ＥＴが形成されている。共通電極ＥＴはマトリクス状に設けられている。共通電極ＥＴは、コンタクトホールを通って第２電極７に電気的に接続されている。第１絶縁層１１及び共通電極ＥＴ上には、第２絶縁層１４が形成されている。第２絶縁層１４は、ドレイン電極ＷＤに重なった他のコンタクトホール１４ｈを有している。

第２絶縁層１４上には、ＩＴＯ等の透明な導電材料により画素電極ＰＥが形成されている。画素電極ＰＥは、マトリクス状に設けられている。画素電極ＰＥは、共通電極ＥＴと対向し、コンタクトホール１４ｈを通ってドレイン電極ＷＤに電気的に接続されている。第２絶縁層１４及び画素電極ＰＥ上には、配向膜２２が成膜されている。配向膜２２は、アレイ基板ＡＲの液晶層ＬＱに接触する面に配置されている。

一方、対向基板ＣＴは、ガラス板や石英板などの光透過性を有する絶縁基板３０を用いて形成されている。特に、カラー表示タイプの液晶表示装置においては、対向基板ＣＴは、絶縁基板３０上に、各画素ＰＸを区画するブラックマトリクス３２、ブラックマトリクス３２によって囲まれた各画素に配置されたカラーフィルタ層３４などを備えている。また、対向基板ＣＴは、さらに、外部電界の影響を緩和するためのシールド電極や、カラーフィルタ層３４の表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバコート層などを備えて構成してもよい。

ブラックマトリクス３２は、絶縁基板３０上において、アレイ基板ＡＲに設けられた走査線ＧＬや信号線ＳＬ、さらには画素スイッチＳＷＰなどの配線部に対向するように配置されている。カラーフィルタ層３４は、互いに異なる複数の色、例えば赤色、緑色、青色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。対向基板ＣＴの液晶層ＬＱに接触する面には、配向膜３６が配置されている。

上記アレイ基板ＡＲと対向基板ＣＴとをそれぞれの配向膜２２及び配向膜３６が対向するように配置したとき、両者の間に配置された図示しないスペーサにより、所定のギャップが形成される。アレイ基板ＡＲ及び対向基板ＣＴの周縁部同士は、シール材５１により接合されている。液晶層ＬＱは、アレイ基板ＡＲ、対向基板ＣＴ及びシール材５１で囲まれたスペースに封入された液晶組成物によって形成されている。シール材５１の一部に形成された液晶注入口５２は封止材５３で封止されている。

さらに、液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接する面とは反対の外面）に設けられた光学素子ＯＤ１と、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接する面とは反対の外面）に設けられた光学素子ＯＤ２とを備えている。これらの光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を含み、例えば、液晶層ＬＱに電圧が印加されていない状態において液晶表示パネルＬＰＮの透過率が最低となる（つまり黒を表示する）ノーマリーブラックモードを実現している。

このような構成により、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置されたバックライトユニットからのバックライトを液晶表示パネルＬＰＮで選択的に透過し、画像を表示する。画素電極ＰＥに形成されたスリットＳＴは、概ね行方向Ｘに沿って延在しており、しかも、行方向Ｘに対して鋭角に交差するように形成されている。また、複数のスリットＳＴは、列方向Ｙに互いに隙間を置いて並んでいる。

具体的には、１つの画素電極ＰＥは、少なくとも２方向に延在するスリットを有しており、例えば、第１方向に長軸ＡＸ１を有する複数のスリットＳＴ１と、第１方向とは異なる第２方向に長軸ＡＸ２を有する複数のスリットＳＴ２とを有している。長軸ＡＸ１は、行方向Ｘに対して７度程度の角度θ１をなすように傾いている。また、長軸ＡＸ２は、行方向Ｘに対して７度程度の角度θ２をなすように傾いている。つまり、これらの長軸ＡＸ１及びＡＸ２は、行方向Ｘに対して略線対称となるように配置されている。複数のスリットＳＴ１は、互いに平行に配置されている。複数のスリットＳＴ２は、互いに平行に配置されている。なお、配向膜２２及び配向膜３６のラビング方向は、行方向Ｘと平行に設定されている。

このような構成において、画素電極ＰＥと共通電極ＥＴとの間に電界が形成されていない場合には、液晶層ＬＱに含まれる液晶分子は、配向膜２２及び配向膜３６による規制力によって、ラビング方向に平行に配向されている。この状態では、バックライトは、液晶表示パネルＬＰＮを透過した後、光学素子ＯＤ２に含まれる偏光板に吸収される（つまり、黒表示となる）。

一方、画素電極ＰＥと共通電極ＥＴとの間に電位差が形成された場合、スリットＳＴを介して、スリットＳＴのエッジに対して直交する方向に電界Ｅが形成される。このような電界Ｅにより、液晶分子がスイッチングされる（つまり、液晶分子は電界Ｅと平行な方向に配向するように駆動される）。このとき、スリットＳＴ１付近においては左回り（反時計回り）に液晶分子が回転し、スリットＳＴ２付近においては右回り（時計回り）に液晶分子が回転する。この状態では、バックライトは、液晶表示パネルＬＰＮを透過した際に液晶分子の複屈折の影響を受けて変調され、その少なくとも一部の成分が光学素子ＯＤ２に含まれる偏光板を透過する（つまり、白表示となる）。

上記液晶表示装置は、さらに複数のコモン配線ＣＯＭと、電圧供給配線Ｗ１と、図示しない制御機構としての制御回路と、第１切替え機構としての第１スイッチング回路ＳＷ１と、第２切替え機構としての第２スイッチング回路ＳＷ２と、第３切替え機構としての第３スイッチング回路ＳＷ３と、出力タイミング切替え機構としてのゲートオープン回路ＧＣと、ゲートバッファ回路ＧＢＦと、走査線駆動回路ＧＤと、を備えている。

複数のコモン配線ＣＯＭ（ＣＯＭ１〜ＣＯＭｎ／３）は、絶縁基板２０上に、それぞれ電気的に独立して形成されている。ここでは、各コモン配線ＣＯＭは、３行の複数の画素ＰＸの複数の共通電極ＥＴに接続されている。コモン配線ＣＯＭは、共通電極ＥＴとともに、入力手段６０での表示面への入力（接触）による静電容量の変化を検出するための配線を兼ねている。この実施形態において、表示面は光学素子ＯＤ１の表面である。

電圧供給配線Ｗ１は、表示領域Ｒ１の外側の絶縁基板２０上に形成されている。電圧供給配線Ｗ１にはＤＣの共通電圧が印加されるため、電圧供給配線Ｗ１は外部に共通電圧を供給可能である。
制御回路は、ＳＨＵＴ信号（制御信号）を出力し、通常駆動と電源オフ駆動とを切替える駆動切替手段として機能する。

第１スイッチング回路ＳＷ１は、複数のコモン配線ＣＯＭの一端部及び電圧供給配線Ｗ１間に接続された複数の第１スイッチング素子Ｓ２を有している。第１スイッチング素子Ｓ２は、制御回路から出力されるＳＨＵＴ信号を基に、コモン配線ＣＯＭ及び電圧供給配線Ｗ１を導通状態及び非導通状態の何れかに切替え可能である。

第２スイッチング回路ＳＷ２は、複数の信号線ＳＬの一端部及び電圧供給配線Ｗ１間に接続された複数の第２スイッチング素子Ｓ３を有している。第２スイッチング素子Ｓ３は、制御回路から出力されるＳＨＵＴ信号を基に、信号線ＳＬ及び電圧供給配線Ｗ１を導通状態及び非導通状態の何れかに切替える。

第３スイッチング回路ＳＷ３は、複数の信号線ＳＬの他端部及び信号線駆動回路４０間に接続された複数の第３スイッチング素子Ｓ４を有している。第３スイッチング素子Ｓ４は、制御回路から出力されるＳＨＵＴ信号を基に、信号線ＳＬに映像信号を出力可能な導通状態及び非導通状態の何れかに切替え可能である。

複数の走査線ＧＬの一端は、ゲートオープン回路ＧＣとゲートバッファ回路ＧＢＦを介して走査線駆動回路ＧＤに接続されている。走査線駆動回路ＧＤは、複数の走査線ＧＬに対応付けて第１走査信号を順番に出力可能である。

ゲートオープン回路ＧＣは、ゲートバッファ回路ＧＢＦ及び走査線駆動回路ＧＤ間に接続されている。ゲートオープン回路ＧＣは、走査線駆動回路ＧＤから第１走査信号が入力される否定回路としてのＮＯＴ回路ＧＣＡと、制御回路から出力されるＳＨＵＴ信号及びＮＯＴ回路ＧＣＡを通った第１走査信号が入力される否定論理積回路としてのＮＡＮＤ回路ＧＣＢと、を備えている。

ゲートオープン回路ＧＣは、ＮＡＮＤ回路ＧＣＢから画素スイッチＳＷＰを導通状態に切替える第２走査信号を出力する。ゲートオープン回路ＧＣは、走査線駆動回路ＧＤから入力される第１走査信号及び制御回路から入力されるＳＨＵＴ信号を基に、第２走査信号を出力するタイミングを切替えている。第２走査信号は、ゲートバッファ回路ＧＢＦのバッファに供給され、バッファを介して走査線ＧＬに出力される。

図２に示すように、電源がオンし、画素電極ＰＥに映像信号を供給する通常表示駆動を行っている間、制御回路は、第１レベルであるハイ（Ｈ）レベルのＳＨＵＴ信号を出力する。この表示期間において、複数のコモン配線ＣＯＭには、それぞれ共通であるＤＣのコモン電圧が供給される。また、表示面の接触（入力位置情報）を検出する期間においては、複数のコモン配線ＣＯＭには、それぞれ独立した検出信号が供給される。

なお、１フレームの中で、液晶表示の書き換えは通常の液晶表示装置と同様に順次行スキャンにおいて行い、表示面の接触の検出は垂直ブランキング期間において行うことで、画像の表示と、表示面の接触の検出とを、両立させることができる。表示面の接触の検出は、入力手段６０による入力動作に応じて共通電極ＥＴ（第１電極）に生じる静電容量結合の強弱に起因した情報を検出することにより行われる。

詳しくは、第１スイッチング回路ＳＷ１の複数の第１スイッチング素子Ｓ２及び第２スイッチング回路ＳＷ２の複数の第２スイッチング素子Ｓ３は、ＨレベルのＳＨＵＴ信号により全て非導通状態（オフ）に切替えられる。ＮＡＮＤ回路ＧＣＢには、第１走査信号及びＨレベルのＳＨＵＴ信号が入力されるため、ＮＡＮＤ回路ＧＣＢは、第１走査信号と同様のタイミングで第２走査信号を出力する。これにより、第２走査信号はゲートバッファ回路ＧＢＦを介して走査線ＧＬに出力される。
そして、図６に示すように、走査線ＧＬが一水平期間毎に順番に駆動される。

第３スイッチング回路ＳＷ３の複数の第３スイッチング素子Ｓ４は、１水平期間において順次オンされて、信号線駆動回路４０の１つの出力端子から出力された映像信号を３つの信号線ＳＬに供給する。信号線ＳＬに供給された映像信号は、画素スイッチＳＷＰを介して画素電極ＰＥに供給される。画素電極ＰＥに充電される電位の極性を、ＤＣのコモン電圧に対し、１フレーム毎に正負交互に入れ替えることにより、液晶の交流駆動が可能である。

図６及び図７に示すように、電源がオフされ、液晶表示装置がオフ駆動を行う際、制御回路は、オフ駆動を開始し、第２レベルであるロー（Ｌ）レベルのＳＨＵＴ信号を出力する。制御回路は、電源がオフされたタイミングＴ１からオフ駆動を開始し、例えば所定時間が経過したタイミングＴ２で制御回路への電源供給ライン（図示せず）に挿入されたスイッチをオフする。なお、通常駆動時には、電源供給ラインには電源電圧ＶＤＤが供給されている。

第１スイッチング回路ＳＷ１の複数の第１スイッチング素子Ｓ２及び第２スイッチング回路ＳＷ２の複数の第２スイッチング素子Ｓ３は、ＬレベルのＳＨＵＴ信号により全て導通状態（オン）に切替えられる。第３スイッチング回路ＳＷ３のスイッチング素子Ｓ４は、ＳＨＵＴ信号により全てオフされる。第３スイッチング回路ＳＷ３の複数の第３スイッチング素子Ｓ４は、ＬレベルのＳＨＵＴ信号により全て非導通状態（オフ）に切替えられる。従って、電圧供給配線Ｗ１に導通状態となった全てのコモン配線ＣＯＭ及び信号線ＳＬには、電圧供給配線Ｗ１から共通電圧が供給される。

ＮＡＮＤ回路ＧＣＢには、ＬレベルのＳＨＵＴ信号が入力されるため、ＮＡＮＤ回路ＧＣＢは、ゲートバッファ回路ＧＢＦを介し、全ての走査線ＧＬに第２走査信号を同時に出力する。これにより、全ての画素スイッチＳＷＰが一斉に導通状態（オン）に切替えられる。

従って、全ての画素電極ＰＥ及び全ての共通電極ＥＴには、同一の共通電圧が供給される。画素電極ＰＥの電位及び共通電極ＥＴの電位は同じ値となるため、液晶分子の配向状態を制御するための画素電極ＰＥ及び共通電極ＥＴの電位差の値はゼロとなり、表示部は黒表示状態となる。

上記のように構成された一実施形態に係る液晶表示装置および液晶表示装置の駆動方法によれば、液晶表示装置がオフ駆動を行うと、黒表示に対応する信号を複数の画素電極ＰＥに一斉に供給することができ、画素電極ＰＥの充電に要する時間（タイミングＴ１からタイミングＴ２までの時間）を短縮することができる。また、複数のコモン配線ＣＯＭは、それぞれが電気的に独立した配線であるが、これらの全てに第１スイッチング回路ＳＷ１によって共通電圧が供給されるため、電源電圧ＶＤＤの供給がオフされた後における全てのコモン配線ＣＯＭの放電時間が略等しくなる。

そのため、電源電圧ＶＤＤがオフされる前に黒表示に対応する信号の書き込みが完了し、電源電圧ＶＤＤの供給がオフされた後に残像が表示されることが無くなる。さらに、液晶表示装置の電源が突発的にオフされた場合であっても、電源供給ラインからの電源電圧ＶＤＤの供給がオフされる前に画素電極ＰＥおよび共通電極ＥＴへの信号書き込みを終了することが可能である。

このため、突発的に電源がオフされた場合であっても、第２電極の電位の前提を考慮すること無しに、残像なく黒表示を行うことができる。
上記したことから、電源がオフされた際の残像の発生を回避することができる液晶表示装置及び液晶表示装置の駆動方法を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

本発明の液晶表示装置及び液晶表示装置の駆動方法は、上述した実施形態の液晶表示装置及び液晶表示装置の駆動方法に限らず、各種の液晶表示装置及び液晶表示装置の駆動方法に適用可能である。

例えば、上記実施形態に係る液晶表示装置はＦＦＳ方式の液晶表示装置であったが、コモン電圧をＤＣとして、画素電極ＰＥの電位をフレーム毎に変化させることにより液晶層ＬＱに印加する電位の極性を反転させる液晶表示装置であってもよい。

第２電極は、共通電極ＥＴに限らず、種々変形可能であり、対向基板ＣＴに形成されていてもよく、複数の第１電極（画素電極ＰＥ）との間に形成される電界を液晶層ＬＱに印加することができるものであればよい。

制御機構は、上記制御回路に限らず、種々変形可能であり、制御信号を出力可能であればよい。例えば、制御機構は、電源装置（電池パック）用のソケットであってもよい。この場合、電源装置がソケットから取り外された際、ソケットは、制御信号を出力するように形成されていればよい。
液晶表示装置は、ノーマリブラックに限らず、ノーマリホワイトであってもよい。

２０…絶縁基板、３０…絶縁基板、４０…信号線駆動回路、６０…入力手段、ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、Ｒ１…表示領域、Ｒ２…入力領域、ＰＸ…画素、ＧＬ…走査線、ＳＬ…信号線、ＣＯＭ…コモン配線、ＳＷＰ…画素スイッチ、ＰＥ…画素電極、ＥＴ…共通電極、ＣＳ…補助容量、Ｗ１…電圧供給配線、ＳＷ１…第１スイッチング回路、ＳＷ２…第２スイッチング回路、ＳＷ３…第３スイッチング回路Ｓ２…第１スイッチング素子、Ｓ３…第２スイッチング素子、Ｓ４…第３スイッチング素子、ＧＤ…走査線駆動回路、ＧＣ…ゲートオープン回路、ＧＣＡ…ＮＯＴ回路、ＧＣＢ…ＮＡＮＤ回路、Ｘ…行方向、Ｙ…列方向。

Claims

第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板及び第２基板間に保持された液晶層と、
前記第１基板上に形成され、行方向に延在した複数の走査線と、
前記第１基板上に形成され、列方向に延在した複数の信号線と、
前記第１基板上に形成され、前記複数の走査線及び複数の信号線に電気的に接続された複数の画素スイッチと、
前記第１基板上にマトリクス状に配置され、前記複数の画素スイッチに電気的に接続された複数の第１電極と、
前記複数の走査線に対応付けて第１走査信号を順番に出力可能な走査線駆動回路と、
前記第１基板又は第２基板上に形成され、前記複数の第１電極との間に形成される電界を前記液晶層に印加する第２電極と、
共通電圧を供給可能な電圧供給配線と、
制御信号を出力可能な制御機構と、
前記第２電極及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記第２電極及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第１切替え機構と、
前記複数の信号線及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記複数の信号線及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第２切替え機構と、
前記複数の走査線及び走査線駆動回路間に接続され、前記走査線駆動回路から前記第１走査信号が入力され、前記制御機構から前記制御信号が入力され、前記制御信号を基に、前記画素スイッチを導通状態に切替える第２走査信号を前記複数の走査線に同時に出力可能な出力タイミング切替え機構と、を備えたことを特徴とする液晶表示装置。
電源がオフされた際、前記制御機構は前記制御信号を出力し、前記制御信号を基に、前記駆動モード切替え機構は前記第２走査信号を前記複数の走査線に同時に出力し、前記第１切替え機構は前記第２電極及び電圧供給配線を導通状態に切替え、前記第２切替え機構は前記複数の信号線及び電圧供給配線を導通状態に切替え、前記複数の第１電極及び第２電極に前記共通電圧を供給させることを特徴とする請求項１に記載の液晶表示装置。
電源がオンしている間、前記制御機構は第１レベルの制御信号を出力し、前記第１レベルの制御信号を基に、前記駆動モード切替え機構は前記第２走査信号を前記複数の走査線に順番に出力し、前記第１切替え機構は前記第２電極及び電圧供給配線を非導通状態に切替え、前記第２切替え機構は前記複数の信号線及び電圧供給配線を非導通状態に切替え、
電源がオフされた際、前記制御機構は第２レベルの制御信号を出力し、前記第２レベルの制御信号を基に、前記駆動モード切替え機構は前記第２走査信号を前記複数の走査線に同時に出力し、前記第１切替え機構は前記第２電極及び電圧供給配線を導通状態に切替え、前記第２切替え機構は前記複数の信号線及び電圧供給配線を導通状態に切替え、前記複数の第１電極及び第２電極に前記共通電圧を供給させることを特徴とする請求項１に記載の液晶表示装置。
前記複数の信号線に接続され、前記複数の信号線に映像信号を出力するかどうかを切替え可能な第３切替え機構をさらに備え、
前記第１切替え機構は、前記第２電極及び電圧供給配線間に接続され、前記制御信号を基に、前記第２電極及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な複数の第１スイッチング素子を有し、
前記第２切替え機構は、前記複数の信号線及び電圧供給配線間に接続され、前記制御信号を基に、前記複数の信号線及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な複数の第２スイッチング素子を有し、
前記第３切替え機構は、前記複数の信号線に接続され、前記制御信号を基に、前記複数の信号線に映像信号を出力可能な導通状態及び非導通状態の何れかに切替え可能な複数の第３スイッチング素子を有し、
前記出力タイミング切替え機構は、前記走査線駆動回路から前記第１走査信号が入力される否定回路と、前記制御信号及び前記否定回路を通った前記第１走査信号が入力される否定論理積回路と、を有し、
電源がオンしている間、前記制御機構は第１レベルの制御信号を出力し、前記第１レベルの制御信号を基に、前記複数の第１スイッチング素子及び複数の第２スイッチング素子の全てを非導通状態に切替え、前記第２走査信号を前記複数の走査線に順番に出力させ、前記映像信号を前記複数の信号線に順次出力させ、
電源がオフされた際、前記制御機構は第２レベルの制御信号を出力し、前記第２レベルの制御信号を基に、前記複数の第１スイッチング素子及び複数の第２スイッチング素子の全てを導通状態に切替え、前記複数の第３スイッチング素子の全てを非導通状態に切替え、
前記第２走査信号を前記複数の走査線に同時に出力させることを特徴とする請求項１に記載の液晶表示装置。
前記第１レベルの制御信号は、ハイレベルの制御信号であり、
前記第２レベルの制御信号は、ローレベルの制御信号であることを特徴とする請求項３又は４に記載の液晶表示装置。
第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板及び第２基板間に保持された液晶層と、前記第１基板上に形成され、行方向に延在した複数の走査線と、前記第１基板上に形成され、列方向に延在した複数の信号線と、前記第１基板上に形成され、前記複数の走査線及び複数の信号線に電気的に接続された複数の画素スイッチと、前記第１基板上にマトリクス状に配置され、前記複数の画素スイッチに電気的に接続された複数の第１電極と、前記複数の走査線に対応付けて第１走査信号を順番に出力可能な走査線駆動回路と、前記第１基板又は第２基板上に形成され、前記複数の第１電極との間に形成される電界を前記液晶層に印加する第２電極と、共通電圧を供給可能な電圧供給配線と、制御信号を出力可能な制御機構と、前記第２電極及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記第２電極及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第１切替え機構と、前記複数の信号線及び電圧供給配線間に接続され、前記制御機構から与えられる前記制御信号を基に、前記複数の信号線及び電圧供給配線を導通状態及び非導通状態の何れかに切替え可能な第２切替え機構と、前記複数の走査線及び走査線駆動回路間に接続され、前記走査線駆動回路から前記第１走査信号が入力され、前記制御機構から前記制御信号が入力され、前記制御信号を基に、前記画素スイッチを導通状態に切替える第２走査信号を前記複数の走査線に同時に出力可能な出力タイミング切替え機構と、を備えた液晶表示装置の駆動方法において、
電源がオフされた際、
前記制御機構は前記制御信号を出力し、
前記制御信号を基に、前記駆動モード切替え機構は前記第２走査信号を前記複数の走査線に同時に出力し、前記第１切替え機構は前記第２電極及び電圧供給配線を導通状態に切替え、前記第２切替え機構は前記複数の信号線及び電圧供給配線を導通状態に切替え、前記複数の第１電極及び第２電極に前記共通電圧を供給させる、ことを特徴とする液晶表示装置の駆動方法。