JP3667548B2 - アクティブマトリクス型液晶表示パネル及びその検査方法 - Google Patents
アクティブマトリクス型液晶表示パネル及びその検査方法 Download PDFInfo
- Publication number
- JP3667548B2 JP3667548B2 JP07264199A JP7264199A JP3667548B2 JP 3667548 B2 JP3667548 B2 JP 3667548B2 JP 07264199 A JP07264199 A JP 07264199A JP 7264199 A JP7264199 A JP 7264199A JP 3667548 B2 JP3667548 B2 JP 3667548B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- scanning
- line
- liquid crystal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/69—Arrangements or methods for testing or calibrating a device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絵素電極にスイッチング素子を介して駆動信号を印加し、対向する電極との電位差によって表示を行うアクティブマトリクス型液晶表示パネル及びその検査方法に関する。
【０００２】
【従来の技術】
従来、液晶表示装置は、マトリクス状に配列された複数の絵素電極とこれらの絵素電極と対向して配される共通電極である対向電極を備え、両電極間に表示媒体である液晶を介在させている。表示にあたっては、絵素電極に選択的に電位が書き込まれ、この絵素電極と対向電極との間の電圧差により、介在する液晶の光学的変調が行われ、表示パターンとして視認されることとなる。
【０００３】
絵素電極の駆動方法としては、マトリクス状に配された絵素電極のそれぞれにスイッチング素子を接続し、絵素電極個々をスイッチング素子にて駆動する、いわゆるアクティブマトリクス駆動方式が知られている。上記のスイッチング素子としては、ＴＦＴ（薄膜トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等が一般的である。
【０００４】
アクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス型液晶表示パネルは、透明な絶縁性基板上に複数の走査線と複数のデータ線とが互いに交差して配設されると共に、各交差部ごとに、絵素電極、該絵素電極を駆動するスイッチング素子が形成されたアクティブマトリクス基板と、透明な絶縁性基板上に対向電極が形成された対向基板とが、各対向面に配向膜を備えると共に、液晶層を介して貼り合わされている。
【０００５】
図１４に、スイッチング素子としてＴＦＴを用いた前記アクティブマトリクス基板における１絵素部分の構成を示す。走査線２は絵素ＴＦＴ１のゲート電極に接続され、そこへ入力される走査信号によって絵素ＴＦＴ１が駆動される。データ線３は絵素ＴＦＴ１のソース電極に接続され、表示信号が入力される。絵素ＴＦＴ１のドレイン電極には、絵素電極１４及び補助容量の一方の端子が補助容量電極２８を介して接続される。補助容量のもう一方の端子は補助容量配線４に接続され、液晶セルの構成とされた場合に対向基板上の対向電極と接続される。絶縁性基板上には、上記の絵素ＴＦＴ１及び絵素電極１４がマトリクス状に配設されている。
【０００６】
図１５に、アクティブマトリクス基板の断面構造の一例を示す。絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３となる金属層１２、層間絶縁膜１３、絵素電極１４となる透明導電層の順に形成されている。絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極に、詳細には補助容量電極２８を介して接続されている。
【０００７】
図１５の構造では、走査線２（ゲート電極８と同層）及びデータ線３と絵素電極１４との間には層間絶縁膜１３が形成されているため、データ線３に対して絵素電極１４をオーバーラップさせることが可能となる。この様な構造によると、開口率の向上、データ線３に起因する電界をシールドすることによる液晶の配向不良の抑制といった効果があることが知られている。
【０００８】
次いで、図１６を用いてこれ以降の工程を説明する。図１６は、従来のアクティブマトリクス型液晶表示装置の平面模式図である。但し、図示するのは大型の基板からそれぞれの表示装置に相当する部分ごとに１セルずつに切り出した後の状態である。実際の工程上はこれらが縦横に数セル並んだ状態で生産される場合が多い。
【０００９】
完成したアクティブマトリクス基板５０の有効表示領域（二点鎖線内）１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板５１においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極（図示せず）を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
【００１０】
液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板５０上の対向基板用信号入力端子２７の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板５１と貼り合わせ、熱を加えてシール材を硬化させる。
【００１１】
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分が完成し、これに各データ線３へ表示信号を印加するソースドライバ２０ａ、各走査線２に走査信号を印加するゲートドライバ２０ｂ、制御回路（図示せず）、バックライト（図示せず）などの実装部材を取り付けることにより液晶表示装置が完成する。なお、図１６に示す液晶表示装置においては、補助容量配線４は設けられていない。
【００１２】
ところで、このような液晶表示装置の検査としては通常、工程における各過程での光学的検査、アクティブマトリクス基板が完成した段階での電気的検査、ドライバなどの実装部材を取り付ける前のパネル部分が完成した時点での点灯検査、電気的検査が行われる。
【００１３】
これは、不良部分を後工程に流すことによって材料や作業の無駄が生じることを防ぐためであって、不具合がある場合はこの時点で廃棄されるか、もしくはレーザなどの手段によって修正が施される。
【００１４】
ところが、近年の生産技術の向上により、液晶表示パネルはますます高精細化が進んでおり、それに伴って検査工程においても高度な技術が要求されるようになってきている。
【００１５】
すなわち、データ線３や走査線２に信号を入力するための端子はますます狭ピッチになっており、このそれぞれにピンで電気的にコンタクトをとって信号を供給しようとする場合には、極めて精細な高価なプローバを用意せねばならず、また、検査時に端子上に微細なダストが存在しても正常な点灯ができず、検査不良をパネルの不具合と誤認識する場合があり、これを防止するためには検査そのものを極めてクリーン度の高い環境で行わねばならないなど、トータル的にコストアップを余儀なくされることになっていた。
【００１６】
そこで、より容易な検査を可能とするために、図１６に示す液晶表示装置では、検査時に同一の信号を供給するデータ線３，走査線２を、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂで短絡しておき、検査後にこれをダイシングで切断線Ｌに沿って基板ごと切り離したり、レーザ切断などの手段で電気的に切り離すなどの手段を用いるのが一般的である（例えば、特開平０７−００５４８１号公報に開示）。
【００１７】
ところが、この方法によると、切断にかかる工程数の増加という新たな問題が生じるほか、切断によって生じた配線パターンの破片やガラス屑などによって新たな不良を発生する可能性があるという問題もある。さらに、ダイシングの場合には切断されるべき領域が大判の基板上では無駄な領域となり、パネルの取れ数の上で不利になるという問題もあった。
【００１８】
また、上記基板の切断時には静電気が発生し、これによりスイッチング素子が静電破壊される虞があるなどの問題もあった。
【００１９】
そこで、切断にかかる工程数の増加を回避する一例として、同一の信号を供給すべき線を電気的に完全に導通しておくのではなく、その部分にＴＦＴなどのスイッチング素子を配置しておき、検査時に必要に応じてこのスイッチング素子を導通させる信号を供給して、予め短絡させておいたのと同様の効果を得る方法が考えられた。
【００２０】
このようなスイッチング素子を介して走査線やデータ線に信号を供給するものとして、例えば特開平０３−１４２４９９号公報には、大判の基板状態でこのスイッチング素子を介して次々と信号を供給し、各絵素を充電させた後、さらにスイッチング素子を介して信号を次々と読み出して画面内の欠陥情報を電気的に得る方法が示されている。
【００２１】
この方法では、対向基板を貼り付けるより前の工程で不良のアクティブマトリクス基板を検出できるため、より工程数の無駄を省けるというメリットがある。しかしながら、特にこの方法で点欠陥を検出しようとした場合、極めて微少な電気信号を制度よく読み出す必要があるため、読み出しアンプの設計や回路シーケンス、絵素ＴＦＴの時定数と読み出し時間のバランスの最適化など困難な問題が大きいのみならず、特に表示ムラや低輝点の検出においては、電気的検査によって得た結果と実際に表示してみた場合の検査結果との間の隔たりが大きいといった問題があった。
【００２２】
そこで、同じくスイッチング素子を介して信号を供給するものであって、従来どおりの点灯検査を行えるように考えられたのが、特開平０７−３３３２７５号公報に記載されている液晶表示パネルであった。
【００２３】
図１７に、特開平０７−３３３２７５号公報に開示されている液晶表示パネルの構成を示す。これにおいては、周縁部近傍表面に近接して設けられた５つの端子ｚ１〜ｚ５に、検査用の信号線ｘ１〜ｘ７が接続されている。さらに、信号線ｘ１・ｘ２・ｘ３と走査線２との間にスイッチング素子であるＴＦＴ６６が走査線２ごとに個別に形成される一方、信号線ｘ４・ｘ５とデータ線３との間にはＴＦＴ６７がデータ線３ごとに個別に形成されている。端子ｚ１〜ｚ５から入力された信号は、各ＴＦＴ６７・６６を経て絵素部６０へと送られる。
【００２４】
したがって、液晶表示パネルの検査を行う際、走査線２の端子ｐやデータ線３の端子ｑなどの端子に１本ずつ検査信号を供給しなくとも、端子ｚ１〜ｚ５に検査信号を入力するだけで駆動させることができるので、検査の際の手間を省くことができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、上記の特開平０７−３３３２７５号公報の構造では、検査において次のような欠点がある。
【００２６】
すなわち、図１７に示すように、各データ線３に信号を供給すべき検査用の信号線がｘ４の１本であるため、この検査においては黒または白の単色表示を行って、線欠陥および点欠陥を検知することとなる。
【００２７】
ところが、近年、生産技術の向上によって表示装置により高い表示品位が求められており、輝点はもちろんのこと、黒点についても厳しい基準が設けられつつある。黒点には数種類あるが、ノーマリーホワイト方式で最も多いのが、絵素電極とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥であり、単色表示を行った場合に現われるものである。
【００２８】
上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、このような黒点を検出できない。表示装置の高精細化が進む昨今、パターンの高密度化と絵素数の増加によって、このタイプの欠陥はますます無視できなくなってきている。
【００２９】
また、上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、データ線３・３同士のリークを検出できない。
【００３０】
そして、データ線３・３同士のリーク欠陥は、目視検査のみならず電気的検査も行わなければならない。それは、線欠陥が点欠陥より極めて重大な欠陥であるのに加え、リーク部分の経時変化やリーク電流の温度特性によって、目視検査でみつからなかった欠陥が市場で問題をおこすという危険をはらんでいるためである。
【００３１】
また、上記特開平０７−３３３２７５号公報に開示されている液晶表示パネルのように、データ線または走査線にスイッチング素子を介して検査用信号を供給する場合、液晶表示パネルの完成後は上記データ線や走査線はそれぞれ電気的に独立したものである必要があるため、上記スイッチング素子においてリークが生じると、表示上の不具合や誤作動が生じる虞がある。
【００３２】
また、上記スイッチング素子を介してデータ線や走査線に検査用の信号を供給する配線に静電気が入り込むと、該スイッチング素子のゲート−ドレイン間やゲート−ソース間に高電圧がかかって絶縁破壊が起こり、上述のリーク欠陥をおこす虞がある。
【００３３】
さらに、基板の静電破壊を防止する方法としては、データ線間または走査線間を抵抗素子で接続し、特定のラインに発生した静電気を他のラインに逃がすようにして電荷の分散を図ったアクティブマトリクス基板が従来よりある。しかしながら、このようなアクティブマトリクス基板では、その検査時において、検査用配線を通じてデータ線または走査線に信号を供給する時に、該検査用配線での電圧降下によりデータ線または走査線にかかる電圧が低下するといった問題が生じる。
【００３４】
また、上記検査は、複数枚の液晶表示パネルを大判の基板にて作成したのち、これを１枚ずつに切断して得られる各液晶表示パネルにおいて行なわれるものであるため、その検査効率が低いという問題がある。
【００３５】
本発明は、上記３つの公開特許公報にみられるような先行技術の問題点を同時に解決するものであり、不要な領域の増加やその切断にかかる工程増加や不良増加を招くことなく、単色表示によるより精度のよい検査を実現して不良品流出の防止や生産コストの軽減を図るものである。
【００３６】
【課題を解決するための手段】
本発明のアクティブマトリクス型液晶表示パネルは、上記の課題を解決するために、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が共通に配設されると共に、検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されていることを特徴としている。
【００３７】
これによれば、検査後に、検査用の配線を切り離す必要がなく、工程数は増加しない。そして、データ線に接続された検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が隣接するデータ線に異なる表示信号が入力されるように複数本配設されているので、信号系統間のリークを電気的に検出できるのみならず、データ線間のリークも目視検査できる。
【００３８】
しかもこの場合、点灯検査後、検査用表示信号線間の電気抵抗を測定することで、目視では検出できないようなリーク量（後に欠陥として視認される虞れのある欠陥予備群）の信号系統間、データ線間のリークも検出できる。
【００３９】
本発明のアクティブマトリクス型液晶表示パネルは、、データ線に接続された検査用スイッチング素子に複数本配設された前記検査用表示信号線は、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されていることを特徴としている。
【００４０】
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、上記アクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に制御信号を供給しつつ、複数本配設された検査用表示信号線に供給する検査用の表示信号を順次切り替えて色表示することを特徴としている。
【００４１】
これによれば、上記構成による作用に加えて、複数本設けられた前記検査用表示信号線が、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されているので、点灯検査することで、検査時に色表示が可能となり、データ線間のリークや隣接絵素間のリーク欠陥を目視で容易に検出することができる。
【００４２】
しかもこの場合、点灯検査後、検査用表示信号線間の電気抵抗を測定することで、目視では検出できないようなリーク量（後に欠陥として視認される虞れのある欠陥予備群）の信号系統間、データ線間のリークも検出できる。
【００４３】
本発明のアクティブマトリクス型液晶表示パネルは、複数の走査線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、走査線に接続された各検査用スイッチング素子には、該検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線、及び該検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されていることを特徴としている。
【００４４】
これによれば、走査線側にも検査用の走査信号の入力をスイッチングする検査用スイッチング素子が設けられているので、走査線側の検査用の配線も切断する必要がない。したがって、液晶表示パネルを個々に分割した後で検査を実施しても、工程数の増加は一切ない。
【００４５】
本発明のアクティブマトリクス型液晶表示パネルは、走査線に接続された各検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されていることを特徴としている。
【００４６】
これによれば、走査線に接続された検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に該検査用スイッチング素子を介して接続される検査用走査信号線が異なるように接続されているので、上記作用に加え、隣接する走査線を絵素電極の補助容量として使う、いわゆるＣｓ ｏｎ Ｇａｔｅ構造の場合にも、支障無く点灯検査が可能である。
【００４７】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線と、走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線とが、前記絶縁性基板上で電気的に接続されていることを特徴としている。
【００４８】
これによれば、両制御信号線が共通化するので、上記作用に加えて、検査用配線の形成にかかる領域を小さくでき、また、検査時と実装後の点灯時の制御信号の入力を容易にできる。
【００４９】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５０】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接する走査線間のリーク抵抗値、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５１】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、走査線−補助容量配線間のリーク抵抗値、データ線−補助容量配線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５２】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５３】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５４】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５５】
これによれば、上記検査用スイッチング素子の導通状態における抵抗値が、電気的検査において検出しようとする表示上視認されうるリーク抵抗値と比べて十分に小さなものとなり、データ線間もしくは走査線間のリーク検出が確実に行なえる。
【００５６】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されていることを特徴としている。
【００５７】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されていることを特徴としている。
【００５８】
これによれば、検査用治具への設置時の位置合わせが、検査端子を液晶表示パネルの１辺に配置する場合よりもさらに容易になり、また、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子に絶縁テープなどを施す際の作業性も向上する。
【００５９】
本発明のアクティブマトリクス型液晶表示パネルは、液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われていることを特徴としている。
【００６０】
これによれば、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐことができる。
【００６１】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えることを特徴としている。
【００６２】
別の検査方法を提案するもので、上記のように検査することで、データ線統間のリーク欠陥を検出することができる。
【００６３】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線に、データ線検査用スイッチング素子を導通するための制御信号を与えつつ、複数の検査用表示信号線間、または検査用表示信号線−共通電極間の電気抵抗を測定することを特徴としている。
【００６４】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
【００６５】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
【００６６】
別の検査方法を提案するもので、上記のように検査することで、任意の配線間のリーク欠陥を検出することができる。
【００６７】
【発明の実施の形態】
〔実施の形態１〕
本発明に係る実施の一形態を、図１、図２、図１４、図１５、図１８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前述の従来技術の説明にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００６８】
図１は、本発明の一実施の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。本実施の形態を含め以下に記すその他の実施の形態ともに、アクティブマトリクス型液晶表示装置は、ノーマリーホワイトモードで駆動されるものとする。
【００６９】
ここでも、まず、前述の図１４及び図１５に示すように、絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３を構成する金属層１２を順に形成して、アクティブマトリクス基板１６を作製する。この作製工程及び有効表示領域１７の構造は従来技術の項で説明したのと同じであるので、ここではその説明を省略する。
【００７０】
図１６に示した従来のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板５０では、走査線２，データ線３と、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂとは、単なる電気的接続となっており、その接続点はそれぞれの配線の交差部におけるゲート絶縁膜９（図１５参照）などの絶縁性薄膜にあけられたコンタクトホールによるに過ぎなかった。
【００７１】
これに対し、図１に示す本実施の形態のアクティブマトリクス基板１６では、データ線３と検査用表示信号線２１は検査用ＴＦＴ（データ線検査用スイッチング素子）２６ａを、走査線２と検査用走査信号線２２とは検査用ＴＦＴ（走査線検査用スイッチング素子）２６ｂを介して接続されている。検査用ＴＦＴ２６ａ・２６ｂは、有効表示領域１７における絵素ＴＦＴ１（図１４参照）と導光ＴＦＴで作製されるため、工程の増加はない。
【００７２】
検査用ＴＦＴ２６ａのドレインはそれぞれデータ線３に接続されており、そのソースはいずれも共通の検査用表示信号線２１に接続されている。そして、検査用ＴＦＴ２６ａのゲートは、該検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、データ線検査用制御信号線として、赤の検査用制御信号線２５Ｒ、緑の検査用制御信号線２５Ｇ、青の検査用制御信号線２５Ｂに接続されている。各データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂには、検査用の入力端子（以下、検査端子と略記）３０Ｒ・３０Ｇ・３０Ｂより信号が入力され、検査用表示信号線２１には検査端子３２から信号が入力される。
【００７３】
また、検査用ＴＦＴ２６ｂのドレインはそれぞれ走査線２に接続されており、そのソースはいずれも共通の検査用走査信号線２２に接続されている。そして、検査用ＴＦＴ２６ｂのゲートは、走査線検査用制御信号線２４に接続されている。走査線検査用制御信号線２４には、検査端子４１より信号が入力され、検査用走査信号線２２には検査端子３９から信号が入力される。
【００７４】
ここで、上記検査用ＴＦＴ２６ａは、液晶表示装置の正規のデータ線３の入力端子ｑの対辺側に設けられている。これは次の理由による。
【００７５】
すなわち、例えば図１に示すように、アクティブマトリクス基板１６上に直接ソースドライバ２０ａを装着するＣＯＧ方式（Ｃｈｉｐ ｏｎ Ｇａｔｅ）は、従来のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式よりドライバ実装にかかる加工精度はより高度なものが求められるものの、フィルム加工にかかる工程数や材料費がより小さくて済むため、絵素数が少なく低コストが求められる小型の液晶表示装置には好んで用いられる。
【００７６】
ところが、この方式では液晶表示パネルの有効表示領域１７にあるデータ線３を、これより格段に小型であるソースドライバ２０ａまで引き出してこなければならないため、そのパターン形成領域はおのずと高密度となり、額縁部分が非常に広く設計されている場合を除いては、上記検査用ＴＦＴ２６ａを、この引出し領域に形成することは困難な場合が殆どである。しかも、これを無理に配置したとしても、検査用表示信号線２１とデータ線３との間の電気容量が問題になる場合が多い。
【００７７】
すなわち、図１では、データ線３は走査線２および補助容量配線４と交差しているに過ぎないが、もし検査用表示信号線２１などをソースドライバ２０ａ側に配置したとすると、これら配線と検査用表示信号線２１とデータ線３との間に電気容量が形成され、その大きさによっては信号遅延によって表示上不具合が生ずることが考えられる。
【００７８】
特に、後に述べるように検査用表示信号線２１は、同時に多数のデータ線３を駆動する必要があることから、その抵抗を極力小さくするために線幅を広くとる場合が多いため、その静電容量は大きく、データ線３に悪影響を与えるのみならず、検査用表示信号線２１の遅延も極めて大きくなって検査に支障をきたすことが懸念される。
【００７９】
このような問題点が、検査用ＴＦＴ２６ａを対辺側に設けることによって回避できるほか、仮に検査用ＴＦＴ２６ａに不具合があって表示に悪影響を与える事態が生じた場合にも、レーザ切断などによって容易に検査用ＴＦＴ２６ａと表示部とを電気的に切り離すことができる。
【００８０】
つまり、検査用ＴＦＴ２６ａは、その抵抗値と静電容量の積からなる時定数で決定される配線遅延を、極力小さくするためにチャネル幅を大きくするように設計されているが、このことによって不良発生率も同時に増加することは避けることができない。
【００８１】
本来、この検査用ＴＦＴ２６ａは表示装置完成後は表示になんら寄与しないものであるから、これら素子によって良品率が左右されることは許されない。つまり、万一検査用ＴＦＴ２６ａに不良があっても良品として表示装置を出荷することが求められており、その為に検査用ＴＦＴ２６ａは容易に切り離すことができるように設計しておかなければならず、検査用ＴＦＴ２６ａをソースドライバ２０ａの対辺側に設けることが有効となる。
【００８２】
そして、望ましい形態としては、検査用ＴＦＴ２６ａの近傍の有効表示領域１７に程近い位置に、レーザなどによって切断しやすいよう、パターンのくびれた部分を形成しておくことであり、また、仮に検査用ＴＦＴ２６ａが何らかの理由でソースドライバ２０ａのある側に設けざるをえない場合も、切り離せることを考えてデータ線３に支線を設け、そこに検査用ＴＦＴ２６ａを設けることが望ましい。
【００８３】
尚、ここではデータ線３側について説明したが、走査線２側についても同様であることは当然であり、図１では走査線２側の走査線検査用制御信号線２４と走査線２との間に交差部があるが、これらの間の静電容量の大小によっては、これらが交差しないように配線することが有効である。
【００８４】
次いで、上記のようにしてデータ線３まで形成されたアクティブマトリクス基板１６に対して、層間絶縁膜１３として感光性のアクリル樹脂をスピン塗布法によって３μｍの膜厚で形成し、所望のパターンに従って露光し、アルカリ性の溶液によって処理することによって、層間絶縁膜１３を貫通するコンタクトホール１５を形成する（図１５参照）。
【００８５】
この際、データ線３及び走査線２の端子ｑ・ｐ上は、ＴＡＢを介した外部回路と電気的接触がとれるように、層間絶縁膜１３が形成されないようにするが、検査用ＴＦＴ２６ａ・２６ｂの上層には、層間絶縁膜１３が配置されるようにしておく。これは、検査用ＴＦＴ２６ａ・２６ｂ上のソース−ドレイン間に何らかの物質の付着などによってリークがおこり、表示に悪影響を与えるのを防ぐためである。
【００８６】
さらに、絵素電極１４となる透明導電膜をスパッタ法によって形成し、パターニングする。この絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極と接続される（図１５参照）。
【００８７】
このようにして完成したアクティブマトリクス基板１６の有効表示領域１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板１８においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
【００８８】
次いで、液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板１６上の対向基板用信号入力端子と接続された配線の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板１８と貼り合わせ、熱を加えてシール材を硬化させる。これにより、上記導電性物質を介して対向基板用信号入力端子と対向基板１８の共通電極とが電気的に接続される。尚、ここでは、上記対向基板用信号入力端子として、液晶表示パネルの実駆動時に使用される入力端子ｐと、液晶表示パネルの検査時に使用される検査端子２７とが形成されている。
【００８９】
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分を完成させる。
【００９０】
このようにして完成した液晶表示パネルに対して、以下のようにして点灯検査を行う。図２に、点灯検査時に与える信号のタイミングを示す。
【００９１】
走査線２側の走査線検査用制御信号線２４に、＋２０Ｖを印加しつつ（図２（ａ）参照）、検査用走査信号線２２に信号を供給する。この信号は表示装置完成後に任意の走査線２に供給される走査信号に近いものを供給することが望ましく、ここでは−１０Ｖにバイアスしつつ周期１６．７ｍｓでパルス幅５０μｓの＋１５Ｖのパルス電圧を供給した（図２（ｂ）参照）。
【００９２】
また、対向基板用信号入力端子２７に、−１Ｖの直流電圧を加え（図２（ｃ）参照）、検査用表示信号線２１には、１６．７ｍｓごとに極性が反転する±３．５Ｖの信号を供給した（図２（ｄ）参照）。
【００９３】
この状態で例えば、検査端子３０Ｒ・３０Ｇ・３０Ｂから、赤緑青のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂにすべて＋２０Ｖを供給すると、データ線３側の検査用ＴＦＴ２６ａはすべて導通し、すべてのデータ線３に電圧が印加されるため、ノーマリーホワイトの本液晶表示装置の場合、画面は黒表示になる。
【００９４】
次に、赤のデータ線検査用制御信号線２５Ｒのみ−１０Ｖ印加してしばらくすると、赤のデータ線３の電荷が抜けてゆくにしたがって徐々に画面は赤表示になる。これは、赤に相当する検査用ＴＦＴ２６ａが非導通であるため、赤のデータ線３に信号が供給されない上、赤のデータ線検査用制御信号線２５Ｒにはまだ＋２０Ｖだったときに供給されていた電圧が、表示装置内の薄膜や検査用ＴＦＴ２６ａの漏れ電流によって徐々に抜けて行くためである。この徐々に抜けて行く速度は、漏れ電流の量とデータ線３の静電容量による時定数によって決定されるが、これは検査用表示信号線２１の反転周期よりも十分大きい為、最終的に到達する電圧は検査用表示信号線２１に印加される信号の平均値となるように落ち着く。
【００９５】
なお、電荷の抜ける時間が長すぎて検査に支障を来すようであれば、例えば−１０Ｖではなく０Ｖや＋５Ｖなどを印加して、適度に大きな抵抗値で検査用ＴＦＴ２６ａが動作するようにしてもよい。
【００９６】
このように、赤緑青のそれぞれの色表示を行いつつ点灯検査することによって、輝点のみならず、絵素電極１４とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥である黒点の検出、及び隣接絵素どうしのリーク欠陥、並びに隣接するデータ線３・３間のリーク欠陥の検出も目視によって容易に行える。
【００９７】
また、本実施の形態のアクティブマトリクス基板１６の構造では、検査用表示信号を供給するのは、共通の検査用表示信号線２１のみであるため、検査時の信号遅延を考慮しなければならない検査用配線はこの２１の１本だけであり、このことはパターン配置をする上で有利である。
【００９８】
つまり、後述する実施の形態２のように、赤緑青のそれぞれの検査用表示信号を別々に供給する方式の場合には、それぞれについて信号遅延を考慮しなければならず、抵抗値を下げるために線幅を大きくとるとすると、全体としては検査に要するパターン領域の面積が大きくなってしまい、不要領域の縮小という仕様上の制約に反することになってしまうが、この点で本方式は優れている。また、信号系も少なくて済み、色の切り替えは、表示したい色のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂのハイ／ローの切り替えだけで行われるため、極めて容易である。
【００９９】
また、本実施の形態では、検査用表示信号線２１は１本のみとしたが、液晶表示装置が大型である場合など、全体を同時に表示したときに検査用表示信号線２１にかかる負荷が大きくなり過ぎて、検査上不具合を生じる場合などは、点灯すべきブロックを複数個に分割しておいて、それぞれに検査用表示信号線２１を設けておくことも考えられる。この場合、配線数が増加するものの、上記の目的に加えて、次に述べる電気的検査において、欠陥箇所を特定する上でも都合がよい場合がある。
【０１００】
次に、線欠陥を検出するための電気的検査を行う。例えば、データ線３と走査線２との間のリークなどでは、そのリークの量によって点灯検査時には視認されないが、実装後に複雑な信号が供給された際に不良が視認されたり、長時間使用しているうちに徐々にリーク電流が増大して不良が明確化してくることがある。
【０１０１】
このような欠陥は先に述べた点灯検査では発見されないため、電気的に抵抗検査を行って判別することが求められる。そして不良があった場合、修正できるものは修正し、できないものは廃棄するのであるが、この際重要なのがどの信号系とどの信号系がリークしているかということである。
【０１０２】
例えば、データ線３と対向電極との間でのリークなどは、力学的に力を加えるなどの比較的容易な方法で修正することができるが、走査線２と補助容量配線４との間のリークは、膜残りが巨大である場合が殆どであるため、修正が困難であるといった具合である。
【０１０３】
従来の液晶表示パネルの場合、それぞれの信号系の間の電気抵抗を測定して判別していたが、量産性を考えるとこのような測定は時間がかかりすぎて実用的でない。
【０１０４】
これに対し、本実施の形態の液晶表示パネルでは、例えば補助容量配線４と対向電極を短絡してマイナス電圧を、検査用表示信号線２１と検査用走査信号線２２を短絡してプラス電圧をそれぞれ与えつつ、電流をモニターしておき、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂ、および走査線検査用制御信号線２４にそれぞれ制御信号を加えた際の電流の変化で、どの系統間にリークがあるのかを判断することができる。
【０１０５】
前述の場合、例えば走査線２側の検査用ＴＦＴ２６ｂを導通させて電流が検出されれば、図１５の様な断面構造における走査線２（ゲート電極８と同層）と対向電極との間のリークは殆どないため、走査線２と補助容量配線４との間のリークであると判断できる。
【０１０６】
また、データ線３側の検査用ＴＦＴ２６ａを導通させた際に電流が検出されたとすると、データ線３と対向電極との間のリークか、データ線３と補助容量配線４との間のリークかが判断できない。
【０１０７】
そこで、次に検査用表示信号線２１と対向電極を短絡してプラス電圧を、検査用走査信号線２２と補助容量配線４を短絡してマイナス電圧をそれぞれ印加する。そして、データ線３の検査用ＴＦＴ２６ａを導通させたときに電流が検出されれば、データ線３と補助容量配線４との間のリークであることが判断できる。また、データ線３側と走査線２側の両方の検査用ＴＦＴ２６ａ・２６ｂを導通させたときの電流の有無によって、データ線３と走査線２との間のリークも検知することができる。
【０１０８】
以上に述べたように、この電気的検査の利点は、電源の供給系統を２通り切り替えて、後はスイッチングの動作だけで全抵抗検査が完了することであり、従来の図１６に示したアクティブマトリクス基板５０の構造の検査の様に、検査したい端子間の電圧を一回ずつ切り替えるための複雑なリレー回路等を外部に要しない。
【０１０９】
また、本実施の形態のアクティブマトリクス基板１６の構成では、データ線３にリークがあった場合には、それが赤、緑、青のいずれのデータ線３にあるかが電気的にも判断できるため、修正を施す際には有利である。
【０１１０】
さらに、走査線検査用制御信号線２４、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂをいくつかのブロックごとに設けるなどの構造をとれば、リーク箇所の位置を特定することができ、さらに有利である。
【０１１１】
また、本実施の形態のアクティブマトリクス基板１６を備えた液晶表示パネルを検査する際の応用例としては、以上に述べた順序に限らず、また、例えば検査用表示信号線２１、検査用走査信号線２２、対向電極および補助容量配線４にそれぞれ異なる電圧を与えて、検査用表示信号線２１と補助容量配線４の電流をモニターしておき、検査用ＴＦＴ２６ａ・２６ｂをそれぞれ導通／遮断するようにしてもよい。この方法では、電源系統は余分に要るものの全抵抗検査を検査用ＴＦＴ２６ａ・２６ｂのスイッチング動作だけで行うことができるため、さらに高速な検査が実現できる。
【０１１２】
その後、このように検査して良品と判定された液晶表示パネルに対して、走査線２を駆動するゲートドライバ２０ｂ、およびデータ線３を駆動するソースドライバ２０ａをそれぞれ必要数実装し、最後にこれらドライバ２０を駆動するのに必要な信号を供給するためのＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ)(図示せず）を、アクティブマトリクス基板１６を構成する絶縁性基板の端に実装することで、アクティブマトリクス型液晶表示装置が完成する。
【０１１３】
ところで、すでに述べたように、検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、各データ線３や各走査線２がそれぞれ電気的に独立したものである必要を考えるとむしろ有害なものである。すなわち、これが悪影響を与えないためには、検査用ＴＦＴ２６ａ・２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
【０１１４】
ところが、ＴＦＴは半導体素子であるため、これに光があたると真性半導体中に電子・正孔対が発生し、漏れ電流が増加する。すなわち外部からの入射光の強度によっては、表示装置の性能に悪影響を与えかねず、また信頼性上の問題も懸念される。
【０１１５】
したがって、検査用ＴＦＴ２６ａ・２６ｂは、十分に遮光されていることが望ましく、ここでは、図１に示すように、対向基板１８のブラックマトリクス（図中、クロスハッチングにて示す）に相対する場所に、検査用ＴＦＴ２６ａ・２６ｂを設けている。
【０１１６】
このような構成により、有効表示領域１７の外周の無駄な領域を有効利用することができ、完全な遮光を期することができる。ただし、ブラックマトリクスの領域に十分な余分領域がない場合や、ブラックマトリクスそのものがない場合などは、実装部材などで遮光すればよい。
【０１１７】
また、検査用ＴＦＴ２６ａ・２６ｂの閾値を高くすることによって、実装終了後のアクティブマトリクス１６において、該検査用ＴＦＴ２６ａ・２６ｂが導通状態となることを防ぐ方法もある。すなわち、上述したように、液晶パネルの検査終了後の実駆動時においては、上記検査用ＴＦＴ２６ａ・２６ｂが導通状態となることは、表示に悪影響を与えるため避けるべきであり、上記検査用ＴＦＴ２６ａ・２６ｂの閾値をあげることによって、検査用ＴＦＴ２６ａ・２６ｂが表示に悪影響を与えない条件を広げることができる。
【０１１８】
上記検査用ＴＦＴ２６ａ・２６ｂの閾値を高くするためには、例えば、以下の方法がある。例として、図１に示す液晶表示パネルにおいて検査用制御信号線２４・２５Ｂ・２５Ｇ・２５Ｒ（すなわち、検査用ＴＦＴ２６ａ・２６ｂのゲート電極）に＋５０Ｖの正バイアスを与え、６０℃のプレートの上に約１分置いたところ、図１８に表すように、ＴＦＴ２６ａ・２６ｂの特性は大きくシフトし、初期特性Ａに対して閾値が大きくプラス側に動き、上記検査用制御信号線２４・２５に仮に＋２０Ｖが印加されてもＴＦＴ２６ａ・２６ｂは導通状態にならなくなった（図１８における特性Ｂ）。ちなみに、上記検査用ＴＦＴ２６ａ・２６ｂのゲート電極に過大なプラスバイアスを加えるだけでも閾値のシフトは起こるが、熱を加えることによってそれが促進されるため、より好ましい。
【０１１９】
〔実施の形態２〕
本発明に係る他の実施の形態を、図３〜図５、図１４、図１５に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１２０】
図３は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１２１】
実施の形態１の図１に示したアクティブマトリクス基板１６と異なり、図３に示す液晶表示装置のアクティブマトリクス基板３１では、検査用ＴＦＴ２６ａのゲートはいずれもデータ線検査用制御信号線２５に共通に接続され、検査用ＴＦＴ２６ａのソースが、２本の検査用表示信号線２１ａ・２１ｂに交互に接続されている。また、走査線２側の検査用ＴＦＴ２６ｂのソースも、２本の検査用走査信号線２２ａ・２２ｂに交互に接続されている。
【０１２２】
データ線検査用制御信号線２５には検査端子４０より信号が入力され、検査用表示信号線２１ａ・２１ｂには、検査端子３２ａ・３２ｂより信号が入力される。検査用走査信号線２２ａ・２２ｂには、検査端子３９ａ・３９ｂより信号が入力される。
【０１２３】
また、図１に示したアクティブマトリクス基板１６は、補助容量配線４を有したＣｓ ｏｎ Ｃｏｍｍｏｎ構造であったが、アクティブマトリクス基板３１は、ある絵素の上方または下方の絵素の絵素ＴＦＴ１（図１４参照）を駆動する走査線２を、補助容量の代わりとして用いることによって開口率の向上を図る、いわゆるＣｓ ｏｎ Ｇａｔｅ構造である。
【０１２４】
このようなアクティブマトリクス基板３１からなる液晶表示パネルに対しては、以下のようにして点灯検査を行う。図４に、点灯検査時に与える信号のタイミングを示す。
【０１２５】
走査線検査用制御信号線２４、及びデータ線検査用制御信号線２５のそれぞれに、＋２０Ｖを印加しつつ（図４（ａ)(ｂ）参照）、検査用表示信号線２１ａ・２１ｂに実施の形態１と同じ信号を入力し（図４（ｃ）参照）、検査用走査信号線２２ａ・２２ｂには、実施の形態１と同じ信号をタイミングをずらして入力する（図４（ｄ)(ｅ）参照）。また、対向基板用信号入力端子２７には、−１Ｖの直流電圧を加える（図４（ｆ）参照）。
【０１２６】
アクティブマトリクス基板３１の構造では、実施の形態１のアクティブマトリクス基板１６のように、検査用の配線が赤緑青に対応していないため、色表示を行うことはできないが、点灯検査の後、表示装置内のデータ線３・３間のリーク欠陥を電気的に検出できる。
【０１２７】
すなわち、データ線検査用制御信号線２５に＋２０Ｖを印加することで、検査用ＴＦＴ２６ａを導通状態にしておき、検査用表示信号線２１ａ・２１ｂの各検査端子３２ａ・３２ｂ間の電気抵抗を測定する。
【０１２８】
一般にデータ線３・３間のリークは、隣接ライン間で生ずるため、該検査用ＴＦＴ２６ａを交互に２本の検査用表示信号線２１ａ・２１ｂ間に接続することで、これが可能となる。
【０１２９】
そのため、検査用ＴＦＴ２６ａに求められる導通状態における抵抗値は検出しようとするリークの抵抗値と比べて十分に小さなものでなければならない。具体的には、一般にデータ線３・３間に１０ＭΩ以下のリークがあった場合には、その表示装置の置かれる環境の如何および使用時間によって視認される虞れがあるため、不良として排除する必要がある。検査用ＴＦＴ２６ａの特性のばらつきを考えると、導通時の抵抗はトータルで検出抵抗値（リーク抵抗値）の１０％以下であることが妥当であり、両検査端子３２ａ・３２ｂの間には、検査用ＴＦＴ２６ａが２個直列に存在するため、１個当たりの抵抗値は５００ｋΩ（リーク抵抗値の５％）以下である必要がある。
【０１３０】
本実施の形態ではこれを満たすため、検査用ＴＦＴ２６ａのチャネル幅、チャネル長をそれぞれ２００（μｍ），５（μｍ）とした。これは絶縁膜の単位面積当たりの静電容量と半導体中の電子の移動度から算出して１７０ｋΩとなるような設計にしたものであるが、検査用ＴＦＴ２６ａの構成によってはチャネルのサイズはそれぞれ設計し直す必要があるのは当然である。
【０１３１】
また、検査用ＴＦＴ２６ａが破壊されない程度であれば、データ線検査用制御信号線２５に供給される制御信号の電圧は高いほうが導通時の抵抗値が低くなって有利であるため、上述した＋２０Ｖに限定されるものではない。
【０１３２】
ところで、図３のアクティブマトリクス基板３１の構成では色表示ができないことは既に述べたが、図５に示すアクティブマトリクス基板３３の構成とすると、この問題は解決される。
【０１３３】
すなわち、このアクティブマトリクス基板３３では、検査用ＴＦＴ２６ａのソースは、検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、赤の検査用表示信号線２１Ｒ、緑の検査用表示信号線２１Ｇ、青の検査用表示信号線２１Ｂに接続されている。
【０１３４】
したがって、データ線検査用制御信号線２５に検査用ＴＦＴ２６ａを導通させる信号を供給した上で、３本の検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂのそれぞれに独立して信号を供給することによって色表示が可能になる。もちろん、図３の場合と同様に、検査端子３２Ｒ・３２Ｇ・３２Ｂの抵抗を測定することで、データ線３・３間のリークを検出できる。
【０１３５】
そしてまた、図３のアクティブマトリクス基板３１も、図５のアクティブマトリクス基板３３も、検査用走査信号線が２２ａ・２２ｂの２本設けられ、偶数番目の走査線２と奇数番目の走査線２のそれぞれが交互に、各検査用走査信号線２２ａ・２２ｂに接続されている。
【０１３６】
これは、Ｃｓ ｏｎ Ｇａｔｅ構造の場合、上下の隣り合う走査線２・２には異なるタイミングで絵素ＴＦＴ１を導通させる信号を供給しなければならず、これに対応するためである。
【０１３７】
また、このように走査線２のそれぞれが交互に２本の検査用走査信号線２２ａ・２２ｂに接続されている構造では、上述したデータ線３・３のリークの抵抗検査と同じ原理で、点灯検査後に、検査端子３９ａ・３９ｂの抵抗を測定することで、走査線２・２同士のリークを検出できる。尚、この場合の検査用ＴＦＴ２６ｂの抵抗値も５００ｋΩ（リーク抵抗値の５％）以下とするのが好ましい。
【０１３８】
また、本実施の形態では、検査用制御信号線２４・２５は、データ線側及び走査線側においてそれぞれ１本ずつとしたが、実施の形態１で述べたのと同じ理由で、全体表示時の検査用表示信号線や走査信号線、もしくは対向電極や補助電極にかかる負荷が大きくなり過ぎて検査上不具合を生じる場合などは、これらを複数本に分割して、ブロック毎に点灯することで、解決を図ることができる。
【０１３９】
〔実施の形態３〕
本発明に係る他の実施の形態を、図６、図１９〜図２４に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１，２にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１４０】
図６は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１４１】
図６に示すアクティブマトリクス基板３４は、実施の形態２の図５に示したアクティブマトリクス基板３３とは、検査に必要な信号の供給をすべて１辺から行っている点が異なる。つまり、検査用走査信号線２２ａ・２２ｂがゲートドライバ２０ｂが配設されている辺にまで周回されており、検査端子３９ａ・３９ｂが該辺に形成されている。また、走査線検査用制御信号線２４においては、データ線３側のデータ線検査用制御信号線２５とパネル内部で電気的に接続されており、検査端子４０より信号供給される。またこの時、検査時において対向基板１８にも信号入力可能となるように対向基板信号入力用の検査端子２７も上記各検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）と同一辺に配置されている。
【０１４２】
このように検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を同じ辺に配設することで、検査用の治具の設計が容易かつ安価になり、また治具への設置時の液晶表示パネルの回転方向のずれに対するコンタクト不良の発生率が、２辺以上に検査端子がある場合と比べて抑えられる。
【０１４３】
さらに、図における縦方向に多数の液晶表示パネルが連なった状態でも、点灯検査することができるため、小型パネルを大量に検査する場合でもこれらをまとめて検査することが可能となり、生産性が向上する。
【０１４４】
すなわち、基板を大判にて生産した後、点灯検査する前に図の縦長方向に分断した後、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）がある方の辺だけ対向基板１８をさらに切断して、端子へのコンタクトが可能となるようにする。こうして点灯検査を行ったあと、個々の液晶表示パネルに分断し、そのそれぞれに対してさらに対向基板１８を切断してソースドライバ２０ａの実装領域のあたりの対向基板１８を取り除く。
【０１４５】
この構造によると、例えば実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）に絶縁テープ等を施そうとした場合でも、これを施すべき領域が一辺に限定されているため、作業性がよくなる。
【０１４６】
さらに、これらの検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を、図１９に示すように、液晶表示パネルの何れか１カ所に集中して配置すれば、すなわち、アクティブマトリクス基板の３４−１の１辺における特定領域内で近接して配置されれば、さらに検査用治具への設置時の位置合わせが容易になり、また、絶縁テープなどを施す際の作業性も向上する。
【０１４７】
また、図６のアクティブマトリクス基板３４では、データ線検査用制御信号線２５と走査線検査用制御信号線２４とを、パネル内部で電気的に接続したため、これによって余分な配線領域の確保が不要になるばかりでなく、この１本の制御信号線に加える信号のハイ／ローの切り替えのみで、全ての検査用ＴＦＴ２６ａ・２６ｂのオン／オフが切り替わり、検査モードと実表示モードの切り替えが可能になる。
【０１４８】
ここで、上記アクティブマトリクス基板３４を大判にて生産した後、縦長方向に分断し、複数枚連なった状態の液晶表示パネルに対して検査を行なう場合の構成を図２０に示す。尚、図２０において、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なったものを母基板と称する。従来では、マザーガラスに縦横多数枚のアクティブマトリクスセルを配置して形成し、これと対向基板とを貼り合わせた後、それぞれのセルに分断するのが通常であるが、本実施の形態では、検査前の段階では個々のセルに分断するのではなく、図のように短冊状に分断する。但し、プロセスによっては、アクティブマトリクス基板３４に対向基板１８を貼り合わせてから分断するのではなく、先に予めアクティブマトリクス基板３４および対向基板１８を所定の形状（すなわち、短冊状）に分断してから貼り合わせる場合もある。
【０１４９】
図２０は検査段階での状態であり、アクティブマトリクス基板３４の分断線７１と対向基板１８の分断線７２とがずれて形成されている。これは、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）の配置領域が検査用治具とコンタクトできるように、該領域を露出させるためであり、この部分はそのまま液晶表示パネル完成時の走査線側実装領域となる。すなわち、上記構成では、それぞれのセルにおける全ての検査端子が、走査線側実装領域に対応する１辺に配置されているため、データ線側実装領域が対向基板１８によってカバーされている図２０の状態でも、点灯検査および電気的検査を通常通り行なうことができる。尚、ここでの検査の行い方については、既に述べたのと同様である。
【０１５０】
検査が終わった後は、分断線７３において個々のセルに分断した後、対向基板１８を分断線７４において切り離し、データ線側実装領域を露出させる。ちなみに図の７０ａ、７０ｂはそれぞれソースドライバ、ゲートドライバが装着される部分であり、７５はセルの分断後において廃棄される不要部分である。
【０１５１】
このように、上記図２０の構成では、複数枚のセルを一度に検査できるため、検査効率がよく、検査にかかるコストを削減できる。また、上記母基板の状態で検査を行なう場合には、もとのマザーガラスの端面７６を基準にして検査用治具に装着されるが、上記端面７６の寸法精度は十分良好であるため、分断されたセルを検査用治具に装着する場合と比べてアライメントが取りやすい。
【０１５２】
次に、隣接するセルにおいて、同一信号を供給すべき配線を相互に結線した場合の構成を図２１に示す。図２１における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−２がデータ線方向に複数枚連なった状態のものである。但し、上記母基板におけるアクティブマトリクス基板３４−２では、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）に接続される各配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）が各セル間において相互に結線されている。但し、データ線検査用制御信号線２５は、走査線検査用制御信号線２４に接続されているため、走査線検査用制御信号線２４を介して結線されることとなる。
【０１５３】
この場合、アライメント後や検査信号入力ピンのずれ等によって検査端子の何カ所において入力のコンタクトが悪くても、上記結線部分を介して隣接セルから信号が供給されるため、検査が可能となる。また、治具の製作コストを削減するために、間のセルの検査信号入力ピンを省略したり、信号入力端子のピッチが小さい場合には、隣接セルと交互に入力端子を設けても良い。例えば、図２１の場合では、第１のセルにおいて３９ａ、３２Ｇ、４０、２７の検査端子を設け、第２のセルにおいて３９ｂ、３２Ｂ、３２Ｒ、２７の検査端子を設けることができる。これにより、検査信号の入力をしやすくしたり、あるいは検査用治具の製作コストを下げることができる。
【０１５４】
また、図２１の構成では、同一信号を供給すべき配線を相互に結線したことにより、各検査用信号配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）には、個々のセルにおいて検査信号を入力する必要が無くなる。このため、各セル上部の検査用信号配線近傍に十分な空き領域が無い場合や、検査端子の配置領域が十分に確保されない場合等には、上記各検査端子を走査線側実装領域に配置するのではなく、マザーガラスの余白領域７５に配置することもできる。
【０１５５】
但し、この場合、上記余白領域７５において各検査端子に信号入力できるように、検査前の段階で上記余白領域７５に対向する部分の対向基板１８を切断して取り除く必要がある。
【０１５６】
上記各検査端子をマザーガラスの余白領域７５に配置した構成の母基板を図２２に示す。上記図２２における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−３がデータ線方向に複数枚連なった状態のものである。
【０１５７】
上記母基板においては、対向基板１８側の共通電極への対向基板用信号入力端子２７は、上記各検査端子と同様に余白領域７５に設けられており、コモン移転部１９ａ・１９ｂを介して隣接セルの共通電極同士をアクティブマトリクス基板３４−３側の配線を通じて接続する形状となっている。すなわち、上記コモン移転部１９ａ・１９ｂは、隣接する２枚のセルにおける各対向基板１８の下端部付近および上端部付近にそれぞれ設けられており、コモン移転部１９ａと１９ｂとがアクティブマトリクス基板３４−３側の配線を通じて接続されている。また、上記アクティブマトリクス基板３４−３側の配線部分には、液晶表示パネルの実駆動時に対向基板１８に電圧を印加するための端子ｐが形成されている。これにより、セルの分断後における液晶表示パネルの実駆動時には、上記端子ｐからコモン移転部１９ａを介して対向基板１８に電圧が印加される。
【０１５８】
さらにここでは、検査端子のそれぞれの配置とマザーガラスの端面７６との位置関係を他の全ての機種と共通にしており、これによって、各セルのサイズなど規格が異なっても、全て共通の治具で検査を行なうことができる。このため、多機種少量生産の液晶表示パネルであっても、単一機種大量生産の場合と同様の検査を行なうことができ、生産性がよくなる。また、もとのマザーガラスの端面７６に機械的にアライメントを取ることになるが、マザーガラスの寸法精度が十分良好であるので、信号入力の位置合わせが容易である上、該構造では入力端子の大きさを十分大きくすることができる。
【０１５９】
また、図１１の例では、隣接セル間の各検査用配線の結線は単純な電気的接続としたが、配置的に十分な余裕がある場合は、スイッチング素子を介して接続した方が望ましい場合もある。この場合、上記スイッチング素子のオンオフを切り替えるのみで非検査セルを選択できることになり、全セルを同時に検査する際に検査用配線の負荷が大きくなりすぎて不都合を生ずる場合や、何れかのセルに重大なリーク欠陥があって、このリーク電流が大きすぎて検査用配線に十分電圧がかからず、他のセルの検査にまで悪影響を及ぼす場合等に都合がよい。また、前述の電気的検査を行なう場合には、これらセル間の切り替えを行ないつつ検査することによって、不良セルの特定が容易になる。
【０１６０】
尚、上記の説明では、複数のアクティブマトリクスセルをデータ線方向に連結したものを母基板としたが、走査線方向であっても手段方向ともに同様であり、したがって特許請求の範囲において記載の列状という表現もセルの連結の方向を規定するものではない。
【０１６１】
上記図２０ないし図２２の構成では、各データ線３は、検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５と検査用表示信号線、２１Ｂ、２１Ｇ、および２１Ｒとに接続されている。しかしながら、液晶表示パネルの実駆動時において各データ線３と検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒとが導通することは、表示に悪影響を与える。このため、液晶表示パネルの実駆動時では、データ線検査用制御信号線２５にオフ電位が与えられ、検査用ＴＦＴ２６ａは常にオフ状態となっている。
【０１６２】
これに対し、図２３の構成では、各データ線３は検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５、および検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに接続されるのではなく、一旦隣接セルまで延長してから折り返し、自セルの検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに直接接続される。なお、この場合、検査用ＴＦＴ２６ａが形成されないため、データ線検査用制御信号線２５も不要となる。
【０１６３】
上記構造によると、母基板の状態では各データ線３は常に検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒと接続されているため、各走査線２のみ前述と同様に検査用ＴＦＴ２６ｂを介して信号を供給し、検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒには通常の点灯検査と同様のデータ信号を与えれば、検査を行なうことができる。検査後、個々のセルに分断する際に、各データ線３の延長部はこの折り返し部分において切断されるので、各データ線３は検査用データ線から切り離され、個々の独立した配線となる。
【０１６４】
上記構造によると、検査用のスイッチング素子が大幅に減るため、検査用ＴＦＴ部におけるデータ線間のリーク欠陥による歩留まり低下の懸念が大幅に減少し、また、信頼性上も都合がよい。また、検査用ＴＦＴ２６ａにかかる領域上の制約も改善される上、データ線３への検査信号の入力抵抗が大幅に減少するため、より少ない書き込み時間での検査ができるなど、検査精度の向上にも貢献する。ちなみに該折り返し部は隣接セルに残留するが、これは電気的になんら不具合を与えるものではなく、必要とあらば面取り等で取り除くこともできる。また、データ線方向でなく走査線方向にセルが連なる母基板構造とする場合には、隣接セルから折り返すのはデータ線でなく走査線であることは言うまでもない。
【０１６５】
また、上記図２０および図２１の構成では、それぞれのセルにおける全ての検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）が、走査線側実装領域に対応する１辺に配置されているが、図２４に示すように、対向する２辺に分けて配置することもできる。すなわち、図２４に示す構成では、アクティブマトリクス基板３４−４において検査端子３２Ｒ・３２Ｇ・３２Ｂ・４０・２７が走査線側実装領域に対応する辺に配置されているが、検査端子３９ａ・３９ｂはこれと対向する辺に配置されている。このような場合においても、データ線側実装領域が対向基板１８によってカバーされている状態で点灯検査および電気的検査を通常通り行なうことができ、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なった母基板に対して検査が可能となる。
【０１６６】
〔実施の形態４〕
本発明に係る他の実施の形態を、図７、図８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜３にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１６７】
すでに述べたように検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、データ線３や走査線２はそれぞれ電気的に独立したものである必要があることから、検査用ＴＦＴ２６ａ，２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
【０１６８】
これを実現するため、表示中にはこれら検査用ＴＦＴ２６ａ・２６ｂを非導通にする信号を与えておくことが望ましく、検査用ＴＦＴ２６ａ・２６ｂがｎ型である場合には、表示中はゲートにマイナスの電圧が与えられていることが望ましい。
【０１６９】
そこで、図７に示す本実施の形態のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板３５では、パネル内部で接続された１本の検査用制御信号線２５（２４）の端が、アクティブマトリクス基板３５における下端（図において）にまで延設されている。その他の構成は、実施の形態３の図６に示したアクティブマトリクス基板３４と同じである。
【０１７０】
この下端は、ドライバ２０ヘの信号を供給するＦＰＣを接続する領域であり、ここに１本の検査用制御信号線２５（２４）に信号を供給する端子４３を設けて、これをＦＰＣと接続しておき、外部から検査用ＴＦＴ２６ａ・２６ｂにマイナスの電圧を加えている。これにより、液晶表示装置の駆動時には必ず検査用ＴＦＴ２６ａ・２６ｂが遮断されている状態にあり、表示上不具合を生じない。
【０１７１】
さらに、図８に示すアクティブマトリクス基板３６のように、ゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と検査用制御信号線２５（２４）を接続する構成ともできる。
【０１７２】
これは、ゲートドライバ２０ｂやソースドライバ２０ａ等のドライバ２０のＩＣには、このＩＣの内部のロジック回路内のスイッチング素子をオン／オフするための電源が必要であることを利用したもので、図７のアクティブマトリクス基板３５の構成のように外部から別に電圧を印加する必要がなく、かつ表示上不具合を生じない。
【０１７３】
このパネル内の接続は、ドライバ２０の駆動用電源の内のマイナス側の電源のほか、ドライバ２０からの出力の電圧レベルを外部から与える電源でもよく、また検査用ＴＦＴ２６ａ・２６ｂの特性によってはドライバ２０に接地電位を与える配線と接続してもよい。
【０１７４】
〔実施の形態５〕
本発明に係る他の実施の形態を、図９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜４にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１７５】
前述の実施の形態１〜４においては、検査用ＴＦＴ２６ａ・２６ｂは、対向基板１８上のブラックマトリクスに相当する部分に設けられていたのに対し、本実施の形態のアクティブマトリクス型液晶表示装置では、検査用ＴＦＴ２６ａ・２６ｂの上には対向基板４２のブラックマトリクス（図中、クロスハッチングにて示す）がなく、検査用ＴＦＴ２６ａ・２６ｂに光を照射することができるようになっている。
【０１７６】
この構造は以下ような利点がある。つまり、前述したように検査時には検査用ＴＦＴ２６ａ・２６ｂの抵抗値は低ければ低いほどよく、そのため検査用ＴＦＴ２６ａ・２６ｂのチャネル幅Ｗをチャネル長Ｌで除した値は大きくする必要がある。具体的にはデータ線３・３間のリーク抵抗を検知するには５００ｋΩ以下にする必要があり、これを実現するために前述の実施の形態２では、Ｗ／Ｌを２００／５とした。このように大きな検査用ＴＦＴ２６ａ・２６ｂでは、これを設置したことによる不良の発生が懸念され、また、これによって良品率が低下することが許されないことは前述した通りである。
【０１７７】
また、例えば大型機種のＣｓ ｏｎ Ｇａｔｅの場合の様に、走査線容量が大きい場合を例に考察してみると、検査用ＴＦＴ２６ｂが６００ｐＦの走査線容量をスイッチングするとして、実駆動時のパルス幅２５μｓに対して時定数が十分小さい３μｓとなるように検査用ＴＦＴ２６ｂの抵抗値を設定すると、５ｋΩ以下でなければならない。これをＭＯＳＴＦＴの一般的な電流の近似式である以下の式に従って導くとＷ／Ｌは１５００以上でなければならない。
【０１７８】
Ｉｄ＝（Ｗ／Ｌ）μＣ｛（Ｖｇ−Ｖｔｈ）Ｖｄｓ−Ｖｄｓ2 ／２｝
ただし、ここでμは電子の移動度で０．５ｃｍ2 ／Ｖｓ、Ｃは単位面積当たりのゲート絶縁膜９の容量で１．６×１０-8Ｆ／ｍ2 とした。
【０１７９】
また、走査線２の電圧を−１０Ｖおよび＋１５Ｖとし、検査用制御信号線２４（２５）の印加電圧を２０Ｖとして電圧固定で抵抗値計算した。現実としてはＬは最小で５μｍ程度が限界であり、この場合Ｗは７５００μｍ以上となり、これは歩留りまで考慮すると実現は困難であると言わざるを得ない。
【０１８０】
そこで、検査用ＴＦＴ２６ａ・２６ｂに検査時だけ光を照射して電流値を増大させることによって、Ｗ／Ｌが小さくても必要な書き込み特性が得られるようにしたのである。
【０１８１】
すなわち、検査用ＴＦＴ２６ａ・２６ｂは半導体素子であり、これに光が当たると真性半導体中に電子・正孔対が発生する。ＴＦＴがオンされた状態においては、真性半導体は十分に反転しているため、オフの場合の漏れ電流ほどの光感度は得られないが、それでも光の強度によっては５倍から１０倍程度の電流増加があることが実験的に確認された。
【０１８２】
アクティブマトリクス基板３４では、検査用ＴＦＴ２６ａ・２６ｂは一様にオン状態としており、検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂや検査用走査信号線２２ａ・２２ｂの信号の切り替えで点灯状態を変化させる方式であるため、検査が終わるまでの間は検査用ＴＦＴ２６ａ・２６ｂをスイッチングする必要がなく、検査用ＴＦＴ２６ａ・２６ｂに一様に強い光を照射し続けるだけでよい。
【０１８３】
但し、検査時に検査用ＴＦＴ２６ａ・２６ｂに光を当てるべく、対向基板４２においてはブラックマトリクスをこれら検査用ＴＦＴ２６ａ・２６ｂに重ならないように設けているので、実装後は遮光を考慮にいれて外装部材を設計しておく必要がある。
【０１８４】
〔実施の形態６〕
本発明に係る他の実施の形態を、図１０に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜５にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１８５】
図１０は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１８６】
図１０に示すアクティブマトリクス基板３７は、実施の形態４の図７に示したアクティブマトリクス基板３５とほぼ同じ構成を有しているが、ＦＰＣと接続される前述の端子４３が検査端子４０としての機能も有し、かつ、この端子４３と、検査用ＴＦＴ２６ａ・２６ｂとの間に、入力保護用の抵抗素子４４が設けられている構成である。
【０１８７】
これは、次のような理由による。すなわち、検査用制御信号線２４（２５）は、検査用ＴＦＴ２６ａ・２６ｂのゲート電極とつながれているのみで他に電荷の逃げる経路がないため、一般のＭＯＳトランジスタのゲートと同様にインピーダンスが非常に高い。したがって、この配線に静電気が入り込んだ場合、検査用ＴＦＴ２６ａ・２６ｂのゲート−ドレイン間やゲート−ソース間に高電圧がかかることとなり、絶縁破壊が起こり、リーク欠陥をおこす恐れがある。
【０１８８】
そこで、実施の形態３で述べたように、不要な信号が入るのを防ぐために各検査端子に絶縁テープ等を施す絶縁処理が有効であるが、図１０の構成では、この端子４３は検査後、検査用ＴＦＴ２６ａ・２６ｂに遮断電圧を与えるべくＦＰＣを通じて外部に導通される。
【０１８９】
したがって、この液晶表示装置を外部の装置に装着したり取り扱う際に帯電した物体に触れる機会が多くなり、静電気不良の確率が高くなる。そして、この不良は液晶表示装置が実際に使用されるユーザの手元で発生する可能性があるため、出荷前の検査などで選別することができず極めて不都合であり、表示装置の構造面で何らかの対策を講じておく必要がある。
【０１９０】
そこで、従来の表示装置における配線間の入力保護回路のように、トランジスタのゲートとソースを短絡して構成したダイオードを双方向につないで隣接配線に静電気を逃がすことが有効であり、図１０に示すように、このアクティブマトリクス基板３７では、検査用走査信号線２２ａ・２２ｂ間、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂ間に、該ダイオード型のＴＦＴからなる入力保護回路４５をつないで静電気対策としている。
【０１９１】
しかしながら、検査用制御信号線２４（２５）と、これら検査用走査信号線２２ａ・２２ｂ、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂの間には入力保護回路４５を設けず、検査用制御信号線２４（２５）においては、端子４３と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けている。
【０１９２】
これは、検査時に検査用制御信号線２４（２５）にはプラスのバイアスを加えるため、ダイオード間に閾値を大きく越える電圧が印加されることによって、入力保護回路４５を経路として電流が流れるため、検査用ＴＦＴ２６ａ・２６ｂの各端子に所望の電圧がかからず、検査上不具合が生じる可能性が高いためである。
【０１９３】
この入力保護用の抵抗素子４４の構造は、配線の一部を金属膜のかわりに半導体のｎ+ 層で置き換えたもので、比抵抗が高いことによって高抵抗部を設けている。ｎ+ 層の比抵抗は、１ｋΩｃｍ程度であり膜厚３００Åとすると、パターンの長さと幅の比を３：１とすることで、抵抗は１ＭΩとなる。このｎ+ 層は、絵素ＴＦＴ１や検査用ＴＦＴ２６ａ・２６ｂを形成する工程で同時に形成されるため、工程数の増加はない。
【０１９４】
このようにして入力部に高抵抗を接続しておくことで、静電気の経路の時定数を大きくしておき、検査用ＴＦＴ２６ａ・２６ｂの破壊を防ぐことができる。
【０１９５】
ここでは、検査用制御信号線２４（２５）の静電容量は数百ｐＦ程度であるため、時定数は数百μｓであり、抵抗素子４４を設けない場合のように一瞬のうちに静電気が検査用ＴＦＴ２６ａ・２６ｂに達する場合とくらべて、破壊は極端に少なくなる。
【０１９６】
なお、図１０においては、走査線検査用制御信号線２４とデータ線検査用制御信号線２５を基板上で導通しており、かつこれに電圧を印加する検査端子としての機能も有する端子４３がＦＰＣ部に延長されて形成されているため、入力保護用の抵抗素子４４はＦＰＣのすぐ内側に設けているが、ＦＰＣ部ではなく空き領域に検査端子が設けられている場合には、その検査端子と検査用ＴＦＴ２６ａ・２６ｂの間に入力保護用の抵抗素子４４を設けるべきである。
【０１９７】
また、図１、図３、図５に示した構成のように、走査線検査用制御信号線２４とデータ線検査用制御信号線２５とが導通していない別々の場合は、それぞれの検査端子４１・４０と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けることが有効である。
【０１９８】
また、それら検査用制御信号線２４・２５同士の間も前述のダイオード型のＴＦＴを用いた入力保護回路４５を介して接続しておくことで、どちらか１本の配線に入った静電気を他方に逃がすことができるので、より有効な静電気対策となる。なお、このようなダイオード型のＴＦＴを用いた入力保護回路４５は、絵素ＴＦＴ１の作製工程で同時に作製できるので、工程数の増加はない。
【０１９９】
また、図７の構成のように、検査用の制御信号を入力する検査端子４０と、実装後に検査用ＴＦＴ２６ａ・２６ｂを遮断するための電圧を印加するべき端子４３が別々に設けられている場合には、そのそれぞれ入力部と検査用ＴＦＴ２６ａ・２６ｂとの問に入力保護用の抵抗素子４４を設けることが望ましい。
【０２００】
そして、以上のような構成では、検査の際、検査用制御信号の入力は抵抗素子４４を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられるため、該抵抗素子４４があることによる不具合は発生しない。また、検査後のドライバ２０が実装された段階においても、該抵抗素子４４を介して端子４３からマイナスの電圧が与えられるが、これも直流であるため時定数などは考慮する必要がないので、抵抗素子４４による不具合は生じない。
【０２０１】
〔実施の形態７〕
本発明に係る他の実施の形態を、図１１〜図１３に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜６にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２０２】
図１１は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０２０３】
図１１に示すアクティブマトリクス基板３８は、実施の形態４の図８に示したアクティブマトリクス基板３６とほぼ同じ構成を有しているが、検査用制御信号線２４（２５）がゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と接続される配線に、入力保護回路４６が設けられた構成である。静電気はこの保護回路４６の抵抗値と検査用制御信号線２４（２５）の静電容量と、外部回路における電源系統の静電容量からなる時定数によって遅延し、破壊が防止される。
【０２０４】
そして、この入力保護回路４６は、前述の入力保護用の抵抗素子４４のような単純な線形素子のかわりに非線形素子であるダイオードからなる。
【０２０５】
図１２に、入力保護回路４６の回路図を示す。入力保護回路４６は、順方向をそれぞれ逆の方向にもつダイオードＤ1 ・Ｄ2 を並列に配置してなる抵抗回路４６ａを構成単位として複数個直列につなげた構成である。該ダイオードＤ1 ・Ｄ2 を用いた入力保護回路４６のような回路は、実施の形態６で前述した入力保護回路４５ように配線の静電気対策として一般に用いられているもので、絵素ＴＦＴ１と同工程で、ゲートとソースを短絡して２端子素子としたダイオード型ＴＦＴを用いる。図１３に、図１２の回路図を、トランジスタレベルで表わした回路図を示す。
【０２０６】
前述の実施の形態６のアクティブマトリクス基板３７に備えられた入力保護用の抵抗素子４４の場合、静電気の電圧によらず抵抗値が一定であるため、設計しやすいという利点があるが、工程数の低減を目的としてｎ+ 層の形成にかかるフォト工程を削減し、その上層のソース、ドレイン電極を構成する金属膜をフォトレジストの代わりとする場合等のように、高抵抗の配線を形成することが困難な場合には実現できない。
【０２０７】
さらに、このような工程上の都合を無視したとしても、次の点から本実施の形態のような非線形素子からなる構造は利点がある。
【０２０８】
すなわち、抵抗素子４４のような高抵抗素子の場合には、静電気が加わって過電流が該抵抗素子４４を流れた場合、ここで発生するジュール熱によって抵抗素子４４が融解され、電気的に離れた状態となる。このような状態となると、検査用ＴＦＴ２６ａ，２６ｂを遮断する電圧を印加することができず、信頼性を保証する上で問題である。
【０２０９】
ところが、本実施の形態のように、ダイオードＤ1 ・Ｄ2 でこれを構成した場合は、ダイオードＤ1 ・Ｄ2 に高電圧が加わった段階で、半導体層が劣化すると同時にダイオードＤ1 ・Ｄ2 のゲート絶縁膜が破壊され、ダイオードＤ1 ・Ｄ2 の両端は短絡状態となりやすい。すなわち、仮に静電気によって入力保護回路４６が破壊されたとしても、実装後に外部回路を駆動するための基板上の配線の内の出力電圧のローレベルを規定する電圧が加えられる配線と検査用制御信号線２４（２５）は電気的に接続されており、検査用ＴＦＴ２６ａ・２６ｂが及ぼす悪影響の心配はなくなる。
【０２１０】
ちなみに、本実施の形態の入力保護回路４６では、一対のダイオードＤ1 ・Ｄ2 からなる抵抗回路４６ａを複数個直列につなげた状態に設置しているのは、仮に静電気で一段目の抵抗回路４６ａのダイオードＤ1 ・Ｄ2 が破壊されても、次段目の抵抗回路４６ａによって保護抵抗としての機能を維持するための構造である。
【０２１１】
このような入力保護回路４６を、図１０に示した実施の形態６のアクティブマトリクス基板３７における抵抗素子４４の代わりに設けることもできる。
【０２１２】
この場合、検査の際に検査用の制御信号の入力は入力保護回路４６を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられ、また、検査後のドライバ２０が実装された段階においても、入力保護回路４６を介して端子４３からマイナスの電圧が与えられ、これも直流であるため時定数などは考慮する必要がないので、入力保護回路４６による不具合は生じない。
【０２１３】
但し、１段の抵抗回路４６ａあたりダイオードＤ1 ・Ｄ2 の閾値に相当する電圧が入力保護回路４６にかかるため、検査用ＴＦＴ２６ａ・２６ｂを十分に機能させるためには、入力保護回路４６は多くとも５段程度以下におさめておくべきである。
【０２１４】
〔実施の形態８〕
本発明に係る他の実施の形態を、図２５〜図２９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜７にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２１５】
アクティブマトリクス基板においては、各バスラインや絵素スイッチング素子を静電気から守る目的で、ある特定ラインにかかった静電気を他のバスラインに逃がし、パネル全体に電荷を分散させることにより、特定箇所の静電破壊を防ぐ構造がある。もちろん、バスラインにまたがる電流パスは、ある程度高抵抗でなければ表示上不具合を生じるため、各バスラインは通常数ＭΩ以上の抵抗素子で接続されている。ところが、上記構造では、検査時には複数本のバスラインを束ねて信号を供給するため、これらの抵抗素子は複数個並列に並ぶことになり、実質の抵抗値が低下して検査上不具合を生じることがある。
【０２１６】
図２５は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は抵抗素子７８で接続されており、これを流れる電流をｉ／２とする。この場合、１本の走査線に流れ込む電流はｉとなり、検査用走査信号線全体を流れる電流はｎｉ／ｋとなる。但し、ｎは走査線２の本数、ｋは検査用走査信号線の本数であって本実施の形態の場合はｋ＝２である。このｎｉ／ｋの電流によって、検査用走査信号線での電圧降下が発生し、走査線に所定の電圧がかからなくなる。尚、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
【０２１７】
図２５において１対の走査線２・２に注目した場合の等価回路を図２６に示す。ただし、ここでは検査用走査信号線の抵抗値をＲとし、入力端（図では、Ｖｇｈ、Ｖｇｌと記述、これはこの部分の印加電圧でもある）近傍にＲ／２の抵抗値を置いた。また、全ての走査線２は検査用走査信号線２２ａ・２２ｂの中間点に集中して配置されていると近似した。この近似は後に述べる試作結果によって、妥当であることが確認された。
【０２１８】
図２６において各抵抗を流れる電流から、各部の電圧を容易に求めることができ、各走査線２に実際にかかる電圧は入力をＶｇｈ、Ｖｇｌとした時、
【０２１９】
【数１】
【０２２０】
であることが求まる。但し、ｖo 、ｖe は上記図２６に示された一対の走査線のそれぞれにかかる電圧、ｒｄは抵抗素子７８の１個あたりの抵抗値である。数１より明らかなように、これら一対の走査線間における電位差（ｖo −ｖe ）は、検査用走査信号線２２ａ・２２ｂの入力端子に与えられる印加電圧Ｖｇｈ、Ｖｇｌの電位差よりも小さくなる。但し、最低でも印加電圧の８割は走査線にかかることが望ましい。走査線にかかる電圧がこれより小さい場合、絵素スイッチング素子が十分に導通せず、オン不良画素の見極めに不具合を生じ、検査の精度を著しく低下させる。このことから以下の式を満たすことが必要である。
【０２２１】
【数２】
【０２２２】
これら２式から関係を導くと、以下の式を満たす必要があることがわかる。
【０２２３】
【数３】
【０２２４】
尚、上記説明は走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数３を満たす必要がある。
【０２２５】
ところで、上記抵抗素子７８は図２７に示すように、トランジスタのゲートとドレインとを接続してダイオード特性を示す非線形素子を双方向に並列に配置したものとすることが多い。これは、該抵抗素子７８を絵素トランジスタと同工程で作成することができ、工程数の増加を防ぐことができるという効果が得られる以外に、弱電圧に対しては高抵抗で、静電破壊を起こすような強電圧に対しては低抵抗になるという特性が、保護用の抵抗素子としては好都合であることによる。
【０２２６】
この場合でも、検査用走査信号線２２ａ・２２ｂの電圧降下まで考慮して、実際に非線形素子にかかる電圧とそのときの電流を計算して設計すれば、上記と同様の考え方が通用する。具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８を形成し、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の全抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比は３．２５以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が３．２５のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線での電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ２．５Ｖずつであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１２．５Ｖ、−７．５Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は４．４ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は４．５μＡであり、検査用走査信号線には１１０×ｉ＝１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は１ｍＡ×５ｋΩ／２＝２．５Ｖとなり、上述の電圧降下量と一致しているのがわかる）。抵抗素子７８の抵抗値がこの４．４ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝４．４ＭΩとｎ＝１１０、ｋ＝２という値を数３の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
【０２２７】
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
【０２２８】
図２８は、各走査線２に対して検査用ＴＦＴ２６ｂを介して検査用走査信号線２２ａ・２２ｂから検査用信号が供給される場合である。また、図２８において１対の走査線２・２に注目した場合の等価回路を図２９に示す。この場合、検査用ＴＦＴ２６ｂの抵抗値も考慮に入れなければならず、上記と同様の考え方により、ｖo およびｖe は次式のようになる。
【０２２９】
【数４】
【０２３０】
但し、ここでは検査用ＴＦＴ２６ｂの抵抗値をｒｔｒとしている。したがって、抵抗素子７８の抵抗値の満たすべき条件は以下のようになる。
【０２３１】
【数５】
【０２３２】
具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８および検査用ＴＦＴ２６ｂを形成し、検査用ＴＦＴ２６ｂのチャネル幅およびチャネル長さをそれぞれ２００μｍ、７μｍ検査用スイッチング素子を導通させるために走査線検査用制御信号線に与える電圧２５Ｖとし、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタのチャネル幅、チャネル長さの比は１．６以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が１．６のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線および検査用スイッチング素子２６ｂでの電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ３．１Ｖ、１．９Ｖであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１１．９Ｖ、−８．１Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は８．７ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は２．３μＡであり、検査用走査信号線には１１０×ｉ＝０．５１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は０．５１ｍＡ×５ｋΩ／２＝１．３Ｖとなる。またこの条件における検査用スイッチング素子２６ｂのソース−ドレイン間抵抗はＶｇｈ側Ｖｇｌ側でそれぞれ３９６ｋΩ、１３６ｋΩであり、これらによる電圧降下量はそれぞれ３９６ｋΩ×ｉ＝１．８Ｖ、１３６ｋΩ×ｉ＝０．６Ｖであり、検査用走査信号線での電圧降下と検査用スイッチング素子での電圧降下の和は、Ｖｇｈ側Ｖｇｌ側ともに上述の電圧降下量と一致していることがわかる）。抵抗素子７８の抵抗値がこの８．７ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線および検査用スイッチング素子での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝８．７ＭΩ、ｒｔｒ＝（３９６ｋΩ＋１３６ｋΩ）／２＝０．２７ＭΩ、ｎ＝１１０、ｋ＝２という値を数５の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
【０２３３】
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
【０２３４】
尚、上記説明は検査用ＴＦＴを設けた場合に走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子２２ａの抵抗値をｒｔｒ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数５を満たす必要がある。
【０２３５】
〔実施の形態９〕
本発明に係る他の実施の形態を、図３０、図３１に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜８にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２３６】
図３０は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は静電気からパネルを守る目的で抵抗素子７８で接続されているが、図２５の場合と異なり隣接走査線間ではなく、同一の検査用走査信号線に接続されている走査線ごとに抵抗素子７８で結ばれている。この構造により、抵抗素子７８には、検査中に電圧がかからず電流が流れないため、静電気を逃す構造を維持しつつも、抵抗素子７８を電流が流れることによる検査用走査信号線での電圧降下がなく、検査精度が更に向上する。また、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
【０２３７】
図３１は、同様の構成を検査用表示信号線２１Ｒ、２１Ｇ、２１Ｂに当てはめた場合の図である。図３１の構成では、検査用ＴＦＴ２６ａを用いて検査する場合の構造を図示しているが、抵抗素子７８を同一の検査用表示信号線に接続されたデータ線ごとに接続する点では同じである。ただし、検査用ＴＦＴ２６a における電圧降下がある分、検査後分断して検査用配線から開放する場合より、さらに、本形態の効果が大きくなる。
【０２３８】
尚、図３１の構成では、検査用表示信号線は３本設けられているので、抵抗素子７８もおのずと３本ごとに接続されることになる。また、ＲＧＢ各色ごとに抵抗素子７８で結ばれているので、例えば抵抗素子７８が前述の非線形素子で形成されている場合などで、使用しているうちに微小なリークが発生した場合でも、同色間での隣接リークであるため表示上視認されにくく都合がよい。
【０２３９】
【発明の効果】
本発明のアクティブマトリクス型液晶表示パネルは、以上のように、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が共通に配設されると共に、検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されている構成である。
【０２４０】
これにより、工程数を増やすことなく、信号系統間のリーク欠陥を識別可能で、かつデータ線間のリークも目視にて検出可能で、かつ、目視では検出できないような信号系統間のリーク欠陥をも電気的に検出可能な液晶表示パネルを提供することができるという効果を奏する。
【０２４１】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に複数本配設された前記検査用表示信号線は、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されている構成である。
【０２４２】
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、上記アクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に制御信号を供給しつつ、複数本配設された検査用表示信号線に供給する検査用の表示信号を順次切り替えて色表示するものである。
【０２４３】
これにより、工程数を増やすことなく、検査時の色表示が可能となり、データ線間のリークや隣接絵素間のリーク欠陥を目視で容易に検出することができ、かつ、目視では検出できないような信号系統間のリーク欠陥やデータ線間のリーク欠陥をも電気的に検出可能な液晶表示パネルを提供することができるという効果を奏する。
【０２４４】
本発明のアクティブマトリクス型液晶表示パネルは、複数の走査線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、走査線に接続された各検査用スイッチング素子には、該検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線、及び該検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されている構成である。
【０２４５】
これにより、走査線側の検査用の配線も切断する必要がなくなるので、たとえパネルを個々に分割した後で検査を実施しても、工程数の増加は一切なく、より優れた構成の液晶表示パネルを提供できるという効果を奏する。
【０２４６】
本発明のアクティブマトリクス型液晶表示パネルは、走査線に接続された各検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されている構成である。
【０２４７】
これにより、隣接する走査線を絵素電極の補助容量として使う、いわゆるＣｓ ｏｎ Ｇａｔｅ構造の場合にも、支障無く点灯検査することができるという効果を奏する。
【０２４８】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線と、走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線とが、前記絶縁性基板上で電気的に接続されている構成である。
【０２４９】
これにより、検査用配線の形成にかかる領域を小さくでき、また、検査時と実装後の点灯時の制御信号の入力を容易にできるという効果を奏する。
【０２５０】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５１】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接する走査線間のリーク抵抗値、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５２】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、走査線−補助容量配線間のリーク抵抗値、データ線−補助容量配線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５３】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５４】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５５】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５６】
これにより、上記検査用スイッチング素子の導通状態における抵抗値が、電気的検査において検出しようとする抵抗値と比べて十分に小さなものとなり、データ線間もしくは走査線間のリーク検出が確実に行なえるという効果を奏する。
【０２５７】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されている構成である。
【０２５８】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されている構成である。
【０２５９】
これにより、検査用治具への設置時の位置合わせが、検査端子を液晶表示パネルの１辺に配置する場合よりもさらに容易になり、また、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子に絶縁テープなどを施す際の作業性も向上するという効果を奏する。
【０２６０】
本発明のアクティブマトリクス型液晶表示パネルは、液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われている構成である。
【０２６１】
これにより、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐことができるという効果を奏する。
【０２６２】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えるもので、これにより、データ線統間のリーク欠陥を検出することができる。
【０２６３】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線に、データ線検査用スイッチング素子を導通するための制御信号を与えつつ、複数の検査用表示信号線間、または検査用表示信号線−共通電極間の電気抵抗を測定する構成である。
【０２６４】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定する構成である。
【０２６５】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定する構成である。
【０２６６】
これにより、任意の配線間のリーク欠陥を検出することができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図２】 （ａ）〜（ｄ）は、図１のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。
【図３】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図４】 （ａ）〜（ｆ）は、図３のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。
【図５】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図６】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図７】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図８】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図９】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１２】 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。
【図１３】 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。
【図１４】 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の１絵素部の平面図である。
【図１５】 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の要部断面図である。
【図１６】 従来のアクティブマトリクス型液晶表示装置の平面模式図である。
【図１７】 従来の他のアクティブマトリクス型液晶表示装置の等価回路図である。
【図１８】 スイッチング素子の特性を示すグラフである。
【図１９】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図２０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２２】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２３】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板において、隣接する液晶パネルの接続部を示す平面模式図である。
【図２４】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２５】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図２６】 上記図２５の一部を示す等価回路図である。
【図２７】 上記図２１の抵抗素子を非線形素子で構成した場合の一例を示す回路図である。
【図２８】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、走査線検査用スイッチング素子、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図２９】 上記図２８の一部を示す等価回路図である。
【図３０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図３１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、データ線、データ線検査用スイッチング素子、検査用表示信号線、およびデータ線間に接続される抵抗素子の関係を示す説明図である。
【符号の説明】
１ 絵素ＴＦＴ（絵素スイッチング素子）
２ 走査線
３ データ線
４ 補助容量配線
７ 絶縁性基板
１４ 絵素電極
１６ アクティブマトリクス基板
１８ 対向基板
２０ ドライバ（外部回路）
２１ 検査用表示信号線
２１Ｒ 検査用表示信号線
２１Ｇ 検査用表示信号線
２１Ｂ 検査用表示信号線
２２ 検査用走査信号線
２２ａ 検査用走査信号線
２２ｂ 検査用走査信号線
２４ 走査線検査用制御信号線
２５ データ線検査用制御信号線
２５Ｒ データ線検査用制御信号線
２５Ｇ データ線検査用制御信号線
２５Ｂ データ線検査用制御信号線
２６ａ 検査用ＴＦＴ（データ線検査用スイッチング素子）
２６ｂ 検査用ＴＦＴ（走査線検査用スイッチング素子）
３２Ｂ、３２Ｇ、３２Ｒ、３９ａ、３９ｂ、４０、２７ 検査端子
４４ 抵抗素子
４６ 入力保護回路（抵抗素子）
７８ 抵抗素子
【発明の属する技術分野】
本発明は、絵素電極にスイッチング素子を介して駆動信号を印加し、対向する電極との電位差によって表示を行うアクティブマトリクス型液晶表示パネル及びその検査方法に関する。
【０００２】
【従来の技術】
従来、液晶表示装置は、マトリクス状に配列された複数の絵素電極とこれらの絵素電極と対向して配される共通電極である対向電極を備え、両電極間に表示媒体である液晶を介在させている。表示にあたっては、絵素電極に選択的に電位が書き込まれ、この絵素電極と対向電極との間の電圧差により、介在する液晶の光学的変調が行われ、表示パターンとして視認されることとなる。
【０００３】
絵素電極の駆動方法としては、マトリクス状に配された絵素電極のそれぞれにスイッチング素子を接続し、絵素電極個々をスイッチング素子にて駆動する、いわゆるアクティブマトリクス駆動方式が知られている。上記のスイッチング素子としては、ＴＦＴ（薄膜トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等が一般的である。
【０００４】
アクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス型液晶表示パネルは、透明な絶縁性基板上に複数の走査線と複数のデータ線とが互いに交差して配設されると共に、各交差部ごとに、絵素電極、該絵素電極を駆動するスイッチング素子が形成されたアクティブマトリクス基板と、透明な絶縁性基板上に対向電極が形成された対向基板とが、各対向面に配向膜を備えると共に、液晶層を介して貼り合わされている。
【０００５】
図１４に、スイッチング素子としてＴＦＴを用いた前記アクティブマトリクス基板における１絵素部分の構成を示す。走査線２は絵素ＴＦＴ１のゲート電極に接続され、そこへ入力される走査信号によって絵素ＴＦＴ１が駆動される。データ線３は絵素ＴＦＴ１のソース電極に接続され、表示信号が入力される。絵素ＴＦＴ１のドレイン電極には、絵素電極１４及び補助容量の一方の端子が補助容量電極２８を介して接続される。補助容量のもう一方の端子は補助容量配線４に接続され、液晶セルの構成とされた場合に対向基板上の対向電極と接続される。絶縁性基板上には、上記の絵素ＴＦＴ１及び絵素電極１４がマトリクス状に配設されている。
【０００６】
図１５に、アクティブマトリクス基板の断面構造の一例を示す。絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３となる金属層１２、層間絶縁膜１３、絵素電極１４となる透明導電層の順に形成されている。絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極に、詳細には補助容量電極２８を介して接続されている。
【０００７】
図１５の構造では、走査線２（ゲート電極８と同層）及びデータ線３と絵素電極１４との間には層間絶縁膜１３が形成されているため、データ線３に対して絵素電極１４をオーバーラップさせることが可能となる。この様な構造によると、開口率の向上、データ線３に起因する電界をシールドすることによる液晶の配向不良の抑制といった効果があることが知られている。
【０００８】
次いで、図１６を用いてこれ以降の工程を説明する。図１６は、従来のアクティブマトリクス型液晶表示装置の平面模式図である。但し、図示するのは大型の基板からそれぞれの表示装置に相当する部分ごとに１セルずつに切り出した後の状態である。実際の工程上はこれらが縦横に数セル並んだ状態で生産される場合が多い。
【０００９】
完成したアクティブマトリクス基板５０の有効表示領域（二点鎖線内）１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板５１においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極（図示せず）を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
【００１０】
液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板５０上の対向基板用信号入力端子２７の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板５１と貼り合わせ、熱を加えてシール材を硬化させる。
【００１１】
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分が完成し、これに各データ線３へ表示信号を印加するソースドライバ２０ａ、各走査線２に走査信号を印加するゲートドライバ２０ｂ、制御回路（図示せず）、バックライト（図示せず）などの実装部材を取り付けることにより液晶表示装置が完成する。なお、図１６に示す液晶表示装置においては、補助容量配線４は設けられていない。
【００１２】
ところで、このような液晶表示装置の検査としては通常、工程における各過程での光学的検査、アクティブマトリクス基板が完成した段階での電気的検査、ドライバなどの実装部材を取り付ける前のパネル部分が完成した時点での点灯検査、電気的検査が行われる。
【００１３】
これは、不良部分を後工程に流すことによって材料や作業の無駄が生じることを防ぐためであって、不具合がある場合はこの時点で廃棄されるか、もしくはレーザなどの手段によって修正が施される。
【００１４】
ところが、近年の生産技術の向上により、液晶表示パネルはますます高精細化が進んでおり、それに伴って検査工程においても高度な技術が要求されるようになってきている。
【００１５】
すなわち、データ線３や走査線２に信号を入力するための端子はますます狭ピッチになっており、このそれぞれにピンで電気的にコンタクトをとって信号を供給しようとする場合には、極めて精細な高価なプローバを用意せねばならず、また、検査時に端子上に微細なダストが存在しても正常な点灯ができず、検査不良をパネルの不具合と誤認識する場合があり、これを防止するためには検査そのものを極めてクリーン度の高い環境で行わねばならないなど、トータル的にコストアップを余儀なくされることになっていた。
【００１６】
そこで、より容易な検査を可能とするために、図１６に示す液晶表示装置では、検査時に同一の信号を供給するデータ線３，走査線２を、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂで短絡しておき、検査後にこれをダイシングで切断線Ｌに沿って基板ごと切り離したり、レーザ切断などの手段で電気的に切り離すなどの手段を用いるのが一般的である（例えば、特開平０７−００５４８１号公報に開示）。
【００１７】
ところが、この方法によると、切断にかかる工程数の増加という新たな問題が生じるほか、切断によって生じた配線パターンの破片やガラス屑などによって新たな不良を発生する可能性があるという問題もある。さらに、ダイシングの場合には切断されるべき領域が大判の基板上では無駄な領域となり、パネルの取れ数の上で不利になるという問題もあった。
【００１８】
また、上記基板の切断時には静電気が発生し、これによりスイッチング素子が静電破壊される虞があるなどの問題もあった。
【００１９】
そこで、切断にかかる工程数の増加を回避する一例として、同一の信号を供給すべき線を電気的に完全に導通しておくのではなく、その部分にＴＦＴなどのスイッチング素子を配置しておき、検査時に必要に応じてこのスイッチング素子を導通させる信号を供給して、予め短絡させておいたのと同様の効果を得る方法が考えられた。
【００２０】
このようなスイッチング素子を介して走査線やデータ線に信号を供給するものとして、例えば特開平０３−１４２４９９号公報には、大判の基板状態でこのスイッチング素子を介して次々と信号を供給し、各絵素を充電させた後、さらにスイッチング素子を介して信号を次々と読み出して画面内の欠陥情報を電気的に得る方法が示されている。
【００２１】
この方法では、対向基板を貼り付けるより前の工程で不良のアクティブマトリクス基板を検出できるため、より工程数の無駄を省けるというメリットがある。しかしながら、特にこの方法で点欠陥を検出しようとした場合、極めて微少な電気信号を制度よく読み出す必要があるため、読み出しアンプの設計や回路シーケンス、絵素ＴＦＴの時定数と読み出し時間のバランスの最適化など困難な問題が大きいのみならず、特に表示ムラや低輝点の検出においては、電気的検査によって得た結果と実際に表示してみた場合の検査結果との間の隔たりが大きいといった問題があった。
【００２２】
そこで、同じくスイッチング素子を介して信号を供給するものであって、従来どおりの点灯検査を行えるように考えられたのが、特開平０７−３３３２７５号公報に記載されている液晶表示パネルであった。
【００２３】
図１７に、特開平０７−３３３２７５号公報に開示されている液晶表示パネルの構成を示す。これにおいては、周縁部近傍表面に近接して設けられた５つの端子ｚ１〜ｚ５に、検査用の信号線ｘ１〜ｘ７が接続されている。さらに、信号線ｘ１・ｘ２・ｘ３と走査線２との間にスイッチング素子であるＴＦＴ６６が走査線２ごとに個別に形成される一方、信号線ｘ４・ｘ５とデータ線３との間にはＴＦＴ６７がデータ線３ごとに個別に形成されている。端子ｚ１〜ｚ５から入力された信号は、各ＴＦＴ６７・６６を経て絵素部６０へと送られる。
【００２４】
したがって、液晶表示パネルの検査を行う際、走査線２の端子ｐやデータ線３の端子ｑなどの端子に１本ずつ検査信号を供給しなくとも、端子ｚ１〜ｚ５に検査信号を入力するだけで駆動させることができるので、検査の際の手間を省くことができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、上記の特開平０７−３３３２７５号公報の構造では、検査において次のような欠点がある。
【００２６】
すなわち、図１７に示すように、各データ線３に信号を供給すべき検査用の信号線がｘ４の１本であるため、この検査においては黒または白の単色表示を行って、線欠陥および点欠陥を検知することとなる。
【００２７】
ところが、近年、生産技術の向上によって表示装置により高い表示品位が求められており、輝点はもちろんのこと、黒点についても厳しい基準が設けられつつある。黒点には数種類あるが、ノーマリーホワイト方式で最も多いのが、絵素電極とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥であり、単色表示を行った場合に現われるものである。
【００２８】
上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、このような黒点を検出できない。表示装置の高精細化が進む昨今、パターンの高密度化と絵素数の増加によって、このタイプの欠陥はますます無視できなくなってきている。
【００２９】
また、上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、データ線３・３同士のリークを検出できない。
【００３０】
そして、データ線３・３同士のリーク欠陥は、目視検査のみならず電気的検査も行わなければならない。それは、線欠陥が点欠陥より極めて重大な欠陥であるのに加え、リーク部分の経時変化やリーク電流の温度特性によって、目視検査でみつからなかった欠陥が市場で問題をおこすという危険をはらんでいるためである。
【００３１】
また、上記特開平０７−３３３２７５号公報に開示されている液晶表示パネルのように、データ線または走査線にスイッチング素子を介して検査用信号を供給する場合、液晶表示パネルの完成後は上記データ線や走査線はそれぞれ電気的に独立したものである必要があるため、上記スイッチング素子においてリークが生じると、表示上の不具合や誤作動が生じる虞がある。
【００３２】
また、上記スイッチング素子を介してデータ線や走査線に検査用の信号を供給する配線に静電気が入り込むと、該スイッチング素子のゲート−ドレイン間やゲート−ソース間に高電圧がかかって絶縁破壊が起こり、上述のリーク欠陥をおこす虞がある。
【００３３】
さらに、基板の静電破壊を防止する方法としては、データ線間または走査線間を抵抗素子で接続し、特定のラインに発生した静電気を他のラインに逃がすようにして電荷の分散を図ったアクティブマトリクス基板が従来よりある。しかしながら、このようなアクティブマトリクス基板では、その検査時において、検査用配線を通じてデータ線または走査線に信号を供給する時に、該検査用配線での電圧降下によりデータ線または走査線にかかる電圧が低下するといった問題が生じる。
【００３４】
また、上記検査は、複数枚の液晶表示パネルを大判の基板にて作成したのち、これを１枚ずつに切断して得られる各液晶表示パネルにおいて行なわれるものであるため、その検査効率が低いという問題がある。
【００３５】
本発明は、上記３つの公開特許公報にみられるような先行技術の問題点を同時に解決するものであり、不要な領域の増加やその切断にかかる工程増加や不良増加を招くことなく、単色表示によるより精度のよい検査を実現して不良品流出の防止や生産コストの軽減を図るものである。
【００３６】
【課題を解決するための手段】
本発明のアクティブマトリクス型液晶表示パネルは、上記の課題を解決するために、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が共通に配設されると共に、検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されていることを特徴としている。
【００３７】
これによれば、検査後に、検査用の配線を切り離す必要がなく、工程数は増加しない。そして、データ線に接続された検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が隣接するデータ線に異なる表示信号が入力されるように複数本配設されているので、信号系統間のリークを電気的に検出できるのみならず、データ線間のリークも目視検査できる。
【００３８】
しかもこの場合、点灯検査後、検査用表示信号線間の電気抵抗を測定することで、目視では検出できないようなリーク量（後に欠陥として視認される虞れのある欠陥予備群）の信号系統間、データ線間のリークも検出できる。
【００３９】
本発明のアクティブマトリクス型液晶表示パネルは、、データ線に接続された検査用スイッチング素子に複数本配設された前記検査用表示信号線は、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されていることを特徴としている。
【００４０】
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、上記アクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に制御信号を供給しつつ、複数本配設された検査用表示信号線に供給する検査用の表示信号を順次切り替えて色表示することを特徴としている。
【００４１】
これによれば、上記構成による作用に加えて、複数本設けられた前記検査用表示信号線が、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されているので、点灯検査することで、検査時に色表示が可能となり、データ線間のリークや隣接絵素間のリーク欠陥を目視で容易に検出することができる。
【００４２】
しかもこの場合、点灯検査後、検査用表示信号線間の電気抵抗を測定することで、目視では検出できないようなリーク量（後に欠陥として視認される虞れのある欠陥予備群）の信号系統間、データ線間のリークも検出できる。
【００４３】
本発明のアクティブマトリクス型液晶表示パネルは、複数の走査線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、走査線に接続された各検査用スイッチング素子には、該検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線、及び該検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されていることを特徴としている。
【００４４】
これによれば、走査線側にも検査用の走査信号の入力をスイッチングする検査用スイッチング素子が設けられているので、走査線側の検査用の配線も切断する必要がない。したがって、液晶表示パネルを個々に分割した後で検査を実施しても、工程数の増加は一切ない。
【００４５】
本発明のアクティブマトリクス型液晶表示パネルは、走査線に接続された各検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されていることを特徴としている。
【００４６】
これによれば、走査線に接続された検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に該検査用スイッチング素子を介して接続される検査用走査信号線が異なるように接続されているので、上記作用に加え、隣接する走査線を絵素電極の補助容量として使う、いわゆるＣｓ ｏｎ Ｇａｔｅ構造の場合にも、支障無く点灯検査が可能である。
【００４７】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線と、走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線とが、前記絶縁性基板上で電気的に接続されていることを特徴としている。
【００４８】
これによれば、両制御信号線が共通化するので、上記作用に加えて、検査用配線の形成にかかる領域を小さくでき、また、検査時と実装後の点灯時の制御信号の入力を容易にできる。
【００４９】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５０】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接する走査線間のリーク抵抗値、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５１】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、走査線−補助容量配線間のリーク抵抗値、データ線−補助容量配線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴としている。
【００５２】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５３】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５４】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴としている。
【００５５】
これによれば、上記検査用スイッチング素子の導通状態における抵抗値が、電気的検査において検出しようとする表示上視認されうるリーク抵抗値と比べて十分に小さなものとなり、データ線間もしくは走査線間のリーク検出が確実に行なえる。
【００５６】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されていることを特徴としている。
【００５７】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されていることを特徴としている。
【００５８】
これによれば、検査用治具への設置時の位置合わせが、検査端子を液晶表示パネルの１辺に配置する場合よりもさらに容易になり、また、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子に絶縁テープなどを施す際の作業性も向上する。
【００５９】
本発明のアクティブマトリクス型液晶表示パネルは、液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われていることを特徴としている。
【００６０】
これによれば、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐことができる。
【００６１】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えることを特徴としている。
【００６２】
別の検査方法を提案するもので、上記のように検査することで、データ線統間のリーク欠陥を検出することができる。
【００６３】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線に、データ線検査用スイッチング素子を導通するための制御信号を与えつつ、複数の検査用表示信号線間、または検査用表示信号線−共通電極間の電気抵抗を測定することを特徴としている。
【００６４】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
【００６５】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
【００６６】
別の検査方法を提案するもので、上記のように検査することで、任意の配線間のリーク欠陥を検出することができる。
【００６７】
【発明の実施の形態】
〔実施の形態１〕
本発明に係る実施の一形態を、図１、図２、図１４、図１５、図１８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前述の従来技術の説明にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００６８】
図１は、本発明の一実施の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。本実施の形態を含め以下に記すその他の実施の形態ともに、アクティブマトリクス型液晶表示装置は、ノーマリーホワイトモードで駆動されるものとする。
【００６９】
ここでも、まず、前述の図１４及び図１５に示すように、絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３を構成する金属層１２を順に形成して、アクティブマトリクス基板１６を作製する。この作製工程及び有効表示領域１７の構造は従来技術の項で説明したのと同じであるので、ここではその説明を省略する。
【００７０】
図１６に示した従来のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板５０では、走査線２，データ線３と、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂとは、単なる電気的接続となっており、その接続点はそれぞれの配線の交差部におけるゲート絶縁膜９（図１５参照）などの絶縁性薄膜にあけられたコンタクトホールによるに過ぎなかった。
【００７１】
これに対し、図１に示す本実施の形態のアクティブマトリクス基板１６では、データ線３と検査用表示信号線２１は検査用ＴＦＴ（データ線検査用スイッチング素子）２６ａを、走査線２と検査用走査信号線２２とは検査用ＴＦＴ（走査線検査用スイッチング素子）２６ｂを介して接続されている。検査用ＴＦＴ２６ａ・２６ｂは、有効表示領域１７における絵素ＴＦＴ１（図１４参照）と導光ＴＦＴで作製されるため、工程の増加はない。
【００７２】
検査用ＴＦＴ２６ａのドレインはそれぞれデータ線３に接続されており、そのソースはいずれも共通の検査用表示信号線２１に接続されている。そして、検査用ＴＦＴ２６ａのゲートは、該検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、データ線検査用制御信号線として、赤の検査用制御信号線２５Ｒ、緑の検査用制御信号線２５Ｇ、青の検査用制御信号線２５Ｂに接続されている。各データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂには、検査用の入力端子（以下、検査端子と略記）３０Ｒ・３０Ｇ・３０Ｂより信号が入力され、検査用表示信号線２１には検査端子３２から信号が入力される。
【００７３】
また、検査用ＴＦＴ２６ｂのドレインはそれぞれ走査線２に接続されており、そのソースはいずれも共通の検査用走査信号線２２に接続されている。そして、検査用ＴＦＴ２６ｂのゲートは、走査線検査用制御信号線２４に接続されている。走査線検査用制御信号線２４には、検査端子４１より信号が入力され、検査用走査信号線２２には検査端子３９から信号が入力される。
【００７４】
ここで、上記検査用ＴＦＴ２６ａは、液晶表示装置の正規のデータ線３の入力端子ｑの対辺側に設けられている。これは次の理由による。
【００７５】
すなわち、例えば図１に示すように、アクティブマトリクス基板１６上に直接ソースドライバ２０ａを装着するＣＯＧ方式（Ｃｈｉｐ ｏｎ Ｇａｔｅ）は、従来のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式よりドライバ実装にかかる加工精度はより高度なものが求められるものの、フィルム加工にかかる工程数や材料費がより小さくて済むため、絵素数が少なく低コストが求められる小型の液晶表示装置には好んで用いられる。
【００７６】
ところが、この方式では液晶表示パネルの有効表示領域１７にあるデータ線３を、これより格段に小型であるソースドライバ２０ａまで引き出してこなければならないため、そのパターン形成領域はおのずと高密度となり、額縁部分が非常に広く設計されている場合を除いては、上記検査用ＴＦＴ２６ａを、この引出し領域に形成することは困難な場合が殆どである。しかも、これを無理に配置したとしても、検査用表示信号線２１とデータ線３との間の電気容量が問題になる場合が多い。
【００７７】
すなわち、図１では、データ線３は走査線２および補助容量配線４と交差しているに過ぎないが、もし検査用表示信号線２１などをソースドライバ２０ａ側に配置したとすると、これら配線と検査用表示信号線２１とデータ線３との間に電気容量が形成され、その大きさによっては信号遅延によって表示上不具合が生ずることが考えられる。
【００７８】
特に、後に述べるように検査用表示信号線２１は、同時に多数のデータ線３を駆動する必要があることから、その抵抗を極力小さくするために線幅を広くとる場合が多いため、その静電容量は大きく、データ線３に悪影響を与えるのみならず、検査用表示信号線２１の遅延も極めて大きくなって検査に支障をきたすことが懸念される。
【００７９】
このような問題点が、検査用ＴＦＴ２６ａを対辺側に設けることによって回避できるほか、仮に検査用ＴＦＴ２６ａに不具合があって表示に悪影響を与える事態が生じた場合にも、レーザ切断などによって容易に検査用ＴＦＴ２６ａと表示部とを電気的に切り離すことができる。
【００８０】
つまり、検査用ＴＦＴ２６ａは、その抵抗値と静電容量の積からなる時定数で決定される配線遅延を、極力小さくするためにチャネル幅を大きくするように設計されているが、このことによって不良発生率も同時に増加することは避けることができない。
【００８１】
本来、この検査用ＴＦＴ２６ａは表示装置完成後は表示になんら寄与しないものであるから、これら素子によって良品率が左右されることは許されない。つまり、万一検査用ＴＦＴ２６ａに不良があっても良品として表示装置を出荷することが求められており、その為に検査用ＴＦＴ２６ａは容易に切り離すことができるように設計しておかなければならず、検査用ＴＦＴ２６ａをソースドライバ２０ａの対辺側に設けることが有効となる。
【００８２】
そして、望ましい形態としては、検査用ＴＦＴ２６ａの近傍の有効表示領域１７に程近い位置に、レーザなどによって切断しやすいよう、パターンのくびれた部分を形成しておくことであり、また、仮に検査用ＴＦＴ２６ａが何らかの理由でソースドライバ２０ａのある側に設けざるをえない場合も、切り離せることを考えてデータ線３に支線を設け、そこに検査用ＴＦＴ２６ａを設けることが望ましい。
【００８３】
尚、ここではデータ線３側について説明したが、走査線２側についても同様であることは当然であり、図１では走査線２側の走査線検査用制御信号線２４と走査線２との間に交差部があるが、これらの間の静電容量の大小によっては、これらが交差しないように配線することが有効である。
【００８４】
次いで、上記のようにしてデータ線３まで形成されたアクティブマトリクス基板１６に対して、層間絶縁膜１３として感光性のアクリル樹脂をスピン塗布法によって３μｍの膜厚で形成し、所望のパターンに従って露光し、アルカリ性の溶液によって処理することによって、層間絶縁膜１３を貫通するコンタクトホール１５を形成する（図１５参照）。
【００８５】
この際、データ線３及び走査線２の端子ｑ・ｐ上は、ＴＡＢを介した外部回路と電気的接触がとれるように、層間絶縁膜１３が形成されないようにするが、検査用ＴＦＴ２６ａ・２６ｂの上層には、層間絶縁膜１３が配置されるようにしておく。これは、検査用ＴＦＴ２６ａ・２６ｂ上のソース−ドレイン間に何らかの物質の付着などによってリークがおこり、表示に悪影響を与えるのを防ぐためである。
【００８６】
さらに、絵素電極１４となる透明導電膜をスパッタ法によって形成し、パターニングする。この絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極と接続される（図１５参照）。
【００８７】
このようにして完成したアクティブマトリクス基板１６の有効表示領域１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板１８においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
【００８８】
次いで、液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板１６上の対向基板用信号入力端子と接続された配線の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板１８と貼り合わせ、熱を加えてシール材を硬化させる。これにより、上記導電性物質を介して対向基板用信号入力端子と対向基板１８の共通電極とが電気的に接続される。尚、ここでは、上記対向基板用信号入力端子として、液晶表示パネルの実駆動時に使用される入力端子ｐと、液晶表示パネルの検査時に使用される検査端子２７とが形成されている。
【００８９】
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分を完成させる。
【００９０】
このようにして完成した液晶表示パネルに対して、以下のようにして点灯検査を行う。図２に、点灯検査時に与える信号のタイミングを示す。
【００９１】
走査線２側の走査線検査用制御信号線２４に、＋２０Ｖを印加しつつ（図２（ａ）参照）、検査用走査信号線２２に信号を供給する。この信号は表示装置完成後に任意の走査線２に供給される走査信号に近いものを供給することが望ましく、ここでは−１０Ｖにバイアスしつつ周期１６．７ｍｓでパルス幅５０μｓの＋１５Ｖのパルス電圧を供給した（図２（ｂ）参照）。
【００９２】
また、対向基板用信号入力端子２７に、−１Ｖの直流電圧を加え（図２（ｃ）参照）、検査用表示信号線２１には、１６．７ｍｓごとに極性が反転する±３．５Ｖの信号を供給した（図２（ｄ）参照）。
【００９３】
この状態で例えば、検査端子３０Ｒ・３０Ｇ・３０Ｂから、赤緑青のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂにすべて＋２０Ｖを供給すると、データ線３側の検査用ＴＦＴ２６ａはすべて導通し、すべてのデータ線３に電圧が印加されるため、ノーマリーホワイトの本液晶表示装置の場合、画面は黒表示になる。
【００９４】
次に、赤のデータ線検査用制御信号線２５Ｒのみ−１０Ｖ印加してしばらくすると、赤のデータ線３の電荷が抜けてゆくにしたがって徐々に画面は赤表示になる。これは、赤に相当する検査用ＴＦＴ２６ａが非導通であるため、赤のデータ線３に信号が供給されない上、赤のデータ線検査用制御信号線２５Ｒにはまだ＋２０Ｖだったときに供給されていた電圧が、表示装置内の薄膜や検査用ＴＦＴ２６ａの漏れ電流によって徐々に抜けて行くためである。この徐々に抜けて行く速度は、漏れ電流の量とデータ線３の静電容量による時定数によって決定されるが、これは検査用表示信号線２１の反転周期よりも十分大きい為、最終的に到達する電圧は検査用表示信号線２１に印加される信号の平均値となるように落ち着く。
【００９５】
なお、電荷の抜ける時間が長すぎて検査に支障を来すようであれば、例えば−１０Ｖではなく０Ｖや＋５Ｖなどを印加して、適度に大きな抵抗値で検査用ＴＦＴ２６ａが動作するようにしてもよい。
【００９６】
このように、赤緑青のそれぞれの色表示を行いつつ点灯検査することによって、輝点のみならず、絵素電極１４とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥である黒点の検出、及び隣接絵素どうしのリーク欠陥、並びに隣接するデータ線３・３間のリーク欠陥の検出も目視によって容易に行える。
【００９７】
また、本実施の形態のアクティブマトリクス基板１６の構造では、検査用表示信号を供給するのは、共通の検査用表示信号線２１のみであるため、検査時の信号遅延を考慮しなければならない検査用配線はこの２１の１本だけであり、このことはパターン配置をする上で有利である。
【００９８】
つまり、後述する実施の形態２のように、赤緑青のそれぞれの検査用表示信号を別々に供給する方式の場合には、それぞれについて信号遅延を考慮しなければならず、抵抗値を下げるために線幅を大きくとるとすると、全体としては検査に要するパターン領域の面積が大きくなってしまい、不要領域の縮小という仕様上の制約に反することになってしまうが、この点で本方式は優れている。また、信号系も少なくて済み、色の切り替えは、表示したい色のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂのハイ／ローの切り替えだけで行われるため、極めて容易である。
【００９９】
また、本実施の形態では、検査用表示信号線２１は１本のみとしたが、液晶表示装置が大型である場合など、全体を同時に表示したときに検査用表示信号線２１にかかる負荷が大きくなり過ぎて、検査上不具合を生じる場合などは、点灯すべきブロックを複数個に分割しておいて、それぞれに検査用表示信号線２１を設けておくことも考えられる。この場合、配線数が増加するものの、上記の目的に加えて、次に述べる電気的検査において、欠陥箇所を特定する上でも都合がよい場合がある。
【０１００】
次に、線欠陥を検出するための電気的検査を行う。例えば、データ線３と走査線２との間のリークなどでは、そのリークの量によって点灯検査時には視認されないが、実装後に複雑な信号が供給された際に不良が視認されたり、長時間使用しているうちに徐々にリーク電流が増大して不良が明確化してくることがある。
【０１０１】
このような欠陥は先に述べた点灯検査では発見されないため、電気的に抵抗検査を行って判別することが求められる。そして不良があった場合、修正できるものは修正し、できないものは廃棄するのであるが、この際重要なのがどの信号系とどの信号系がリークしているかということである。
【０１０２】
例えば、データ線３と対向電極との間でのリークなどは、力学的に力を加えるなどの比較的容易な方法で修正することができるが、走査線２と補助容量配線４との間のリークは、膜残りが巨大である場合が殆どであるため、修正が困難であるといった具合である。
【０１０３】
従来の液晶表示パネルの場合、それぞれの信号系の間の電気抵抗を測定して判別していたが、量産性を考えるとこのような測定は時間がかかりすぎて実用的でない。
【０１０４】
これに対し、本実施の形態の液晶表示パネルでは、例えば補助容量配線４と対向電極を短絡してマイナス電圧を、検査用表示信号線２１と検査用走査信号線２２を短絡してプラス電圧をそれぞれ与えつつ、電流をモニターしておき、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂ、および走査線検査用制御信号線２４にそれぞれ制御信号を加えた際の電流の変化で、どの系統間にリークがあるのかを判断することができる。
【０１０５】
前述の場合、例えば走査線２側の検査用ＴＦＴ２６ｂを導通させて電流が検出されれば、図１５の様な断面構造における走査線２（ゲート電極８と同層）と対向電極との間のリークは殆どないため、走査線２と補助容量配線４との間のリークであると判断できる。
【０１０６】
また、データ線３側の検査用ＴＦＴ２６ａを導通させた際に電流が検出されたとすると、データ線３と対向電極との間のリークか、データ線３と補助容量配線４との間のリークかが判断できない。
【０１０７】
そこで、次に検査用表示信号線２１と対向電極を短絡してプラス電圧を、検査用走査信号線２２と補助容量配線４を短絡してマイナス電圧をそれぞれ印加する。そして、データ線３の検査用ＴＦＴ２６ａを導通させたときに電流が検出されれば、データ線３と補助容量配線４との間のリークであることが判断できる。また、データ線３側と走査線２側の両方の検査用ＴＦＴ２６ａ・２６ｂを導通させたときの電流の有無によって、データ線３と走査線２との間のリークも検知することができる。
【０１０８】
以上に述べたように、この電気的検査の利点は、電源の供給系統を２通り切り替えて、後はスイッチングの動作だけで全抵抗検査が完了することであり、従来の図１６に示したアクティブマトリクス基板５０の構造の検査の様に、検査したい端子間の電圧を一回ずつ切り替えるための複雑なリレー回路等を外部に要しない。
【０１０９】
また、本実施の形態のアクティブマトリクス基板１６の構成では、データ線３にリークがあった場合には、それが赤、緑、青のいずれのデータ線３にあるかが電気的にも判断できるため、修正を施す際には有利である。
【０１１０】
さらに、走査線検査用制御信号線２４、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂをいくつかのブロックごとに設けるなどの構造をとれば、リーク箇所の位置を特定することができ、さらに有利である。
【０１１１】
また、本実施の形態のアクティブマトリクス基板１６を備えた液晶表示パネルを検査する際の応用例としては、以上に述べた順序に限らず、また、例えば検査用表示信号線２１、検査用走査信号線２２、対向電極および補助容量配線４にそれぞれ異なる電圧を与えて、検査用表示信号線２１と補助容量配線４の電流をモニターしておき、検査用ＴＦＴ２６ａ・２６ｂをそれぞれ導通／遮断するようにしてもよい。この方法では、電源系統は余分に要るものの全抵抗検査を検査用ＴＦＴ２６ａ・２６ｂのスイッチング動作だけで行うことができるため、さらに高速な検査が実現できる。
【０１１２】
その後、このように検査して良品と判定された液晶表示パネルに対して、走査線２を駆動するゲートドライバ２０ｂ、およびデータ線３を駆動するソースドライバ２０ａをそれぞれ必要数実装し、最後にこれらドライバ２０を駆動するのに必要な信号を供給するためのＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ)(図示せず）を、アクティブマトリクス基板１６を構成する絶縁性基板の端に実装することで、アクティブマトリクス型液晶表示装置が完成する。
【０１１３】
ところで、すでに述べたように、検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、各データ線３や各走査線２がそれぞれ電気的に独立したものである必要を考えるとむしろ有害なものである。すなわち、これが悪影響を与えないためには、検査用ＴＦＴ２６ａ・２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
【０１１４】
ところが、ＴＦＴは半導体素子であるため、これに光があたると真性半導体中に電子・正孔対が発生し、漏れ電流が増加する。すなわち外部からの入射光の強度によっては、表示装置の性能に悪影響を与えかねず、また信頼性上の問題も懸念される。
【０１１５】
したがって、検査用ＴＦＴ２６ａ・２６ｂは、十分に遮光されていることが望ましく、ここでは、図１に示すように、対向基板１８のブラックマトリクス（図中、クロスハッチングにて示す）に相対する場所に、検査用ＴＦＴ２６ａ・２６ｂを設けている。
【０１１６】
このような構成により、有効表示領域１７の外周の無駄な領域を有効利用することができ、完全な遮光を期することができる。ただし、ブラックマトリクスの領域に十分な余分領域がない場合や、ブラックマトリクスそのものがない場合などは、実装部材などで遮光すればよい。
【０１１７】
また、検査用ＴＦＴ２６ａ・２６ｂの閾値を高くすることによって、実装終了後のアクティブマトリクス１６において、該検査用ＴＦＴ２６ａ・２６ｂが導通状態となることを防ぐ方法もある。すなわち、上述したように、液晶パネルの検査終了後の実駆動時においては、上記検査用ＴＦＴ２６ａ・２６ｂが導通状態となることは、表示に悪影響を与えるため避けるべきであり、上記検査用ＴＦＴ２６ａ・２６ｂの閾値をあげることによって、検査用ＴＦＴ２６ａ・２６ｂが表示に悪影響を与えない条件を広げることができる。
【０１１８】
上記検査用ＴＦＴ２６ａ・２６ｂの閾値を高くするためには、例えば、以下の方法がある。例として、図１に示す液晶表示パネルにおいて検査用制御信号線２４・２５Ｂ・２５Ｇ・２５Ｒ（すなわち、検査用ＴＦＴ２６ａ・２６ｂのゲート電極）に＋５０Ｖの正バイアスを与え、６０℃のプレートの上に約１分置いたところ、図１８に表すように、ＴＦＴ２６ａ・２６ｂの特性は大きくシフトし、初期特性Ａに対して閾値が大きくプラス側に動き、上記検査用制御信号線２４・２５に仮に＋２０Ｖが印加されてもＴＦＴ２６ａ・２６ｂは導通状態にならなくなった（図１８における特性Ｂ）。ちなみに、上記検査用ＴＦＴ２６ａ・２６ｂのゲート電極に過大なプラスバイアスを加えるだけでも閾値のシフトは起こるが、熱を加えることによってそれが促進されるため、より好ましい。
【０１１９】
〔実施の形態２〕
本発明に係る他の実施の形態を、図３〜図５、図１４、図１５に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１２０】
図３は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１２１】
実施の形態１の図１に示したアクティブマトリクス基板１６と異なり、図３に示す液晶表示装置のアクティブマトリクス基板３１では、検査用ＴＦＴ２６ａのゲートはいずれもデータ線検査用制御信号線２５に共通に接続され、検査用ＴＦＴ２６ａのソースが、２本の検査用表示信号線２１ａ・２１ｂに交互に接続されている。また、走査線２側の検査用ＴＦＴ２６ｂのソースも、２本の検査用走査信号線２２ａ・２２ｂに交互に接続されている。
【０１２２】
データ線検査用制御信号線２５には検査端子４０より信号が入力され、検査用表示信号線２１ａ・２１ｂには、検査端子３２ａ・３２ｂより信号が入力される。検査用走査信号線２２ａ・２２ｂには、検査端子３９ａ・３９ｂより信号が入力される。
【０１２３】
また、図１に示したアクティブマトリクス基板１６は、補助容量配線４を有したＣｓ ｏｎ Ｃｏｍｍｏｎ構造であったが、アクティブマトリクス基板３１は、ある絵素の上方または下方の絵素の絵素ＴＦＴ１（図１４参照）を駆動する走査線２を、補助容量の代わりとして用いることによって開口率の向上を図る、いわゆるＣｓ ｏｎ Ｇａｔｅ構造である。
【０１２４】
このようなアクティブマトリクス基板３１からなる液晶表示パネルに対しては、以下のようにして点灯検査を行う。図４に、点灯検査時に与える信号のタイミングを示す。
【０１２５】
走査線検査用制御信号線２４、及びデータ線検査用制御信号線２５のそれぞれに、＋２０Ｖを印加しつつ（図４（ａ)(ｂ）参照）、検査用表示信号線２１ａ・２１ｂに実施の形態１と同じ信号を入力し（図４（ｃ）参照）、検査用走査信号線２２ａ・２２ｂには、実施の形態１と同じ信号をタイミングをずらして入力する（図４（ｄ)(ｅ）参照）。また、対向基板用信号入力端子２７には、−１Ｖの直流電圧を加える（図４（ｆ）参照）。
【０１２６】
アクティブマトリクス基板３１の構造では、実施の形態１のアクティブマトリクス基板１６のように、検査用の配線が赤緑青に対応していないため、色表示を行うことはできないが、点灯検査の後、表示装置内のデータ線３・３間のリーク欠陥を電気的に検出できる。
【０１２７】
すなわち、データ線検査用制御信号線２５に＋２０Ｖを印加することで、検査用ＴＦＴ２６ａを導通状態にしておき、検査用表示信号線２１ａ・２１ｂの各検査端子３２ａ・３２ｂ間の電気抵抗を測定する。
【０１２８】
一般にデータ線３・３間のリークは、隣接ライン間で生ずるため、該検査用ＴＦＴ２６ａを交互に２本の検査用表示信号線２１ａ・２１ｂ間に接続することで、これが可能となる。
【０１２９】
そのため、検査用ＴＦＴ２６ａに求められる導通状態における抵抗値は検出しようとするリークの抵抗値と比べて十分に小さなものでなければならない。具体的には、一般にデータ線３・３間に１０ＭΩ以下のリークがあった場合には、その表示装置の置かれる環境の如何および使用時間によって視認される虞れがあるため、不良として排除する必要がある。検査用ＴＦＴ２６ａの特性のばらつきを考えると、導通時の抵抗はトータルで検出抵抗値（リーク抵抗値）の１０％以下であることが妥当であり、両検査端子３２ａ・３２ｂの間には、検査用ＴＦＴ２６ａが２個直列に存在するため、１個当たりの抵抗値は５００ｋΩ（リーク抵抗値の５％）以下である必要がある。
【０１３０】
本実施の形態ではこれを満たすため、検査用ＴＦＴ２６ａのチャネル幅、チャネル長をそれぞれ２００（μｍ），５（μｍ）とした。これは絶縁膜の単位面積当たりの静電容量と半導体中の電子の移動度から算出して１７０ｋΩとなるような設計にしたものであるが、検査用ＴＦＴ２６ａの構成によってはチャネルのサイズはそれぞれ設計し直す必要があるのは当然である。
【０１３１】
また、検査用ＴＦＴ２６ａが破壊されない程度であれば、データ線検査用制御信号線２５に供給される制御信号の電圧は高いほうが導通時の抵抗値が低くなって有利であるため、上述した＋２０Ｖに限定されるものではない。
【０１３２】
ところで、図３のアクティブマトリクス基板３１の構成では色表示ができないことは既に述べたが、図５に示すアクティブマトリクス基板３３の構成とすると、この問題は解決される。
【０１３３】
すなわち、このアクティブマトリクス基板３３では、検査用ＴＦＴ２６ａのソースは、検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、赤の検査用表示信号線２１Ｒ、緑の検査用表示信号線２１Ｇ、青の検査用表示信号線２１Ｂに接続されている。
【０１３４】
したがって、データ線検査用制御信号線２５に検査用ＴＦＴ２６ａを導通させる信号を供給した上で、３本の検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂのそれぞれに独立して信号を供給することによって色表示が可能になる。もちろん、図３の場合と同様に、検査端子３２Ｒ・３２Ｇ・３２Ｂの抵抗を測定することで、データ線３・３間のリークを検出できる。
【０１３５】
そしてまた、図３のアクティブマトリクス基板３１も、図５のアクティブマトリクス基板３３も、検査用走査信号線が２２ａ・２２ｂの２本設けられ、偶数番目の走査線２と奇数番目の走査線２のそれぞれが交互に、各検査用走査信号線２２ａ・２２ｂに接続されている。
【０１３６】
これは、Ｃｓ ｏｎ Ｇａｔｅ構造の場合、上下の隣り合う走査線２・２には異なるタイミングで絵素ＴＦＴ１を導通させる信号を供給しなければならず、これに対応するためである。
【０１３７】
また、このように走査線２のそれぞれが交互に２本の検査用走査信号線２２ａ・２２ｂに接続されている構造では、上述したデータ線３・３のリークの抵抗検査と同じ原理で、点灯検査後に、検査端子３９ａ・３９ｂの抵抗を測定することで、走査線２・２同士のリークを検出できる。尚、この場合の検査用ＴＦＴ２６ｂの抵抗値も５００ｋΩ（リーク抵抗値の５％）以下とするのが好ましい。
【０１３８】
また、本実施の形態では、検査用制御信号線２４・２５は、データ線側及び走査線側においてそれぞれ１本ずつとしたが、実施の形態１で述べたのと同じ理由で、全体表示時の検査用表示信号線や走査信号線、もしくは対向電極や補助電極にかかる負荷が大きくなり過ぎて検査上不具合を生じる場合などは、これらを複数本に分割して、ブロック毎に点灯することで、解決を図ることができる。
【０１３９】
〔実施の形態３〕
本発明に係る他の実施の形態を、図６、図１９〜図２４に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１，２にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１４０】
図６は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１４１】
図６に示すアクティブマトリクス基板３４は、実施の形態２の図５に示したアクティブマトリクス基板３３とは、検査に必要な信号の供給をすべて１辺から行っている点が異なる。つまり、検査用走査信号線２２ａ・２２ｂがゲートドライバ２０ｂが配設されている辺にまで周回されており、検査端子３９ａ・３９ｂが該辺に形成されている。また、走査線検査用制御信号線２４においては、データ線３側のデータ線検査用制御信号線２５とパネル内部で電気的に接続されており、検査端子４０より信号供給される。またこの時、検査時において対向基板１８にも信号入力可能となるように対向基板信号入力用の検査端子２７も上記各検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）と同一辺に配置されている。
【０１４２】
このように検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を同じ辺に配設することで、検査用の治具の設計が容易かつ安価になり、また治具への設置時の液晶表示パネルの回転方向のずれに対するコンタクト不良の発生率が、２辺以上に検査端子がある場合と比べて抑えられる。
【０１４３】
さらに、図における縦方向に多数の液晶表示パネルが連なった状態でも、点灯検査することができるため、小型パネルを大量に検査する場合でもこれらをまとめて検査することが可能となり、生産性が向上する。
【０１４４】
すなわち、基板を大判にて生産した後、点灯検査する前に図の縦長方向に分断した後、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）がある方の辺だけ対向基板１８をさらに切断して、端子へのコンタクトが可能となるようにする。こうして点灯検査を行ったあと、個々の液晶表示パネルに分断し、そのそれぞれに対してさらに対向基板１８を切断してソースドライバ２０ａの実装領域のあたりの対向基板１８を取り除く。
【０１４５】
この構造によると、例えば実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）に絶縁テープ等を施そうとした場合でも、これを施すべき領域が一辺に限定されているため、作業性がよくなる。
【０１４６】
さらに、これらの検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を、図１９に示すように、液晶表示パネルの何れか１カ所に集中して配置すれば、すなわち、アクティブマトリクス基板の３４−１の１辺における特定領域内で近接して配置されれば、さらに検査用治具への設置時の位置合わせが容易になり、また、絶縁テープなどを施す際の作業性も向上する。
【０１４７】
また、図６のアクティブマトリクス基板３４では、データ線検査用制御信号線２５と走査線検査用制御信号線２４とを、パネル内部で電気的に接続したため、これによって余分な配線領域の確保が不要になるばかりでなく、この１本の制御信号線に加える信号のハイ／ローの切り替えのみで、全ての検査用ＴＦＴ２６ａ・２６ｂのオン／オフが切り替わり、検査モードと実表示モードの切り替えが可能になる。
【０１４８】
ここで、上記アクティブマトリクス基板３４を大判にて生産した後、縦長方向に分断し、複数枚連なった状態の液晶表示パネルに対して検査を行なう場合の構成を図２０に示す。尚、図２０において、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なったものを母基板と称する。従来では、マザーガラスに縦横多数枚のアクティブマトリクスセルを配置して形成し、これと対向基板とを貼り合わせた後、それぞれのセルに分断するのが通常であるが、本実施の形態では、検査前の段階では個々のセルに分断するのではなく、図のように短冊状に分断する。但し、プロセスによっては、アクティブマトリクス基板３４に対向基板１８を貼り合わせてから分断するのではなく、先に予めアクティブマトリクス基板３４および対向基板１８を所定の形状（すなわち、短冊状）に分断してから貼り合わせる場合もある。
【０１４９】
図２０は検査段階での状態であり、アクティブマトリクス基板３４の分断線７１と対向基板１８の分断線７２とがずれて形成されている。これは、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）の配置領域が検査用治具とコンタクトできるように、該領域を露出させるためであり、この部分はそのまま液晶表示パネル完成時の走査線側実装領域となる。すなわち、上記構成では、それぞれのセルにおける全ての検査端子が、走査線側実装領域に対応する１辺に配置されているため、データ線側実装領域が対向基板１８によってカバーされている図２０の状態でも、点灯検査および電気的検査を通常通り行なうことができる。尚、ここでの検査の行い方については、既に述べたのと同様である。
【０１５０】
検査が終わった後は、分断線７３において個々のセルに分断した後、対向基板１８を分断線７４において切り離し、データ線側実装領域を露出させる。ちなみに図の７０ａ、７０ｂはそれぞれソースドライバ、ゲートドライバが装着される部分であり、７５はセルの分断後において廃棄される不要部分である。
【０１５１】
このように、上記図２０の構成では、複数枚のセルを一度に検査できるため、検査効率がよく、検査にかかるコストを削減できる。また、上記母基板の状態で検査を行なう場合には、もとのマザーガラスの端面７６を基準にして検査用治具に装着されるが、上記端面７６の寸法精度は十分良好であるため、分断されたセルを検査用治具に装着する場合と比べてアライメントが取りやすい。
【０１５２】
次に、隣接するセルにおいて、同一信号を供給すべき配線を相互に結線した場合の構成を図２１に示す。図２１における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−２がデータ線方向に複数枚連なった状態のものである。但し、上記母基板におけるアクティブマトリクス基板３４−２では、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）に接続される各配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）が各セル間において相互に結線されている。但し、データ線検査用制御信号線２５は、走査線検査用制御信号線２４に接続されているため、走査線検査用制御信号線２４を介して結線されることとなる。
【０１５３】
この場合、アライメント後や検査信号入力ピンのずれ等によって検査端子の何カ所において入力のコンタクトが悪くても、上記結線部分を介して隣接セルから信号が供給されるため、検査が可能となる。また、治具の製作コストを削減するために、間のセルの検査信号入力ピンを省略したり、信号入力端子のピッチが小さい場合には、隣接セルと交互に入力端子を設けても良い。例えば、図２１の場合では、第１のセルにおいて３９ａ、３２Ｇ、４０、２７の検査端子を設け、第２のセルにおいて３９ｂ、３２Ｂ、３２Ｒ、２７の検査端子を設けることができる。これにより、検査信号の入力をしやすくしたり、あるいは検査用治具の製作コストを下げることができる。
【０１５４】
また、図２１の構成では、同一信号を供給すべき配線を相互に結線したことにより、各検査用信号配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）には、個々のセルにおいて検査信号を入力する必要が無くなる。このため、各セル上部の検査用信号配線近傍に十分な空き領域が無い場合や、検査端子の配置領域が十分に確保されない場合等には、上記各検査端子を走査線側実装領域に配置するのではなく、マザーガラスの余白領域７５に配置することもできる。
【０１５５】
但し、この場合、上記余白領域７５において各検査端子に信号入力できるように、検査前の段階で上記余白領域７５に対向する部分の対向基板１８を切断して取り除く必要がある。
【０１５６】
上記各検査端子をマザーガラスの余白領域７５に配置した構成の母基板を図２２に示す。上記図２２における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−３がデータ線方向に複数枚連なった状態のものである。
【０１５７】
上記母基板においては、対向基板１８側の共通電極への対向基板用信号入力端子２７は、上記各検査端子と同様に余白領域７５に設けられており、コモン移転部１９ａ・１９ｂを介して隣接セルの共通電極同士をアクティブマトリクス基板３４−３側の配線を通じて接続する形状となっている。すなわち、上記コモン移転部１９ａ・１９ｂは、隣接する２枚のセルにおける各対向基板１８の下端部付近および上端部付近にそれぞれ設けられており、コモン移転部１９ａと１９ｂとがアクティブマトリクス基板３４−３側の配線を通じて接続されている。また、上記アクティブマトリクス基板３４−３側の配線部分には、液晶表示パネルの実駆動時に対向基板１８に電圧を印加するための端子ｐが形成されている。これにより、セルの分断後における液晶表示パネルの実駆動時には、上記端子ｐからコモン移転部１９ａを介して対向基板１８に電圧が印加される。
【０１５８】
さらにここでは、検査端子のそれぞれの配置とマザーガラスの端面７６との位置関係を他の全ての機種と共通にしており、これによって、各セルのサイズなど規格が異なっても、全て共通の治具で検査を行なうことができる。このため、多機種少量生産の液晶表示パネルであっても、単一機種大量生産の場合と同様の検査を行なうことができ、生産性がよくなる。また、もとのマザーガラスの端面７６に機械的にアライメントを取ることになるが、マザーガラスの寸法精度が十分良好であるので、信号入力の位置合わせが容易である上、該構造では入力端子の大きさを十分大きくすることができる。
【０１５９】
また、図１１の例では、隣接セル間の各検査用配線の結線は単純な電気的接続としたが、配置的に十分な余裕がある場合は、スイッチング素子を介して接続した方が望ましい場合もある。この場合、上記スイッチング素子のオンオフを切り替えるのみで非検査セルを選択できることになり、全セルを同時に検査する際に検査用配線の負荷が大きくなりすぎて不都合を生ずる場合や、何れかのセルに重大なリーク欠陥があって、このリーク電流が大きすぎて検査用配線に十分電圧がかからず、他のセルの検査にまで悪影響を及ぼす場合等に都合がよい。また、前述の電気的検査を行なう場合には、これらセル間の切り替えを行ないつつ検査することによって、不良セルの特定が容易になる。
【０１６０】
尚、上記の説明では、複数のアクティブマトリクスセルをデータ線方向に連結したものを母基板としたが、走査線方向であっても手段方向ともに同様であり、したがって特許請求の範囲において記載の列状という表現もセルの連結の方向を規定するものではない。
【０１６１】
上記図２０ないし図２２の構成では、各データ線３は、検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５と検査用表示信号線、２１Ｂ、２１Ｇ、および２１Ｒとに接続されている。しかしながら、液晶表示パネルの実駆動時において各データ線３と検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒとが導通することは、表示に悪影響を与える。このため、液晶表示パネルの実駆動時では、データ線検査用制御信号線２５にオフ電位が与えられ、検査用ＴＦＴ２６ａは常にオフ状態となっている。
【０１６２】
これに対し、図２３の構成では、各データ線３は検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５、および検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに接続されるのではなく、一旦隣接セルまで延長してから折り返し、自セルの検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに直接接続される。なお、この場合、検査用ＴＦＴ２６ａが形成されないため、データ線検査用制御信号線２５も不要となる。
【０１６３】
上記構造によると、母基板の状態では各データ線３は常に検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒと接続されているため、各走査線２のみ前述と同様に検査用ＴＦＴ２６ｂを介して信号を供給し、検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒには通常の点灯検査と同様のデータ信号を与えれば、検査を行なうことができる。検査後、個々のセルに分断する際に、各データ線３の延長部はこの折り返し部分において切断されるので、各データ線３は検査用データ線から切り離され、個々の独立した配線となる。
【０１６４】
上記構造によると、検査用のスイッチング素子が大幅に減るため、検査用ＴＦＴ部におけるデータ線間のリーク欠陥による歩留まり低下の懸念が大幅に減少し、また、信頼性上も都合がよい。また、検査用ＴＦＴ２６ａにかかる領域上の制約も改善される上、データ線３への検査信号の入力抵抗が大幅に減少するため、より少ない書き込み時間での検査ができるなど、検査精度の向上にも貢献する。ちなみに該折り返し部は隣接セルに残留するが、これは電気的になんら不具合を与えるものではなく、必要とあらば面取り等で取り除くこともできる。また、データ線方向でなく走査線方向にセルが連なる母基板構造とする場合には、隣接セルから折り返すのはデータ線でなく走査線であることは言うまでもない。
【０１６５】
また、上記図２０および図２１の構成では、それぞれのセルにおける全ての検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）が、走査線側実装領域に対応する１辺に配置されているが、図２４に示すように、対向する２辺に分けて配置することもできる。すなわち、図２４に示す構成では、アクティブマトリクス基板３４−４において検査端子３２Ｒ・３２Ｇ・３２Ｂ・４０・２７が走査線側実装領域に対応する辺に配置されているが、検査端子３９ａ・３９ｂはこれと対向する辺に配置されている。このような場合においても、データ線側実装領域が対向基板１８によってカバーされている状態で点灯検査および電気的検査を通常通り行なうことができ、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なった母基板に対して検査が可能となる。
【０１６６】
〔実施の形態４〕
本発明に係る他の実施の形態を、図７、図８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜３にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１６７】
すでに述べたように検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、データ線３や走査線２はそれぞれ電気的に独立したものである必要があることから、検査用ＴＦＴ２６ａ，２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
【０１６８】
これを実現するため、表示中にはこれら検査用ＴＦＴ２６ａ・２６ｂを非導通にする信号を与えておくことが望ましく、検査用ＴＦＴ２６ａ・２６ｂがｎ型である場合には、表示中はゲートにマイナスの電圧が与えられていることが望ましい。
【０１６９】
そこで、図７に示す本実施の形態のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板３５では、パネル内部で接続された１本の検査用制御信号線２５（２４）の端が、アクティブマトリクス基板３５における下端（図において）にまで延設されている。その他の構成は、実施の形態３の図６に示したアクティブマトリクス基板３４と同じである。
【０１７０】
この下端は、ドライバ２０ヘの信号を供給するＦＰＣを接続する領域であり、ここに１本の検査用制御信号線２５（２４）に信号を供給する端子４３を設けて、これをＦＰＣと接続しておき、外部から検査用ＴＦＴ２６ａ・２６ｂにマイナスの電圧を加えている。これにより、液晶表示装置の駆動時には必ず検査用ＴＦＴ２６ａ・２６ｂが遮断されている状態にあり、表示上不具合を生じない。
【０１７１】
さらに、図８に示すアクティブマトリクス基板３６のように、ゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と検査用制御信号線２５（２４）を接続する構成ともできる。
【０１７２】
これは、ゲートドライバ２０ｂやソースドライバ２０ａ等のドライバ２０のＩＣには、このＩＣの内部のロジック回路内のスイッチング素子をオン／オフするための電源が必要であることを利用したもので、図７のアクティブマトリクス基板３５の構成のように外部から別に電圧を印加する必要がなく、かつ表示上不具合を生じない。
【０１７３】
このパネル内の接続は、ドライバ２０の駆動用電源の内のマイナス側の電源のほか、ドライバ２０からの出力の電圧レベルを外部から与える電源でもよく、また検査用ＴＦＴ２６ａ・２６ｂの特性によってはドライバ２０に接地電位を与える配線と接続してもよい。
【０１７４】
〔実施の形態５〕
本発明に係る他の実施の形態を、図９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜４にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１７５】
前述の実施の形態１〜４においては、検査用ＴＦＴ２６ａ・２６ｂは、対向基板１８上のブラックマトリクスに相当する部分に設けられていたのに対し、本実施の形態のアクティブマトリクス型液晶表示装置では、検査用ＴＦＴ２６ａ・２６ｂの上には対向基板４２のブラックマトリクス（図中、クロスハッチングにて示す）がなく、検査用ＴＦＴ２６ａ・２６ｂに光を照射することができるようになっている。
【０１７６】
この構造は以下ような利点がある。つまり、前述したように検査時には検査用ＴＦＴ２６ａ・２６ｂの抵抗値は低ければ低いほどよく、そのため検査用ＴＦＴ２６ａ・２６ｂのチャネル幅Ｗをチャネル長Ｌで除した値は大きくする必要がある。具体的にはデータ線３・３間のリーク抵抗を検知するには５００ｋΩ以下にする必要があり、これを実現するために前述の実施の形態２では、Ｗ／Ｌを２００／５とした。このように大きな検査用ＴＦＴ２６ａ・２６ｂでは、これを設置したことによる不良の発生が懸念され、また、これによって良品率が低下することが許されないことは前述した通りである。
【０１７７】
また、例えば大型機種のＣｓ ｏｎ Ｇａｔｅの場合の様に、走査線容量が大きい場合を例に考察してみると、検査用ＴＦＴ２６ｂが６００ｐＦの走査線容量をスイッチングするとして、実駆動時のパルス幅２５μｓに対して時定数が十分小さい３μｓとなるように検査用ＴＦＴ２６ｂの抵抗値を設定すると、５ｋΩ以下でなければならない。これをＭＯＳＴＦＴの一般的な電流の近似式である以下の式に従って導くとＷ／Ｌは１５００以上でなければならない。
【０１７８】
Ｉｄ＝（Ｗ／Ｌ）μＣ｛（Ｖｇ−Ｖｔｈ）Ｖｄｓ−Ｖｄｓ2 ／２｝
ただし、ここでμは電子の移動度で０．５ｃｍ2 ／Ｖｓ、Ｃは単位面積当たりのゲート絶縁膜９の容量で１．６×１０-8Ｆ／ｍ2 とした。
【０１７９】
また、走査線２の電圧を−１０Ｖおよび＋１５Ｖとし、検査用制御信号線２４（２５）の印加電圧を２０Ｖとして電圧固定で抵抗値計算した。現実としてはＬは最小で５μｍ程度が限界であり、この場合Ｗは７５００μｍ以上となり、これは歩留りまで考慮すると実現は困難であると言わざるを得ない。
【０１８０】
そこで、検査用ＴＦＴ２６ａ・２６ｂに検査時だけ光を照射して電流値を増大させることによって、Ｗ／Ｌが小さくても必要な書き込み特性が得られるようにしたのである。
【０１８１】
すなわち、検査用ＴＦＴ２６ａ・２６ｂは半導体素子であり、これに光が当たると真性半導体中に電子・正孔対が発生する。ＴＦＴがオンされた状態においては、真性半導体は十分に反転しているため、オフの場合の漏れ電流ほどの光感度は得られないが、それでも光の強度によっては５倍から１０倍程度の電流増加があることが実験的に確認された。
【０１８２】
アクティブマトリクス基板３４では、検査用ＴＦＴ２６ａ・２６ｂは一様にオン状態としており、検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂや検査用走査信号線２２ａ・２２ｂの信号の切り替えで点灯状態を変化させる方式であるため、検査が終わるまでの間は検査用ＴＦＴ２６ａ・２６ｂをスイッチングする必要がなく、検査用ＴＦＴ２６ａ・２６ｂに一様に強い光を照射し続けるだけでよい。
【０１８３】
但し、検査時に検査用ＴＦＴ２６ａ・２６ｂに光を当てるべく、対向基板４２においてはブラックマトリクスをこれら検査用ＴＦＴ２６ａ・２６ｂに重ならないように設けているので、実装後は遮光を考慮にいれて外装部材を設計しておく必要がある。
【０１８４】
〔実施の形態６〕
本発明に係る他の実施の形態を、図１０に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜５にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１８５】
図１０は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０１８６】
図１０に示すアクティブマトリクス基板３７は、実施の形態４の図７に示したアクティブマトリクス基板３５とほぼ同じ構成を有しているが、ＦＰＣと接続される前述の端子４３が検査端子４０としての機能も有し、かつ、この端子４３と、検査用ＴＦＴ２６ａ・２６ｂとの間に、入力保護用の抵抗素子４４が設けられている構成である。
【０１８７】
これは、次のような理由による。すなわち、検査用制御信号線２４（２５）は、検査用ＴＦＴ２６ａ・２６ｂのゲート電極とつながれているのみで他に電荷の逃げる経路がないため、一般のＭＯＳトランジスタのゲートと同様にインピーダンスが非常に高い。したがって、この配線に静電気が入り込んだ場合、検査用ＴＦＴ２６ａ・２６ｂのゲート−ドレイン間やゲート−ソース間に高電圧がかかることとなり、絶縁破壊が起こり、リーク欠陥をおこす恐れがある。
【０１８８】
そこで、実施の形態３で述べたように、不要な信号が入るのを防ぐために各検査端子に絶縁テープ等を施す絶縁処理が有効であるが、図１０の構成では、この端子４３は検査後、検査用ＴＦＴ２６ａ・２６ｂに遮断電圧を与えるべくＦＰＣを通じて外部に導通される。
【０１８９】
したがって、この液晶表示装置を外部の装置に装着したり取り扱う際に帯電した物体に触れる機会が多くなり、静電気不良の確率が高くなる。そして、この不良は液晶表示装置が実際に使用されるユーザの手元で発生する可能性があるため、出荷前の検査などで選別することができず極めて不都合であり、表示装置の構造面で何らかの対策を講じておく必要がある。
【０１９０】
そこで、従来の表示装置における配線間の入力保護回路のように、トランジスタのゲートとソースを短絡して構成したダイオードを双方向につないで隣接配線に静電気を逃がすことが有効であり、図１０に示すように、このアクティブマトリクス基板３７では、検査用走査信号線２２ａ・２２ｂ間、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂ間に、該ダイオード型のＴＦＴからなる入力保護回路４５をつないで静電気対策としている。
【０１９１】
しかしながら、検査用制御信号線２４（２５）と、これら検査用走査信号線２２ａ・２２ｂ、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂの間には入力保護回路４５を設けず、検査用制御信号線２４（２５）においては、端子４３と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けている。
【０１９２】
これは、検査時に検査用制御信号線２４（２５）にはプラスのバイアスを加えるため、ダイオード間に閾値を大きく越える電圧が印加されることによって、入力保護回路４５を経路として電流が流れるため、検査用ＴＦＴ２６ａ・２６ｂの各端子に所望の電圧がかからず、検査上不具合が生じる可能性が高いためである。
【０１９３】
この入力保護用の抵抗素子４４の構造は、配線の一部を金属膜のかわりに半導体のｎ+ 層で置き換えたもので、比抵抗が高いことによって高抵抗部を設けている。ｎ+ 層の比抵抗は、１ｋΩｃｍ程度であり膜厚３００Åとすると、パターンの長さと幅の比を３：１とすることで、抵抗は１ＭΩとなる。このｎ+ 層は、絵素ＴＦＴ１や検査用ＴＦＴ２６ａ・２６ｂを形成する工程で同時に形成されるため、工程数の増加はない。
【０１９４】
このようにして入力部に高抵抗を接続しておくことで、静電気の経路の時定数を大きくしておき、検査用ＴＦＴ２６ａ・２６ｂの破壊を防ぐことができる。
【０１９５】
ここでは、検査用制御信号線２４（２５）の静電容量は数百ｐＦ程度であるため、時定数は数百μｓであり、抵抗素子４４を設けない場合のように一瞬のうちに静電気が検査用ＴＦＴ２６ａ・２６ｂに達する場合とくらべて、破壊は極端に少なくなる。
【０１９６】
なお、図１０においては、走査線検査用制御信号線２４とデータ線検査用制御信号線２５を基板上で導通しており、かつこれに電圧を印加する検査端子としての機能も有する端子４３がＦＰＣ部に延長されて形成されているため、入力保護用の抵抗素子４４はＦＰＣのすぐ内側に設けているが、ＦＰＣ部ではなく空き領域に検査端子が設けられている場合には、その検査端子と検査用ＴＦＴ２６ａ・２６ｂの間に入力保護用の抵抗素子４４を設けるべきである。
【０１９７】
また、図１、図３、図５に示した構成のように、走査線検査用制御信号線２４とデータ線検査用制御信号線２５とが導通していない別々の場合は、それぞれの検査端子４１・４０と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けることが有効である。
【０１９８】
また、それら検査用制御信号線２４・２５同士の間も前述のダイオード型のＴＦＴを用いた入力保護回路４５を介して接続しておくことで、どちらか１本の配線に入った静電気を他方に逃がすことができるので、より有効な静電気対策となる。なお、このようなダイオード型のＴＦＴを用いた入力保護回路４５は、絵素ＴＦＴ１の作製工程で同時に作製できるので、工程数の増加はない。
【０１９９】
また、図７の構成のように、検査用の制御信号を入力する検査端子４０と、実装後に検査用ＴＦＴ２６ａ・２６ｂを遮断するための電圧を印加するべき端子４３が別々に設けられている場合には、そのそれぞれ入力部と検査用ＴＦＴ２６ａ・２６ｂとの問に入力保護用の抵抗素子４４を設けることが望ましい。
【０２００】
そして、以上のような構成では、検査の際、検査用制御信号の入力は抵抗素子４４を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられるため、該抵抗素子４４があることによる不具合は発生しない。また、検査後のドライバ２０が実装された段階においても、該抵抗素子４４を介して端子４３からマイナスの電圧が与えられるが、これも直流であるため時定数などは考慮する必要がないので、抵抗素子４４による不具合は生じない。
【０２０１】
〔実施の形態７〕
本発明に係る他の実施の形態を、図１１〜図１３に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜６にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２０２】
図１１は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
【０２０３】
図１１に示すアクティブマトリクス基板３８は、実施の形態４の図８に示したアクティブマトリクス基板３６とほぼ同じ構成を有しているが、検査用制御信号線２４（２５）がゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と接続される配線に、入力保護回路４６が設けられた構成である。静電気はこの保護回路４６の抵抗値と検査用制御信号線２４（２５）の静電容量と、外部回路における電源系統の静電容量からなる時定数によって遅延し、破壊が防止される。
【０２０４】
そして、この入力保護回路４６は、前述の入力保護用の抵抗素子４４のような単純な線形素子のかわりに非線形素子であるダイオードからなる。
【０２０５】
図１２に、入力保護回路４６の回路図を示す。入力保護回路４６は、順方向をそれぞれ逆の方向にもつダイオードＤ1 ・Ｄ2 を並列に配置してなる抵抗回路４６ａを構成単位として複数個直列につなげた構成である。該ダイオードＤ1 ・Ｄ2 を用いた入力保護回路４６のような回路は、実施の形態６で前述した入力保護回路４５ように配線の静電気対策として一般に用いられているもので、絵素ＴＦＴ１と同工程で、ゲートとソースを短絡して２端子素子としたダイオード型ＴＦＴを用いる。図１３に、図１２の回路図を、トランジスタレベルで表わした回路図を示す。
【０２０６】
前述の実施の形態６のアクティブマトリクス基板３７に備えられた入力保護用の抵抗素子４４の場合、静電気の電圧によらず抵抗値が一定であるため、設計しやすいという利点があるが、工程数の低減を目的としてｎ+ 層の形成にかかるフォト工程を削減し、その上層のソース、ドレイン電極を構成する金属膜をフォトレジストの代わりとする場合等のように、高抵抗の配線を形成することが困難な場合には実現できない。
【０２０７】
さらに、このような工程上の都合を無視したとしても、次の点から本実施の形態のような非線形素子からなる構造は利点がある。
【０２０８】
すなわち、抵抗素子４４のような高抵抗素子の場合には、静電気が加わって過電流が該抵抗素子４４を流れた場合、ここで発生するジュール熱によって抵抗素子４４が融解され、電気的に離れた状態となる。このような状態となると、検査用ＴＦＴ２６ａ，２６ｂを遮断する電圧を印加することができず、信頼性を保証する上で問題である。
【０２０９】
ところが、本実施の形態のように、ダイオードＤ1 ・Ｄ2 でこれを構成した場合は、ダイオードＤ1 ・Ｄ2 に高電圧が加わった段階で、半導体層が劣化すると同時にダイオードＤ1 ・Ｄ2 のゲート絶縁膜が破壊され、ダイオードＤ1 ・Ｄ2 の両端は短絡状態となりやすい。すなわち、仮に静電気によって入力保護回路４６が破壊されたとしても、実装後に外部回路を駆動するための基板上の配線の内の出力電圧のローレベルを規定する電圧が加えられる配線と検査用制御信号線２４（２５）は電気的に接続されており、検査用ＴＦＴ２６ａ・２６ｂが及ぼす悪影響の心配はなくなる。
【０２１０】
ちなみに、本実施の形態の入力保護回路４６では、一対のダイオードＤ1 ・Ｄ2 からなる抵抗回路４６ａを複数個直列につなげた状態に設置しているのは、仮に静電気で一段目の抵抗回路４６ａのダイオードＤ1 ・Ｄ2 が破壊されても、次段目の抵抗回路４６ａによって保護抵抗としての機能を維持するための構造である。
【０２１１】
このような入力保護回路４６を、図１０に示した実施の形態６のアクティブマトリクス基板３７における抵抗素子４４の代わりに設けることもできる。
【０２１２】
この場合、検査の際に検査用の制御信号の入力は入力保護回路４６を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられ、また、検査後のドライバ２０が実装された段階においても、入力保護回路４６を介して端子４３からマイナスの電圧が与えられ、これも直流であるため時定数などは考慮する必要がないので、入力保護回路４６による不具合は生じない。
【０２１３】
但し、１段の抵抗回路４６ａあたりダイオードＤ1 ・Ｄ2 の閾値に相当する電圧が入力保護回路４６にかかるため、検査用ＴＦＴ２６ａ・２６ｂを十分に機能させるためには、入力保護回路４６は多くとも５段程度以下におさめておくべきである。
【０２１４】
〔実施の形態８〕
本発明に係る他の実施の形態を、図２５〜図２９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜７にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２１５】
アクティブマトリクス基板においては、各バスラインや絵素スイッチング素子を静電気から守る目的で、ある特定ラインにかかった静電気を他のバスラインに逃がし、パネル全体に電荷を分散させることにより、特定箇所の静電破壊を防ぐ構造がある。もちろん、バスラインにまたがる電流パスは、ある程度高抵抗でなければ表示上不具合を生じるため、各バスラインは通常数ＭΩ以上の抵抗素子で接続されている。ところが、上記構造では、検査時には複数本のバスラインを束ねて信号を供給するため、これらの抵抗素子は複数個並列に並ぶことになり、実質の抵抗値が低下して検査上不具合を生じることがある。
【０２１６】
図２５は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は抵抗素子７８で接続されており、これを流れる電流をｉ／２とする。この場合、１本の走査線に流れ込む電流はｉとなり、検査用走査信号線全体を流れる電流はｎｉ／ｋとなる。但し、ｎは走査線２の本数、ｋは検査用走査信号線の本数であって本実施の形態の場合はｋ＝２である。このｎｉ／ｋの電流によって、検査用走査信号線での電圧降下が発生し、走査線に所定の電圧がかからなくなる。尚、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
【０２１７】
図２５において１対の走査線２・２に注目した場合の等価回路を図２６に示す。ただし、ここでは検査用走査信号線の抵抗値をＲとし、入力端（図では、Ｖｇｈ、Ｖｇｌと記述、これはこの部分の印加電圧でもある）近傍にＲ／２の抵抗値を置いた。また、全ての走査線２は検査用走査信号線２２ａ・２２ｂの中間点に集中して配置されていると近似した。この近似は後に述べる試作結果によって、妥当であることが確認された。
【０２１８】
図２６において各抵抗を流れる電流から、各部の電圧を容易に求めることができ、各走査線２に実際にかかる電圧は入力をＶｇｈ、Ｖｇｌとした時、
【０２１９】
【数１】
であることが求まる。但し、ｖo 、ｖe は上記図２６に示された一対の走査線のそれぞれにかかる電圧、ｒｄは抵抗素子７８の１個あたりの抵抗値である。数１より明らかなように、これら一対の走査線間における電位差（ｖo −ｖe ）は、検査用走査信号線２２ａ・２２ｂの入力端子に与えられる印加電圧Ｖｇｈ、Ｖｇｌの電位差よりも小さくなる。但し、最低でも印加電圧の８割は走査線にかかることが望ましい。走査線にかかる電圧がこれより小さい場合、絵素スイッチング素子が十分に導通せず、オン不良画素の見極めに不具合を生じ、検査の精度を著しく低下させる。このことから以下の式を満たすことが必要である。
【０２２１】
【数２】
これら２式から関係を導くと、以下の式を満たす必要があることがわかる。
【０２２３】
【数３】
尚、上記説明は走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数３を満たす必要がある。
【０２２５】
ところで、上記抵抗素子７８は図２７に示すように、トランジスタのゲートとドレインとを接続してダイオード特性を示す非線形素子を双方向に並列に配置したものとすることが多い。これは、該抵抗素子７８を絵素トランジスタと同工程で作成することができ、工程数の増加を防ぐことができるという効果が得られる以外に、弱電圧に対しては高抵抗で、静電破壊を起こすような強電圧に対しては低抵抗になるという特性が、保護用の抵抗素子としては好都合であることによる。
【０２２６】
この場合でも、検査用走査信号線２２ａ・２２ｂの電圧降下まで考慮して、実際に非線形素子にかかる電圧とそのときの電流を計算して設計すれば、上記と同様の考え方が通用する。具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８を形成し、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の全抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比は３．２５以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が３．２５のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線での電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ２．５Ｖずつであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１２．５Ｖ、−７．５Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は４．４ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は４．５μＡであり、検査用走査信号線には１１０×ｉ＝１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は１ｍＡ×５ｋΩ／２＝２．５Ｖとなり、上述の電圧降下量と一致しているのがわかる）。抵抗素子７８の抵抗値がこの４．４ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝４．４ＭΩとｎ＝１１０、ｋ＝２という値を数３の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
【０２２７】
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
【０２２８】
図２８は、各走査線２に対して検査用ＴＦＴ２６ｂを介して検査用走査信号線２２ａ・２２ｂから検査用信号が供給される場合である。また、図２８において１対の走査線２・２に注目した場合の等価回路を図２９に示す。この場合、検査用ＴＦＴ２６ｂの抵抗値も考慮に入れなければならず、上記と同様の考え方により、ｖo およびｖe は次式のようになる。
【０２２９】
【数４】
但し、ここでは検査用ＴＦＴ２６ｂの抵抗値をｒｔｒとしている。したがって、抵抗素子７８の抵抗値の満たすべき条件は以下のようになる。
【０２３１】
【数５】
具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８および検査用ＴＦＴ２６ｂを形成し、検査用ＴＦＴ２６ｂのチャネル幅およびチャネル長さをそれぞれ２００μｍ、７μｍ検査用スイッチング素子を導通させるために走査線検査用制御信号線に与える電圧２５Ｖとし、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタのチャネル幅、チャネル長さの比は１．６以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が１．６のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線および検査用スイッチング素子２６ｂでの電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ３．１Ｖ、１．９Ｖであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１１．９Ｖ、−８．１Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は８．７ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は２．３μＡであり、検査用走査信号線には１１０×ｉ＝０．５１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は０．５１ｍＡ×５ｋΩ／２＝１．３Ｖとなる。またこの条件における検査用スイッチング素子２６ｂのソース−ドレイン間抵抗はＶｇｈ側Ｖｇｌ側でそれぞれ３９６ｋΩ、１３６ｋΩであり、これらによる電圧降下量はそれぞれ３９６ｋΩ×ｉ＝１．８Ｖ、１３６ｋΩ×ｉ＝０．６Ｖであり、検査用走査信号線での電圧降下と検査用スイッチング素子での電圧降下の和は、Ｖｇｈ側Ｖｇｌ側ともに上述の電圧降下量と一致していることがわかる）。抵抗素子７８の抵抗値がこの８．７ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線および検査用スイッチング素子での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝８．７ＭΩ、ｒｔｒ＝（３９６ｋΩ＋１３６ｋΩ）／２＝０．２７ＭΩ、ｎ＝１１０、ｋ＝２という値を数５の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
【０２３３】
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
【０２３４】
尚、上記説明は検査用ＴＦＴを設けた場合に走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子２２ａの抵抗値をｒｔｒ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数５を満たす必要がある。
【０２３５】
〔実施の形態９〕
本発明に係る他の実施の形態を、図３０、図３１に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜８にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２３６】
図３０は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は静電気からパネルを守る目的で抵抗素子７８で接続されているが、図２５の場合と異なり隣接走査線間ではなく、同一の検査用走査信号線に接続されている走査線ごとに抵抗素子７８で結ばれている。この構造により、抵抗素子７８には、検査中に電圧がかからず電流が流れないため、静電気を逃す構造を維持しつつも、抵抗素子７８を電流が流れることによる検査用走査信号線での電圧降下がなく、検査精度が更に向上する。また、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
【０２３７】
図３１は、同様の構成を検査用表示信号線２１Ｒ、２１Ｇ、２１Ｂに当てはめた場合の図である。図３１の構成では、検査用ＴＦＴ２６ａを用いて検査する場合の構造を図示しているが、抵抗素子７８を同一の検査用表示信号線に接続されたデータ線ごとに接続する点では同じである。ただし、検査用ＴＦＴ２６a における電圧降下がある分、検査後分断して検査用配線から開放する場合より、さらに、本形態の効果が大きくなる。
【０２３８】
尚、図３１の構成では、検査用表示信号線は３本設けられているので、抵抗素子７８もおのずと３本ごとに接続されることになる。また、ＲＧＢ各色ごとに抵抗素子７８で結ばれているので、例えば抵抗素子７８が前述の非線形素子で形成されている場合などで、使用しているうちに微小なリークが発生した場合でも、同色間での隣接リークであるため表示上視認されにくく都合がよい。
【０２３９】
【発明の効果】
本発明のアクティブマトリクス型液晶表示パネルは、以上のように、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が共通に配設されると共に、検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されている構成である。
【０２４０】
これにより、工程数を増やすことなく、信号系統間のリーク欠陥を識別可能で、かつデータ線間のリークも目視にて検出可能で、かつ、目視では検出できないような信号系統間のリーク欠陥をも電気的に検出可能な液晶表示パネルを提供することができるという効果を奏する。
【０２４１】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に複数本配設された前記検査用表示信号線は、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されている構成である。
【０２４２】
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、上記アクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に制御信号を供給しつつ、複数本配設された検査用表示信号線に供給する検査用の表示信号を順次切り替えて色表示するものである。
【０２４３】
これにより、工程数を増やすことなく、検査時の色表示が可能となり、データ線間のリークや隣接絵素間のリーク欠陥を目視で容易に検出することができ、かつ、目視では検出できないような信号系統間のリーク欠陥やデータ線間のリーク欠陥をも電気的に検出可能な液晶表示パネルを提供することができるという効果を奏する。
【０２４４】
本発明のアクティブマトリクス型液晶表示パネルは、複数の走査線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、走査線に接続された各検査用スイッチング素子には、該検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線、及び該検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されている構成である。
【０２４５】
これにより、走査線側の検査用の配線も切断する必要がなくなるので、たとえパネルを個々に分割した後で検査を実施しても、工程数の増加は一切なく、より優れた構成の液晶表示パネルを提供できるという効果を奏する。
【０２４６】
本発明のアクティブマトリクス型液晶表示パネルは、走査線に接続された各検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されている構成である。
【０２４７】
これにより、隣接する走査線を絵素電極の補助容量として使う、いわゆるＣｓ ｏｎ Ｇａｔｅ構造の場合にも、支障無く点灯検査することができるという効果を奏する。
【０２４８】
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線と、走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線とが、前記絶縁性基板上で電気的に接続されている構成である。
【０２４９】
これにより、検査用配線の形成にかかる領域を小さくでき、また、検査時と実装後の点灯時の制御信号の入力を容易にできるという効果を奏する。
【０２５０】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５１】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接する走査線間のリーク抵抗値、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５２】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、走査線−補助容量配線間のリーク抵抗値、データ線−補助容量配線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下である構成である。
【０２５３】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５４】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５５】
本発明のアクティブマトリクス型液晶表示パネルは、前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、隣接する各走査線間に補助容量配線が走査線と並行に配設されており、前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下である構成である。
【０２５６】
これにより、上記検査用スイッチング素子の導通状態における抵抗値が、電気的検査において検出しようとする抵抗値と比べて十分に小さなものとなり、データ線間もしくは走査線間のリーク検出が確実に行なえるという効果を奏する。
【０２５７】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されている構成である。
【０２５８】
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されている構成である。
【０２５９】
これにより、検査用治具への設置時の位置合わせが、検査端子を液晶表示パネルの１辺に配置する場合よりもさらに容易になり、また、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子に絶縁テープなどを施す際の作業性も向上するという効果を奏する。
【０２６０】
本発明のアクティブマトリクス型液晶表示パネルは、液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われている構成である。
【０２６１】
これにより、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐことができるという効果を奏する。
【０２６２】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えるもので、これにより、データ線統間のリーク欠陥を検出することができる。
【０２６３】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線に、データ線検査用スイッチング素子を導通するための制御信号を与えつつ、複数の検査用表示信号線間、または検査用表示信号線−共通電極間の電気抵抗を測定する構成である。
【０２６４】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定する構成である。
【０２６５】
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定する構成である。
【０２６６】
これにより、任意の配線間のリーク欠陥を検出することができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図２】 （ａ）〜（ｄ）は、図１のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。
【図３】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図４】 （ａ）〜（ｆ）は、図３のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。
【図５】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図６】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図７】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図８】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図９】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図１２】 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。
【図１３】 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。
【図１４】 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の１絵素部の平面図である。
【図１５】 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の要部断面図である。
【図１６】 従来のアクティブマトリクス型液晶表示装置の平面模式図である。
【図１７】 従来の他のアクティブマトリクス型液晶表示装置の等価回路図である。
【図１８】 スイッチング素子の特性を示すグラフである。
【図１９】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。
【図２０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２２】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２３】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板において、隣接する液晶パネルの接続部を示す平面模式図である。
【図２４】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。
【図２５】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図２６】 上記図２５の一部を示す等価回路図である。
【図２７】 上記図２１の抵抗素子を非線形素子で構成した場合の一例を示す回路図である。
【図２８】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、走査線検査用スイッチング素子、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図２９】 上記図２８の一部を示す等価回路図である。
【図３０】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。
【図３１】 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、データ線、データ線検査用スイッチング素子、検査用表示信号線、およびデータ線間に接続される抵抗素子の関係を示す説明図である。
【符号の説明】
１ 絵素ＴＦＴ（絵素スイッチング素子）
２ 走査線
３ データ線
４ 補助容量配線
７ 絶縁性基板
１４ 絵素電極
１６ アクティブマトリクス基板
１８ 対向基板
２０ ドライバ（外部回路）
２１ 検査用表示信号線
２１Ｒ 検査用表示信号線
２１Ｇ 検査用表示信号線
２１Ｂ 検査用表示信号線
２２ 検査用走査信号線
２２ａ 検査用走査信号線
２２ｂ 検査用走査信号線
２４ 走査線検査用制御信号線
２５ データ線検査用制御信号線
２５Ｒ データ線検査用制御信号線
２５Ｇ データ線検査用制御信号線
２５Ｂ データ線検査用制御信号線
２６ａ 検査用ＴＦＴ（データ線検査用スイッチング素子）
２６ｂ 検査用ＴＦＴ（走査線検査用スイッチング素子）
３２Ｂ、３２Ｇ、３２Ｒ、３９ａ、３９ｂ、４０、２７ 検査端子
４４ 抵抗素子
４６ 入力保護回路（抵抗素子）
７８ 抵抗素子
Claims (19)
- 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
前記複数のデータ線に、検査用の表示信号の供給をスイッチングするためのデータ線検査用スイッチング素子が個別に接続されており、
各データ線検査用スイッチング素子には、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設されると共に、データ線検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されていることを特徴とするアクティブマトリクス型液晶表示パネル。 - データ線に接続されたデータ線検査用スイッチング素子に複数本配設された前記検査用表示信号線は、データ線検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されていることを特徴とする請求項１に記載のアクティブマトリクス型液晶表示パネル。
- 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
走査線に接続された各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されていることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。 - 走査線に接続された各走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されていることを特徴とする請求項３に記載のアクティブマトリクス型液晶表示パネル。
- データ線に接続されたデータ線検査用スイッチング素子に制御信号を入力する前記データ線検査用制御信号線と、走査線に接続された走査線検査用スイッチング素子に制御信号を入力する前記走査線検査用制御信号線とが、前記絶縁性基板上で電気的に接続されていることを特徴とする請求項３または４に記載のアクティブマトリクス型液晶表示パネル。
- 前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。
- 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、
前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通 状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接する走査線間のリーク抵抗値、隣接するデータ線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。 - 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、
隣接する各走査線間に補助容量配線が走査線と並行に配設されており、
前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が、隣接するデータ線間のリーク抵抗値、走査線−補助容量配線間のリーク抵抗値、データ線−補助容量配線間のリーク抵抗値、もしくは、走査線−データ線間のリーク抵抗値の５％以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。 - 前記データ線検査用スイッチング素子が導通状態にある時の、該データ線検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。
- 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、
前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。 - 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が配設されていると共に、
隣接する各走査線間に補助容量配線が走査線と並行に配設されており、
前記データ線検査用スイッチング素子および前記走査線検査用スイッチング素子が導通状態にある時の、これらの検査用スイッチング素子のソース−ドレイン間の抵抗値が５００ｋΩ以下であることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。 - 前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されていること を特徴とする請求項１ないし１１の何れかに記載のアクティブマトリクス型液晶表示パネル。
- 前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されていることを特徴とする請求項１２に記載のアクティブマトリクス型液晶表示パネル。
- 液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われていることを特徴とする請求項１２または１３に記載のアクティブマトリクス型液晶表示パネル。
- 請求項２に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に制御信号を供給しつつ、複数本配設された検査用表示信号線に供給する検査用の表示信号を順次切り替えて色表示することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
- 請求項３ないし５の何れか１項に記載のアクティブマトリクス型液晶表示パネルにおいて、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えることを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
- 請求項１または２に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線に、データ線検査用スイッチング素子を導通するための制御信号を与えつつ、複数の検査用表示信号線間、または検査用表示信号線−共通電極間の電気抵抗を測定することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
- 請求項３または５に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
- 請求項４に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07264199A JP3667548B2 (ja) | 1998-03-27 | 1999-03-17 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| US09/276,524 US6624857B1 (en) | 1998-03-27 | 1999-03-25 | Active-matrix-type liquid crystal display panel and method of inspecting the same |
| US10/621,559 US6882378B2 (en) | 1998-03-27 | 2003-07-18 | Active-matrix-type liquid crystal display panel and method of inspecting the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-82019 | 1998-03-27 | ||
| JP8201998 | 1998-03-27 | ||
| JP07264199A JP3667548B2 (ja) | 1998-03-27 | 1999-03-17 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004353112A Division JP4252528B2 (ja) | 1998-03-27 | 2004-12-06 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11338376A JPH11338376A (ja) | 1999-12-10 |
| JP3667548B2 true JP3667548B2 (ja) | 2005-07-06 |
Family
ID=26413779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07264199A Expired - Lifetime JP3667548B2 (ja) | 1998-03-27 | 1999-03-17 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6624857B1 (ja) |
| JP (1) | JP3667548B2 (ja) |
Families Citing this family (121)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3667548B2 (ja) * | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| TW527513B (en) * | 2000-03-06 | 2003-04-11 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| JP2001265248A (ja) | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
| KR100596965B1 (ko) * | 2000-03-17 | 2006-07-04 | 삼성전자주식회사 | 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법 |
| US6985128B1 (en) * | 2000-07-31 | 2006-01-10 | Sony Corporation | Liquid crystal display panel and production method of the same, and liquid crystal display apparatus |
| JP2002107743A (ja) * | 2000-09-25 | 2002-04-10 | Koninkl Philips Electronics Nv | 反射型液晶表示装置 |
| JP3670565B2 (ja) * | 2000-09-29 | 2005-07-13 | 株式会社東芝 | 液体供給型メタノール燃料電池用イオン導電性膜およびそれを用いた燃料電池 |
| JP2002122882A (ja) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ液晶表示装置および画像表示装置 |
| JP4795548B2 (ja) * | 2001-02-27 | 2011-10-19 | 東芝モバイルディスプレイ株式会社 | 液晶表示基板検査方法 |
| JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
| JP4515659B2 (ja) * | 2001-04-27 | 2010-08-04 | 東芝モバイルディスプレイ株式会社 | 液晶表示パネル |
| KR100806885B1 (ko) * | 2001-06-12 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| JP4690595B2 (ja) * | 2001-08-07 | 2011-06-01 | 東芝モバイルディスプレイ株式会社 | 画像表示パネル部材のテスト方法、画像表示パネル部材、および画像表示パネル |
| TW543145B (en) * | 2001-10-11 | 2003-07-21 | Samsung Electronics Co Ltd | A thin film transistor array panel and a method of the same |
| KR100864487B1 (ko) * | 2001-12-19 | 2008-10-20 | 삼성전자주식회사 | 비쥬얼 인스펙션 수단을 구비한 박막 트랜지스터 기판 및비쥬얼 인스펙션 방법 |
| JP2003123502A (ja) * | 2001-10-17 | 2003-04-25 | Advanced Display Inc | 面状光源装置及びこれを用いた液晶表示装置並びに液晶表示装置の検査方法 |
| US7202923B2 (en) | 2001-11-27 | 2007-04-10 | Sharp Kabushiki Kaisha | Liquid crystal display with polarizer with inclined edge portion |
| KR100831300B1 (ko) * | 2001-12-20 | 2008-05-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
| US6892437B2 (en) * | 2002-03-13 | 2005-05-17 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for manufacturing liquid crystal display device |
| JP4200683B2 (ja) * | 2002-04-16 | 2008-12-24 | セイコーエプソン株式会社 | 駆動回路、電気光学パネル、及び電子機器 |
| US7956976B1 (en) | 2002-09-10 | 2011-06-07 | Hitachi Displays, Ltd. | Liquid crystal display device |
| JP4006304B2 (ja) | 2002-09-10 | 2007-11-14 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| KR100862945B1 (ko) * | 2002-11-04 | 2008-10-14 | 하이디스 테크놀로지 주식회사 | 칩 온 글래스 타입의 액정 표시 장치 |
| KR100895311B1 (ko) * | 2002-11-19 | 2009-05-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 검사 방법 |
| KR100894046B1 (ko) * | 2002-11-22 | 2009-04-20 | 삼성전자주식회사 | 액정표시패널의 검사회로 |
| JP4294311B2 (ja) | 2002-12-27 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法および表示装置の加工基板 |
| KR100841631B1 (ko) * | 2002-12-31 | 2008-06-27 | 엘지디스플레이 주식회사 | 잔류전하를 제거하는 액정표시장치 |
| KR100479525B1 (ko) * | 2002-12-31 | 2005-03-31 | 엘지.필립스 엘시디 주식회사 | 다수의 어레이셀을 포함하는 액정표시장치용 기판 및 이의 제조방법 |
| US7129923B2 (en) * | 2003-06-25 | 2006-10-31 | Chi Mei Optoelectronics Corporation | Active matrix display device |
| JP2005049519A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP4822042B2 (ja) * | 2004-02-12 | 2011-11-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US20050205880A1 (en) * | 2004-03-19 | 2005-09-22 | Aya Anzai | Display device and electronic appliance |
| EP1751734A4 (en) * | 2004-05-21 | 2007-10-17 | Semiconductor Energy Lab | DISPLAY DEVICE AND ELECTRONIC INSTRUMENT |
| TWI307437B (en) * | 2004-06-30 | 2009-03-11 | Chi Mei Optoelectronics Corp | Liquid crystal display panel and method of manufacturing the same |
| US7796222B2 (en) * | 2004-08-06 | 2010-09-14 | Toshiba Matsushita Display Technology Co., Ltd. | Display device, inspection method for display device, and inspection device for display device |
| KR101093229B1 (ko) | 2005-01-06 | 2011-12-13 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| JP2006309161A (ja) | 2005-03-29 | 2006-11-09 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2006309110A (ja) * | 2005-03-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
| JP4722562B2 (ja) * | 2005-05-27 | 2011-07-13 | シャープ株式会社 | 液晶表示パネル |
| KR101192769B1 (ko) * | 2005-06-03 | 2012-10-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101137885B1 (ko) * | 2005-06-15 | 2012-04-25 | 엘지디스플레이 주식회사 | 액정표시장치와 그 검사방법 |
| JP5007495B2 (ja) * | 2005-07-21 | 2012-08-22 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101148206B1 (ko) * | 2005-11-29 | 2012-05-24 | 삼성전자주식회사 | 표시 기판과, 이의 검사 방법 |
| TW200732808A (en) * | 2006-02-24 | 2007-09-01 | Prime View Int Co Ltd | Thin film transistor array substrate and electronic ink display device |
| JP5252817B2 (ja) * | 2006-03-29 | 2013-07-31 | キヤノン株式会社 | 撮像装置、放射線撮像装置、撮像装置の駆動方法、放射線撮像システムおよび撮像装置の製造方法 |
| JP4142066B2 (ja) * | 2006-06-01 | 2008-08-27 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| JP4891676B2 (ja) * | 2006-07-07 | 2012-03-07 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| JP2008020772A (ja) * | 2006-07-14 | 2008-01-31 | Epson Imaging Devices Corp | 液晶表示パネル |
| US8072572B2 (en) | 2006-07-15 | 2011-12-06 | Sharp Kabushiki Kaisha | Substrate for a display panel, a display panel having the substrate, a production process of the substrate, and a production process of the display panel |
| JP4860699B2 (ja) * | 2006-08-31 | 2012-01-25 | シャープ株式会社 | 表示パネルおよびそれを備えた表示装置 |
| KR101304416B1 (ko) * | 2006-11-10 | 2013-09-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| JP5140999B2 (ja) * | 2006-11-22 | 2013-02-13 | カシオ計算機株式会社 | 液晶表示装置 |
| JP4947801B2 (ja) * | 2007-02-08 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JPWO2008102730A1 (ja) * | 2007-02-19 | 2010-05-27 | 東芝モバイルディスプレイ株式会社 | 液晶セル用短冊状母材、液晶セル用多面取り母材、アレイ基板用基板、及び液晶セルの製造方法 |
| JP4570633B2 (ja) * | 2007-03-07 | 2010-10-27 | 三菱電機株式会社 | 画像表示装置 |
| JP4637868B2 (ja) * | 2007-03-16 | 2011-02-23 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| JP2009092695A (ja) * | 2007-10-03 | 2009-04-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP5428299B2 (ja) | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI365317B (en) * | 2008-03-20 | 2012-06-01 | Chunghwa Picture Tubes Ltd | Active device array substrate |
| CN101620818B (zh) * | 2008-07-03 | 2011-02-09 | 中华映管股份有限公司 | 显示面板及其检测方法 |
| TWI370310B (en) * | 2008-07-16 | 2012-08-11 | Au Optronics Corp | Array substrate and display panel thereof |
| TWI421568B (zh) * | 2008-09-12 | 2014-01-01 | Au Optronics Corp | 主動陣列基板、液晶顯示面板及製造液晶顯示面板之方法 |
| WO2010035557A1 (ja) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | 表示パネル |
| JP4916578B2 (ja) * | 2008-10-07 | 2012-04-11 | シャープ株式会社 | 表示装置及びその製造方法、並びにアクティブマトリクス基板 |
| JP5256104B2 (ja) * | 2009-04-14 | 2013-08-07 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
| CN101572045B (zh) * | 2009-06-01 | 2011-01-05 | 深圳华映显示科技有限公司 | 一种平面显示器及其测试方法 |
| JP5433309B2 (ja) * | 2009-06-03 | 2014-03-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2010146745A1 (ja) * | 2009-06-15 | 2010-12-23 | シャープ株式会社 | 表示パネルの検査方法、及び表示装置の製造方法 |
| JP5407638B2 (ja) | 2009-07-28 | 2014-02-05 | セイコーエプソン株式会社 | アクティブマトリクス基板、電気光学装置、及び電子機器 |
| KR101614900B1 (ko) * | 2009-10-27 | 2016-04-25 | 삼성디스플레이 주식회사 | 표시 패널 |
| US8947337B2 (en) | 2010-02-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5570246B2 (ja) * | 2010-02-26 | 2014-08-13 | 三菱電機株式会社 | 液晶表示装置 |
| TWM396960U (en) * | 2010-07-29 | 2011-01-21 | Chunghwa Picture Tubes Ltd | Display device having repair and detect structure |
| CN102540595B (zh) * | 2010-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、液晶面板 |
| JP2012173469A (ja) * | 2011-02-21 | 2012-09-10 | Japan Display Central Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
| JP5284553B2 (ja) | 2011-04-08 | 2013-09-11 | シャープ株式会社 | 半導体装置および表示装置 |
| CN102629440B (zh) * | 2011-05-06 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种显示器面板测试方法及装置 |
| CN102306479A (zh) * | 2011-07-04 | 2012-01-04 | 深圳市华星光电技术有限公司 | 一种适用于psva与阵列的测试电路 |
| JP2013044891A (ja) * | 2011-08-23 | 2013-03-04 | Sony Corp | 表示装置及び電子機器 |
| CN102955306B (zh) * | 2011-08-30 | 2015-12-02 | 上海天马微电子有限公司 | 液晶显示装置及其测试方法 |
| US9741277B2 (en) * | 2012-07-02 | 2017-08-22 | E Ink Holdings Inc. | Test structure of display panel and test structure of tested display panel |
| KR101896377B1 (ko) * | 2012-10-12 | 2018-09-07 | 엘지디스플레이 주식회사 | 베젤이 최소화된 액정표시소자 |
| JP6051011B2 (ja) * | 2012-10-22 | 2016-12-21 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
| CN103217844B (zh) * | 2013-04-01 | 2015-06-24 | 合肥京东方光电科技有限公司 | 一种显示面板和显示装置 |
| JP5599501B2 (ja) * | 2013-10-22 | 2014-10-01 | 三菱電機株式会社 | 画像表示パネルの検査方法 |
| JP6370057B2 (ja) * | 2014-02-20 | 2018-08-08 | 三菱電機株式会社 | アレイ基板およびアレイ基板の検査方法 |
| JP2015184531A (ja) * | 2014-03-25 | 2015-10-22 | シナプティクス・ディスプレイ・デバイス合同会社 | 表示パネルドライバ及び表示装置 |
| CN103995369A (zh) * | 2014-04-18 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其测试方法 |
| CN104062784B (zh) * | 2014-06-25 | 2017-06-30 | 深圳市华星光电技术有限公司 | 一种面板检测电路及显示面板 |
| KR101628012B1 (ko) * | 2014-08-07 | 2016-06-09 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 화소 검사 방법 |
| KR102263574B1 (ko) * | 2014-10-01 | 2021-06-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN104280914A (zh) * | 2014-10-16 | 2015-01-14 | 深圳市华星光电技术有限公司 | 一种显示面板的布线结构及显示面板 |
| CN107003580B (zh) * | 2014-11-21 | 2020-11-10 | 夏普株式会社 | 显示装置 |
| CN107004386B (zh) * | 2014-11-21 | 2019-10-15 | 夏普株式会社 | 显示装置 |
| KR102312291B1 (ko) * | 2015-02-24 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시장치 및 그의 검사방법 |
| EP3276408A4 (en) * | 2015-03-26 | 2018-01-31 | FUJI-FILM Corporation | Matrix device and method for producing matrix device |
| CN104809976B (zh) * | 2015-05-21 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| CN104933979A (zh) * | 2015-07-20 | 2015-09-23 | 京东方科技集团股份有限公司 | 检测电路、检测方法和显示装置 |
| TWI567450B (zh) * | 2015-10-16 | 2017-01-21 | 群創光電股份有限公司 | 顯示裝置 |
| CN105404035A (zh) * | 2015-12-08 | 2016-03-16 | 昆山龙腾光电有限公司 | 液晶显示面板 |
| CN105445977A (zh) * | 2016-01-21 | 2016-03-30 | 武汉华星光电技术有限公司 | 检测液晶显示面板良率的方法 |
| JP2017138393A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社 オルタステクノロジー | 液晶表示装置及びその検査方法 |
| JP2017151345A (ja) | 2016-02-26 | 2017-08-31 | 三菱電機株式会社 | 表示装置 |
| US10690975B2 (en) | 2016-03-31 | 2020-06-23 | Sharp Kabushiki Kaisha | Active matrix substrate, manufacturing method therefor and display device |
| US10957268B2 (en) | 2016-08-12 | 2021-03-23 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device |
| KR102595502B1 (ko) * | 2016-09-30 | 2023-10-30 | 엘지디스플레이 주식회사 | 터치 패널 및 그 검사방법과 터치 패널을 포함하는 액정 표시장치 |
| CN106340261A (zh) * | 2016-10-13 | 2017-01-18 | 武汉华星光电技术有限公司 | 阵列基板测试电路及显示面板 |
| WO2018079636A1 (ja) | 2016-10-31 | 2018-05-03 | パナソニック株式会社 | 液晶表示装置及び故障検査方法 |
| CN110799427B (zh) * | 2017-05-11 | 2020-07-28 | 创新水护理有限责任公司 | 利用锁定装置的漂浮池消毒器 |
| JP6983006B2 (ja) | 2017-08-23 | 2021-12-17 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN107728395B (zh) * | 2017-10-31 | 2020-07-03 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、数据线不良的检测装置及检测方法 |
| JP6753885B2 (ja) | 2018-04-16 | 2020-09-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法 |
| CN109119356B (zh) * | 2018-08-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板的检测设备及检测方法 |
| CN109188743A (zh) * | 2018-11-14 | 2019-01-11 | 惠科股份有限公司 | 显示面板的制作方法及显示装置 |
| CN110148592B (zh) * | 2019-05-21 | 2020-12-11 | 上海天马有机发光显示技术有限公司 | 一种显示面板、包含其的显示装置 |
| US11417257B2 (en) * | 2019-12-26 | 2022-08-16 | Lg Display Co., Ltd. | Display device |
| CN111653226B (zh) * | 2020-07-06 | 2023-05-23 | 京东方科技集团股份有限公司 | 检测电路及其驱动方法、显示面板 |
| CN112349714B (zh) * | 2020-11-30 | 2022-12-20 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113448131A (zh) * | 2021-06-23 | 2021-09-28 | 惠科股份有限公司 | 显示面板及其测试方法 |
| CN115019703B (zh) * | 2021-11-30 | 2023-05-09 | 荣耀终端有限公司 | 显示面板、检测方法及电子设备 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602989A (ja) | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP2633360B2 (ja) | 1989-06-16 | 1997-07-23 | 松下電子工業株式会社 | 画像表示装置 |
| JP2728748B2 (ja) | 1989-10-30 | 1998-03-18 | 松下電子工業株式会社 | 画像表示装置およびその検査方法 |
| JPH054137A (ja) | 1991-06-25 | 1993-01-14 | Amada Co Ltd | レーザ加工機 |
| JPH054137U (ja) | 1991-06-27 | 1993-01-22 | カシオ計算機株式会社 | 液晶表示素子用基板 |
| JPH055866A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
| JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP2758105B2 (ja) | 1992-04-28 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
| JP2766442B2 (ja) | 1992-06-03 | 1998-06-18 | 株式会社フロンテック | マトリクス配線基板 |
| JP3203841B2 (ja) | 1992-12-21 | 2001-08-27 | 松下電器産業株式会社 | 液晶表示デバイス |
| JPH075481A (ja) | 1993-06-18 | 1995-01-10 | Fujitsu Ltd | 液晶表示パネルおよびその検査方法 |
| JP3247799B2 (ja) | 1994-06-09 | 2002-01-21 | シャープ株式会社 | 液晶表示パネルおよびその検査方法 |
| JP2715936B2 (ja) | 1994-09-30 | 1998-02-18 | 日本電気株式会社 | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| KR0176692B1 (ko) | 1996-04-29 | 1999-10-01 | 윤종용 | 송풍팬의 속도제어와 회전날개의 위치제어에 의한 냉장고의 온도제어방법 및 냉장고의 온도제어장치 |
| JPH09297321A (ja) | 1996-04-30 | 1997-11-18 | Hitachi Ltd | 液晶表示基板および液晶表示装置 |
| JP3586049B2 (ja) | 1996-05-07 | 2004-11-10 | 株式会社 日立ディスプレイズ | 液晶表示パネル |
| TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
| JP3513371B2 (ja) * | 1996-10-18 | 2004-03-31 | キヤノン株式会社 | マトリクス基板と液晶装置とこれらを用いた表示装置 |
| JP3396620B2 (ja) | 1998-03-20 | 2003-04-14 | シャープ株式会社 | アクティブマトリクス基板およびその検査方法 |
| JP3667548B2 (ja) * | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
-
1999
- 1999-03-17 JP JP07264199A patent/JP3667548B2/ja not_active Expired - Lifetime
- 1999-03-25 US US09/276,524 patent/US6624857B1/en not_active Expired - Lifetime
-
2003
- 2003-07-18 US US10/621,559 patent/US6882378B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11338376A (ja) | 1999-12-10 |
| US6882378B2 (en) | 2005-04-19 |
| US20040017531A1 (en) | 2004-01-29 |
| US6624857B1 (en) | 2003-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| US6172410B1 (en) | Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof | |
| JP3396620B2 (ja) | アクティブマトリクス基板およびその検査方法 | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US7362124B2 (en) | Method and apparatus for testing liquid crystal display using electrostatic devices | |
| JP4080384B2 (ja) | 静電気防止のための液晶パネル | |
| US7046030B2 (en) | Method and apparatus for testing liquid crystal display device | |
| JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| JP2005249993A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| US6677171B1 (en) | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JP4516244B2 (ja) | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| KR102347412B1 (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
| JPH11119246A (ja) | 液晶表示装置の製造方法 | |
| JP2004219706A (ja) | 表示素子及び表示素子の駆動電圧検出方法 | |
| JPWO2004109628A1 (ja) | アレイ基板の検査方法 | |
| KR100646778B1 (ko) | 액정 표시장치 | |
| KR101192072B1 (ko) | 액정표시장치 | |
| JPH0830826B2 (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JPH08220557A (ja) | 液晶表示装置、その検査方法及び静電気防止方法 | |
| JP2002350896A (ja) | 液晶表示装置 | |
| JPH07122720B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3182024B2 (ja) | 液晶画像表示装置の検査方法 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |