KR101093229B1 - 어레이 기판 및 이를 갖는 표시장치 - Google Patents

어레이 기판 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR101093229B1
KR101093229B1 KR1020050001223A KR20050001223A KR101093229B1 KR 101093229 B1 KR101093229 B1 KR 101093229B1 KR 1020050001223 A KR1020050001223 A KR 1020050001223A KR 20050001223 A KR20050001223 A KR 20050001223A KR 101093229 B1 KR101093229 B1 KR 101093229B1
Authority
KR
South Korea
Prior art keywords
line
inspection
electrically connected
numbered
odd
Prior art date
Application number
KR1020050001223A
Other languages
English (en)
Other versions
KR20060080773A (ko
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050001223A priority Critical patent/KR101093229B1/ko
Priority to JP2005347689A priority patent/JP4959974B2/ja
Priority to TW094147398A priority patent/TWI385452B/zh
Priority to CN2006100004277A priority patent/CN1800926B/zh
Priority to US11/327,112 priority patent/US7408376B2/en
Publication of KR20060080773A publication Critical patent/KR20060080773A/ko
Priority to US12/166,249 priority patent/US8223108B2/en
Application granted granted Critical
Publication of KR101093229B1 publication Critical patent/KR101093229B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Abstract

어레이 기판 및 이를 갖는 표시장치에서, 화소부는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 게이트 라인과 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함한다. 게이트 구동회로는 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 다수의 게이트 라인에 게이트 신호를 제공한다. 제1 검사회로는 다수의 게이트 라인 중 홀수번째 게이트 라인에 전기적으로 연결되어 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사한다. 제2 검사회로는 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결되어 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사한다. 따라서, 어레이 기판의 결함을 검출하는 능력을 향상시킬 수 있다.

Description

어레이 기판 및 이를 갖는 표시장치{ARRAY SUBATRAT AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 2는 도 1에 도시된 게이트 구동회로, 검사회로 및 방전회로의 내부 구성을 나타낸 도면이다.
도 3은 도 2에 도시된 검사회로의 입/출력 파형도이다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판을 나타낸 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 어레이 기판의 평면도이다.
도 6은 도 5에 도시된 게이트 구동회로, 검사회로 및 방전회로의 내부 구성을 나타낸 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
101, 102 : 어레이 기판 110 : 기판
120 : 화소부 130 : 게이트 구동회로
131 : 쉬프트 레지스터 140 : 검사회로
150 : 방전회로 160 : 더미 검사회로
200 : 대향기판 300 : 데이터 구동회로
400 : 표시장치
본 발명은 어레이 기판 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 불량 검출 능력을 향상시킬 수 있는 어레이 기판 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 표시장치의 하나인 액정표시장치는 영상을 표시하는 액정표시패널 및 액정표시패널을 구동하기 위한 구동부를 포함한다.
액정표시패널은 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진다. 하부기판에는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 화소가 구비된다.
구동부는 게이트 구동부와 데이터 구동부로 이루어진다. 게이트 구동부는 다수의 게이트 라인에 전기적으로 연결되어 다수의 게이트 라인에 게이트 신호를 순차적으로 출력한다. 데이터 구동부는 다수의 데이터 라인에 전기적으로 연결되어 다수의 데이터 라인에 데이터 신호를 출력한다.
최근 들어, 액정표시장치는 게이트 구동부가 하부기판에 다수의 화소를 형성하는 박막 공정을 통해 하부기판의 일측에 형성된 구조를 채택하고 있다. 그러나, 게이트 구동부가 형성된 상태에서 하부기판을 검사하면, 하부기판에서 발생하는 결함의 원인 및 결함의 위치를 정확하게 판별하기가 어렵다.
따라서, 본 발명의 목적은 불량 검출 능력을 향상시키기 위한 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시장치를 제공하는 것이다.
본 발명의 일 특징에 따른 어레이 기판은 기판, 화소부, 게이트 구동회로, 제1 검사회로 및 제2 검사회로를 포함한다.
상기 화소부는 상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함한다. 상기 게이트 구동회로는 상기 화소부와 인접하도록 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 다수의 게이트 라인에 게이트 신호를 제공한다.
상기 제1 검사회로는 상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 전기적으로 연결되어 상기 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사한다. 상기 제2 검사회로는 상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결되어 상기 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사한다.
본 발명의 다른 특징에 따른 표시장치는 어레이 기판 및 상기 어레이 기판과 대향하여 결합하는 대향 기판을 포함한다. 상기 어레이 기판은 기판, 화소부, 게이 트 구동회로 및 검사회로로 이루어진다.
상기 화소부는 상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함한다. 상기 게이트 구동회로는 상기 화소부와 인접하도록 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 다수의 게이트 라인에 게이트 신호를 제공한다.
상기 제1 검사회로는 상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 전기적으로 연결되어 상기 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사한다. 상기 제2 검사회로는 상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결되어 상기 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사한다.
이러한 어레이 기판 및 이를 갖는 표시장치에 따르면, 상기 제1 및 제2 검사회로는 다수의 게이트 라인 중 홀수번째 게이트 라인과 짝수번째 게이트 라인을 시간차를 두고 각각 검사함으로써, 어레이 기판의 결함을 검출하는 능력을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(100)은, 기판(110), 화소부(120), 게이트 구동회로(130), 검사회로(140) 및 방전회로(150)를 포 함한다.
상기 기판(110)은 표시영역(DA), 제1 주변영역(PA1) 및 제2 주변영역(PA2)으로 구분된다. 상기 기판(110)의 상기 표시영역(DA)에는 상기 화소부(120)가 구비된다. 상기 화소부(120)는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n), 제1 내지 제m 데이터 라인(DL1 ~ DLm) 및 다수의 화소(113)를 포함한다. 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)은 제1 방향(D1)으로 서로 평행하게 연장되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 서로 평행하게 연장된다. 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)과 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 서로 절연되게 교차한다.
상기 다수의 화소(113) 각각은 박막 트랜지스터(111)와 화소전극(112)을 포함한다. 예를 들어, 상기 박막 트랜지스터(111)의 게이트 전극은 상기 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 상기 제1 데이터 라인(DL1)에 연결되며, 드레인 전극은 상기 화소전극(112)에 연결된다.
상기 제1 주변영역(PA1)은 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 인접하는 영역이고, 상기 제1 주변영역(PA1)에는 상기 게이트 구동회로(130)와 검사회로(140)가 구비된다.
상기 게이트 구동회로(130)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 전기적으로 연결된다. 상기 게이트 구동회로(130)는 상기 어레이 기판(100)을 구동시키는 구동시간 동안 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 게이트 신호를 순차적으로 출력한다. 따라서, 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 결합된 다수의 화소는 상기 게이트 신호에 응답하여 순차적으로 턴-온된다.
한편, 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 전기적으로 연결된다. 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사시간 동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 제1 구동전압을 출력한다. 따라서, 상기 제1 검사시간 동안 상기 다수의 화소 중 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.
또한, 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사시간 동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 상기 제1 구동전압을 출력한다. 따라서, 제2 검사시간 동안 상기 다수의 화소 중 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.
상기 제2 주변영역(PA2)은 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제2 단부(EP2)에 인접하는 영역이고, 상기 제2 주변영역(PA2)에는 상기 방전회로(150)가 구비된다.
상기 방전회로(150)는 상기 제1 검사시간동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 제2 구동전압을 제공하여 상기 짝수번째 화소를 턴-오프시키고, 상기 제2 검사시간동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 상기 제2 구동전 압을 제공하여 상기 홀수번째 화소를 턴-오프시킨다.
도 2는 도 1에 도시된 게이트 구동회로, 검사회로 및 방전회로의 내부 구성을 나타낸 도면이고, 도 3은 도 2에 도시된 검사회로의 입/출력 파형도이다.
도 2를 참조하면, 게이트 구동회로(130)는 쉬프트 레지스터(131), 제1, 제2 , 제3 및 제4 신호배선(SL1, SL2, SL3, SL4)을 포함한다. 상기 쉬프트 레지스터(131)는 서로 종속적으로 연결된 다수의 스테이지(SRC1, SRC2, SRC3, SRC4)로 이루어지고, 다수의 스테이지(SRC1 ~ SRC4)는 제1 내지 제4 게이트 라인(GL1, GL2, GL3, GL4)과 일대일 대응하여 전기적으로 연결된다.
각 스테이지는 입력단자(IN), 출력단자(OUT), 제1 및 제2 클럭단자(CK1, CK2), 전압단자(V1) 및 제어단자(CT)를 포함한다. 상기 각 스테이지의 출력단자(OUT)는 대응하는 게이트 라인과 전기적으로 연결된다. 상기 입력단자(IN)는 이전단 스테이지의 출력단자(OUT)에 전기적으로 연결되고, 상기 제어단자(CT)는 다음단 스테이지의 출력단자(OUT)에 전기적으로 연결된다.
상기 제1 신호배선(SL1)에는 개시신호(STV)가 제공되고, 상기 제1 신호배선(SL1)은 상기 다수의 스테이지(SRC1 ~ SRC4) 중 첫 번째 스테이지(SRC1)의 입력단자(IN)에 전기적으로 연결된다. 상기 제2 신호배선(SL2)에는 제1 클럭(CKV)이 제공되고, 상기 제3 신호배선(SL2)에는 제2 클럭(CKVB)이 제공된다. 여기서, 상기 제1 및 제2 클럭(CKV, CKVB)은 서로 다른 위상을 갖고, 본 발명의 일 예로, 상기 제1 및 제2 클럭(CKV, CKVB)은 서로 반전된 위상을 갖는다. 상기 제2 신호배선(SL2)은 홀수번째 스테이지(SRC1, SRC3)의 제1 클럭단자(CK1)와 짝수번째 스테이지(SRC2, SRC4)의 제2 클럭단자(CK2)에 전기적으로 연결된다. 상기 제3 신호배선(SL3)은 상기 홀수번째 스테이지(SRC1, SRC3)의 제2 클럭단자(CK2)와 상기 짝수번째 스테이지(SRC2, SRC4)의 제1 클럭단자(CK1)에 전기적으로 연결된다. 상기 제4 신호배선(SL4)에는 제2 구동전압(Voff)이 제공된다. 상기 제4 신호배선(SL4)은 상기 다수의 스테이지(SRC1 ~ SRC4)의 상기 전압단자(V1)에 전기적으로 연결된다.
한편, 검사회로(140)는 제1 스위칭 소자(IT1), 제2 스위칭 소자(IT2), 제1 검사라인(IL1) 및 제2 검사라인(IL2)을 포함한다.
상기 제1 및 제2 검사라인(IL1, IL2)은 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4)과 직교하는 방향으로 연장되고, 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4)과 절연되게 교차한다.
상기 제1 스위칭 소자(IT1)는 상기 제1 검사라인(IL1)에 전기적으로 연결되고, 상기 제2 스위칭 소자(IT2)는 상기 제2 검사라인(IL2)에 전기적으로 연결된다. 상기 제1 스위칭 소자(IT1)는 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4) 중 대응하는 홀수번째 게이트 라인(GL1, GL3)의 제1 단부(EP1)에 전기적으로 연결된다. 상기 제2 스위칭 소자(IT2)는 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4) 중 대응하는 짝수번째 게이트 라인(GL2, GL4)의 제1 단부(EP1)에 전기적으로 연결된다.
구체적으로, 상기 제1 스위칭 소자(IT1)의 게이트 전극과 드레인 전극은 상기 제1 검사라인(IL1)에 전기적으로 연결되고, 소오스 전극은 상기 제1 또는 제3 게이트 라인(GL1, GL3)에 전기적으로 연결된다. 상기 제2 스위칭 소자(IT2)의 게이트 전극과 드레인 전극은 상기 제2 검사라인(IL2)에 전기적으로 연결되고, 소오스 전극은 상기 제2 또는 제4 게이트 라인(GL2, GL4)에 전기적으로 연결된다.
도 3에 도시된 바와 같이, 상기 홀수번째 게이트 라인(GL1, GL3)을 검사하는 제1 검사시간(FT)동안 제1 검사라인(IL1)에는 제1 구동전압(Von)이 제공되고, 제2 검사라인(IL2)에는 제2 구동전압(Voff)이 제공된다. 상기 제1 검사시간(FT)동안 상기 제1 스위칭 소자(IT1)는 상기 제1 검사라인(IL1)으로부터의 상기 제1 구동전압(Von)에 응답하여 상기 홀수번째 게이트 라인(GL1, GL3)에 상기 제1 구동전압(Von)을 출력한다. 따라서, 상기 홀수번째 게이트 라인(GL1, GL3)에 연결된 홀수번째 화소들이 상기 제1 구동전압(Von)에 응답하여 턴-온된다.
한편, 상기 제1 검사시간(FT)동안 상기 제2 스위칭 소자(IT2)는 상기 제2 구동전압(Voff)에 응답하여 턴-오프된다.
이후, 상기 짝수번째 게이트 라인(GL2, GL4)을 검사하는 제2 검사시간(ST)동안 상기 제2 검사라인(IL2)에는 상기 제1 구동전압(Von)이 제공되고, 상기 제1 검사라인(IL1)에는 상기 제2 구동전압(Voff)이 제공된다. 상기 제2 구동시간(ST)동안 상기 제2 스위칭 소자(IT2)는 상기 제2 검사라인(IL2)으로부터의 상기 제1 구동전압(Von)에 응답하여 상기 짝수번째 게이트 라인(GL2, GL4)에 상기 제1 구동전압(Von)을 출력한다. 따라서, 상기 짝수번째 게이트 라인(GL2, GL4)에 연결된 짝수번째 화소들이 턴-온된다.
한편, 상기 제2 검사시간(ST)동안 상기 제1 스위칭 소자(IT1)는 상기 제2 구동전압(Voff)에 응답하여 턴-오프된다.
방전회로(150)는 방전라인(DCL), 제1 방전 스위칭 소자(DT1) 및 제2 방전 스 위칭 소자(DT2)를 포함한다. 상기 방전라인(DCL)에는 상기 제2 구동전압(Voff)이 제공된다. 상기 제1 방전 스위칭 소자(DT1)는 상기 방전라인과 상기 홀수번째 게이트 라인에 전기적으로 연결되고, 상기 제2 방전 스위칭 소자(DT1)는 상기 방전라인(DCL)과 상기 짝수번째 게이트 라인(GL2, GL4)에 전기적으로 연결된다.
구체적으로, 상기 제1 또는 제3 게이트 라인(GL1, GL3)에는 상기 제1 방전 스위칭 소자(DT1)의 드레인 전극이 전기적으로 연결되고, 상기 제1 또는 제3 게이트 라인(GL1, GL3)에 인접하는 다음단 짝수번째 게이트 라인(GL2, GL4)에 상기 제1 방전 스위칭 소자(DT1)의 게이트 전극이 전기적으로 연결되며, 상기 방전라인(DCL)에 상기 제1 방전 스위칭 소자(DT1)의 소오스 전극이 전기적으로 연결된다.
상기 제2 또는 제4 게이트 라인(GL2, GL4)에는 상기 제2 방전 스위칭 소자(DT2)의 드레인 전극이 전기적으로 연결되고, 상기 제2 또는 제4 게이트 라인(GL2, GL4)에 인접하는 다음단 홀수번째 게이트 라인에 상기 제2 방전 스위칭 소자(DT2)의 게이트 전극이 전기적으로 연결되며, 상기 방전라인(DCL)에 상기 제2 방전 스위칭 소자(DT2)의 소오스 전극이 전기적으로 연결된다.
상기 제1 및 제2 검사시간(FT, ST)동안 상기 방전라인(DCL)에는 상기 제2 구동전압(Voff)이 인가된다. 상기 제1 검사시간(FT)동안 상기 제2 방전 스위칭 소자(DT2)는 상기 홀수번째 게이트 라인(GL1, GL3)으로 제공된 상기 제1 구동전압(Von)에 응답하여 상기 제2 구동전압(Voff)을 상기 짝수번째 게이트 라인(GL2, GL4)으로 제공한다. 따라서, 상기 짝수번째 게이트 라인(GL2, GL4)에 연결된 짝수번째 화소들은 상기 제2 구동전압(Voff)에 의해서 턴-오프된다. 반면에, 상기 제2 검사시간 (ST)동안 상기 제1 방전 스위칭 소자(DT1)는 상기 짝수번째 게이트 라인(GL2, GL4)으로 제공된 상기 제1 구동전압(Von)에 응답하여 상기 제2 구동전압(Voff)을 상기 홀수번째 게이트 라인(GL1, GL3)으로 제공한다. 따라서, 상기 홀수번째 게이트 라인(GL1, GL3)에 연결된 홀수번째 화소들은 상기 제2 구동전압(Voff)에 의해서 턴-오프된다.
이와 같이, 상기 다수의 게이트 라인(GL1 ~ GL2n)을 홀수번째 게이트 라인(GL1 ~ GL2n-1)과 짝수번째 게이트 라인(GL2 ~ GL2n)으로 구분하여 서로 다른 시간에 검사함으로써, 상하로 인접하는 화소전극(112)의 전기적인 숏 불량을 검출할 수 있다. 그 결과, 상기 어레이 기판(101)의 결함을 검출하는 능력이 향상될 수 있다.
또한, 상기 검사회로(140)는 상기 다수의 게이트 라인(GL1 ~ GL2n)의 제1 단부에 전기적으로 연결됨으로써, 상기 제1 단부를 통해 상기 다수의 게이트 라인(GL1 ~ GL2n)으로 유입되는 정전기를 감쇄시킬 수 있다. 이로써, 상기 정전기에 의해서 상기 다수의 게이트 라인(GL1 ~ GL2n)이 단선되거나, 인접하는 다른 전극과의 숏되는 불량을 방지할 수 있다.
본 발명의 일 예로, 상기 게이트 구동회로(130), 검사회로(140) 및 방전회로(150)는 상기 화소부(120)에 다수의 화소(113)를 형성하는 공정과 동일한 공정을 통해 동일한 시간 상에서 형성된다. 또한, 상기 게이트 구동회로(130), 검사회로(140) 및 방전회로(140)를 구성하는 스위칭 소자들은 아몰퍼스 실리콘 박막 트랜지스터로 이루어진다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판의 기판 상에는 더미 검사회로(160)가 더 구비된다. 상기 더미 검사회로(160)는 다수의 게이트 라인(GL1 ~ GL4)의 제2 단부(EP2)에 전기적으로 연결된다.
상기 더미 검사회로(160)는 제3 검사라인(IL3), 제4 검사라인(IL4), 제3 스위칭 소자(IT3) 및 제4 스위칭 소자(IT4)를 포함한다. 상기 제3 및 제4 검사라인(IL3, IL4)은 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4)과 직교하는 방향으로 연장되고, 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4)과 절연되게 교차한다.
상기 제3 스위칭 소자(IT3)는 상기 제3 검사라인(IL3)에 전기적으로 연결되고, 상기 제4 스위칭 소자(IT4)는 상기 제4 검사라인(IL4)에 전기적으로 연결된다. 상기 제3 스위칭 소자(IT3)는 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4) 중 대응하는 홀수번째 게이트 라인(GL1, GL3)의 제2 단부(EP2)에 전기적으로 연결된다. 상기 제4 스위칭 소자(IT4)는 상기 제1 내지 제4 게이트 라인(GL1 ~ GL4) 중 대응하는 짝수번째 게이트 라인(GL2, GL4)의 제2 단부(EP2)에 전기적으로 연결된다.
구체적으로, 상기 제3 스위칭 소자(IT3)의 게이트 전극과 드레인 전극은 상기 제3 검사라인(IL3)에 전기적으로 연결되고, 소오스 전극은 상기 제1 또는 제3 게이트 라인(GL1, GL3)에 전기적으로 연결된다. 상기 제4 스위칭 소자(IT4)의 게이트 전극과 드레인 전극은 상기 제4 검사라인(IL4)에 전기적으로 연결되고, 소오스 전극은 상기 제2 또는 제4 게이트 라인(GL2, GL4)에 전기적으로 연결된다.
이러한 구성을 갖는 상기 더미 검사회로(160)는 상기 다수의 게이트 라인(GL1 ~ GL4)의 제2 단부(EP2)를 통해 제1 구동전압 또는 제2 구동전압을 제공하여 상기 화소부의 불량을 검사한다. 상기 더미 검사회로(160)는 상기 다수의 게이트 라인(GL1 ~ GL4)의 제1 단부(EP1)에 연결된 검사회로(140)가 오동작하는 경우 상기 다수의 게이트 라인(GL1 ~ GL4)을 검사하기 위하여 마련된 것이다. 이와 같이, 상기 어레이 기판(101)에 상기 더미 검사회로(160)를 추가함으로써, 상기 어레이 기판(101)에 리던던시(Redundancy) 기능을 추가할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 어레이 기판의 평면도이고, 도 6은 도 5에 도시된 게이트 구동회로, 검사회로 및 방전회로의 내부 구성을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 어레이 기판(102)은 기판(110), 화소부(120), 게이트 구동회로(130), 제1 검사회로(141), 제2 검사회로(142) 및 방전회로(150)를 포함한다.
상기 기판(110)은 표시영역(DA), 제1 주변영역(PA1) 및 제2 주변영역(PA2)으로 구분된다. 상기 기판(110)의 상기 표시영역(DA)에는 상기 화소부(120)가 구비된다. 상기 화소부(120)는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n), 제1 내지 제m 데이터 라인(DL1 ~ DLm) 및 다수의 화소(113)를 포함한다.
상기 제1 주변영역(PA1)은 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 인접하는 영역이고, 상기 제1 주변영역(PA1)에는 상기 게이트 구동회로(130)와 상기 제1 검사회로(141)가 구비된다.
상기 제1 검사회로(141)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 홀수번째 게이트 라인(GL1 ~ GL2n-1)의 제1 단부(EP1)에 전기적으로 연결된다. 도 6에 도시된 바와 같이, 상기 제1 검사회로(141)는 제1 검사라인(IL1) 및 제1 스위칭 소자(IT1)로 이루어진다. 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사시간동안 상기 제1 검사라인(IL1)에는 제1 구동전압이 제공된다. 따라서, 상기 제1 검사시간동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.
한편, 상기 제2 주변영역(PA2)은 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제2 단부(EP2)에 인접하는 영역이고, 상기 제2 주변영역(PA2)에는 상기 제2 검사회로(142)와 상기 방전회로(150)가 구비된다.
상기 제2 검사회로(142)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 짝수번째 게이트 라인(GL2 ~ GL2n)의 제2 단부에 전기적으로 연결된다. 도 6에 도시된 바와 같이, 상기 제2 검사회로(142)는 제2 검사라인(IL2) 및 제2 스위칭 소자(IT2)로 이루어진다. 상기 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사시간 동안 상기 제2 검사라인(IL2)에는 상기 제1 구동전압이 제공된다. 따라서, 상기 제2 검사시간동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.
이와 같이, 상기 다수의 게이트 라인(GL1 ~ GL2n)을 검사하는 검사회로(140)는 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사회로(141)와 상기 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사회로(142)로 구분될 수 있다. 또한, 상기 제1 및 제2 검사회로(141, 142)는 상기 다수의 게이트 라인(GL1 ~ GL2n)의 양단부에 각각 인접하도록 구비되어 서로 소정의 간격으로 이격될 수 있 다.
도 7은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 표시장치(400)는 영상을 표시하는 표시패널(350)을 포함한다. 상기 표시패널(350)은 어레이 기판(101), 상기 어레이 기판(100)과 마주하는 대향기판(200) 및 상기 어레이 기판(101)과 상기 대향기판(200)과의 사이에 개재된 액정층(미도시)으로 이루어진다.
상기 어레이 기판(101)은 제1 내지 제m 데이터 라인(DL1 ~ DLm)의 일단부와 인접하여 제3 주변영역(PA3)을 더 포함한다. 상기 제3 주변영역(PA3)에 대응하여 상기 어레이 기판(101) 상에는 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 데이터 신호를 제공하는 데이터 구동회로(300)가 구비된다. 상기 데이터 구동회로(300)는 칩에 내장되고, 상기 어레이 기판(101)의 상기 제3 주변영역(PA3)에 실장된다.
도면에 도시하지는 않았지만, 상기 대향기판(200)에는 레드, 그린 및 블루 색화소를 포함하는 컬러필터층 및 상기 어레이 기판(100)에 형성된 화소전극(112)과 마주하는 공통전극이 형성된다.
이와 같은 어레이 기판 및 이를 갖는 표시장치에 따르면, 어레이 기판에는 다수의 게이트 라인 중 홀수번째 게이트 라인과 짝수번째 게이트 라인을 시간차를 두고 각각 검사하는 제1 및 제2 검사회로가 구비된다.
따라서, 상하로 인접하는 화소전극 사이에서 발생하는 숏 불량을 용이하게 검출할 수 있고, 그 결과 어레이 기판의 결함을 검출하는 능력을 향상시킬 수 있 다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. 기판;
    상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함하는 화소부;
    상기 화소부와 인접하도록 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 다수의 게이트 라인에 게이트 신호를 제공하는 게이트 구동회로;
    상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 전기적으로 연결되고, 상기 홀수번째 게이트 라인에 제공되는 상기 게이트 신호를 이용하여 상기 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사하는 제1 검사회로; 및
    상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결되고, 상기 짝수번째 게이트 라인에 제공되는 상기 게이트 신호를 이용하여 상기 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사하는 제2 검사회로를 포함하는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 제1 검사회로는,
    상기 홀수번째 게이트 라인에 전기적으로 연결된 제1 스위칭 소자; 및
    상기 제1 스위칭 소자에 전기적으로 연결되고, 상기 홀수번째 게이트 라인을 검사하는 제1 검사시간동안 제1 구동전압을 상기 제1 스위칭 소자로 제공하는 제1 검사라인을 포함하고,
    상기 제2 검사회로는,
    상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결된 제2 스위칭 소자; 및
    상기 제2 스위칭 소자에 전기적으로 연결되고, 상기 짝수번째 게이트 라인을 검사하는 제2 검사시간동안 상기 제1 구동전압을 상기 제2 스위칭 소자로 제공하는 제2 검사라인을 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 제1 스위칭 소자는 상기 제1 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 홀수번째 게이트 라인에 전기적으로 연결된 제3 전극을 구비하고,
    상기 제1 스위칭 소자는 상기 제1 검사시간동안 상기 제1 구동전압을 상기 홀수번째 게이트 라인으로 전송하는 것을 특징으로 하는 어레이 기판.
  4. 제2항에 있어서, 상기 제2 스위칭 소자는 상기 제2 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 짝수번째 게이트 라인에 전기적으로 연결된 제3 전극을 구비하고,
    상기 제2 스위칭 소자는 상기 제2 검사시간동안 상기 제1 구동전압을 상기 짝수번째 게이트 라인으로 전송하는 것을 특징으로 하는 어레이 기판.
  5. 제2항에 있어서, 상기 제2 검사시간동안 상기 제1 검사라인에는 제2 구동전 압이 제공되고, 상기 제1 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되며,
    상기 제1 검사시간동안 상기 제2 검사라인에는 상기 제2 구동전압이 제공되고, 상기 제2 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되는 것을 특징으로 하는 어레이 기판.
  6. 제2항에 있어서, 상기 다수의 게이트 라인에 전기적으로 연결되어 상기 다수의 게이트 라인을 제2 구동전압으로 방전시키는 방전회로를 더 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 방전회로는,
    외부로부터 제2 구동전압을 입력받는 방전라인;
    제1 전극이 상기 방전라인에 연결되고, 제2 전극이 홀수번째 게이트 라인에 연결되며, 제3 전극이 인접하는 짝수번째 게이트 라인에 연결된 제5 스위칭 소자; 및
    제1 전극이 상기 방전라인에 연결되고, 제2 전극이 짝수번째 게이트 라인에 연결되며, 제3 전극이 인접하는 홀수번째 게이트 라인에 연결된 제6 스위칭 소자를 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 제1 및 제2 검사시간동안 상기 방전라인에는 상기 제2 구동전압이 제공되고,
    상기 제1 검사시간동안 상기 제6 스위칭 소자는 상기 홀수번째 게이트 라인에 인가된 상기 제1 구동전압에 응답하여 상기 방전라인으로부터의 상기 제2 구동전압을 상기 짝수번째 게이트 라인으로 제공하며,
    상기 제2 검사시간동안 상기 제5 스위칭 소자는 상기 짝수번째 게이트 라인에 인가된 상기 제1 구동전압에 응답하여 상기 방전라인으로부터의 상기 제2 구동전압을 상기 홀수번째 게이트 라인으로 제공하는 것을 특징으로 하는 어레이 기판.
  9. 제1항에 있어서, 상기 제1 및 제2 검사회로는 상기 화소부와 상기 게이트 구동회로와의 사이의 영역에 대응하여 상기 기판 상에 구비되고, 상기 홀수번째 및 짝수번째 게이트 라인의 제1 단부에 각각 전기적으로 연결되는 것을 특징으로 하는 어레이 기판.
  10. 제9항에 있어서, 상기 홀수번째 게이트 라인의 제2 단부에 전기적으로 연결된 제1 더미 검사회로; 및
    상기 짝수번째 게이트 라인의 제2 단부에 전기적으로 연결된 제2 더미 검사회로를 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 제1 더미 검사회로는,
    상기 홀수번째 게이트 라인에 전기적으로 연결된 제3 스위칭 소자; 및
    상기 제3 스위칭 소자에 전기적으로 연결되고, 상기 홀수번째 게이트 라인을 검사하는 제1 검사시간동안 제1 구동전압을 상기 제3 스위칭 소자로 제공하는 제3 검사라인을 포함하고,
    상기 제2 더미 검사회로는,
    상기 짝수번째 게이트 라인에 전기적으로 연결된 제4 스위칭 소자; 및
    상기 제4 스위칭 소자에 전기적으로 연결되고, 상기 짝수번째 게이트 라인을 검사하는 제2 검사시간동안 상기 제1 구동전압을 상기 제4 스위칭 소자로 제공하는 제4 검사라인을 포함하는 것을 특징으로 하는 어레이 기판.
  12. 제11항에 있어서, 상기 제3 스위칭 소자는 상기 제3 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 홀수번째 게이트 라인의 제2 단부에 전기적으로 연결된 제3 전극을 구비하고,
    상기 제3 스위칭 소자는 상기 제1 검사시간동안 상기 제1 구동전압을 상기 홀수번째 게이트 라인으로 전송하는 것을 특징으로 하는 어레이 기판.
  13. 제11항에 있어서, 상기 제4 스위칭 소자는 상기 제4 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 짝수번째 게이트 라인의 제2 단부에 전기적으로 연결된 제3 전극을 구비하고,
    상기 제4 스위칭 소자는 상기 제2 검사시간동안 상기 제1 구동전압을 상기 짝수번째 게이트 라인으로 전송하는 것을 특징으로 하는 어레이 기판.
  14. 제11항에 있어서, 상기 제2 검사시간동안 상기 제1 검사라인에는 제2 구동전압이 제공되고, 상기 제3 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되며,
    상기 제1 검사시간동안 상기 제2 검사라인에는 상기 제2 구동전압이 제공되고, 상기 제4 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되는 것을 특징으로 하는 어레이 기판.
  15. 제9항에 있어서, 상기 구동회로를 통해 유입된 정전기는 상기 제1 및 제2 검사회로에 의해서 감쇄되는 것을 특징으로 하는 어레이 기판.
  16. 제1항에 있어서, 상기 구동회로는 상기 다수의 화소와 동일한 공정을 통해서 동일한 시간 상에서 상기 기판 상에 형성되는 것을 특징으로 어레이 기판.
  17. 제1항에 있어서, 상기 구동회로, 상기 화소부 및 상기 검사회로를 구성하는 스위칭 소자들은 아몰퍼스 실리콘 박막 트랜지스터로 이루어진 것을 특징으로 하는 어레이 기판.
  18. 제1항에 있어서, 상기 제1 검사회로는 상기 화소부와 상기 게이트 구동회로와의 사이의 영역에 대응하여 상기 기판 상에 구비되어 상기 홀수번째 게이트 라인 의 제1 단부와 전기적으로 연결되고,
    상기 제2 검사회로는 상기 짝수번째 게이트 라인의 제2 단부와 전기적으로 연결되는 것을 특징으로 하는 어레이 기판.
  19. 어레이 기판; 및
    상기 어레이 기판과 대향하여 결합하는 대향 기판을 포함하고,
    상기 어레이 기판은,
    기판;
    상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함하는 화소부;
    상기 화소부와 인접하도록 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 다수의 게이트 라인에 게이트 신호를 제공하는 게이트 구동회로;
    상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 전기적으로 연결되고, 상기 홀수번째 게이트 라인에 제공되는 상기 게이트 신호를 이용하여 상기 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사하는 제1 검사회로; 및
    상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결되고, 상기 짝수번째 게이트 라인에 제공되는 상기 게이트 신호를 이용하여 상기 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사하는 제2 검사회로를 포함하는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 제1 검사회로는,
    상기 홀수번째 게이트 라인에 전기적으로 연결된 제1 스위칭 소자; 및
    상기 제1 스위칭 소자에 전기적으로 연결되고, 상기 홀수번째 게이트 라인을 검사하는 제1 검사시간동안 제1 구동전압을 상기 제1 스위칭 소자로 제공하는 제1 검사라인을 포함하고,
    상기 제2 검사회로는,
    상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 전기적으로 연결된 제2 스위칭 소자; 및
    상기 제2 스위칭 소자에 전기적으로 연결되고, 상기 짝수번째 게이트 라인을 검사하는 제2 검사시간동안 상기 제1 구동전압을 상기 제2 스위칭 소자로 제공하는 제2 검사라인을 포함하는 것을 특징으로 하는 표시장치.
  21. 제20항에 있어서, 상기 제1 스위칭 소자는 상기 제1 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 홀수번째 게이트 라인에 전기적으로 연결된 제3 전극을 구비하고,
    상기 제1 스위칭 소자는 상기 제1 검사시간동안 상기 제1 구동전압을 상기 홀수번째 게이트 라인으로 전송하는 것을 특징으로 하는 표시장치.
  22. 제20항에 있어서, 상기 제2 스위칭 소자는 상기 제2 검사라인에 공통적으로 연결된 제1 및 제2 전극, 상기 짝수번째 게이트 라인에 전기적으로 연결된 제3 전 극을 구비하고,
    상기 제2 스위칭 소자는 상기 제2 검사시간동안 상기 제1 구동전압을 상기 짝수번째 게이트 라인으로 전송하는 것을 특징으로 하는 표시장치.
  23. 제20항에 있어서, 상기 제2 검사시간동안 상기 제1 검사라인에는 제2 구동전압이 제공되고, 상기 제1 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되며,
    상기 제1 검사시간동안 상기 제2 검사라인에는 상기 제2 구동전압이 제공되고, 상기 제2 스위칭 소자는 상기 제2 구동전압에 응답하여 턴-오프되는 것을 특징으로 하는 표시장치.
  24. 제19항에 있어서, 상기 게이트 구동회로는 상기 다수의 게이트 라인에 일대일 대응하여 전기적으로 연결되는 다수의 스테이지로 이루어지고,
    상기 다수의 스테이지는 서로 종속적으로 연결되어 상기 게이트 신호를 대응하는 게이트 라인에 순차적으로 출력하는 것을 특징으로 하는 표시장치.
KR1020050001223A 2005-01-06 2005-01-06 어레이 기판 및 이를 갖는 표시장치 KR101093229B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050001223A KR101093229B1 (ko) 2005-01-06 2005-01-06 어레이 기판 및 이를 갖는 표시장치
JP2005347689A JP4959974B2 (ja) 2005-01-06 2005-12-01 アレイ基板及びこれを有する表示装置
TW094147398A TWI385452B (zh) 2005-01-06 2005-12-30 陣列基板以及具有陣列基板之顯示裝置
CN2006100004277A CN1800926B (zh) 2005-01-06 2006-01-05 阵列基片和具有该阵列基片的显示装置
US11/327,112 US7408376B2 (en) 2005-01-06 2006-01-06 Array substrate
US12/166,249 US8223108B2 (en) 2005-01-06 2008-07-01 Array substrate and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001223A KR101093229B1 (ko) 2005-01-06 2005-01-06 어레이 기판 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20060080773A KR20060080773A (ko) 2006-07-11
KR101093229B1 true KR101093229B1 (ko) 2011-12-13

Family

ID=36639815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001223A KR101093229B1 (ko) 2005-01-06 2005-01-06 어레이 기판 및 이를 갖는 표시장치

Country Status (5)

Country Link
US (2) US7408376B2 (ko)
JP (1) JP4959974B2 (ko)
KR (1) KR101093229B1 (ko)
CN (1) CN1800926B (ko)
TW (1) TWI385452B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222979B1 (ko) * 2006-06-30 2013-01-17 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
JP2008197278A (ja) * 2007-02-09 2008-08-28 Eastman Kodak Co アクティブマトリクス型表示装置
KR101605391B1 (ko) * 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
CN101943832B (zh) * 2009-07-09 2012-05-30 群康科技(深圳)有限公司 用于液晶显示器的栅极线驱动模块与相关的液晶显示器
KR101710661B1 (ko) * 2010-04-29 2017-02-28 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
TWI455094B (zh) * 2012-06-07 2014-10-01 Au Optronics Corp 顯示裝置的閘極驅動器及其運作方法
CN103514840B (zh) * 2012-06-14 2016-12-21 瀚宇彩晶股份有限公司 集成门极驱动电路及液晶面板
KR101943000B1 (ko) * 2012-09-14 2019-01-28 엘지디스플레이 주식회사 검사회로를 포함하는 액정표시장치 및 이의 검사방법
KR101535825B1 (ko) 2012-09-25 2015-07-10 엘지디스플레이 주식회사 표시장치 및 이의 라인결함 검출방법
CN103926767B (zh) * 2013-10-17 2017-01-25 成都天马微电子有限公司 液晶显示器及其检测方法
KR102210821B1 (ko) * 2014-01-09 2021-02-03 삼성디스플레이 주식회사 표시 기판, 이 표시 기판의 테스트 방법 및 이 표시 기판을 포함하는 표시 장치
US9601070B2 (en) 2014-11-24 2017-03-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for performing detection on display panel
CN104375294B (zh) * 2014-11-24 2017-03-15 深圳市华星光电技术有限公司 一种显示面板的检测电路及其检测方法
CN104505045B (zh) * 2014-12-29 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板、栅极驱动电路及其故障检测方法
CN105096899B (zh) * 2015-09-22 2018-09-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105321453A (zh) * 2015-12-01 2016-02-10 武汉华星光电技术有限公司 显示面板以及显示装置
CN105590607B (zh) * 2016-03-10 2018-09-14 京东方科技集团股份有限公司 栅极驱动电路及其检测方法、阵列基板、显示装置
CN107015408A (zh) * 2017-04-19 2017-08-04 深圳市华星光电技术有限公司 Tft基板及其测试方法、消除关机残像的方法
WO2019064638A1 (ja) * 2017-09-27 2019-04-04 株式会社Ｊｖｃケンウッド 虚像表示装置
TWI662329B (zh) * 2018-03-19 2019-06-11 友達光電股份有限公司 顯示面板
US10769978B2 (en) * 2018-04-28 2020-09-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Detection signal selecting circuit, thin film transistor substrate, and display panel
WO2020003445A1 (ja) * 2018-06-28 2020-01-02 堺ディスプレイプロダクト株式会社 表示パネル、表示パネルの検査方法および表示パネルの製造方法
CN111883076A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 阵列基板驱动电路、显示模组及显示设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827463B2 (ja) * 1986-11-05 1996-03-21 セイコーエプソン株式会社 アクテイブマトリクスパネル
JPH067239B2 (ja) * 1987-08-14 1994-01-26 セイコー電子工業株式会社 電気光学装置
US5546013A (en) * 1993-03-05 1996-08-13 International Business Machines Corporation Array tester for determining contact quality and line integrity in a TFT/LCD
JP3213472B2 (ja) * 1994-04-26 2001-10-02 シャープ株式会社 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置
JP3247799B2 (ja) * 1994-06-09 2002-01-21 シャープ株式会社 液晶表示パネルおよびその検査方法
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
TW374852B (en) * 1996-06-10 1999-11-21 Toshiba Corp Display device
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
KR100281058B1 (ko) * 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP2000122882A (ja) * 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd マルチスレッドプロセッサおよびデバッグ装置
US20030085855A1 (en) * 2001-07-17 2003-05-08 Kabushiki Kaisha Toshiba Array substrate, method of inspecting array substrate, and liquid crystal display
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100491560B1 (ko) * 2003-05-06 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 검사방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자

Also Published As

Publication number Publication date
TWI385452B (zh) 2013-02-11
CN1800926A (zh) 2006-07-12
KR20060080773A (ko) 2006-07-11
US20080284766A1 (en) 2008-11-20
US8223108B2 (en) 2012-07-17
CN1800926B (zh) 2010-11-10
JP2006189423A (ja) 2006-07-20
TW200628947A (en) 2006-08-16
JP4959974B2 (ja) 2012-06-27
US7408376B2 (en) 2008-08-05
US20060145996A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
KR101093229B1 (ko) 어레이 기판 및 이를 갖는 표시장치
KR100951357B1 (ko) 액정 표시 장치
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
TW543025B (en) Test method and test circuit of electro-optical device, electro-optical device, and electronic equipment
KR101217079B1 (ko) 표시장치
US8159443B2 (en) Display panels
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
KR20080010837A (ko) 박막 트랜지스터 기판의 불량 검사 모듈 및 방법
JP2007025700A (ja) 液晶表示パネルとその製造方法及びその検査方法
KR20070017600A (ko) 쉬프트 레지스터 및 이를 갖는 표시장치
KR100964620B1 (ko) 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법
JPH0318891A (ja) 画像表示装置の検査方法
US8264250B2 (en) Array substrate having increased inspection efficiency and display apparatus having the same
WO2004086070A1 (ja) 半導体装置の検査回路、および検査方法
KR20060082128A (ko) 표시 패널용 기판
KR20080055248A (ko) 표시 패널
KR101073041B1 (ko) 어레이 기판
KR101600392B1 (ko) 액정표시패널의 검사장치 및 검사방법
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
KR20060070196A (ko) 어레이 기판 및 이를 갖는 표시장치
KR20070079679A (ko) 표시 기판의 검사 방법
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR20060062605A (ko) 표시 패널 및 이의 검사 방법
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
KR20070075806A (ko) 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9