KR20060115518A - 표시 패널 및 이를 이용한 검사 방법 - Google Patents

표시 패널 및 이를 이용한 검사 방법 Download PDF

Info

Publication number
KR20060115518A
KR20060115518A KR1020050037994A KR20050037994A KR20060115518A KR 20060115518 A KR20060115518 A KR 20060115518A KR 1020050037994 A KR1020050037994 A KR 1020050037994A KR 20050037994 A KR20050037994 A KR 20050037994A KR 20060115518 A KR20060115518 A KR 20060115518A
Authority
KR
South Korea
Prior art keywords
test
test signal
gate
data lines
signal
Prior art date
Application number
KR1020050037994A
Other languages
English (en)
Inventor
윤지환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050037994A priority Critical patent/KR20060115518A/ko
Publication of KR20060115518A publication Critical patent/KR20060115518A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

효율적인 공정 및 원가 절감을 위한 표시 패널 및 이를 이용한 검사 방법이 개시된다. 표시 패널은 게이트 구동부, 제1 검사부, 제2 검사부 및 제3 검사부를 포함한다. 게이트 구동부는 주변 영역 중 제1 영역에 형성되어, 게이트 배선들에 게이트 신호를 출력한다. 게이트 구동부와 전기적으로 연결되어, 제1 검사부는 게이트 구동부에 제1 테스트 신호를 인가한다. 주변 영역 중 제2 영역에 제2 검사부는 데이터 배선들에 제2 테스트 신호를 인가한다. 제2 검사부와 전기적으로 연결되어 제3 검사부는 데이터 배선들에 인가되는 제2 테스트 신호를 제어하는 제3 테스트 신호를 인가한다. 이에 따라, 제3 검사부에 의해 데이터 배선들에 전달되는 제2 테스트 신호를 제어함으로써 비쥬얼 검사시 수평 방향의 크로스토크를 검사할 수 있다.
비쥬어 검사, 크로스토크 검사, 수평 방향

Description

표시 패널 및 이를 이용한 검사 방법{DISPLAY PANEL AND METHOD OF TESTING USING THEREOF}
도 1은 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1에 도시된 게이트 구동부에 대한 상세한 블록도이다.
도 3은 도 1에 도시된 제2 및 제3 검사부에 대한 상세한 회로도이다.
도 4는 일반적인 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.
도 5는 도 1에 도시된 표시 패널의 검사 방식을 설명하기 위한 검사 장치의 출력신호에 대한 타이밍도들이다.
도 6은 도 5에 도시된 검사 방식에 의해 표시 패널에 표시되는 테스트 영상을 도시한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 패널 110 : 어레이 기판
120 : 대향 기판 130 : 게이트 구동부
135 : 제1 검사부 140 : 구동칩 패드부
150 : 제2 검사부 160 : 제3 검사부
161 : 스위칭부 163 : 제3 검사 패드
본 발명은 표시 패널 및 이의 검사 벙법에 관한 것으로, 보다 상세하게는 효율적인 공정 및 원가 절감을 위한 표시 패널 및 이의 검사 방법에 관한 것이다.
일반적으로 액정표시패널은 어레이 기판, 상기 어레이 기판과 마주하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판과의 사이에 개재된 액정층으로 이루어진다. 상기 어레이 기판에는 제1 방향으로 연장된 복수의 게이트 배선들과, 제2 방향으로 연장된 복수의 데이터 배선들이 형성된다. 상기 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소부들에는 스위칭 소자와, 스토리지 캐패시터 및 액정 캐패시터의 화소 전극이 형성된다.
상기 어레이 기판이 제조되면, 상기 게이트 배선들 및 데이터 배선들의 전기적인 동작상태를 검사하는 어레이 검사 공정이 수행된다. 이후, 어레이 기판과 대향 기판 사이에 액정층을 주입된 표시 패널을 제조되면, 상기 표시 패널을 이용하여 전기적 및 광학적 동작 상태를 검사하는 비쥬얼 검사 공정이 수행된다.
이후, 비쥬얼 검사 공정에 통과된 표시 패널들에 구동 칩들 실장하여 표시 모듈을 완성한다. 이렇게 완성된 표시 모듈을 이용하여 크로스토크 검사가 수행된다. 상기 크로스토크를 검사하기 위해서는 표시 패널을 수직 및 수평 방향으로 각각 3등분하여 가운데 영역에 임의의 테스트 영상을 표시하고, 상기 임의의 테스트 영상의 모서리 부분의 그레이를 검출하여 크로스토크를 검사한다.
이와 같은 종래의 검사 공정 순서에 따르면, 표시 모듈 상태에서 크로스토크 에러가 발생하게 될 경우 에러가 발생한 표시 모듈을 버려야 하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 비쥬얼 검사 공정시 크로스토크를 검사하기 위한 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 이용한 검사 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 게이트 배선들과 데이터 배선들에 의해 정의된 복수의 화소부들이 형성된 표시 영역과, 상기 표시 영역의 주변 영역을 포함하는 표시 패널은 게이트 구동부, 제1 검사부, 제2 검사부 및 제3 검사부를 포함한다. 상기 게이트 구동부는 상기 주변 영역 중 제1 영역에 형성되어, 상기 게이트 배선들에 게이트 신호를 출력한다. 상기 게이트 구동부와 전기적으로 연결되어, 상기 제1 검사부는 상기 게이트 구동부에 제1 테스트 신호를 인가한다. 상기 주변 영역 중 제2 영역에 상기 제2 검사부는 상기 데이터 배선들에 제2 테스트 신호를 인가한다. 상기 제2 검사부와 전기적으로 연결되어 상기 제3 검사부는 상기 데이터 배선들에 인가되는 상기 제2 테스트 신호를 제어하는 제3 테스트 신호를 인가한다.
상기 제2 검사부는 상기 데이터 배선들의 일단부에 형성되어 상기 데이터 배선들을 연결하는 정전기 분산배선부 및 상기 정전기 분산배선부의 일단부에 형성되 어, 상기 정전기 분산배선부에 상기 제2 테스트 신호를 인가하는 제2 검사 패드부를 포함한다.
상기 제3 검사부는 상기 제3 테스트 신호를 인가하는 제3 검사 패드부 및 상기 제1 및 제2 전류 전극이 상기 정전기 분산배선부과 연결되고 제어 전극이 상기 제3 검사 패드부와 연결된 스위칭부를 포함한다.
상기 제3 테스트 신호는 제1 게이트 전압과 제2 게이트 전압을 포함하며, 상기 스위칭부는 상기 제1 게이트 전압에 의해 상기 제2 테스트 신호를 상기 데이터 배선들에 전달하고, 상기 제2 게이트 전압에 의해 상기 제2 테스트 신호를 상기 데이터 배선들 중 일부분에 전달한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 게이트 배선들에 게이트 신호를 출력하는 게이트 구동부에 제1 테스트 신호를 인가하는 제1 검사부와, 데이터 배선들에 제2 테스트 신호를 인가하는 제2 검사부와, 상기 데이터 배선들에 상기 제2 테스트 신호를 제어하는 제3 테스트 신호가 인가되는 제3 검사부를 포함하는 표시 패널의 검사 방법은 한 프레임의 제1 구간에는 상기 제2 테스트 신호를 전체 데이터 배선들에 전달시키는 제1 레벨의 제3 테스트 신호를 인가하는 단계와, 상기 한 프레임 제2 구간에는 상기 제2 테스트 신호를 일부 데이터 배선들에 전달시키는 제2 레벨의 제3 테스트 신호를 인가하는 단계 및 상기 한 프레임의 제3 구간에는 상기 제2 테스트 신호를 전체 데이터 배선들에 전달시키는 상기 제1 레벨의 제3 테스트 신호를 인가하는 단계를 포함한다.
이러한 표시 패널 및 이를 이용한 검사 방법에 의하면, 비쥬얼 검사 공정시 크로스토크 검사를 함으로써 공정상의 효율성을 향상시킬 수 있고, 또한 제조 원가를 줄일 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 1을 참조하면, 상기 표시 패널은 상기 표시 패널은 어레이 기판(110), 대향 기판(120) 및 액정층(미도시)을 포함한다.
상기 표시 패널은 표시 영역(DA)과, 상기 표시 영역(DA)을 둘러싸는 제1 및 제2 주변 영역(PA1, PA2)을 갖는다. 상기 표시 영역(DA)에는 복수의 게이트 배선(GL)들과, 복수의 데이터 배선(DL)들과, 상기 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소부(P)들이 형성된다.
각각의 상기 화소부(P)에는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다. 상기 스위칭 소자(TFT)는 게이트 배선(GL)과 데이터 배선(DL)에 각각 연결되고, 상기 액정 캐패시터(CLC)는 상기 스위칭 소자(TFT) 및 스토리지 캐패시터(CST)에 각각 연결된다.
상기 제1 주변 영역(PA1)에는 상기 게이트 배선(GL)들에 게이트 신호들을 출력하는 게이트 구동부(130) 및 제1 검사부(135)가 형성된다.
상기 게이트 구동부(130)는 상기 화소부(P)의 스위칭 소자(TFT)가 형성될 때 형성된 복수의 박막트랜지스터들로 형성된 쉬프트 레지스터이다. 상기 게이트 구동부(130)는 제1 내지 제4 입력단자들(131,132,133,134) 및 상기 게이트 배선(GL)들에 대응하고, 상기 제3 입력단자(133)에는 제2 클럭신호(CKVB)가 입력되고, 상기 제4 입력단자(134)에는 스캔개시신호(STV)가 입력된다.
상기 제1 검사부(135)는 비쥬얼 검사 공정시 상기 게이트 구동부(130)를 구동시키기 위한 제1 테스트 신호가 입력되는 제1 검사 패드들을 포함한다. 상기 제1 검사 패드들은 상기 제1 내지 제4 입력단자들(131,132,133,134)에 각각 대응하며, 상기 제1 테스트 신호는 상기 전원전압(VSS), 제1 클럭신호(CKV), 제2 클럭신호(CKVB) 및 스캔개시신호(STV)를 포함한다.
상기 제2 주변 영역(PA2)에는 구동칩 패드부(150)와, 제2 검사부(150) 및 제3 검사부(160)를 포함한다.
상기 구동칩 패드부(150)는 상기 데이터 배선(DL)들에 데이터 신호를 출력하데이터 구동칩(미도시)의 출력 단자와 전기적으로 연결되는 복수의 패드들이 형성된다.
상기 제2 검사부(150)는 하나 이상의 정전기 분산배선들(151,152)과 상기 정전기 분산배선들(151,152)의 일단에 형성된 제2 검사 패드들(153,154)이 형성된다.
도시된 바와 같이, 제2 검사부(150)는 제1 정전기 분산배선(151)과 제2 정전기 분산배선(152)을 포함한다. 상기 제1 정전기 분산배선(151)은 홀수 번째 데이터 배선들의 단부에 형성되어, 상기 홀수 번째 데이터 배선들을 하나로 묶는다. 상기 제2 정전기 분산배선(152)은 짝수 번째 데이터 배선들의 단부에 형성되어, 상기 짝수 번째 데이터 배선들을 하나로 묶는다.
상기 제2 검사 패드들(155)은 상기 제1 및 제2 정전기 분산배선들(151,152)의 일단부에 각각 형성되어, 제2 테스트 신호가 인가된다. 상기 제2 테스트 신호는 상기 데이터 배선(DL)들에 전달된다.
상기 제3 검사부(160)는 상기 정전기 분산배선들의 일부에 형성되어, 제3 테스트 신호를 인가한다.
상기 제3 테스트 신호는 상기 제2 검사부(150)를 통해 인가된 제2 테스트 신호를 전체 데이터 배선(DL)들 또는 일부 데이터 배선(DL)들에 전달할지 여부를 제어한다. 상기 제3 테스트 신호에 의해 상기 표시 패널의 수평 방향의 크로스토크를 검출한다.
도 2는 도 1에 도시된 게이트 구동부에 대한 상세한 블록도이다.
도 2를 참조하면, 상기 쉬프트 레지스터는 게이트 배선들에 대응하는 n개의 스테이지들(SRC1,SRC2,...,SRCn)과 더미 스테이지(SRCd)로 구성된다.
상기 단위 스테이지는 입력단자들과 출력단자를 갖는다. 상기 입력단자들은 개시신호인 스캔개시신호(STV) 또는 이전 스테이지 출력신호가 입력되는 입력단자(IN)와, 다음 스테이지의 출력신호 또는 더미 스테이지의 출력신호가 입력되는 제어단자(CL), 제1 클럭신호(CKV) 또는 제2 클럭신호(CKVB)가 입력되는 클럭단자(CK)와, 전원전압(VSS)이 인가되는 전압단자(VSS)를 포함한다. 상기 출력단자는 해당하는 게이트 라인들에 연결되어 게이트 신호를 출력한다.
첫 번째 스테이지(SRC1)는 스캔개시신호(STV), 제1 클럭신호(CKV) 또는 제2 클럭신호(CKVB) 및 게이트 전압(VSS)에 의해 구동이 개시된다. 첫 번째 스테이지 이외의 나머지 스테이지들은 입력단자(IN)에 이전 스테이지의 출력신호가 입력되고, 제어단자(CL)에 다음 스테이지의 출력신호가 입력되어 구동된다.
각 스테이지의 제어단자(CL)에는 다음 스테이지의 출력신호가 제어신호로 입력된다. 즉, 제어단자(CL)에 입력되는 제어신호는 이전 스테이지의 출력신호를 로우 레벨로 다운시키는 리셋 기능을 수행한다. 상기 로우 레벨은 전압단자(VSS)에 인가되는 게이트 전압에 의해 설정된다.
홀수번째 스테이지들에는 제1 클럭신호(CKV)가 제공되고, 짝수번째 스테이지들에는 제2 클럭신호(CKVB)가 제공된다. 이때, 제1 클럭신호(CKV)와 제2 클럭신호(CKVB)는 서로 반대되는 위상을 갖는다.
도 3은 도 1에 도시된 제2 및 제3 검사부에 대한 상세한 회로도이다.
도 1 및 도 3을 참조하면, 상기 제2 검사부(150)는 제1 및 제2 정전기 분산배선들(151,152)과, 제1 및 제2 정전기 분산배선들(151,152)에 전기적으로 연결된 제2 검사 패드들(153,154)을 포함한다.
상기 제1 정전기 분산배선(151)은 홀수 번째 데이터 배선들(DL2k-1)을 하나로 연결하고, 그 일단부에는 제2 테스트 신호가 인가되는 검사 패드(153)가 형성된다.
상기 제2 정전기 분산배선(152)은 짝수 번째 데이터 배선들(DL2k)을 하나로 연결하고, 그 일단부에는 제2 테스트 신호가 인가되는 검사 패드(154)가 형성된다.
상기 제1 및 제2 검사 패드(153,154)에 인가되는 상기 제2 테스트 신호는 동일하거나, 다를 수 있다. 또한, 여기에서는 정전기 분산배선이 홀수 번째 및 짝수 번째 데이터 배선들을 각각 묶는 제1 및 제2 정전기 분산배선을 예로 하였으나, 상기 정전기 분산배선은 하나 이상으로 다양하게 적용될 수 있다.
상기 제3 검사부(160)는 상기 제2 검사부(150)를 통해 인가된 상기 제2 테스트 신호를 제어한다. 상기 제3 검사부(160)는 스위칭부(160) 및 상기 제3 검사 패드(163)를 포함한다. 상기 스위칭부(160)는 상기 제1 및 제2 정전기 분산배선들(151,152)의 길이방향의 일정부분에 형성되며, 상기 제1 및 제2 정전기 분산배선들(151,152)에 각각 전기적으로 연결된 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)를 포함한다.
상기 제1 스위칭 소자(S1)는 상기 제3 검사 패드(163)와 연결된 게이트 전극과, 상기 검사 패드(153)가 형성된 일측의 제1 정전기 분산배선(151)과 연결된 소스 전극 및 타측의 제1 정전기 분산배선(151)과 연결된 드레인 전극을 포함한다.
상기 제2 스위칭 소자(S2)는 상기 제3 검사 패드(163)와 연결된 게이트 전극과, 상기 검사 패드(154)가 형성된 일측의 제2 정전기 분산배선(152)과 연결된 소스 전극 및 타측의 제2 정전기 분산배선(152)과 연결된 드레인 전극을 포함한다.
상기 제3 검사 패드(163)로부터 인가되는 제3 테스트 신호의 전압레벨에 따라서 상기 제1 및 제2 스위칭 소자(S1,S2)를 통해 상기 데이터 배선(DL)들로 전달되는 전류량을 제어한다.
도 4는 일반적인 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.
도 4를 참조하면, 트랜지스터의 소스 및 드레인 전극간에 흐르는 소스-드레인 전류(Id)의 세기는 게이트 전극과 소스 전극간의 전위차(Vgs), 즉, 게이트 전극에 인가되는 게이트 전압의 세기에 따라서 가변된다.
도시된 바와 같이, 게이트 전압(Vgs)이 충분히 큰 경우에는 트랜지스터가 완 전히 턴-온 되어 소스-드레인 전류량(Id)의 크게 증가한다. 반면, 상기 게이트 전압(Vgs)이 일정치(Vth)에 도달하기 전에는 상기 소스-드레인 전류량(Id)이 증가량이 현저히 작다.
이와 같은, 트랜지스터의 전류-전압 특성을 고려하여, 상기 제3 검사부(160)의 제3 검사 패드(163)에 인가되는 제3 테스트 신호의 전위레벨을 조절하여 데이터 배선들에 부분적으로 제2 테스트 신호를 전달한다.
즉, 상기 제3 테스트 신호는 상기 제1 및 제2 스위칭 소자(S1,S2)를 완전히 턴-온 시키는 제1 게이트 전압(Vg1)과, 상기 제1 게이트 전압(Vg1) 보다 낮은 제2 게이트 전압(Vg2)을 갖는다.
상기 제1 및 제2 스위칭 소자(S1,S2)에 상기 제1 게이트 전압(Vg1)이 인가되면 상기 제2 검사부(150)로부터 인가된 제2 테스트 신호가 전체 데이터 배선(DL)들에 전달되고, 상기 제1 및 제2 스위칭 소자(S1,S2)에 상기 제2 게이트 전압(Vg2)이 인가되면 상기 제2 테스트 신호가 전체 데이터 배선(DL)들 중 일부분까지만 전달된다.
따라서, 상기 제3 검사 패드(163)에 상기 제2 게이트 전압(Vg2)이 인가되는 경우 표시 패널의 데이터 배선(DL)들을 부분적으로 구동시킴으로써 수평 방향의 크로스토크 검출이 가능해진다.
도 5는 도 1에 도시된 표시 패널의 검사 방식을 설명하기 위한 검사 장치의 출력신호에 대한 타이밍도들이다. 도 6은 도 5에 도시된 검사 방식에 의해 표시 패널에 표시되는 테스트 영상을 도시한 평면도이다.
도 1, 도 3 및 도 5를 참조하면, 검사 장치는 표시 패널에 형성된 제1 검사부(135), 제2 검사부(150) 및 게3 검사부(160)에 제1, 제2 및 제3 테스트 신호(T1,T2,T3)를 각각 인가한다.
구체적으로, 상기 검사 장치는 제1 검사부(135)의 제1 검사 패드들에 제1 테스트 신호를 인가한다. 상기 제1 테스트 신호는 전원전압(VSS), 제1 및 제2 클럭신호(CKV,CKVB) 및 스캔개시신호(STV)를 포함한다. 도 5에서는 상기 스캔개시신호(STV)가 상기 제1 테스트 신호(T1)로 도시한다.
이에 의해 상기 게이트 구동부(130)는 복수의 게이트 신호들을 순차적으로 출력한다.
한편, 상기 검사 장치는 제2 검사부(150)의 제2 검사 패드들(151,152)에 제2 테스트 신호(T2)를 인가한다. 상기 검사 장치는 일정하게 제2 테스트 신호(T2)를 인가할 수도 있고, 상기 게이트 구동부의 구동 진행에 따라서 다른 제2 테스트 신호(T2)를 인가할 수도 있다.
예를 들면, 상기 게이트 구동부(130)가 n개의 게이트 신호들을 순차적으로 출력할 경우, 처음부터 n/3 번째 게이트 신호(G(n/3))가 출력될 때까지는 레드 계조의 데이터 전압(R)을 상기 제2 검사 패드들(151,152)에 출력하고, (n/3)+1 번째부터 (n/2) 번째 게이트 신호(G(n/2))가 출력될 때까지는 그린 계조의 데이터 전압(G)을 상기 제2 검사 패드들(151,152)에 출력하고, (n/2)+1 번째부터 n 번째 게이트 신호(Gn)가 출력될 때까지는 블루 계조의 데이터 전압(B)을 출력한다.
다른 한편, 상기 검사 장치는 제3 검사부(160)의 제3 검사 패드(163)에 제3 테스트 신호(T3)를 인가한다. 상기 제3 테스트 신호에 따라서, 비쥬얼 검사 및 크로스토크 검사가 결정된다.
먼저, 비쥬얼 검사를 수행할 경우, 상기 제3 테스트 신호(T3)로 상기 제1 및 제2 스위칭 소자들(S1,S2)이 완전히 턴-온 구동시키는 제1 게이트 전압(Vg1)이 인가된다.
상기 제3 검사 패드(163)를 통해 상기 제1 게이트 전압(Vg1)이 인가되면, 상기 제1 및 제2 스위칭 소자(S1,S2)가 안정되게 턴-온 되어, 상기 제2 검사 패드들(151,152)로부터 인가된 제2 테스트 신호(T2)가 전체 데이터 배선(DL)들에 전달된다. 따라서, 상기 표시 패널에 제2 테스트 신호(T2)에 대응하는 테스트 영상이 표시되며, 이를 통해 비쥬얼 검사를 수행한다.
다음, 도 5 및 도 6을 참조하여 검사 장치로부터 출력되는 제1 내지 제3 테스트 신호(T1,T2,T3)에 의해 크로스토크를 검사하는 방법을 설명한다.
검사 장치는 제1 테스트 신호(T1:STV)를 제1 검사부(135)에 출력하고, 상기 게이트 구동부(130)의 구동 진행 상태를 모니터링하여 제2 테스트 신호(T2)를 제2 검사부(150)에 출력한다.
도시된 바와 같이, 상기 검사 장치는 표시 패널을 수직 방향으로 3 등분하여 서로 다른 데이터 전압(예컨대, 레드(R), 그린(G) 및 블루(B))을 제2 테스트 신호(T2)로 출력한다.
이때, 상기 검사 장치는 제3 검사부(160)에 제3 테스트 신호(T3)를 선택적으로 출력한다. 도시된 바와 같이 초기 1/3 구간(FI)과 후기 1/3 구간(LI)에서는 제1 게이트 전압(Vg1)을 출력하고, 중기 1/3 구간(MI)에서는 제1 게이트 전압(Vg1) 보다 낮은 제2 게이트 전압(Vg2)을 출력한다.
상기 제1 게이트 전압(Vg1)이 제3 검사부(160)에 인가되면, 상기 제2 검사부(150)로부터 인가된 제2 테스트 신호(T2)가 전체 데이터 배선(DL)들에 전달되며, 상기 제2 게이트 전압(Vg2)이 제3 검사부(160)에 인가되면, 상기 제2 검사부(150)로부터 인가된 제2 테스트 신호(T2)가 일부 데이터 배선(DL)들에 전달된다. 따라서, 중기 1/3 구간에서는 두 개의 테스트 영상이 표시된다.
상기와 같이, 검사 장치가 제1 내지 제3 테스트 신호(T1,T2,T3)를 각각 출력함에 따라서, 도 6에 도시된 바와 같은 테스트 영상이 표시 패널에 표시된다. 표시 패널의 중기 1/3 구간(MI)은 수평 방향으로 분할된 두 개의 영상이 표시된다. 즉, 중 수평 방향으로 일정 영역에는 그린 영상이 표시되고, 나머지 영역에는 테스트 영상이 표시되지 않는다.
따라서, 상기 표시 패널의 중기 1/3 구간에 표시된 상기 그린 영상의 모서리 부분(I,II)에서 표시된 그레이를 검사함으로써 크로스토크를 검출할 수 있게 된다.
이상에서는 일반적인 크로스토크 검사 방식에 따라 표시 패널을 수직 및 수평 방향으로 각각 3 등분하여 검사하는 방식을 예로 하였으나, 다양하게 표시 패널의 화면을 분할하여 크로스토크 검사를 수행할 수 있음은 당연하다. 또한, 이상에서는 각각의 구간들에 인가되는 제2 테스트 신호를 서로 다르게 하였으나, 동일한 테스트 신호를 인가할 수 있음은 당연하다.
이상에서 설명한 바와 같이, 본 발명에 따르면 비쥬얼 검사 공정시 크로스토크 검사를 수행함으로써 공정상의 효율성을 향상시키고, 또한, 제조 원가를 절감할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 게이트 배선들과 데이터 배선들에 의해 복수의 화소부들이 정의된 표시 영역과, 상기 표시 영역의 주변 영역을 포함하는 표시 패널에서,
    상기 주변 영역 중 제1 영역에 형성되어, 상기 게이트 배선들에 게이트 신호를 출력하는 게이트 구동부;
    상기 게이트 구동부와 전기적으로 연결되어, 상기 게이트 구동부에 제1 테스트 신호를 인가하는 제1 검사부;
    상기 주변 영역 중 제3 영역에 형성되어, 상기 데이터 배선들에 제2 테스트 신호를 인가하는 제2 검사부; 및
    상기 제2 검사부와 전기적으로 연결되어, 상기 데이터 배선들에 인가되는 상기 제2 테스트 신호를 제어하는 제3 테스트 신호를 인가하는 제3 검사부를 포함하는 것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서, 상기 제2 검사부는
    상기 데이터 배선들의 일단부에 형성되어 상기 데이터 배선들을 연결하는 정전기 분산배선부; 및
    상기 정전기 분산배선부의 일단부에 형성되어, 상기 정전기 분산배선부에 상기 제2 테스트 신호를 인가하는 제2 검사 패드부를 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서, 상기 제3 검사부는
    상기 제3 테스트 신호를 인가하는 제3 검사 패드부; 및
    상기 제1 및 제2 전류 전극이 상기 정전기 분산배선부와 각각 연결되고, 제어 전극이 상기 제3 검사 패드부와 연결된 스위칭부를 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제3 테스트 신호는 제1 게이트 전압과 제2 게이트 전압을 포함하며,
    상기 스위칭부는 상기 제1 게이트 전압에 의해 상기 제2 테스트 신호를 상기 데이터 배선들에 전달하고, 상기 제2 게이트 전압에 의해 상기 제2 테스트 신호를 상기 데이터 배선들 중 일부분에 전달하는 것을 특징으로 하는 표시 패널.
  5. 게이트 배선들에 게이트 신호를 출력하는 게이트 구동부에 제1 테스트 신호를 인가하는 제1 검사부와, 데이터 배선들에 제2 테스트 신호를 인가하는 제2 검사부와, 상기 데이터 배선들에 상기 제2 테스트 신호를 제어하는 제3 테스트 신호를 인가하는 제3 검사부를 포함하는 표시 패널의 검사 방법에서,
    한 프레임의 제1 구간에는 상기 제2 테스트 신호를 전체 데이터 배선들에 전달시키는 제1 레벨의 제3 테스트 신호를 인가하는 단계;
    상기 한 프레임 제2 구간에는 상기 제2 테스트 신호를 일부 데이터 배선들에 전달시키는 제2 레벨의 제3 테스트 신호를 인가하는 단계; 및
    상기 한 프레임의 제3 구간에는 상기 제2 테스트 신호를 전체 데이터 배선들에 전달시키는 상기 제1 레벨의 제3 테스트 신호를 인가하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 검사 방법.
  6. 제5항에 있어서, 상기 제1 내지 제3 구간에 인가되는 상기 제2 테스트 신호는 서로 다른 것을 특징으로 하는 표시 패널의 검사 방법.
  7. 제5항에 있어서, 상기 제1 내지 3 구간은 상기 한 프레임의 1/3 구간인 것을 특징으로 하는 표시 패널의 검사 방법.
  8. 제5항에 있어서, 상기 제1 내지 3 구간은 서로 다른 길이인 것을 특징으로 하는 표시 패널의 검사 방법.
KR1020050037994A 2005-05-06 2005-05-06 표시 패널 및 이를 이용한 검사 방법 KR20060115518A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050037994A KR20060115518A (ko) 2005-05-06 2005-05-06 표시 패널 및 이를 이용한 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037994A KR20060115518A (ko) 2005-05-06 2005-05-06 표시 패널 및 이를 이용한 검사 방법

Publications (1)

Publication Number Publication Date
KR20060115518A true KR20060115518A (ko) 2006-11-09

Family

ID=37652909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037994A KR20060115518A (ko) 2005-05-06 2005-05-06 표시 패널 및 이를 이용한 검사 방법

Country Status (1)

Country Link
KR (1) KR20060115518A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933979A (zh) * 2015-07-20 2015-09-23 京东方科技集团股份有限公司 检测电路、检测方法和显示装置
WO2021128499A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 串扰图像侦测装置及侦测方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933979A (zh) * 2015-07-20 2015-09-23 京东方科技集团股份有限公司 检测电路、检测方法和显示装置
US9898944B2 (en) 2015-07-20 2018-02-20 Boe Technology Group Co., Ltd. Detecting circuit, detecting method and display device
WO2021128499A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 串扰图像侦测装置及侦测方法

Similar Documents

Publication Publication Date Title
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
KR100951357B1 (ko) 액정 표시 장치
KR101093229B1 (ko) 어레이 기판 및 이를 갖는 표시장치
KR101791192B1 (ko) 디스플레이 장치 및 그 테스트 방법
CN101004498A (zh) 液晶显示器及其修复方法
JP2004310024A5 (ko)
JP2004310024A (ja) 液晶表示装置及びその検査方法
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
JP2004271847A (ja) 画像表示装置
JP2004133421A (ja) 液晶表示装置、その検査方法及び製造方法
KR20130114997A (ko) 표시 장치 및 그것의 테스트 방법
JP2016218216A (ja) 表示パネル
KR20090110095A (ko) 표시장치
KR20080109138A (ko) 액정 표시 장치 및 그 검사 방법
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
KR20060082128A (ko) 표시 패널용 기판
JP2014032322A (ja) 液晶表示装置および配線検査方法
WO2016185642A1 (ja) 表示パネル
KR20080055248A (ko) 표시 패널
KR20080022354A (ko) 액정표시장치
KR101679068B1 (ko) 액정표시장치
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR20080048161A (ko) 액정 표시 장치 및 이의 검사 방법
KR20080086126A (ko) 액정표시장치와, 이의 검사공정을 포함하는 액정표시장치의제조방법
KR20080022356A (ko) 액정표시장치와 액정표시장치의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination