KR101073041B1 - 어레이 기판 - Google Patents

Abstract

검사 효율성을 향상시킬 수 있는 어레이 기판 및 이를 갖는 표시장치가 개시된다. 화소부는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 게이트 라인과 다수의 데이터 라인에 전기적으로 연결된 다수의 화소로 이루어진다. 구동회로는 기판 상에 구비되고, 다수의 게이트 라인의 제1 단부에 전기적으로 연결된 화소부를 구동시킨다. 검사회로는 다수의 게이트 라인의 제2 단부와 전기적으로 연결되고, 외부로부터 제공되는 검사신호에 응답하여 화소부를 검사한다. 따라서, 어레이 기판의 검사 효율성을 향상시킬 수 있다.

Description

어레이 기판{ARRAY SUBSTRATE}

도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.

도 2는 제1 검사시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이다.

도 3은 도 2에 도시된 검사회로의 입/출력 파형도이다.

도 4는 제2 검사시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이다.

도 5는 도 4에 도시된 검사회로의 입/출력 파형도이다.

도 6은 도 1에 도시된 게이트 구동회로를 구체적으로 나타낸 블록도이다.

도 7은 도 6에 도시된 게이트 구동회로의 입/출력 파형도이다.

도 8은 표시시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이다.

도 9는 도 8에 도시된 검사회로의 입/출력 파형도이다.

도 10은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

도 11은 도 10에 도시된 방전회로와 검사회로를 구체적으로 나타낸 회로도이다.

도 12는 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.

*도면의 주요 부분에 대한 부호의 설명*

100, 200 : 어레이 기판 120, 220 : 화소부

130, 230 : 구동회로 131 : 회로부

132 : 배선부 140 : 검사회로

150 : 더미 검사회로 240 : 방전회로

241 : 방전 스위칭소자 242 : 방전배선

250 : 검사부 300 : 대향기판

330 : 표시패널 350 : 데이터 구동회로

400 : 표시장치

본 발명은 어레이 기판 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 검사 효율성이 향상된 어레이 기판 및 이를 갖는 표시장치에 관한 것이다.

일반적으로, 표시장치의 하나인 액정표시장치는 영상을 표시하는 액정표시패널 및 액정표시패널을 구동하기 위한 구동부를 포함한다.

액정표시패널은 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진다. 하부기판에는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 화소가 구비된다.

구동부는 게이트 구동부와 데이터 구동부로 이루어진다. 게이트 구동부는 다수의 게이트 라인에 전기적으로 연결되어 다수의 게이트 라인에 게이트 신호를 순차적으로 출력한다. 데이터 구동부는 다수의 데이터 라인에 전기적으로 연결되어 다수의 데이터 라인에 데이터 신호를 출력한다.

최근 들어, 액정표시장치는 게이트 구동부가 하부기판에 다수의 화소를 형성하는 박막 공정을 통해 하부기판의 일측에 형성된 구조를 채택하고 있다. 그러나, 게이트 구동부가 형성된 상태에서 하부기판을 검사하면, 하부기판에서 발생하는 결함의 원인 및 결함의 위치를 정확하게 판별하기가 어렵다.

따라서, 본 발명의 목적은 검사 효율성을 향상시키기 위한 어레이 기판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 어레이 기판을 채용한 표시장치를 제공하는 것이다.

본 발명의 일 특징에 따른 어레이 기판은 기판, 화소부, 구동회로 및 검사회로를 포함한다.

화소부는 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소로 이루어진다. 상기 구동회로는 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 화소부를 구동시킨다. 상기 검사회로는 상기 다수의 게이트 라인의 제2 단부와 전 기적으로 연결되고, 외부로부터 제공되는 검사신호에 응답하여 상기 화소부를 검사한다.

본 발명의 다른 특징에 따른 어레이 기판은 기판, 화소부, 구동회로, 방전회로 및 검사부를 포함한다.

상기 화소부는 상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소로 이루어진다. 상기 구동회로는 상기 기판 상에 구비되고 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 화소부에 구동신호를 제공한다.

상기 방전회로는 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제2 단부와 전기적으로 연결되어 상기 화소부에 제공된 상기 구동신호를 방전시킨다. 상기 검사회로는 상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제2 단부와 전기적으로 연결되어 외부로부터 제공되는 검사신호에 응답하여 상기 화소부를 검사한다.

본 발명의 또 다른 특징에 따른 표시장치는 어레이 기판 및 상기 어레이 기판과 대향하여 결합하는 대향 기판을 포함하고, 상기 어레이 기판은 기판, 화소부, 구동회로 및 검사회로를 포함한다.

화소부는 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소로 이루어진다. 상기 구동회로는 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 화소부를 구동시킨다. 상기 검사회로는 상기 다수의 게이트 라인의 제2 단부와 전기적으로 연결되고, 외부로부터 제공되는 검사신호에 응답하여 상기 화소부를 검사한다.

이러한 어레이 기판 및 이를 갖는 표시장치에 따르면, 검사회로는 다수의 게이트 라인을 두 그룹으로 분할하여 제1 및 제2 검사시간에 두 그룹을 각각 검사함으로써, 화소부에서 발생하는 결함의 원인 및 결함의 위치를 정확하게 판별할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(100), 기판(110), 화소부(120), 게이트 구동회로(130) 및 검사회로(140)를 포함한다.

상기 기판(110)은 상기 화소부(120)가 형성되는 화소영역(PA), 상기 게이트 구동회로(130)가 구비되는 구동영역(DA) 및 상기 검사회로(140)가 구비되는 검사영역(IA)을 포함한다. 상기 구동영역(DA)은 상기 화소영역(PA)의 제1 측(S1)에 인접하여 구비되고, 상기 검사영역(IA)은 상기 화소영역(PA)의 제1 측(S1)과 반대하는 제2 측(S2)에 인접하여 구비된다.

상기 화소부(120)는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n), 제1 내지 제m 데이터 라인(DL1 ~ DLm) 및 다수의 화소를 포함한다. 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)은 제1 방향(D1)으로 서로 평행하게 연장되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 서로 평행하게 연장된다. 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)과 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 서로 절연되게 교차한다.

상기 다수의 화소 각각은 박막 트랜지스터(111)와 화소전극(112)을 포함한다. 예를 들어, 상기 박막 트랜지스터(111)의 게이트 전극은 상기 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 상기 제1 데이터 라인(DL1)에 연결되며, 드레인 전극은 상기 화소전극(112)에 연결된다.

상기 게이트 구동회로(130)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 전기적으로 연결된다. 상기 게이트 구동회로(130)는 상기 어레이 기판(100)을 구동시키는 구동시간 동안 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 게이트 신호를 순차적으로 출력한다. 따라서, 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 결합된 다수의 화소는 상기 게이트 신호에 응답하여 순차적으로 턴-온된다.

한편, 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제2 단부(EP2)에 전기적으로 연결된다. 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사시간 동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 제1 구동전압을 출력한다. 따라서, 상기 제1 검사시간 동안 상기 다수의 화소 중 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.

또한, 상기 검사회로(140)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n) 중 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사시간 동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 상기 제1 구동전압을 출력한다. 따라서, 제2 검사시간 동안 상기 다수의 화소 중 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소는 상기 제1 구동전압에 응답하여 턴-온된다.

도 2는 제1 검사시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이고, 도 3은 도 2에 도시된 검사회로의 입/출력 파형도이다.

도 2 및 도 3을 참조하면, 검사회로(140)는 제1 홀수 스위칭소자(IT1), 제1 짝수 스위칭소자(IT2), 제2 홀수 스위칭소자(DT1), 제2 짝수 스위칭소자(DT2), 제1 검사라인(IL1) 및 제2 검사라인(IL2)을 포함한다.

상기 제1 홀수 스위칭소자(IT1)의 제1 전극은 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결되고, 제2 및 제3 전극은 상기 제1 검사라인(IL1)에 연결된다. 상기 제1 짝수 스위칭소자(IT2)의 제1 전극은 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결되고, 제2 및 제3 전극은 상기 제2 검사라인(IL2)에 연결된다.

상기 제2 홀수 스위칭소자(DT2)의 제1 전극은 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결되고, 제2 전극은 다음 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결되며, 제3 전극은 상기 제1 검사라인(IL1)에 연결된다. 상기 제2 짝수 스위칭소자(DT2)의 제1 전극은 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결되고, 제2 전극은 다음 홀수번째 게이트 라인에 연결되며, 제3 전극은 상기 제2 검사라인(IL2)에 연결된다.

상기 제1 검사라인(IL1)은 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사시간 동안 외부로부터 제1 구동전압(Von)을 입력받고, 상기 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사시간 동안 외부로부터 제2 구동전압(Voff)을 입력받는다. 상기 제2 검사라인(IL2)은 상기 제1 검사시간 동안 외부로부터 상기 제2 구동전압(Voff)을 입력받고, 상기 제2 검사시간 동안 외부로부터 상기 제1 구동전압(Von)을 입력받는다.

상기 제1 검사시간 동안 상기 제1 홀수 스위칭소자(IT1)는 상기 제1 검사라인(IL1)을 통해 입력된 상기 제1 구동전압(Von)을 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)으로 제공한다. 상기 제2 짝수 스위칭 소자(DT2)는 상기 제2 검사라인(IL2)을 통해 입력된 상기 제2 구동전압(Voff)을 상기 짝수번째 게이트 라인(GL2 ~ GL2n)으로 제공한다. 따라서, 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소들은 턴-온되지만, 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소들은 턴-오프된다.

한편, 상기 제1 검사시간 동안 상기 제2 홀수 스위칭소자(DT1)는 상기 짝수번째 게이트 라인(GL2 ~ GL2n)으로 인가된 상기 제2 구동전압(Voff)에 의해서 턴-오프되고, 상기 제1 짝수 스위칭소자(IT1)는 상기 제2 검사라인(IL2)으로 인가된 상기 제2 구동전압(Voff)에 의해서 턴-오프된다.

따라서, 상기 제1 검사시간 동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소들만을 구동시킴으로써 상기 홀수번째 화소들 및 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사할 수 있다.

도 4는 제2 검사시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이고, 도 5는 도 4에 도시된 검사회로의 입/출력 파형도이다.

도 4 및 도 5를 참조하면, 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사하는 제2 검사시간 동안 제1 짝수 스위칭소자(IT1)는 제2 검사라인(IL2)을 통해 입력된 제1 구동전압(Von)을 짝수번째 게이트 라인(GL2 ~ GL2n)으로 제공한다. 제2 홀수 스위칭 소자(DT2)는 제1 검사라인(IL1)을 통해 입력된 상기 제2 구동전압(Voff)을 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)으로 제공한다. 따라서, 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소들은 턴-온되지만, 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소들은 턴-오프된다.

한편, 상기 제1 검사시간 동안 상기 제2 짝수 스위칭소자(DT2)는 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)으로 인가된 상기 제2 구동전압(Voff)에 의해서 턴-오프되고, 상기 제1 홀수 스위칭소자(IT1)는 상기 제1 검사라인(IL1)으로 인가된 상기 제2 구동전압(Voff)에 의해서 턴-오프된다.

따라서, 상기 제2 검사시간 동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소들만을 구동시킴으로써 상기 짝수번째 화소들 및 짝수번째 게이트 라인(GL2 ~ GL2n)을 검사할 수 있다.

상기 검사회로(140)는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)을 두 그룹으로 분할하여 제1 및 제2 검사시간에 두 그룹을 각각 검사함으로써, 상기 화소부(120)에서 발생하는 결함의 원인 및 결함의 위치를 정확하게 판별할 수 있고, 그 결과 검사의 효율성을 향상시킬 수 있다.

도 6은 도 1에 도시된 게이트 구동회로를 구체적으로 나타낸 블록도이고, 도 7은 도 6에 도시된 게이트 구동회로의 입/출력 파형도이다.

도 6을 참조하면, 구동회로(130)는 외부로부터 각종 신호를 입력받는 배선부(132) 및 상기 배선부(132)를 통해 제공된 상기 각종 신호에 응답하여 게이트 신호를 출력하는 회로부(131)를 포함한다.

상기 회로부(131)는 서로 종속적으로 연결된 제1 내지 제2n+1 스테이지(SRC1 ~ SRC2n+1)로 이루어져 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 게이트 신호를 순차적으로 출력한다. 여기서, n은 자연수이다.

상기 제1 내지 제2n+1 스테이지(SRC1 ~ SRC2n+1) 각각은 제1 클럭단자(CK1), 제2 클럭단자(CK2), 제1 입력단자(IN1), 제어단자(CR), 전압단자(Vin), 제1 출력단자(OUT1) 및 제2 출력단자(OUT2)를 포함한다.

상기 제1 내지 제2n+1 스테이지 중 홀수번째 스테이지(SRC1 ~ SRC2n-1, SRC2n+1)의 상기 제1 클럭단자(CK1)에는 제1 클럭이 제공되고, 짝수번째 스테이지(SRC2 ~ SRC2n)의 상기 제1 클럭단자(CK2)에는 상기 제1 클럭과 반전된 위상을 갖는 제2 클럭이 제공된다. 한편, 상기 홀수번째 스테이지(SRC1 ~ SRC2n-1, SRC2n+1)의 상기 제2 클럭단자(CK2)에는 상기 제2 클럭이 제공되고, 상기 짝수번째 스테이지(SRC2 ~ SRC2n)의 상기 제2 클럭단자(CK2)에는 상기 제1 클럭이 제공된다.

상기 제1 내지 제2n+1 스테이지(SRC1 ~ SRC2n+1) 각각의 제1 입력단자(IN1)에는 이전 스테이지의 제2 출력단자(OUT2)로부터 출력된 제2 출력신호가 입력된다. 상기 첫 번째 스테이지(SRC1)의 제1 입력단자(IN1)에는 상기 회로부(CS)의 동작이 개시하는 개시신호가 제공된다.

한편, 상기 제1 내지 제2n+1 스테이지(SRC1 ~ SRC2n+1) 각각의 제어단자(CR)에는 다음 스테이지의 제1 출력단자(OUT1)로부터 출력된 제1 출력신호가 입력된다. 상기 제2n+1 스테이지(SRC2n+1)는 상기 n번째 스테이지(SRCn)의 제어단자(CR)에 상기 제1 출력신호를 제공하기 위하여 더미로 마련된 스테이지이다. 상기 제2n+1 스테이지(SRCn+1)의 제어단자(IN2)에는 상기 개시신호(STV)가 제공된다.

상기 제1 내지 제2n+1 스테이지(SRC1 ~ SRC2n+1)의 전압단자(Vin)에는 제2 구동전압이 제공된다.

상기 홀수번째 스테이지(SRC1 ~ SRC2n-1, SRC2n+1)의 제1 및 제2 출력단자(OUT1, OUT2)에서는 상기 제1 클럭(CKV)이 출력되고, 상기 짝수번째 스테이지(SRC2 ~ SRC2n)의 제1 및 제2 출력단자(OUT1, OUT2)에서는 상기 제2 클럭(CKVB)이 출력된다. 상기 제1 내지 제2n 스테이지(SRC1 ~ SRC2n)의 제1 출력단자(OUT1)로부터 순차적으로 출력된 게이트 신호는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)으로 인가된다.

한편, 상기 배선부(132)는 서로 평행하게 연장된 개시신호배선(SL1), 제1 클럭배선(SL2), 제2 클럭배선(SL3) 및 전압배선(SL4)을 포함한다.

상기 개시신호배선(SL1)은 외부로부터 제공된 상기 개시신호를 상기 제1 스테이지(SRC1)의 제1 입력단자(IN1) 및 상기 제n+1 스테이지(SRCn+1)의 제어단자(CR)로 제공한다.

상기 제1 클럭배선(SL2)은 외부로부터 상기 제1 클럭을 입력받고, 상기 제2 클럭배선(SL3)은 외부로부터 상기 제2 클럭을 입력받으며, 상기 전압배선(SL4)은 외부로부터 상기 제2 구동전압을 입력받는다. 상기 개시신호배선(SL1), 제2 클럭배선(SL3), 제1 클럭배선(SL2) 및 전압배선(SL4)의 순서대로 상기 회로부(CS)에 인접하여 배치된다.

상기 어레이 기판(100)은 상기 게이트 구동회로(130)와 화소부(120)를 검사하기 위하여 제1 그라인딩 영역(GA1)에 구비된 더미 검사회로(150)를 더 포함한다.

상기 더미 검사회로(150)는 연결배선(CL) 및 검사패드(IP)로 이루어진다. 상기 연결배선(CL)은 상기 개시신호배선(SL1), 제1 클럭배선(SL2), 제2 클럭배선(SL3) 및 전압배선(SL4)을 전기적으로 연결시킨다. 상기 검사패드(IP)는 상기 연결배선(CL)으로부터 연장되어 외부로부터 제1 구동전압(Von, 도 7에 도시됨)을 입력받는다.

상기 게이트 구동회로(130)와 화소부(120)를 검사하는 동안 상기 더미 검사회로(150)의 상기 검사패드(IP)에는 상기 제1 구동전압(Von)이 제공된다. 상기 검사패드(IP)를 통해 입력된 상기 제1 구동전압(Von)은 상기 연결배선(CL)을 통해 상기 개시신호배선(SL1), 제1 클럭배선(SL2), 제2 클럭배선(SL3) 및 전압배선(SL4)으로 제공된다.

도 7에 도시된 바와 같이, 상기 회로부(131)는 상기 개시신호배선(SL1), 제1 클럭배선(SL2), 제2 클럭배선(SL3) 및 전압배선(SL4)을 통해 제공된 상기 제1 구동전압(Von)에 응답하여 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 상기 제1 구동전압(Von)을 출력한다. 따라서, 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 연결된 다수의 화소는 상기 제1 구동전압(Von)에 응답하여 턴-온된다. 이와 같은 과정으로 상기 더미 검사회로(150)는 상기 게이트 구동회로(130)와 상기 화소부(120)의 상태를 검사할 수 있다.

검사과정이 완료되면 상기 어레이 기판(100)의 제1 그라이딩 영역(GA1)을 그라인딩하는 그라인딩 공정이 수행된다. 이때, 상기 제1 그라인딩 영역(GA1)에 형성된 상기 연결배선(CL)과 상기 검사패드(IP)는 그라인딩 과정에서 상기 어레이 기판(100)으로부터 제거된다. 따라서, 상기 연결배선(CL)에 의해서 전기적으로 연결되었던 상기 개시신호배선(SL1), 제1 클럭배선(SL2), 제2 클럭배선(SL3) 및 전압배선(SL4)은 상기 그라인딩 공정 이후 서로 전기적으로 분리된다.

본 발명에서, 상기 어레이 기판(100)은 상기 검사회로(140)와 상기 더미 검사회로(150)를 모두 구비한다. 상기 검사회로(140)와 상기 더미 검사회로(150)를 통해 검사하면, 불량의 원인이 화소부(120)에 있는지 아니면 상기 게이트 구동회로(130)에 있는지를 정확하게 검출할 수 있다. 결과적으로, 검사의 효율성이 향상될 수 있고, 불량의 원인을 해소하는 상기 어레이 기판(100)의 리페어 공정이 용이해질 수 있다.

도 8은 구동시간 동안 도 1에 도시된 검사회로의 동작을 구체적으로 나타낸 회로도이고, 도 9는 도 8에 도시된 검사회로의 입/출력 파형도이다.

도 8 및 도 9를 참조하면, 검사 공정이 완료된 후 완성된 어레이 기판(100, 도 1에 도시됨)을 구동시키는 구동시간 동안 제1 및 제2 검사라인(IL1, IL2)에는 제2 구동전압(Voff)이 제공된다. 상기 검사회로(140)의 제1 홀수 스위칭소자(IT1) 는 상기 제1 검사라인(IL1)을 통해 제공된 상기 제2 구동전압(Voff)에 의해서 턴-오프되고, 제1 짝수 스위칭소자(IT2)는 상기 제2 검사라인(IL2)을 통해 제공된 상기 제2 구동전압(Voff)에 의해서 턴-오프된다.

상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에는 게이트 구동회로(130, 도 1에 도시됨)로부터 출력된 게이트 신호가 순차적으로 제공된다.

상기 검사회로(140)의 제2 홀수 스위칭소자(DT1)는 다음 짝수번째 게이트 라인(GL2 ~ GL2n)에 제공된 제1 구동전압(Von) 레벨을 갖는 게이트 신호에 의해서 턴-온되어 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 상기 제2 구동전압(Voff)을 제공한다. 또한, 상기 검사회로(140)의 제2 짝수 스위칭소자(DT2)는 다음 홀수번째 게이트 라인에 제공된 제1 구동전압(Von) 레벨을 갖는 게이트 신호에 의해서 턴-온되어 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 상기 제2 구동전압(Voff)을 제공한다.

결과적으로, 상기 제2 홀수 스위칭소자(DT1)와 상기 제2 짝수 스위칭소자(DT2)는 상기 제1 및 제2 검사시간 동안에 이용될 뿐만 아니라 구동시간 동안에도 대응하는 게이트 라인(GL1 ~ GL2n)에 인가된 신호를 상기 제2 구동전압(Voff) 레벨로 방전시키는 역할을 수행할 수 있다.

도 10은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이고, 도 11은 도 10에 도시된 방전회로와 검사회로를 구체적으로 나타낸 회로도이다.

도 10 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(200)은 기판(210), 화소부(220), 게이트 구동회로(230), 방전회로(240) 및 검사부 (250)를 포함한다.

상기 기판(210)은 상기 화소부(220)가 형성되는 화소영역(PA), 상기 게이트 구동회로(230)가 구비되는 구동영역(DA), 상기 방전회로(240)가 구비되는 방전영역(CA) 및 상기 검사부(250)가 구비되는 제2 그라인딩 영역(GA2)을 포함한다. 상기 구동영역(DA)은 상기 화소영역(PA)의 제1 측(S1)에 인접하여 구비되고, 상기 방전영역(IA)은 상기 화소영역(PA)의 제1 측(S1)과 반대하는 제2 측(S2)에 인접하여 구비되며, 상기 제2 그라인딩 영역(GA2)은 상기 방전영역(CA)의 외측에 구비된다.

상기 화소부(220)는 제1 내지 제2n 게이트 라인(GL1 ~ GL2n), 제1 내지 제m 데이터 라인(DL1 ~ DLm) 및 다수의 화소를 포함한다. 상기 다수의 화소 각각은 박막 트랜지스터(211)와 화소전극(212)으로 이루어진다.

상기 게이트 구동회로(230)는 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제1 단부(EP1)에 전기적으로 연결된다. 상기 게이트 구동회로(230)는 상기 어레이 기판(200)을 구동시키는 구동시간 동안 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)에 게이트 신호를 순차적으로 출력한다.

상기 방전회로(240)는 방전 스위칭소자(241) 및 방전배선(242)을 포함한다. 상기 방전 스위칭소자(241)의 제1 전극은 대응하는 게이트 라인(GL1 ~ GL2n)에 연결되고, 제2 전극은 다음 게이트 라인(GL2 ~ GL2n)에 연결되며, 제3 전극은 상기 방전배선(242)에 연결된다. 상기 방전배선(242)에는 제2 구동전압(Voff)이 인가된다.

상기 구동시간 동안 상기 방전 스위칭소자(241)는 다음 게이트 라인에 인가 된 게이트 신호에 응답하여 상기 방전배선(242)에 인가된 제2 구동전압(Voff)을 대응하는 게이트 라인으로 제공한다. 따라서, 대응하는 게이트 라인에 인가되고 제1 구동전압(Von) 레벨을 갖는 게이트 신호를 상기 제2 구동전압(Voff) 레벨로 다운시킨다.

한편, 상기 검사부(250)는 홀수번째 게이트 라인(GL1 ~ GL2n-1)의 제2 단부(EP2)에 전기적으로 연결된 제1 검사라인(IL1)과 짝수번째 게이트 라인(GL2 ~ GL2n)의 제2 단부(EP2)에 전기적으로 연결된 제2 검사라인(IL2)을 포함한다. 홀수번째 게이트 라인(GL1 ~ GL2n-1)을 검사하는 제1 검사시간 동안 상기 제1 검사라인(IL1)에는 제1 구동전압(Von)이 제공되고, 상기 제2 검사라인(IL2)에는 제2 구동전압(Voff)이 제공된다.

상기 제1 검사시간 동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소는 상기 제1 검사라인(IL1)을 통해 제공된 상기 제1 구동전압(Von)에 응답하여 턴-온된다. 반면에, 상기 제1 검사시간 동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소는 상기 제2 검사라인(IL2)을 통해 제공된 상기 제2 구동전압(Voff)에 응답하여 턴-오프된다.

한편, 상기 제2 검사시간 동안 상기 짝수번째 게이트 라인(GL2 ~ GL2n)에 연결된 짝수번째 화소는 상기 제2 검사라인(IL2)을 통해 제공된 상기 제1 구동전압(Von)에 응답하여 턴-온된다. 반면에, 상기 제1 검사시간 동안 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)에 연결된 홀수번째 화소는 상기 제1 검사라인(IL1)을 통해 제공된 상기 제2 구동전압(Voff)에 응답하여 턴-오프된다.

따라서, 상기 제1 검사시간 동안에는 상기 홀수번째 게이트 라인(GL1 ~ GL2n-1)만을 검사하고, 이후 상기 제2 검사시간 동안에는 상기 짝수번째 게이트 라인(GL2 ~ GL2n)만을 검사할 수 있다.

상기 검사부(250)가 형성된 상기 제2 그라인딩 영역(GA2)은 검사 공정이 완료된 이후에 그라인딩되는 영역이다. 상기 제2 그라이딩 영역(GA2)을 그라인딩하는 그라인딩 공정이 수행되면, 상기 제2 그라인딩 영역(GA2)에 형성된 상기 검사부(250)는 그라인딩 과정에서 상기 어레이 기판(200)으로부터 제거된다. 따라서, 완성된 상기 어레이 기판(100)에 구비된 상기 제1 내지 제2n 게이트 라인(GL1 ~ GL2n)의 제2 단부(EP2)에는 상기 방전회로(240)만이 전기적으로 연결된다.

도 12는 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다. 단, 도 12에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 표시장치(400)는 영상을 표시하는 표시패널(330)을 포함한다. 상기 표시패널(330)은 어레이 기판(100), 상기 어레이 기판(100)과 마주하는 대향기판(300) 및 상기 어레이 기판(100)과 상기 대향기판(300)과의 사이에 개재된 액정층(미도시)으로 이루어진다.

상기 표시패널(300)은 영상을 표시하는 유효 표시영역(EDA)과 영상이 표시되지 않는 비유효 표시영역(NDA)으로 구분된다. 상기 어레이 기판(100)에 형성된 화소영역(PA)은 상기 유효 표시영역(EDA)에 포함되고, 구동영역(DA)과 검사영역(IA)은 상기 비유효 영역(NDA)에 포함된다.

상기 비유효 영역(NDA)은 상기 어레이 기판(100)의 제1 내지 제m 데이터 라인(DL1 ~ DLm)의 일단부와 인접하는 주변영역(SA)을 더 포함한다. 상기 주변영역(SA)에 대응하여 상기 어레이 기판(100) 상에는 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 데이터 신호를 제공하고 칩 형태로 이루어진 데이터 구동회로(350)가 실장된다.

도면에 도시하지는 않았지만, 상기 대향기판(300)에는 레드, 그린 및 블루 색화소를 포함하는 컬러필터층 및 상기 어레이 기판(100)에 형성된 화소전극(112)과 마주하는 공통전극이 형성된다.

이와 같은 어레이 기판 및 이를 갖는 표시장치에 따르면, 검사회로는 다수의 게이트 라인을 두 그룹으로 분할하여 제1 및 제2 검사시간에 두 그룹을 각각 검사한다.

따라서, 화소부에서 발생하는 결함의 원인 및 결함의 위치를 정확하게 판별할 수 있고, 그 결과 검사의 효율성을 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 기판;

    상기 기판 상에 구비되고, 다수의 게이트 라인, 다수의 데이터 라인 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 전기적으로 연결된 다수의 화소를 포함하는 화소부;

    상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제1 단부에 전기적으로 연결되어 상기 화소부에 구동신호를 제공하는 구동회로;

    상기 기판 상에 구비되고, 상기 다수의 게이트 라인의 제2 단부와 전기적으로 연결되어 상기 화소부에 제공된 상기 구동신호를 방전시키는 방전회로; 및

    상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 연결되고 외부로부터 제공된 제1 또는 제2 구동전압을 입력받는 제1 검사라인과 상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 연결되고 외부로부터 상기 제1 또는 제2 구동전압을 입력받는 제2 검사라인을 포함하고, 상기 기판 상에 구비되어 상기 다수의 게이트 라인의 제2 단부와 전기적으로 연결되며, 외부로부터 제공되는 검사신호에 응답하여 상기 화소부를 검사하는 검사부를 포함하는 것을 특징으로 하는 어레이 기판.
14. 삭제
15. 제13항에 있어서, 상기 다수의 화소 중 상기 홀수번째 게이트 라인에 연결된 홀수번째 화소를 검사하는 제1 검사시간 동안 상기 제1 검사라인은 상기 제1 구동전압을 상기 홀수번째 화소로 제공하여 상기 홀수번째 화소를 턴-온시키고,

    상기 다수의 화소 중 상기 짝수번째 게이트 라인에 연결된 짝수번째 화소를 검사하는 제2 검사시간 동안 상기 제2 검사라인은 상기 제1 구동전압을 상기 짝수번째 화소로 제공하여 상기 짝수번째 화소를 턴-온시키는 것을 특징으로 하는 어레이 기판.
16. 제15항에 있어서, 상기 제1 검사시간 동안 상기 제2 검사라인은 상기 제2 구동전압을 상기 짝수번째 화소로 제공하여 상기 짝수번째 화소를 턴-오프시키고,

    상기 제2 검사시간 동안 상기 제1 검사라인은 상기 제2 구동전압을 상기 홀수번째 화소로 제공하여 상기 홀수번째 화소를 턴-오프시키는 것을 특징으로 하는 어레이 기판.
17. 제13항에 있어서, 상기 방전회로는,

    상기 다수의 게이트 라인의 제2 단부에 각각 결합된 다수의 방전 스위칭 소자; 및

    상기 방전 스위칭 소자에 결합되어 상기 방전 스위칭 소자에 제2 구동전압을 제공하는 전압라인을 포함하는 것을 특징으로 하는 어레이 기판.
18. 제17항에 있어서, 상기 방전 스위칭 소자의 제1 전극은 현재 게이트 라인에 연결되고, 제2 전극은 다음 게이트 라인에 연결되며, 제3 전극은 상기 전압라인에 전기적으로 연결되고,

    상기 어레이 기판을 동작시키는 구동시간 동안 상기 방전 스위칭 소자는 상기 다음 게이트 라인에 인가된 제1 구동신호에 응답하여 상기 현재 게이트 라인에 인가된 제2 구동신호를 상기 제2 구동전압으로 다운시키는 제공하는 것을 특징으로 하는 어레이 기판.
19. 제17항에 있어서, 상기 전압라인은 상기 다수의 게이트 라인과 절연되게 교차하는 것을 특징으로 하는 어레이 기판.
20. 제13항에 있어서, 상기 기판의 단부에는 그라인딩 영역이 형성되고,

    상기 검사부는 상기 그라인딩 영역에 형성되어 검사 공정 이후에 수행되는 그라인딩 공정에 의해서 제거되는 것을 특징으로 하는 어레이 기판.
21. 삭제
22. 삭제
23. 삭제

Images