KR100976982B1 - 게이트 구동회로 및 이를 갖는 표시장치 - Google Patents

게이트 구동회로 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR100976982B1
KR100976982B1 KR1020030049865A KR20030049865A KR100976982B1 KR 100976982 B1 KR100976982 B1 KR 100976982B1 KR 1020030049865 A KR1020030049865 A KR 1020030049865A KR 20030049865 A KR20030049865 A KR 20030049865A KR 100976982 B1 KR100976982 B1 KR 100976982B1
Authority
KR
South Korea
Prior art keywords
gate
signal
driving circuit
unit
output
Prior art date
Application number
KR1020030049865A
Other languages
English (en)
Other versions
KR20050011026A (ko
Inventor
김경렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030049865A priority Critical patent/KR100976982B1/ko
Publication of KR20050011026A publication Critical patent/KR20050011026A/ko
Application granted granted Critical
Publication of KR100976982B1 publication Critical patent/KR100976982B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

게이트 구동회로는 복수의 스테이지 및 리페어부로 이루어져 다수의 게이트 라인이 구비된 표시패널에 집적되고 게이트 라인들에 구동신호를 출력한다. 복수의 스테이지는 이전 스테이지와 다음 스테이지에 연결된 래치, 및 래치의 출력단자와 클럭신호가 인가되는 클럭단자에 연결되어 게이트 라인들에 구동신호를 출력하는 앤드 게이트로 이루어진다. 리페어부는 복수의 스테이지의 앤드 게이트의 오동작시 앤드 게이트를 리페어한다. 따라서, 이러한 게이트 구동회로를 갖는 표시장치의 수율 및 표시 특성을 향상시킬 수 있다.

Description

게이트 구동회로 및 이를 갖는 표시장치{GATE DRIVER CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 게이트 구동회로를 나타낸 블록도이다.
도 2는 도 1에 도시된 각 스테이지의 내부 회로도이다.
도 3은 도 2에 도시된 게이트 구동회로의 입/출력 파형도이다.
도 4는 리페어 가능한 게이트 구동회로를 나타낸 도면이다.
도 5는 두 번째 스테이지가 리페어된 게이트 구동회로를 나타낸 도면이다.
도 6은 도 4에 도시된 게이트 구동회로를 갖는 액정표시장치를 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
AND : 앤드 게이트 DTFT1 : 제1 더미 트랜지스터
GDC : 게이트 구동회로 SRC1 ~ SRCn : 복수의 단위 스테이지
10 : 제1 구동부 20 : 제2 구동부
30 : 버퍼부 40 : 충전부
50 : 방전부 100 : 하부기판
200 : 상부기판 300 : 액정표시장치
본 발명은 게이트 구동회로 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 수율 및 표시 특성을 향상시킬 수 있는 게이트 구동회로 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 다수의 게이트 라인과 다수의 데이터 라인이 구비된 액정패널, 다수의 게이트 라인에 게이트 구동신호를 출력하는 게이트 구동회로 및 다수의 데이터 라인에 영상신호를 출력하는 데이터 구동회로로 이루어진다.
게이트 구동회로 및 데이터 구동회로는 칩 형태로 액정패널에 실장된다. 그러나, 최근에는 액정표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동회로를 액정패널에 직접적으로 집적시킨다.
게이트 구동회로가 액정패널에 집적되는 구조에서, 게이트 구동회로는 서로 종속적으로 연결된 복수의 스테이지를 갖는 하나의 쉬프트 레지스트로 이루어진다. 여기서, 복수의 스테이지 각각은 다수의 트랜지스터와 커패시터를 포함한다.
외부적인 요인에 의해서 또는 제조 공정 상에서 발생되는 불량으로 인해서 게이트 구동회로를 구성하는 복수의 스테이지 중 어느 하나의 스테이지라도 오동작을 하게된다. 이때, 오동작한 스테이지에 대응하는 게이트 라인에는 게이트 구동신호가 출력되지 못하게 되어 라인 결함이 발생한다.
뿐만 아니라, 복수의 스테이지는 서로 종속적으로 연결되기 때문에 하나의 스테이지가 오동작 할지라도, 오동작하는 스테이지 이후에 연결된 스테이지들 및 이전 스테이지도 모두 오동작 하게된다.
따라서, 게이트 구동회로의 스테이지 불량은 액정패널의 라인 결함을 발생시킬 뿐만 아니라, 더 나아가서는 게이트 구동회로의 전체적인 오동작을 유발하여 액정표시장치의 표시 특성을 저하시킨다.
따라서, 본 발명은 표시장치의 수율 및 표시 특성을 향상시키기 위한 게이트 구동회로를 제공한다.
또한, 본 발명은 상기한 게이트 구동회로를 갖는 표시장치를 제공한다.
본 발명의 일 특징에 따른 게이트 구동회로는 복수의 스테이지와 리페어부로 이루어져 다수의 게이트 라인이 구비된 표시패널에 집적되고 상기 게이트 라인들에 구동신호를 출력한다.
상기 복수의 스테이지는 이전 스테이지와 다음 스테이지에 연결된 래치 및 상기 래치의 출력단자와 클럭단자에 연결된 앤드 게이트로 이루어져, 상기 게이트 라인들에 상기 구동신호를 출력한다. 상기 리페어부는 상기 복수의 스테이지의 상기 앤드 게이트의 오동작시 상기 앤드 게이트를 리페어한다.
본 발명의 다른 특징에 따른 표시장치는 표시패널, 게이트 구동회로 및 데이터 구동회로를 포함한다.
상기 표시패널은 다수의 게이트 라인 및 다수의 데이터 라인이 구비된 표시영역 및 상기 표시영역의 주변에 구비된 주변영역으로 이루어진다.
상기 게이트 구동회로는 복수의 스테이지 및 리페어부를 구비하여 상기 주변영역에 집적된다. 상기 복수의 스테이지는 이전 스테이지와 다음 스테이지에 연결된 래치 및 상기 래치의 출력단자와 클럭단자에 연결된 앤드 게이트로 이루어져 상기 게이트 라인들에 상기 구동신호를 출력한다. 상기 리페어부는 상기 복수의 스테이지의 상기 앤드 게이트의 오동작시 상기 앤드 게이트를 리페어한다.
상기 데이터 구동회로는 상기 데이터 라인들에 영상신호를 출력한다.
이러한 게이트 구동회로 및 이를 갖는 표시장치에 따르면, 특정 스테이지의 앤드 게이트가 오동작하더라도 리페어부에 의해서 리페어됨으로써 게이트 구동회로는 정상적으로 동작될 수 있다. 또한, 표시장치는 이와 같은 리페어부를 갖는 게이트 구동회로를 채용함으로써 전체적인 수율 및 표시 특성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 게이트 구동회로를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 게이트 구동회로(GDC)는 하나의 쉬프트 레지스터로 이루어져, 게이트 신호를 발생시킨다. 상기 쉬프트 레지스터의 단위 스테이지(SRC1, SRC2, SRCn)는 하나의 S-R 래치와 하나의 앤드 게이트(AND)로 구성될 수 있다.
동작시, 상기 S-R 래치는 이전 스테이지의 출력신호에 의해 활성화되고, 다음 스테이지의 출력신호에 의해 비활성화되며, 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고, 제공되는 클럭이 하이 레벨일 때 게이트 신호를 발생시킨다.
도 1에 도시된 바와 같이, 홀수번째 스테이지(SRC1)에는 제1 클럭(CKV)이 인가되고, 짝수번째 스테이지(SRC2, SRCn)에는 상기 제1 클럭(CKV)과는 다른 위상을 갖는 제2 클럭(CKVB)이 인가된다. 여기서, 상기 제1 클럭(CKV)과 제2 클럭(CKVB)은 서로 반대 위상을 갖는다.
따라서, 상기 홀수번째 스테이지(SRC1)의 앤드 게이트는 상기 S-R 래치가 활성화 상태이고, 상기 제1 클럭(CKV)이 하이 레벨일 때 게이트 신호를 발생시키고, 상기 짝수번째 스테이지(SRC2, SRCn)의 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고, 상기 제2 클럭(CKVB)이 하이 레벨일 때 게이트 신호를 발생시킨다.
도 2는 상기한 도 1의 단위 스테이지의 내부 회로도이고, 도 3은 도 2에 도시된 단위 스테이지의 입/출력 파형도이다.
도 2를 참조하면, 단위 스테이지는 제1 구동부(10), 제2 구동부(20), 버퍼부(30), 충전부(40) 및 방전부(50)를 포함한다.
상기 제1 구동부(10)는 드레인이 클럭단자(CK)에 연결되고, 게이트가 제1 노드(N1)를 경유하여 캐패시터(C)의 일단에 연결되며, 소오스가 캐패시터(C)의 타단 및 출력단자(OUT)에 연결된 제1 트랜지스터(NT1)로 이루어진다.
상기 제2 구동부(20)는 드레인이 제1 트랜지스터(NT1)의 소오스 및 캐패시터(C)의 타단에 연결되고, 소오스가 접지전압(VOFF)에 연결된 제2 트랜지스터(NT2)로 이루어진다. 상기 클럭단자(CK)에는 제1 클럭(CKV) 또는 상기 제1 클럭(CK)과 위상이 반대인 제2 클럭(CKVB)이 인가된다.
상기 버퍼부(30)는 드레인과 게이트가 공통되어 제1 입력신호(IN1)를 공급받고, 소오스가 충전부(20)의 일단에 연결된 제3 트랜지스터(NT3)로 이루어진다. 여기서, 상기 제1 입력시호(IN1)는 스캔개시신호(STV) 또는 이전 스테이지의 출력신호이다.
상기 충전부(40)는 일단이 상기 제3 트랜지스터(NT3)의 소오스와 상기 방전부(50)에 연결되고, 타단이 제1 및 제2 구동부(10, 20)에 연결된 캐패시터(C)로 이루어진다.
상기 방전부(50)는 드레인이 캐패시터(C)의 일단에 연결되고, 게이트가 제2 트랜지스터(NT2)의 게이트와 공통되어 제2 입력신호(IN2)에 연결되며, 소오스가 상기 접지전압(VOFF)에 연결된 제4 트랜지스터(NT4)로 이루어진다.
도 2 및 도 3에 도시된 바와 같이, 제1 입력신호(IN1)가 하이 레벨이면 캐패시터(C)에 전하가 충전되고, 상기 제2 입력신호(IN2)가 하이 레벨이면 충전된 전하가 방전되어 S-R 래치 동작을 수행한다.
캐패시터(C)에 전하가 충전되어 있을 때, 상기 클럭단자(CK)에 인가되는 제1 클럭(CKV) 또는 제2 클럭(CKVB)이 턴-온된 제1 트랜지스터(NT1)를 통해 게이트 신호로써 출력단자(OUT)로 출력된다. 여기서, 상기 제1 트랜지스터(NT1)는 도 1에 도시된 앤드 게이트(AND) 동작을 수행한다.
상기 게이트 신호는 액정 패널의 게이트 라인에 연결된 모든 스위칭 소자인 a-Si TFT를 턴-온시킨다. 이후, 상기 제2 입력신호(IN2)에 의해 제2 트랜지스터(NT2)가 턴-온되어 상기 출력단자(OUT)가 접지전압(VOFF) 레벨로 풀-다운되어 액정 패널의 게이트 라인에 연결된 모든 스위칭 소자인 a-Si TFT를 턴-오프시킨다.
도 1에 도시된 바와 같이, S-R 래치에 해당하는 제2 구동부(20), 버퍼부(30), 충전부(40) 및 방전부(50)는 이전 스테이지 및 다음 스테이지에 각각 연결된다. 반면에, 앤드 게이트(AND)에 해당하는 제1 구동부(10)는 이전 스테이지 및 다음 스테이지에는 직접적으로 연결되지 않고, 상기 S-R 래치의 출력단자(Q)와 클럭단자(CK)에 연결된다.
따라서, 상기 제1 구동부(10)의 오동작 시 제1 구동부(10)를 구성하는 상기 제1 트랜지스터(NT1)를 리페어함으로써, 상기 게이트 구동회로(GDC)를 정상적으로 구동시킬 수 있다.
도 4는 리페어 가능한 게이트 구동회로를 나타낸 도면이고, 도 5는 두 번째 스테이지가 리페어된 게이트 구동회로를 나타낸 도면이다.
도 4를 참조하면, 게이트 구동회로(GDC)는 복수의 단위 스테이지(SRC1, SRC2, SRCn) 및 제1 더미 트랜지스터(DTFT1)를 포함한다.
상기 제1 더미 트랜지스터(DTFT1)의 단자들(게이트, 소오스 및 드레인)은 제1 내지 제3 연결라인(CL1, CL2, CL3)과 각각 연결된다. 상기 제1 내지 제3 연결라인(CL1 ~ CL3)은 상기 복수의 단위 스테이지(SRC1, SRC2, SRCn)의 제1 트랜지스터(TFT1)의 단자들(게이트, 소오스 및 드레인)과 절연된 상태로 교차한다.
도 5에 도시된 바와 같이, 상기 복수의 단위 스테이지(SRC1, SRC2, SRCn) 중 두 번째 단위 스테이지(SRC2)의 제1 트랜지스터(TFT1)가 오동작하는 경우, 상기 제1 내지 제3 연결라인(CL1 ~ CL3)은 상기 두 번째 단위 스테이지(SRC2)의 제1 트 랜지스터(TFT1)의 단자들에 각각 연결된다. 즉, 상기 제1 내지 제3 연결라인(CL1 ~ CL3)과 상기 두 번째 단위 스테이지(SRC2)의 제1 트랜지스터(TFT1)의 단자들이 교차되는 지점(미도시)에 레이저를 조사하여 전기적으로 연결시킨다.
따라서, 상기 두 번째 단위 스테이지(SRC2)의 제1 트랜지스터(TFT1)가 오동작하더라도, 상기 제1 더미 트랜지스터(DTFT1)가 상기 제1 트랜지스터(TFT1)의 역할을 대신 수행함으로써, 상기 게이트 구동회로(GDC)는 정상적으로 동작할 수 있다.
도 4 및 도 5에서는 상기 게이트 구동회로(GDC)가 하나의 제1 더미 트랜지스터(DTFT1)를 구비하는 구조를 도시하였지만, 상기 게이트 구동회로(GDC)는 복수의 단위 스테이지(SRC1, SRC2, SRCn)에 각각 대응하는 다수의 더미 트랜지스터를 구비할 수 있다. 따라서, 상기 복수의 단위 스테이지(SRC1, SRC2, SRCn) 각각의 앤드 게이트(AND)가 하나 이상으로 오동작할 경우에도 오동작하는 앤드 게이트(AND)에 대응하는 더미 트랜지스터를 연결함으로써 리페어할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 평면도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치는 하부 기판(100), 상기 하부 기판(100)과 마주하는 상부 기판(200) 및 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재된 액정(미도시)으로 이루어진다.
상기 액정표시장치(300)는 영상을 표시하는 표시 영역(DA)과 상기 표시 영역(DA)의 주변에 형성된 제1 및 제2 주변 영역(SA1, SA2)으로 이루어진다. 상기 표시 영역(DA)에는 다수의 게이트 라인(GL1 ~ GLn) 및 상기 게이트 라인들과 직교하는 다수의 데이터 라인(DL1 ~ DLm)이 구비되어 매트릭스 형태의 화소 영역이 정의된다.
상기 각 화소 영역에는 TFT(110) 및 상기 TFT(110)에 연결된 액정 커패시터가 구비된다. 상기 TFT(110)는 게이트 전극이 해당 게이트 라인에 연결되고, 소오스 전극이 해당 데이터 라인에 연결되며, 드레인 전극이 상기 액정 커패시터(Clc)에 결합된다.
상기 표시 영역(DA)의 일측에 구비된 상기 제1 주변 영역(SA1)에는 상기 다수의 게이트 라인(GL1 ~ GLn)에 게이트 구동신호를 순차적으로 출력하기 위한 게이트 구동회로(GDC)가 집적된다. 여기서, 상기 게이트 구동회로(GDC)는 복수의 단위 스테이지(SRC1 ~ SRCn)와 제1 더미 트랜지스터(DTFT1)를 포함한다(도 4에 도시됨).
한편, 상기 표시 영역(DA)의 다른 일측에 구비된 상기 제2 주변 영역(SA2)에는 상기 다수의 데이터 라인(DL1 ~ DLm)에 영상 신호를 출력하기 위한 데이터 구동칩(DDC)이 실장된다.
상기 데이터 구동칩(DDC)은 상기 데이터 제어신호에 의해서 구동되어 상기 영상 신호를 상기 다수의 데이터 라인(DL1 ~ DLm)으로 출력한다. 상기 게이트 구동회로(GDC)는 상기 게이트 제어신호(GC)에 의해서 구동되어 상기 다수의 게이트 라인(GL1 ~ GLn)에 상기 게이트 구동신호를 순차적으로 출력한다.
이와 같은 게이트 구동회로 및 이를 갖는 표시장치에 따르면, 리페어부는 복 수의 스테이지 중 특정 스테이지의 앤드 게이트가 오동작할 경우, 오동작하는 앤드 게이트에 연결되어 게이트 라인에 구동신호를 출력한다.
따라서, 특정 스테이지의 앤드 게이트가 오동작하더라도 리페어부에 의해서 리페어됨으로써 게이트 구동회로는 정상적으로 동작될 수 있다. 또한, 표시장치는 이와 같은 리페어부를 갖는 게이트 구동회로를 채용함으로써 전체적인 수율 및 표시 특성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 다수의 게이트 라인이 구비된 표시패널에 집적되고 상기 게이트 라인들에 구동신호를 출력하는 게이트 구동회로에 있어서,
    이전 스테이지와 다음 스테이지에 연결된 래치 및 상기 래치의 출력단자와 클럭신호가 인가되는 클럭단자에 연결되어 상기 게이트 라인들에 상기 구동신호를 출력하는 앤드 게이트로 이루어진 복수의 스테이지; 및
    상기 복수의 스테이지의 상기 앤드 게이트의 오동작시 상기 앤드 게이트를 리페어하는 리페어부를 포함하며,
    상기 래치는,
    상기 이전 스테이지의 출력신호에 응답하여 동작하는 버퍼부;
    상기 버퍼부로부터 출력된 신호를 충전하는 충전부;
    상기 다음 스테이지의 출력신호에 응답하여 상기 충전부를 방전시키는 방전부; 및
    상기 다음 스테이지의 출력신호에 응답하여 상기 게이트 라인에 접지전압을 인가하는 제1 구동부를 포함하는 것을 특징으로 하는 게이트 구동회로.
  2. 삭제
  3. 제1항에 있어서, 상기 앤드 게이트는 상기 충전부에 충전된 신호에 응답하여 상기 게이트 라인에 상기 클럭신호를 출력하는 제2 구동부를 포함하는 것을 특징으로 하는 게이트 구동회로.
  4. 제3항에 있어서, 상기 제2 구동부는 게이트가 상기 충전부에 연결되고, 드레인이 상기 클럭단자에 연결되며, 소오스가 상기 게이트 라인에 연결된 트랜지스터로 이루어진 것을 특징으로 하는 게이트 구동회로.
  5. 제4항에 있어서, 상기 리페어부는 상기 복수의 스테이지 중 오동작하는 스테이지의 래치의 출력단자, 클럭단자 및 게이트 라인에 각각 연결되어 상기 게이트 라인에 상기 구동신호를 출력하는 더미 트랜지스터로 이루어진 것을 특징으로 하는 게이트 구동회로.
  6. 다수의 게이트 라인 및 다수의 데이터 라인이 구비된 표시영역 및 상기 표시영역의 주변에 구비된 주변영역으로 이루어진 표시패널;
    이전 스테이지와 다음 스테이지에 연결된 래치 및 상기 래치의 출력단자와 클럭신호가 인가되는 클럭단자에 연결되어 상기 게이트 라인들에 구동신호를 출력하는 앤드 게이트로 이루어진 복수의 스테이지, 및 상기 복수의 스테이지의 상기 앤드 게이트의 오동작시 상기 앤드 게이트를 리페어하는 리페어부를 구비하고, 상기 주변영역에 집적된 게이트 구동회로; 및
    상기 데이터 라인들에 영상신호를 출력하는 데이터 구동회로를 포함하며,
    상기 래치는,
    상기 이전 스테이지의 출력신호에 응답하여 동작하는 버퍼부;
    상기 버퍼부로부터 출력된 신호를 충전하는 충전부;
    상기 다음 스테이지의 출력신호에 응답하여 상기 충전부를 방전시키는 방전부; 및
    상기 다음 스테이지의 출력신호에 응답하여 상기 게이트 라인에 접지전압을 인가하는 제1 구동부를 포함하는 것을 특징으로 하는 표시장치.
KR1020030049865A 2003-07-21 2003-07-21 게이트 구동회로 및 이를 갖는 표시장치 KR100976982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049865A KR100976982B1 (ko) 2003-07-21 2003-07-21 게이트 구동회로 및 이를 갖는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049865A KR100976982B1 (ko) 2003-07-21 2003-07-21 게이트 구동회로 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20050011026A KR20050011026A (ko) 2005-01-29
KR100976982B1 true KR100976982B1 (ko) 2010-08-19

Family

ID=37223134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049865A KR100976982B1 (ko) 2003-07-21 2003-07-21 게이트 구동회로 및 이를 갖는 표시장치

Country Status (1)

Country Link
KR (1) KR100976982B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039633A (ko) * 1998-12-15 2000-07-05 윤종용 액정 표시 장치 게이트 드라이버의 쉬프트 회로
KR20000062512A (ko) * 1999-03-19 2000-10-25 아끼구사 나오유끼 리페어 가능한 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039633A (ko) * 1998-12-15 2000-07-05 윤종용 액정 표시 장치 게이트 드라이버의 쉬프트 회로
KR20000062512A (ko) * 1999-03-19 2000-10-25 아끼구사 나오유끼 리페어 가능한 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20050011026A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
TWI417847B (zh) 移位暫存器、具有移位暫存器之閘驅動電路與顯示面板，及其方法
JP4562938B2 (ja) 液晶表示装置
JP5461612B2 (ja) シフトレジスタとこれを有するスキャン駆動回路及び表示装置
JP4854929B2 (ja) シフトレジスタ及びこれを有する表示装置
US8462099B2 (en) Display panel and display device
US8223108B2 (en) Array substrate and display apparatus having the same
US8624813B2 (en) Gate driver and method for repairing the same
US8174477B2 (en) Gate driver and repairing method thereof
JP4893879B2 (ja) 液晶表示板アセンブリ及び液晶表示装置
TWI385623B (zh) 閘極驅動電路與具有其之顯示裝置
US20080012842A1 (en) Image display device comprising first and second gate driver circuits formed on single substrate
US20060274021A1 (en) Display device
JP5245292B2 (ja) シフトレジスタ回路及び表示装置
KR20070034800A (ko) 쉬프트레지스터, 표시장치용 스캔구동장치 및 이를포함하는 표시장치
KR100947534B1 (ko) 표시 장치
KR20050037657A (ko) 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치
KR101022293B1 (ko) 쉬프트 레지스터 및 이를 갖는 표시 장치
KR20050121357A (ko) 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치
KR101860732B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20070077680A (ko) 게이트 드라이버 및 이를 포함한 액정 표시 장치
JP3424302B2 (ja) 液晶表示装置
KR100976982B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20060082128A (ko) 표시 패널용 기판
JP2022000833A (ja) シフトレジスタ、及び表示装置
KR20090013514A (ko) 액정 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 9