JP4080384B2 - 静電気防止のための液晶パネル - Google Patents
静電気防止のための液晶パネル Download PDFInfo
- Publication number
- JP4080384B2 JP4080384B2 JP2003187635A JP2003187635A JP4080384B2 JP 4080384 B2 JP4080384 B2 JP 4080384B2 JP 2003187635 A JP2003187635 A JP 2003187635A JP 2003187635 A JP2003187635 A JP 2003187635A JP 4080384 B2 JP4080384 B2 JP 4080384B2
- Authority
- JP
- Japan
- Prior art keywords
- static electricity
- pad
- liquid crystal
- crystal panel
- test pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003068 static effect Effects 0.000 title claims description 164
- 230000005611 electricity Effects 0.000 title claims description 163
- 239000004973 liquid crystal related substance Substances 0.000 claims description 98
- 238000007689 inspection Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 54
- 230000002265 prevention Effects 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 15
- 210000002858 crystal cell Anatomy 0.000 claims description 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 37
- 230000032683 aging Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Description
【０００１】
【発明の属する技術分野】
本発明は液晶パネルに関わり、特に、パッド部を介する静電気の流入を防止することができる液晶パネルに関するものである。
【０００２】
【従来の技術】
通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することにより画像を表示するようになる。このために、液晶表示装置は、液晶セルがマトリックス形態に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。
【０００３】
液晶パネルは、相互対向して接合された薄膜トランジスタキアレイ基板及びカラーフィルターキアレイ基板と、二つの基板の一定なセルギャップ維持のためのスペーサと、そのセルギャップに充填された液晶を具備する。
【０００４】
薄膜トランジスタキアレイ基板は、ゲートライン及びデータラインと、そのゲートラインとデータラインの交差部ごとにスイッチ素子として形成された薄膜トランジスタと、液晶セル単位として形成されて薄膜トランジスタに接続された画素電極で構成される。ゲートラインとデータラインは、それぞれのパッド部を通して駆動回路からの信号を受信する。薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素電圧信号を画素電極に供給する。
【０００５】
カラーフィルターキアレイ基板は、液晶セル単位として形成されたカラーフィルターと、各各のカラーフィルターの間の区分及び外部光反射のためのブラックキマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極等から構成される。
【０００６】
液晶パネルは、薄膜トランジスタキアレイ基板とカラーフィルターキアレイ基板を別に製作して合着した後、液晶を注入して完成するようになる。
【０００７】
このように完成された液晶パネルは、不良可否を検出するために、点灯検査などのような検査過程を経るようになる。検査過程のために、液晶パネルは、図１及び図２に図示するように、テスト信号供給のための検査パッド部（８，１８，２０）を具備する。
【０００８】
図１に図示された液晶パネル(２)は、多数個の液晶セルが用意された画像表示部(４)と、画像表示部(４)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(６)と、検査過程で利用される検査パッド部(８)を具備する。
【０００９】
図１に図示された連結パッド部(６)は、画像表示部(４)の信号ラインと接続される。このような連結パッド部(６)は、外部駆動回路から供給される駆動信号を画像表示部(４)の信号ラインに供給する。
【００１０】
検査パッド部(８)は、画像表示部(４)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(６)と分離して形成される。このような検査パッド部(８)は、液晶パネル(２)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(４)の信号ラインに供給するようになる。
【００１１】
図２に図示された液晶パネル(１２)は、多数個の液晶セルが用意された画像表示部(１４)と、画像表示部(１４)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(１６)と、検査過程で利用される検査パッド部(１８、２０)を具備する。
【００１２】
図２に図示された検査パッド部(１８，２０)は、画像表示部(１４)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(１６)の両側に一体化されて形成される。このような検査パッド部(１４)は、液晶パネル(１２)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(１４)の信号ラインに供給する。
【００１３】
実際に、検査パッド部は、図３に図示するように、多数個の検査パッド(３２)と、検査パッド(３２)のそれぞれと接続される静電気防止回路(３６)を具備する。
【００１４】
図３に図示された検査パッド(３２)は、画像表示部の信号ラインと接続される。静電気防止回路(３６)のそれぞれは、検査パッド(３２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、静電気防止回路(３６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(３２)の出力段の間に接続された第１ダイオード(D１)と、検査パッド(３２)の出力段と第２駆動電圧供給ライン(VDDL)の間に接続された第２ダイオード(D２)で構成される。
【００１５】
このような静電気防止回路(３６)は、検査パッド(３２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにすることにより、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００１６】
しかし、このような構成を持つ検査パッド部では、検査パッド(３２)が独立的に形成されることにより、その検査パッド(３２)の間に等電位を形成することができなくなる。これにより、液晶パネルの製造工程及び検査過程で検査パッド(３２)を通して流入される静電気が静電気防止回路(３６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【００１７】
図４は、検査パッド部の他の構成を図示したものである。図４に図示された検査パッド部は、多数個の検査パッド（４２）と、検査パッド（４２）のそれぞれと接続される静電気防止回路(４６)と、検査パッド（４２）と共通接続されたショーティングバー(４４)を具備する。
【００１８】
図４に図示された検査パッド(４２)は、画像表示部の信号ラインと接続され、ショーティングバー(４４)に共通接続される。静電気防止回路(４６)は、検査パッド(４２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(４６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(４２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(４２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００１９】
このような静電気防止回路(４６)は、検査パッド(４２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(４６)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００２０】
特に、検査パッド(４２)は、ショーティングバー(４４)により等電位を形成する。これにより、スクライビング工程で、ショーティングバー(４４)が除去される前まで検査パッド（４２）に流入された静電気は、等電位を形成する検査パッド(４２)に拡散することにより、静電気防止回路(３６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してより早くバイパスされる。
【００２１】
しかし、図４に図示された検査パッド部は、スクライビング工程でショーティングバー(４４)が除去された以後には、図３に図示されたように、検査パッド(４２)が分離されるので等電位を形成することができなくなる。これにより、スクライビング工程以後に遂行される後続工程と点灯検査の間に、検査パッド(４２)を通して流入された静電気が静電気防止回路(４６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【００２２】
図５は、検査パッド部の他の構成を図示したものである。図５に図示された検査パッド部は、多数個の検査パッド（５２）と、検査パッド（５２）のそれぞれと接続される静電気防止回路(５６)と、検査パッド（５２）と共通接続されたショーティングバー(５４)と、検査パッド（５２）のそれぞれとショーティングバー(５４)の間にそれぞれ接続された抵抗(R)を具備する。
【００２３】
図５に図示された検査パッド(５２)は、画像表示部の信号ラインと接続され、抵抗(R)を通してショーティングバー(５４)に共通接続される。静電気防止回路(５６)は、検査パッド(５２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(５６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(５２)の出力段の間に接続された第１ダイオード(D１)と、検査パッド(５２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００２４】
このような静電気防止回路(５６)は、検査パッド(５２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(５６)は、液晶パネルの内部の薄膜トランジスタキアレイを静電気から保護するようになる。なお、検査パッド(５２)に流入された静電気は、グラインディング工程でショーティングバー(５４)が除去される前まで抵抗(R)を経由してショーティングバー(５４)にバイパスされる。
【００２５】
しかし、抵抗(R)を通した連結なので検査パッド(５２)に流入された静電気がショーティングバー(５４)にバイパスされるには限界があり、液晶パネルの内部に伝達する問題が発生するようになる。
【００２６】
【発明が解決しようとする課題】
このように、従来の検査パッド部は、静電気防止回路を利用して液晶パネル製造工程及び検査過程から検査パッドに流入された静電気から液晶パネルの内部の薄膜トランジスタキアレイを効果的に保護することができなかった。
【００２７】
従って、本発明の目的は、パッドを通する静電気流入を防止することができる液晶パネルを提供することにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る静電気防止のための液晶パネルは、多数の液晶セルで構成された画像表示部と、画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備し、パッド部が信号ラインと接続された多数のパッドと、パッドと第１及び第２駆動電圧供給ラインとの間に形成されてパッドに流入される静電気を前記第１及び第２駆動電圧供給ラインの方にバイパスさせる第１静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含んでパッドに流入された静電気によりパッドをショーティングバーと接続させてパッドが静電気に対して等電位を形成するようにする第２静電気防止回路を具備することを特徴とする。
【００２９】
ここで、第２静電気防止回路は、パッドに正常的な駆動信号が供給されれば、そのパッドをショーティングバー及び他のパッドと絶縁されるようにして画像表示部の信号ラインに供給されるようにすることを特徴とする。
【００３０】
そして、第２静電気防止回路は、ショーティングバーと接続された薄膜トランジスタの第１端子とフローティングゲートとの間に接続された第１キャパシタと、パッドと接続された薄膜トランジスタの第２端子と前記フローティングゲートとの間に接続された第２キャパシタを更に具備することを特徴とする。
【００３２】
この際に、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された連結ラインを通して第１静電気防止回路と第２静電気防止回路との間のノードと接続されたことを特徴とする。
【００３３】
これとは異なり、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第１連結ラインを通して第２静電気防止回路と接続されて、パッドからグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第２連結ラインを通して第１静電気防止回路と接続されたことを特徴とする。
【００３４】
このようなパッドは、ショーティングバーを除去するグラインディング工程により第１静電気防止回路、第２静電気防止回路、及び画像表示部の信号ラインと電気的に分離することを特徴とする。
【００３５】
ここで、ノードと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【００３６】
また、第２連結ラインと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【００３７】
さらに、パッドとショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする。
【００３８】
このようなパッド部は、画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、液晶パネル検査のために画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、第２静電気防止回路は、検査パッドのそれぞれに接続されたことを特徴とする。
【００３９】
本発明に係る静電気防止のための液晶パネルは、パッド部に静電気が流入される際に第１静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含む第２静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第１及び第２駆動電圧供給ラインの方にバイパスされることと同時に、等電位を形成するショーティングバーの方にバイパスされるようにすることにより静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【００４０】
【発明の実施の形態】
図６は、本発明の第１の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図６に図示された検査パッド部は、多数個の検査パッド(６２)と、検査パッド(６２)のそれぞれと第１及び第２駆動電圧供給ライン(VDDL、VSSL)との間に接続された第１静電気防止回路(６８)と、検査パッド(６２)のそれぞれとショーティングバー(６４)との間に接続された第２静電気防止回路(６９)を具備する。
【００４１】
検査パッド(６２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(６２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００４２】
第１静電気防止回路(６８)は、検査パッド(６２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(６８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(６２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(６２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００４３】
このような第１静電気防止回路(６８)は、検査パッド(６２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(６２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００４４】
第２静電気防止回路(６９)は、検査パッド(６２)とショーティングバー(６４)の間に接続される。このような第２静電気防止回路(６９)は、検査パッド(６２)を通して高電圧の静電気が流入される際に検査パッド(６２)をショーティングバー(６４)と接続させて他の検査パッド(６２)と共に静電気に対して等電位が形成されるようにする。
【００４５】
これにより、検査パッド(６２)に流入された静電気を等電位を形成するショーティングバー(６４)の方へバイパスされる。このために、第２静電気防止回路(６９)は、フローティング状態のゲート端子と、検査パッド(６２)と接続されたソース端子と、ショーティングバー(６４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子の間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子の間に接続された第２キャパシタ(C２)を具備する。
【００４６】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、次式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００４７】
【数１】
【００４８】
これにより、検査パッド(６２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図７に図示されたグラフのA及びC領域のように、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(６２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(６４)の方へバイパスされる。
【００４９】
これとは異なり、検査パッド(６２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図７に図示されたグラフのB領域のように、正常駆動電圧(-2０V＜Vds＜2０V)が印加される際に、数Ｍルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(６２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００５０】
このように、図５に図示された検査パッド部では、検査パッド(６２)に静電気が流入される際に、第１静電気防止回路(６８)及び第２静電気防止回路(６９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(６４)の方へバイパスされるようになる。これにより、検査パッド(６２)を通す静電気が液晶パネルの内部に流入されることを防止して静電気から画像表示部を保護することができるようになる。
【００５１】
特に、検査パッド(６２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(６９)を通してショーティングバー(６４)に連結された構造をもつようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(６２)を通する静電気流入を第１及び第２静電気防止回路(６８，６９)により遮断することができるようになる。
【００５２】
そして、検査パッド(６２)は、グラインディングライン(GRL)に沿ってショーティングバー(６４)を除去するグラインディング工程で第１及び第２静電気防止回路(６８，６９)及び画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(６８，６９)の間のノード(N１)と検査パッド(６２)を電気的に連結する連結ライン(６６)は、検査パッド(６２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(６２)の下に位置するノード(N１)と接続するようになる。
【００５３】
これにより、前記連結ライン(６６)は、グラインディング工程により開放されることで、検査パッド(６２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(６８，６９)と電気的に分離される。このように、検査パッド(６２)が電気的に分離することで、グラインディング工程以後に検査パッド(６２)を通した静電気流入は遮断される。
【００５４】
図８Ａは、本発明の第２の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図８Ｂは、グラインディング工程以後の検査パッド部を図示したものである。
【００５５】
図８Ａに図示された検査パッド部は、図６に図示された検査パッド部と比較する際、第１及び第２静電気防止回路（８８，８９）の間に抵抗(R)が加えられたことを除外しては同一な構成要素を具備する。
【００５６】
検査パッド(８２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(８２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００５７】
第１静電気防止回路(８８)は、検査パッド(８２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、第１静電気防止回路(８８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(８２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(８２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００５８】
このような第１静電気防止回路(８８)は、検査パッド(８２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(８２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００５９】
第２静電気防止回路(８９)は、検査パッド(８２)とショーティングバー(８４)との間に接続される。このような第２静電気防止回路(８９)は、検査パッド(８２)を通して高電圧の静電気が流入される場合、検査パッド(８２)をショーティングバー(８４)と接続させて、他の検査パッド(８２)と共に静電気に対して等電位が形成されるようにする。
【００６０】
これにより、検査パッド(８２)に流入された静電気が等電位を形成するショーティングバー(８４)の方へバイパスされる。このために、第２静電気防止回路(８９)は、フローティング状態のゲート端子と、検査パッド(８２)と接続されたソース端子と、ショーティングバー(８４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子の間に接続された第２キャパシタ(C２)を具備する。
【００６１】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００６２】
これにより、検査パッド(８２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(８２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(８４)の方へバイパスされる。
【００６３】
これとは異なり、検査パッド(８２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(８２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００６４】
このように、図８Ａに図示された検査パッド部では、検査パッド(８２)に静電気が流入される場合、第１静電気防止回路(８８)及び第２静電気防止回路(８９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(８４)の方へバイパスされるようになる。これにより、検査パッド(８２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【００６５】
第１及び第２静電気防止回路(８８，８９)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(８２)に流入された静電気が第１及び第２静電気防止回路(８８，８９)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は１０Ｋル−１Ｍル範囲の抵抗値を持つことが好ましい。
【００６６】
検査パッド(８２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)を沿って個別的に分離し出すスクライビング工程以後にも、第２静電気防止回路(８９)を通してショーティングバー(８４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(８２)を通す静電気流入を第１及び第２静電気防止回路(８８，８９)により遮断することができるようになる。
【００６７】
そして、検査パッド(８２)は、グラインディングライン(GRL)に沿ってショーティングバー(８４)を除去するグラインディング工程で、図８Ｂに図示するように、第１及び第２静電気防止回路(８８，８９)及び画像表示部の信号ラインと電気的に分離される。
【００６８】
このために、第１及び第２静電気防止回路(８８，８９)の間のノード(N１)と検査パッド(８２)を電気的に連結する連結ライン(８６)は、検査パッド(８２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(８２)の下に位置するノード(N１)と接続するようになる。
【００６９】
これにより、前記連結ライン(８６)は、グラインディング工程により開放されることで、検査パッド(８２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(８８、８９)と電気的に分離される。このように検査パッド(８２)が電気的に分離することで、グラインディング工程以後に検査パッド(８２)を通した液晶パネルの内部への静電気流入は遮断される。
【００７０】
図９は、本発明の第３の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図９に図示された検査パッド部は、図８Ａに図示された検査パッド部と比較する際、電流制限用抵抗(R)の形成位置が第１静電気防止回路(９８)と画像表示部の信号ライン(図示しない)との間で変更されたことを除外しては同一な構成要素を具備する。
【００７１】
検査パッド(９２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(９２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００７２】
第１静電気防止回路(９８)は、検査パッド(９２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(９８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(９２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(９２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００７３】
このような第１静電気防止回路(９８)は、検査パッド(９２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(９２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００７４】
第２静電気防止回路(９９)は、検査パッド(９２)とショーティングバー(９４)との間に接続される。このような第２静電気防止回路(９９)は、検査パッド(９２)を通して高電圧の静電気が流入される際に、検査パッド(９２)をショーティングバー(９４)と接続させて他の検査パッド(９２)と共に静電気に対して等電位が形成されるようにする。
【００７５】
これにより、検査パッド(９２)に流入された静電気が等電位を形成するショーティングバー(９４)の方へバイパスされる。このために、第２静電気防止回路(９９)は、フローティング状態のゲート端子と、検査パッド(９２)と接続されたソース端子と、ショーティングバー(９４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【００７６】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００７７】
これにより、検査パッド(９２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(９２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(９４)の方へバイパスされる。
【００７８】
これとは異なり、検査パッド(９２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(９２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００７９】
このように、図９に図示された検査パッド部では検査パッド(９２)に静電気が流入される際に、第１静電気防止回路(９８)及び第２静電気防止回路(９９)が駆動されて、静電気は第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(９４)の方へバイパスされるようになる。
【００８０】
これにより、検査パッド(９２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。第２静電気防止回路(９９)と画像表示部の信号ラインとの間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(９２)に流入された静電気が第１及び第２静電気防止回路(９８，９９)を通して完全にバイパスされずに画像表示部の方に流入される場合、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。
【００８１】
ここで、電流制限用抵抗(R)は１０Ｋル?１Ｍル範囲の抵抗値を持つことが好ましい。このような電流制限用抵抗(R)を第１及び第２静電気防止回路(９８，９９)の間にさらに追加する場合、画像表示部に対する静電気影響をさらに最小化することができる。
【００８２】
検査パッド(９２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(９９)を通してショーティングバー(９４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(９２)を通す静電気流入を第１及び第２静電気防止回路(９８，９９)により遮断することができるようになる。
【００８３】
そして、検査パッド(９２)は、グラインディングライン(GRL)に沿ってショーティングバー(９４)を除去するグラインディング工程で第１及び第２静電気防止回路(９８，９９)及び画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(９８，９９)の間のノード(N１)と検査パッド(９２)を電気的に連結する連結ライン(９６)は検査パッド(９２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(９２)の下に位置するノード(N１)と接続するようになる。
【００８４】
これにより、前記連結ライン(９６)は、グラインディング工程により開放されることで、検査パッド(９２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(９８、９９)と電気的に分離される。このように検査パッド(９２)が電気的に分離することで、グラインディング工程以後に検査パッド(９２)を通した液晶パネルの内部への静電気流入は遮断される。
【００８５】
図１０は、本発明の第４の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図１０に図示された検査パッド部は、図６に図示された検査パッド部と比較する際、検査パッド(１０２)が第２静電気防止回路（１０９）以外にも抵抗(R)を通してショーティングバー（１０４）と接続されたことを除外しては同一な構成要素を具備する。
【００８６】
検査パッド(１０２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(１０２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００８７】
第１静電気防止回路(１０８)は、検査パッド(１０２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(１０８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(１０２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(１０２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００８８】
このような第１静電気防止回路(１０８)は、検査パッド(１０２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(１０２)は液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００８９】
第２静電気防止回路(１０９)は、検査パッド(１０２)とショーティングバー(１０４)との間に接続される。このような第２静電気防止回路(１０９)は、検査パッド(１０２)を通して高電圧の静電気が流入される際に、検査パッド(１０２)をショーティングバー(１０４)と接続させて、他の検査パッド(１０２)と共に静電気に対して等電位が形成されるようにする。
【００９０】
これにより、検査パッド(１０２)に流入された静電気が等電位を形成するショーティングバー(１０４)の方へバイパスされる。このために、第２静電気防止回路(１０９)は、フローティング状態のゲート端子と、検査パッド(１０２)と接続されたソース端子と、ショーティングバー(１０４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【００９１】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００９２】
これにより、検査パッド(１０２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。
【００９３】
これにより、検査パッド(１０２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(１０４)の方へバイパスされる。これと共に、検査パッド(１０２)に流入された静電気は、抵抗(R)を通してショーティングバー(１０４)にバイパスされることで、静電気はより速かにバイパスされることができるようになる。
【００９４】
これとは異なり、検査パッド(１０２)を通して正常駆動電圧が供給される場合、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(１０２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００９５】
このように、図１０に図示された検査パッド部では、検査パッド(１０２)に静電気が流入される場合、第１静電気防止回路(１０８)及び第２静電気防止回路(１０９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(１０４)の方へバイパスされるようになる。又、検査パッド(１０２)に流入された静電気は、抵抗(R)を経由してショーティングバー(１０４)の方へバイパスされる。これにより、検査パッド(１０２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【００９６】
検査パッド(１０２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(１０９)及び抵抗(R)を通してショーティングバー(１０４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(１０２)を通す静電気流入を第１及び第２静電気防止回路(１０８，１０９)により遮断することができるようになる。
【００９７】
そして、検査パッド(１０２)は、グラインディングライン(GRL)に沿ってショーティングバー(１０４)を除去するグラインディング工程で第１及び第２静電気防止回路(１０８、１０９)、画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(１０８，１０９)の間のノード(N１)と検査パッド(１０２)を電気的に連結する連結ライン(１０６)は、グラインディングライン(GRL)の外側で検査パッド(１０２)から伸張されて検査パッド(１０２)の下に位置するノード(N１)と接続するようになる。
【００９８】
これにより、前記連結ライン(１０６)は、グラインディング工程により開放されることで、検査パッド(１０２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(１０８、１０９)と電気的に分離される。このように検査パッド(１０２)が電気的に分離することで、グラインディング工程以後に検査パッド(１０２)を通した液晶パネルの内部への静電気流入は遮断される。
【００９９】
図１１Ａは、本発明の第５の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図１１Ｂは、グラインディング工程以後の検査パッド部を図示したものである。図１１Ａに図示された検査パッド部は、図８Ａに図示された検査パッド部と比較する際、第１及び第２静電気防止回路(１１８、１１９)が相互に異なる連結ライン（１１５，１１６）を通して検査パッド(１１２)と接続されたことを除外しては同一な構成要素を具備する。
【０１００】
検査パッド(１１２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(１１２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【０１０１】
第１静電気防止回路(１１８)は、検査パッド(１１２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(１１８)は、検査パッド(１１２)と接続された第１連結ライン（１１５）と第１駆動電圧供給ライン(VSSL)との間に接続された第１ダイオード(D１)と、検査パッド(１１２)に接続された第１連結ライン（１１５）と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【０１０２】
このような第１静電気防止回路(１１８)は、検査パッド(１１２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(１１８)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【０１０３】
第２静電気防止回路(１１９)は、検査パッド(１１２)とショーティングバー(１１４)との間に接続される。このような第２静電気防止回路(１１９)は、検査パッド(１１２)を通して高電圧の静電気が流入される場合、検査パッド(１１２)をショーティングバー(１１４)と接続させて、他の検査パッド(１１２)と共に静電気に対して等電位が形成されるようにする。これにより、検査パッド(１１２)に流入された静電気が等電位を形成するショーティングバー(１１４)の方へバイパスされる。
【０１０４】
このために、第２静電気防止回路(１１９)は、フローティング状態のゲート端子と、検査パッド(１１２)と第２連結ライン（１１６）を通して接続されたソース端子と、ショーティングバー(１１４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【０１０５】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧により変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【０１０６】
これにより、検査パッド(１１２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(１１２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(１１４)の方へバイパスされる。
【０１０７】
これとは異なり、検査パッド(１１２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)の場合、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(１１２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【０１０８】
このように、図１１Ａに図示された検査パッド部では、検査パッド(１１２)に静電気が流入される場合、第１静電気防止回路(１１８)及び第２静電気防止回路(１１９)が駆動されて、静電気は第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(１１４)の方へバイパスされるようになる。これにより、検査パッド(１１２)を通した静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【０１０９】
検査パッド（１１２）と第１静電気防止回路(１１８)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(１１２)に流入された静電気が第１及び第２静電気防止回路(１１８，１１９)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は１０Ｋル?１Ｍル範囲の抵抗値を持つことが好ましい。
【０１１０】
検査パッド(１１２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(１１９)を通してショーティングバー(１０４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(１１２)を通す静電気流入を第１及び第２静電気防止回路(１１８，１１９)により遮断することができるようになる。
【０１１１】
そして、検査パッド(１１２)は、グラインディングライン(GRL)に沿ってショーティングバー(１１４)を除去するグラインディング工程で、図１１Ｂに図示するように、第１及び第２静電気防止回路(１１８、１１９)、画像表示部の信号ライン（図示されない）と電気的に分離される。
【０１１２】
このために、第１静電気防止回路(１１８)と検査パッド(１１５)を連結させる第１連結ライン(１１５)は、検査パッド(１１２)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(１１２)の下に位置する第１静電気防止回路(１１８)と接続するようになる。
【０１１３】
第２静電気防止回路(１１９)と検査パッド(１１２)を連結させる第２連結ライン(１１６)は、検査パッド(１１２)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(１１２)の下に位置する第２静電気防止回路(１１９)と接続するようになる。
【０１１４】
これにより、第１及び第２連結ライン(１１５，１１６)はグラインディング工程により開放されることで、検査パッド(１１２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(１１８、１１９)と電気的に分離される。このように検査パッド(１１２)が電気的に分離することで、グラインディング工程以後に検査パッド(１１２)を通した液晶パネルの内部への静電気流入は遮断される。
【０１１５】
【発明の効果】
上述したように、本発明による静電気防止のための液晶パネルは、パッド部で静電気が流入される場合、第１静電気防止回路と、フローティングゲート薄膜トランジスタを含む第２静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第１及び第２駆動電圧供給ラインの方にバイパスされることと同時に等電位を形成するショーティングバーの方にバイパスされるようにすることで、静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【０１１６】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能である。
【図面の簡単な説明】
【図１】 一般的な検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図２】 他の検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図３】 従来の静電気防止回路を含む検査パッド部を図示した図面である。
【図４】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図５】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図６】 本発明の第１の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図７】 図６に図示されたフローティングゲート薄膜トランジスタの動作電圧の範囲を図示したグラフである。
【図８Ａ】 本発明の第２の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図８Ｂ】 グラインディング工程後、図８Ａに図示された検査パッド部を図示した図面である。
【図９】 本発明の第３の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図１０】 本発明の第４の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図１１Ａ】 本発明の第５の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図１１Ｂ】 グラインディング工程後、図１１Ａに図示された検査パッド部を図示した図面である。
【符号の説明】
２、１２： 液晶パネル、４、１４： 画像表示部、６、１６： パッド部、８、１８、２０： 検査パッド部、３２，４２，５２，６２，８２，９２，１０２，１１２： 検査パッド、３６，４６，５６，６８，８８，９８，１０８，１１８： 静電気防止回路、６９，８９，９９，１０９，１１９： 第２静電気防止回路、４４，５４，６４，８４，９４，１０４，１１４：ショーティングバー、６６，８６，９６，１０６，１１６： 連結ライン。
【発明の属する技術分野】
本発明は液晶パネルに関わり、特に、パッド部を介する静電気の流入を防止することができる液晶パネルに関するものである。
【０００２】
【従来の技術】
通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することにより画像を表示するようになる。このために、液晶表示装置は、液晶セルがマトリックス形態に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。
【０００３】
液晶パネルは、相互対向して接合された薄膜トランジスタキアレイ基板及びカラーフィルターキアレイ基板と、二つの基板の一定なセルギャップ維持のためのスペーサと、そのセルギャップに充填された液晶を具備する。
【０００４】
薄膜トランジスタキアレイ基板は、ゲートライン及びデータラインと、そのゲートラインとデータラインの交差部ごとにスイッチ素子として形成された薄膜トランジスタと、液晶セル単位として形成されて薄膜トランジスタに接続された画素電極で構成される。ゲートラインとデータラインは、それぞれのパッド部を通して駆動回路からの信号を受信する。薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素電圧信号を画素電極に供給する。
【０００５】
カラーフィルターキアレイ基板は、液晶セル単位として形成されたカラーフィルターと、各各のカラーフィルターの間の区分及び外部光反射のためのブラックキマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極等から構成される。
【０００６】
液晶パネルは、薄膜トランジスタキアレイ基板とカラーフィルターキアレイ基板を別に製作して合着した後、液晶を注入して完成するようになる。
【０００７】
このように完成された液晶パネルは、不良可否を検出するために、点灯検査などのような検査過程を経るようになる。検査過程のために、液晶パネルは、図１及び図２に図示するように、テスト信号供給のための検査パッド部（８，１８，２０）を具備する。
【０００８】
図１に図示された液晶パネル(２)は、多数個の液晶セルが用意された画像表示部(４)と、画像表示部(４)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(６)と、検査過程で利用される検査パッド部(８)を具備する。
【０００９】
図１に図示された連結パッド部(６)は、画像表示部(４)の信号ラインと接続される。このような連結パッド部(６)は、外部駆動回路から供給される駆動信号を画像表示部(４)の信号ラインに供給する。
【００１０】
検査パッド部(８)は、画像表示部(４)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(６)と分離して形成される。このような検査パッド部(８)は、液晶パネル(２)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(４)の信号ラインに供給するようになる。
【００１１】
図２に図示された液晶パネル(１２)は、多数個の液晶セルが用意された画像表示部(１４)と、画像表示部(１４)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(１６)と、検査過程で利用される検査パッド部(１８、２０)を具備する。
【００１２】
図２に図示された検査パッド部(１８，２０)は、画像表示部(１４)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(１６)の両側に一体化されて形成される。このような検査パッド部(１４)は、液晶パネル(１２)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(１４)の信号ラインに供給する。
【００１３】
実際に、検査パッド部は、図３に図示するように、多数個の検査パッド(３２)と、検査パッド(３２)のそれぞれと接続される静電気防止回路(３６)を具備する。
【００１４】
図３に図示された検査パッド(３２)は、画像表示部の信号ラインと接続される。静電気防止回路(３６)のそれぞれは、検査パッド(３２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、静電気防止回路(３６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(３２)の出力段の間に接続された第１ダイオード(D１)と、検査パッド(３２)の出力段と第２駆動電圧供給ライン(VDDL)の間に接続された第２ダイオード(D２)で構成される。
【００１５】
このような静電気防止回路(３６)は、検査パッド(３２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにすることにより、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００１６】
しかし、このような構成を持つ検査パッド部では、検査パッド(３２)が独立的に形成されることにより、その検査パッド(３２)の間に等電位を形成することができなくなる。これにより、液晶パネルの製造工程及び検査過程で検査パッド(３２)を通して流入される静電気が静電気防止回路(３６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【００１７】
図４は、検査パッド部の他の構成を図示したものである。図４に図示された検査パッド部は、多数個の検査パッド（４２）と、検査パッド（４２）のそれぞれと接続される静電気防止回路(４６)と、検査パッド（４２）と共通接続されたショーティングバー(４４)を具備する。
【００１８】
図４に図示された検査パッド(４２)は、画像表示部の信号ラインと接続され、ショーティングバー(４４)に共通接続される。静電気防止回路(４６)は、検査パッド(４２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(４６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(４２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(４２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００１９】
このような静電気防止回路(４６)は、検査パッド(４２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(４６)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００２０】
特に、検査パッド(４２)は、ショーティングバー(４４)により等電位を形成する。これにより、スクライビング工程で、ショーティングバー(４４)が除去される前まで検査パッド（４２）に流入された静電気は、等電位を形成する検査パッド(４２)に拡散することにより、静電気防止回路(３６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してより早くバイパスされる。
【００２１】
しかし、図４に図示された検査パッド部は、スクライビング工程でショーティングバー(４４)が除去された以後には、図３に図示されたように、検査パッド(４２)が分離されるので等電位を形成することができなくなる。これにより、スクライビング工程以後に遂行される後続工程と点灯検査の間に、検査パッド(４２)を通して流入された静電気が静電気防止回路(４６)と第１及び第２駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【００２２】
図５は、検査パッド部の他の構成を図示したものである。図５に図示された検査パッド部は、多数個の検査パッド（５２）と、検査パッド（５２）のそれぞれと接続される静電気防止回路(５６)と、検査パッド（５２）と共通接続されたショーティングバー(５４)と、検査パッド（５２）のそれぞれとショーティングバー(５４)の間にそれぞれ接続された抵抗(R)を具備する。
【００２３】
図５に図示された検査パッド(５２)は、画像表示部の信号ラインと接続され、抵抗(R)を通してショーティングバー(５４)に共通接続される。静電気防止回路(５６)は、検査パッド(５２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(５６)は、第１駆動電圧供給ライン(VSSL)と検査パッド(５２)の出力段の間に接続された第１ダイオード(D１)と、検査パッド(５２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００２４】
このような静電気防止回路(５６)は、検査パッド(５２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(５６)は、液晶パネルの内部の薄膜トランジスタキアレイを静電気から保護するようになる。なお、検査パッド(５２)に流入された静電気は、グラインディング工程でショーティングバー(５４)が除去される前まで抵抗(R)を経由してショーティングバー(５４)にバイパスされる。
【００２５】
しかし、抵抗(R)を通した連結なので検査パッド(５２)に流入された静電気がショーティングバー(５４)にバイパスされるには限界があり、液晶パネルの内部に伝達する問題が発生するようになる。
【００２６】
【発明が解決しようとする課題】
このように、従来の検査パッド部は、静電気防止回路を利用して液晶パネル製造工程及び検査過程から検査パッドに流入された静電気から液晶パネルの内部の薄膜トランジスタキアレイを効果的に保護することができなかった。
【００２７】
従って、本発明の目的は、パッドを通する静電気流入を防止することができる液晶パネルを提供することにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る静電気防止のための液晶パネルは、多数の液晶セルで構成された画像表示部と、画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備し、パッド部が信号ラインと接続された多数のパッドと、パッドと第１及び第２駆動電圧供給ラインとの間に形成されてパッドに流入される静電気を前記第１及び第２駆動電圧供給ラインの方にバイパスさせる第１静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含んでパッドに流入された静電気によりパッドをショーティングバーと接続させてパッドが静電気に対して等電位を形成するようにする第２静電気防止回路を具備することを特徴とする。
【００２９】
ここで、第２静電気防止回路は、パッドに正常的な駆動信号が供給されれば、そのパッドをショーティングバー及び他のパッドと絶縁されるようにして画像表示部の信号ラインに供給されるようにすることを特徴とする。
【００３０】
そして、第２静電気防止回路は、ショーティングバーと接続された薄膜トランジスタの第１端子とフローティングゲートとの間に接続された第１キャパシタと、パッドと接続された薄膜トランジスタの第２端子と前記フローティングゲートとの間に接続された第２キャパシタを更に具備することを特徴とする。
【００３２】
この際に、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された連結ラインを通して第１静電気防止回路と第２静電気防止回路との間のノードと接続されたことを特徴とする。
【００３３】
これとは異なり、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第１連結ラインを通して第２静電気防止回路と接続されて、パッドからグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第２連結ラインを通して第１静電気防止回路と接続されたことを特徴とする。
【００３４】
このようなパッドは、ショーティングバーを除去するグラインディング工程により第１静電気防止回路、第２静電気防止回路、及び画像表示部の信号ラインと電気的に分離することを特徴とする。
【００３５】
ここで、ノードと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【００３６】
また、第２連結ラインと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【００３７】
さらに、パッドとショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする。
【００３８】
このようなパッド部は、画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、液晶パネル検査のために画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、第２静電気防止回路は、検査パッドのそれぞれに接続されたことを特徴とする。
【００３９】
本発明に係る静電気防止のための液晶パネルは、パッド部に静電気が流入される際に第１静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含む第２静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第１及び第２駆動電圧供給ラインの方にバイパスされることと同時に、等電位を形成するショーティングバーの方にバイパスされるようにすることにより静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【００４０】
【発明の実施の形態】
図６は、本発明の第１の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図６に図示された検査パッド部は、多数個の検査パッド(６２)と、検査パッド(６２)のそれぞれと第１及び第２駆動電圧供給ライン(VDDL、VSSL)との間に接続された第１静電気防止回路(６８)と、検査パッド(６２)のそれぞれとショーティングバー(６４)との間に接続された第２静電気防止回路(６９)を具備する。
【００４１】
検査パッド(６２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(６２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００４２】
第１静電気防止回路(６８)は、検査パッド(６２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(６８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(６２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(６２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００４３】
このような第１静電気防止回路(６８)は、検査パッド(６２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(６２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００４４】
第２静電気防止回路(６９)は、検査パッド(６２)とショーティングバー(６４)の間に接続される。このような第２静電気防止回路(６９)は、検査パッド(６２)を通して高電圧の静電気が流入される際に検査パッド(６２)をショーティングバー(６４)と接続させて他の検査パッド(６２)と共に静電気に対して等電位が形成されるようにする。
【００４５】
これにより、検査パッド(６２)に流入された静電気を等電位を形成するショーティングバー(６４)の方へバイパスされる。このために、第２静電気防止回路(６９)は、フローティング状態のゲート端子と、検査パッド(６２)と接続されたソース端子と、ショーティングバー(６４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子の間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子の間に接続された第２キャパシタ(C２)を具備する。
【００４６】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、次式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００４７】
【数１】
これにより、検査パッド(６２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図７に図示されたグラフのA及びC領域のように、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(６２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(６４)の方へバイパスされる。
【００４９】
これとは異なり、検査パッド(６２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図７に図示されたグラフのB領域のように、正常駆動電圧(-2０V＜Vds＜2０V)が印加される際に、数Ｍルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(６２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００５０】
このように、図５に図示された検査パッド部では、検査パッド(６２)に静電気が流入される際に、第１静電気防止回路(６８)及び第２静電気防止回路(６９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(６４)の方へバイパスされるようになる。これにより、検査パッド(６２)を通す静電気が液晶パネルの内部に流入されることを防止して静電気から画像表示部を保護することができるようになる。
【００５１】
特に、検査パッド(６２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(６９)を通してショーティングバー(６４)に連結された構造をもつようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(６２)を通する静電気流入を第１及び第２静電気防止回路(６８，６９)により遮断することができるようになる。
【００５２】
そして、検査パッド(６２)は、グラインディングライン(GRL)に沿ってショーティングバー(６４)を除去するグラインディング工程で第１及び第２静電気防止回路(６８，６９)及び画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(６８，６９)の間のノード(N１)と検査パッド(６２)を電気的に連結する連結ライン(６６)は、検査パッド(６２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(６２)の下に位置するノード(N１)と接続するようになる。
【００５３】
これにより、前記連結ライン(６６)は、グラインディング工程により開放されることで、検査パッド(６２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(６８，６９)と電気的に分離される。このように、検査パッド(６２)が電気的に分離することで、グラインディング工程以後に検査パッド(６２)を通した静電気流入は遮断される。
【００５４】
図８Ａは、本発明の第２の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図８Ｂは、グラインディング工程以後の検査パッド部を図示したものである。
【００５５】
図８Ａに図示された検査パッド部は、図６に図示された検査パッド部と比較する際、第１及び第２静電気防止回路（８８，８９）の間に抵抗(R)が加えられたことを除外しては同一な構成要素を具備する。
【００５６】
検査パッド(８２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(８２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００５７】
第１静電気防止回路(８８)は、検査パッド(８２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、第１静電気防止回路(８８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(８２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(８２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００５８】
このような第１静電気防止回路(８８)は、検査パッド(８２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(８２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００５９】
第２静電気防止回路(８９)は、検査パッド(８２)とショーティングバー(８４)との間に接続される。このような第２静電気防止回路(８９)は、検査パッド(８２)を通して高電圧の静電気が流入される場合、検査パッド(８２)をショーティングバー(８４)と接続させて、他の検査パッド(８２)と共に静電気に対して等電位が形成されるようにする。
【００６０】
これにより、検査パッド(８２)に流入された静電気が等電位を形成するショーティングバー(８４)の方へバイパスされる。このために、第２静電気防止回路(８９)は、フローティング状態のゲート端子と、検査パッド(８２)と接続されたソース端子と、ショーティングバー(８４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子の間に接続された第２キャパシタ(C２)を具備する。
【００６１】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００６２】
これにより、検査パッド(８２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(８２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(８４)の方へバイパスされる。
【００６３】
これとは異なり、検査パッド(８２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(８２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００６４】
このように、図８Ａに図示された検査パッド部では、検査パッド(８２)に静電気が流入される場合、第１静電気防止回路(８８)及び第２静電気防止回路(８９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(８４)の方へバイパスされるようになる。これにより、検査パッド(８２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【００６５】
第１及び第２静電気防止回路(８８，８９)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(８２)に流入された静電気が第１及び第２静電気防止回路(８８，８９)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は１０Ｋル−１Ｍル範囲の抵抗値を持つことが好ましい。
【００６６】
検査パッド(８２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)を沿って個別的に分離し出すスクライビング工程以後にも、第２静電気防止回路(８９)を通してショーティングバー(８４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(８２)を通す静電気流入を第１及び第２静電気防止回路(８８，８９)により遮断することができるようになる。
【００６７】
そして、検査パッド(８２)は、グラインディングライン(GRL)に沿ってショーティングバー(８４)を除去するグラインディング工程で、図８Ｂに図示するように、第１及び第２静電気防止回路(８８，８９)及び画像表示部の信号ラインと電気的に分離される。
【００６８】
このために、第１及び第２静電気防止回路(８８，８９)の間のノード(N１)と検査パッド(８２)を電気的に連結する連結ライン(８６)は、検査パッド(８２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(８２)の下に位置するノード(N１)と接続するようになる。
【００６９】
これにより、前記連結ライン(８６)は、グラインディング工程により開放されることで、検査パッド(８２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(８８、８９)と電気的に分離される。このように検査パッド(８２)が電気的に分離することで、グラインディング工程以後に検査パッド(８２)を通した液晶パネルの内部への静電気流入は遮断される。
【００７０】
図９は、本発明の第３の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図９に図示された検査パッド部は、図８Ａに図示された検査パッド部と比較する際、電流制限用抵抗(R)の形成位置が第１静電気防止回路(９８)と画像表示部の信号ライン(図示しない)との間で変更されたことを除外しては同一な構成要素を具備する。
【００７１】
検査パッド(９２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(９２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００７２】
第１静電気防止回路(９８)は、検査パッド(９２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(９８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(９２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(９２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００７３】
このような第１静電気防止回路(９８)は、検査パッド(９２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(９２)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００７４】
第２静電気防止回路(９９)は、検査パッド(９２)とショーティングバー(９４)との間に接続される。このような第２静電気防止回路(９９)は、検査パッド(９２)を通して高電圧の静電気が流入される際に、検査パッド(９２)をショーティングバー(９４)と接続させて他の検査パッド(９２)と共に静電気に対して等電位が形成されるようにする。
【００７５】
これにより、検査パッド(９２)に流入された静電気が等電位を形成するショーティングバー(９４)の方へバイパスされる。このために、第２静電気防止回路(９９)は、フローティング状態のゲート端子と、検査パッド(９２)と接続されたソース端子と、ショーティングバー(９４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【００７６】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００７７】
これにより、検査パッド(９２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(９２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(９４)の方へバイパスされる。
【００７８】
これとは異なり、検査パッド(９２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(９２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００７９】
このように、図９に図示された検査パッド部では検査パッド(９２)に静電気が流入される際に、第１静電気防止回路(９８)及び第２静電気防止回路(９９)が駆動されて、静電気は第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(９４)の方へバイパスされるようになる。
【００８０】
これにより、検査パッド(９２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。第２静電気防止回路(９９)と画像表示部の信号ラインとの間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(９２)に流入された静電気が第１及び第２静電気防止回路(９８，９９)を通して完全にバイパスされずに画像表示部の方に流入される場合、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。
【００８１】
ここで、電流制限用抵抗(R)は１０Ｋル?１Ｍル範囲の抵抗値を持つことが好ましい。このような電流制限用抵抗(R)を第１及び第２静電気防止回路(９８，９９)の間にさらに追加する場合、画像表示部に対する静電気影響をさらに最小化することができる。
【００８２】
検査パッド(９２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(９９)を通してショーティングバー(９４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(９２)を通す静電気流入を第１及び第２静電気防止回路(９８，９９)により遮断することができるようになる。
【００８３】
そして、検査パッド(９２)は、グラインディングライン(GRL)に沿ってショーティングバー(９４)を除去するグラインディング工程で第１及び第２静電気防止回路(９８，９９)及び画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(９８，９９)の間のノード(N１)と検査パッド(９２)を電気的に連結する連結ライン(９６)は検査パッド(９２)の上方へ伸張された後、グラインディングライン(GRL)の外側で２回折曲されて下方へ伸張されて、検査パッド(９２)の下に位置するノード(N１)と接続するようになる。
【００８４】
これにより、前記連結ライン(９６)は、グラインディング工程により開放されることで、検査パッド(９２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(９８、９９)と電気的に分離される。このように検査パッド(９２)が電気的に分離することで、グラインディング工程以後に検査パッド(９２)を通した液晶パネルの内部への静電気流入は遮断される。
【００８５】
図１０は、本発明の第４の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図１０に図示された検査パッド部は、図６に図示された検査パッド部と比較する際、検査パッド(１０２)が第２静電気防止回路（１０９）以外にも抵抗(R)を通してショーティングバー（１０４）と接続されたことを除外しては同一な構成要素を具備する。
【００８６】
検査パッド(１０２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(１０２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【００８７】
第１静電気防止回路(１０８)は、検査パッド(１０２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(１０８)は、第１駆動電圧供給ライン(VSSL)と検査パッド(１０２)の出力段との間に接続された第１ダイオード(D１)と、検査パッド(１０２)の出力段と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【００８８】
このような第１静電気防止回路(１０８)は、検査パッド(１０２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(１０２)は液晶パネルの内部の画像表示部を静電気から保護するようになる。
【００８９】
第２静電気防止回路(１０９)は、検査パッド(１０２)とショーティングバー(１０４)との間に接続される。このような第２静電気防止回路(１０９)は、検査パッド(１０２)を通して高電圧の静電気が流入される際に、検査パッド(１０２)をショーティングバー(１０４)と接続させて、他の検査パッド(１０２)と共に静電気に対して等電位が形成されるようにする。
【００９０】
これにより、検査パッド(１０２)に流入された静電気が等電位を形成するショーティングバー(１０４)の方へバイパスされる。このために、第２静電気防止回路(１０９)は、フローティング状態のゲート端子と、検査パッド(１０２)と接続されたソース端子と、ショーティングバー(１０４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【００９１】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【００９２】
これにより、検査パッド(１０２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。
【００９３】
これにより、検査パッド(１０２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(１０４)の方へバイパスされる。これと共に、検査パッド(１０２)に流入された静電気は、抵抗(R)を通してショーティングバー(１０４)にバイパスされることで、静電気はより速かにバイパスされることができるようになる。
【００９４】
これとは異なり、検査パッド(１０２)を通して正常駆動電圧が供給される場合、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)のの際に、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(１０２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【００９５】
このように、図１０に図示された検査パッド部では、検査パッド(１０２)に静電気が流入される場合、第１静電気防止回路(１０８)及び第２静電気防止回路(１０９)が駆動されて、静電気は、第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(１０４)の方へバイパスされるようになる。又、検査パッド(１０２)に流入された静電気は、抵抗(R)を経由してショーティングバー(１０４)の方へバイパスされる。これにより、検査パッド(１０２)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【００９６】
検査パッド(１０２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(１０９)及び抵抗(R)を通してショーティングバー(１０４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(１０２)を通す静電気流入を第１及び第２静電気防止回路(１０８，１０９)により遮断することができるようになる。
【００９７】
そして、検査パッド(１０２)は、グラインディングライン(GRL)に沿ってショーティングバー(１０４)を除去するグラインディング工程で第１及び第２静電気防止回路(１０８、１０９)、画像表示部の信号ラインと電気的に分離される。このために、第１及び第２静電気防止回路(１０８，１０９)の間のノード(N１)と検査パッド(１０２)を電気的に連結する連結ライン(１０６)は、グラインディングライン(GRL)の外側で検査パッド(１０２)から伸張されて検査パッド(１０２)の下に位置するノード(N１)と接続するようになる。
【００９８】
これにより、前記連結ライン(１０６)は、グラインディング工程により開放されることで、検査パッド(１０２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(１０８、１０９)と電気的に分離される。このように検査パッド(１０２)が電気的に分離することで、グラインディング工程以後に検査パッド(１０２)を通した液晶パネルの内部への静電気流入は遮断される。
【００９９】
図１１Ａは、本発明の第５の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図１１Ｂは、グラインディング工程以後の検査パッド部を図示したものである。図１１Ａに図示された検査パッド部は、図８Ａに図示された検査パッド部と比較する際、第１及び第２静電気防止回路(１１８、１１９)が相互に異なる連結ライン（１１５，１１６）を通して検査パッド(１１２)と接続されたことを除外しては同一な構成要素を具備する。
【０１００】
検査パッド(１１２)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(１１２)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【０１０１】
第１静電気防止回路(１１８)は、検査パッド(１１２)と第１及び第２駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第１静電気防止回路(１１８)は、検査パッド(１１２)と接続された第１連結ライン（１１５）と第１駆動電圧供給ライン(VSSL)との間に接続された第１ダイオード(D１)と、検査パッド(１１２)に接続された第１連結ライン（１１５）と第２駆動電圧供給ライン(VDDL)との間に接続された第２ダイオード(D２)で構成される。
【０１０２】
このような第１静電気防止回路(１１８)は、検査パッド(１１２)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第１及び第２駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第１静電気防止回路(１１８)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【０１０３】
第２静電気防止回路(１１９)は、検査パッド(１１２)とショーティングバー(１１４)との間に接続される。このような第２静電気防止回路(１１９)は、検査パッド(１１２)を通して高電圧の静電気が流入される場合、検査パッド(１１２)をショーティングバー(１１４)と接続させて、他の検査パッド(１１２)と共に静電気に対して等電位が形成されるようにする。これにより、検査パッド(１１２)に流入された静電気が等電位を形成するショーティングバー(１１４)の方へバイパスされる。
【０１０４】
このために、第２静電気防止回路(１１９)は、フローティング状態のゲート端子と、検査パッド(１１２)と第２連結ライン（１１６）を通して接続されたソース端子と、ショーティングバー(１１４)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第１キャパシタ(C１)と、ゲート端子とソース端子との間に接続された第２キャパシタ(C２)を具備する。
【０１０５】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧により変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第１及び第２キャパシタ(C１、C２)の容量によって決まる。
【０１０６】
これにより、検査パッド(１１２)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(１１２)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(１１４)の方へバイパスされる。
【０１０７】
これとは異なり、検査パッド(１１２)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)が正常駆動電圧(-2０V＜Vds＜2０V)の場合、数Ｍル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(１１２)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【０１０８】
このように、図１１Ａに図示された検査パッド部では、検査パッド(１１２)に静電気が流入される場合、第１静電気防止回路(１１８)及び第２静電気防止回路(１１９)が駆動されて、静電気は第１及び第２駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(１１４)の方へバイパスされるようになる。これにより、検査パッド(１１２)を通した静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【０１０９】
検査パッド（１１２）と第１静電気防止回路(１１８)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(１１２)に流入された静電気が第１及び第２静電気防止回路(１１８，１１９)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は１０Ｋル?１Ｍル範囲の抵抗値を持つことが好ましい。
【０１１０】
検査パッド(１１２)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第２静電気防止回路(１１９)を通してショーティングバー(１０４)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(１１２)を通す静電気流入を第１及び第２静電気防止回路(１１８，１１９)により遮断することができるようになる。
【０１１１】
そして、検査パッド(１１２)は、グラインディングライン(GRL)に沿ってショーティングバー(１１４)を除去するグラインディング工程で、図１１Ｂに図示するように、第１及び第２静電気防止回路(１１８、１１９)、画像表示部の信号ライン（図示されない）と電気的に分離される。
【０１１２】
このために、第１静電気防止回路(１１８)と検査パッド(１１５)を連結させる第１連結ライン(１１５)は、検査パッド(１１２)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(１１２)の下に位置する第１静電気防止回路(１１８)と接続するようになる。
【０１１３】
第２静電気防止回路(１１９)と検査パッド(１１２)を連結させる第２連結ライン(１１６)は、検査パッド(１１２)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(１１２)の下に位置する第２静電気防止回路(１１９)と接続するようになる。
【０１１４】
これにより、第１及び第２連結ライン(１１５，１１６)はグラインディング工程により開放されることで、検査パッド(１１２)が画像表示部の信号ラインと電気的に分離することと同時に第１及び第２静電気防止回路(１１８、１１９)と電気的に分離される。このように検査パッド(１１２)が電気的に分離することで、グラインディング工程以後に検査パッド(１１２)を通した液晶パネルの内部への静電気流入は遮断される。
【０１１５】
【発明の効果】
上述したように、本発明による静電気防止のための液晶パネルは、パッド部で静電気が流入される場合、第１静電気防止回路と、フローティングゲート薄膜トランジスタを含む第２静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第１及び第２駆動電圧供給ラインの方にバイパスされることと同時に等電位を形成するショーティングバーの方にバイパスされるようにすることで、静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【０１１６】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能である。
【図面の簡単な説明】
【図１】 一般的な検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図２】 他の検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図３】 従来の静電気防止回路を含む検査パッド部を図示した図面である。
【図４】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図５】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図６】 本発明の第１の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図７】 図６に図示されたフローティングゲート薄膜トランジスタの動作電圧の範囲を図示したグラフである。
【図８Ａ】 本発明の第２の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図８Ｂ】 グラインディング工程後、図８Ａに図示された検査パッド部を図示した図面である。
【図９】 本発明の第３の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図１０】 本発明の第４の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図１１Ａ】 本発明の第５の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図１１Ｂ】 グラインディング工程後、図１１Ａに図示された検査パッド部を図示した図面である。
【符号の説明】
２、１２： 液晶パネル、４、１４： 画像表示部、６、１６： パッド部、８、１８、２０： 検査パッド部、３２，４２，５２，６２，８２，９２，１０２，１１２： 検査パッド、３６，４６，５６，６８，８８，９８，１０８，１１８： 静電気防止回路、６９，８９，９９，１０９，１１９： 第２静電気防止回路、４４，５４，６４，８４，９４，１０４，１１４：ショーティングバー、６６，８６，９６，１０６，１１６： 連結ライン。
Claims (10)
- 多数の液晶セルで構成された画像表示部と、前記画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備して、前記パッド部は、前記信号ラインと接続された多数のパッドと、前記パッドと第１及び第２駆動電圧供給ラインとの間に形成されて前記パッドに流入される静電気を前記第１及び第２駆動電圧供給ラインの方にバイパスさせる第１静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含んで前記パッドに流入された静電気により前記パッドをショーティングバーと接続させて前記パッドが前記静電気に対して等電位を形成させる第２静電気防止回路とを具備することを特徴とする静電気防止のための液晶パネル。
- 前記第２静電気防止回路は、前記パッドに正常的な駆動信号が供給されればそのパッドをショーティングバー及び他のパッドと絶縁されるようにして前記画像表示部の信号ラインに供給されるようにすることを特徴とする請求項１記載の静電気防止のための液晶パネル。
- 前記第２静電気防止回路は、前記ショーティングバーと接続された前記薄膜トランジスタの第１端子と前記フローティングゲートとの間に接続された第１キャパシタと、前記パッドと接続された前記薄膜トランジスタの第２端子と前記フローティングゲートとの間に接続された第２キャパシタを更に具備することを特徴とする請求項１記載の静電気防止のための液晶パネル。
- 前記パッドは、前記パッドから前記ショーティングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された連結ラインを通して前記第１静電気防止回路と前記第２静電気防止回路との間のノードと接続されたことを特徴とする請求項１記載の静電気防止のための液晶パネル。
- 前記パッドは、前記パッドから前記ショーティングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第１連結ラインを通して前記第２静電気防止回路と接続され、前記パッドから前記グラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第２連結ラインを通して前記第１静電気防止回路と接続されたことを特徴とする請求項１記載の静電気防止のための液晶パネル。
- 前記パッドは、前記ショーティングバーを除去するグラインディング工程により前記第１静電気防止回路、第２静電気防止回路、及び前記画像表示部の信号ラインと電気的に分離されることを特徴とする請求項４又は請求項５記載の静電気防止のための液晶パネル。
- 前記ノードと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項５記載の静電気防止のための液晶パネル。
- 前記第２連結ラインと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項５記載の静電気防止のための液晶パネル。
- 前記パッドと前記ショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする請求項１記載の静電気防止のための液晶パネル。
- 前記パッド部は、前記画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、前記液晶パネルの検査のために前記画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、前記第２静電気防止回路は、前記検査パッドのそれぞれに接続されたことを特徴とする請求項１記載の静電気防止のための液晶パネル。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020047867A KR100555301B1 (ko) | 2002-08-13 | 2002-08-13 | 정전기 방지를 위한 액정패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078187A JP2004078187A (ja) | 2004-03-11 |
| JP4080384B2 true JP4080384B2 (ja) | 2008-04-23 |
Family
ID=31713120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003187635A Expired - Lifetime JP4080384B2 (ja) | 2002-08-13 | 2003-06-30 | 静電気防止のための液晶パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7154568B2 (ja) |
| JP (1) | JP4080384B2 (ja) |
| KR (1) | KR100555301B1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555301B1 (ko) * | 2002-08-13 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 액정패널 |
| JP2005062725A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP2005156703A (ja) * | 2003-11-21 | 2005-06-16 | Seiko Epson Corp | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
| KR100719537B1 (ko) * | 2004-10-14 | 2007-05-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 평판 표시장치용 기판 |
| KR20060086178A (ko) | 2005-01-26 | 2006-07-31 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2006309110A (ja) * | 2005-03-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
| JP4633121B2 (ja) * | 2005-09-01 | 2011-02-16 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
| US20090128469A1 (en) * | 2005-11-10 | 2009-05-21 | Sharp Kabushiki Kaisha | Display Device and Electronic Device Provided with Same |
| KR101197054B1 (ko) * | 2005-11-14 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2007097173A1 (ja) * | 2006-02-22 | 2007-08-30 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
| TWI310675B (en) * | 2006-05-17 | 2009-06-01 | Wintek Corp | Flat panel display and display panel |
| JP4211805B2 (ja) * | 2006-06-01 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
| KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101362015B1 (ko) * | 2008-12-24 | 2014-02-11 | 엘지디스플레이 주식회사 | 정전기 보호회로를 구비한 평판표시장치 |
| KR101375845B1 (ko) * | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101635858B1 (ko) * | 2010-03-23 | 2016-07-05 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101702105B1 (ko) * | 2010-06-16 | 2017-02-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR101855235B1 (ko) * | 2010-12-27 | 2018-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN102331644B (zh) * | 2011-06-17 | 2013-05-15 | 深圳市华星光电技术有限公司 | 液晶显示器的静电放电保护装置 |
| US20130083457A1 (en) * | 2011-09-30 | 2013-04-04 | Apple Inc. | System and method for manufacturing a display panel or other patterned device |
| KR102028326B1 (ko) * | 2012-12-28 | 2019-11-14 | 엘지디스플레이 주식회사 | 표시장치 |
| US20150022211A1 (en) * | 2013-07-19 | 2015-01-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Detection circuit for display panel |
| KR102315889B1 (ko) | 2015-04-14 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 패널 |
| CN105607322A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及驱动方法 |
| CN105813365B (zh) * | 2016-05-23 | 2018-01-02 | 京东方科技集团股份有限公司 | 一种静电保护电路、显示面板及显示装置 |
| WO2018116263A1 (en) * | 2016-12-24 | 2018-06-28 | Indian Institute Of Science | Low power electrostatic discharge protection circuit |
| KR20200043580A (ko) | 2018-10-17 | 2020-04-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109841535B (zh) * | 2019-01-31 | 2022-04-15 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| US10893605B2 (en) * | 2019-05-28 | 2021-01-12 | Seagate Technology Llc | Textured test pads for printed circuit board testing |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980471A (ja) | 1995-09-07 | 1997-03-28 | Sony Corp | 液晶表示装置の保護回路 |
| KR980003731A (ko) * | 1996-06-11 | 1998-03-30 | 김광호 | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 |
| US6175394B1 (en) * | 1996-12-03 | 2001-01-16 | Chung-Cheng Wu | Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays |
| US6337722B1 (en) * | 1997-08-07 | 2002-01-08 | Lg.Philips Lcd Co., Ltd | Liquid crystal display panel having electrostatic discharge prevention circuitry |
| KR100299686B1 (ko) * | 1997-10-14 | 2001-10-27 | 윤종용 | 정전기방전기능을가지는액정표시장치및그제조방법 |
| JP3140419B2 (ja) * | 1998-04-13 | 2001-03-05 | セイコーインスツルメンツ株式会社 | Ｌｃｄコントローラーｉｃの保護回路 |
| KR100363095B1 (ko) * | 2000-12-06 | 2002-12-05 | 삼성전자 주식회사 | 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로 |
| KR100353955B1 (ko) * | 2000-12-20 | 2002-09-28 | 엘지.필립스 엘시디 주식회사 | 신호라인 검사를 위한 액정표시장치 |
| KR100555301B1 (ko) * | 2002-08-13 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 액정패널 |
-
2002
- 2002-08-13 KR KR1020020047867A patent/KR100555301B1/ko active IP Right Grant
-
2003
- 2003-06-23 US US10/600,757 patent/US7154568B2/en not_active Expired - Lifetime
- 2003-06-30 JP JP2003187635A patent/JP4080384B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040032544A1 (en) | 2004-02-19 |
| JP2004078187A (ja) | 2004-03-11 |
| KR100555301B1 (ko) | 2006-03-03 |
| KR20040015584A (ko) | 2004-02-19 |
| US7154568B2 (en) | 2006-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4080384B2 (ja) | 静電気防止のための液晶パネル | |
| JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| KR101033463B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
| US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
| US8780309B2 (en) | Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same | |
| US20010045998A1 (en) | Active-matrix substrate and inspecting method thereof | |
| KR20080018773A (ko) | 액정표시장치 | |
| JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| US11966132B2 (en) | Display device | |
| US5596342A (en) | Display device having separate short circuit wires for data and gate lines for protection against static discharges | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| KR100911313B1 (ko) | 액정 표시 패널 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| KR20080034315A (ko) | 액정표시장치용 어레이 기판 | |
| KR100495855B1 (ko) | 액정표시장치 | |
| JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
| JPH02118617A (ja) | マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法 | |
| KR100924228B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| KR100863999B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| KR20050053441A (ko) | 수평 전계 인가형 액정표시패널의 검사장치 및 검사방법 | |
| KR20050005257A (ko) | 액정 표시 장치 | |
| JPH1039339A (ja) | 液晶表示装置 | |
| KR20040028390A (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4080384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |