JPH02118617A

JPH02118617A - マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法

Info

Publication number: JPH02118617A
Application number: JP63273542A
Authority: JP
Inventors: Kiyohiro Kawasaki; 清弘川崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-10-28
Filing date: 1988-10-28
Publication date: 1990-05-02
Anticipated expiration: 2010-12-06
Also published as: JPH07113725B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、液晶パネルとりわけ絵素毎にスイッチング素
子を内蔵したアクティブ型の液晶パネル等のマトリック
ス型画像表示装置及びその装置において有効な保護回路
に関するものである。

従来の技術近年の微細加工技術、液晶材料及び実装技術等の進歩に
より２−６インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する２
枚のガラス板の一方にＲＯＢの着色層を形成しておくこ
とによりカラー表示も容易に実現ざれ、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルではクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。

このような液晶パネルは、走査線としては１２０−２４
０本、信号線としては２４０−７２０本程鹿のマトリク
ス編成が標準的で、例えば第５図に示すように液晶パネ
ル１を構成する一方のガラス基板２上に形成された走査
線の電極端子群６（図示せず）に駆動信号を供゛給する
半導体集積回路チップ３を直接接続するＣＯＣ；　（Ｃ
ｈ　ｉ　ｐ−０ｎ−Ｇｌａｓｓ）方式や、例えはポリイ
ミド系樹脂薄膜をベースとし、金メツキされた銅箔の端
子群（図示せず）を有する接続フィルム４を信号線の電
極端子群５に接着剤て圧接しながら固定する方式などの
実装手段によって電気信号が画像表示部己こ供給される
。便宜上二つの実装方式を同時に図示しているが、実際
にはいずれかの実装方式が選ばれることは言うまでもな
い。なお、７．８は液晶パネル１中火の画像表示部と信
号線及び走査線の電極端子群５．６との間を接続する配
線路で、必ずしも電極端子群と同し導電材で構成される
必要はない。

９は全ての絵素に共通の対抗電極を有するもう１枚のガ
ラス板で、２枚のガラス板２．９は所定の距離を隔てて
形成ざれ、その間隙はシール材と封口材で封止された閉
空間になっており、閉空間には液晶が充填されている。

多くの場合、ガラス板の閉空間側に着色層と称する染料
または顔料のいずれか一方もしくは両方を含む有機薄膜
が被着されて色表示機能が与えられるのでガラス基板９
はカラーフィルタと呼ばれる。そして液晶材の性質によ
ってはガラス板９上面またはガラス板２下面のいずれか
もしくは両面上に偏光板が貼付ざれ、液晶パネル１は電
気光学素子として機能する。

第６図は、スイッチング素子として絶縁ゲート型トラン
ジスタ１０を絵素毎に配置したアクティブ型液晶パネル
の等価回路図であり、第７図は同パネルの要部断面図で
ある。実線で描かれた素子は一方のガラス基板２上に、
そして破線で描かれた素子はもう一方のガラス基板９上
に形成されている。走査線１１（８）と信号線１２（７
）は、例えは非晶質シリコンを半導体層とし、Ｓｉ３Ｎ
４をゲート絶縁膜とする薄膜トランジスタ１０の形成と
同時にガラス基板２上に作製される。液晶セル１３は、
ガラス基板２上に形成された透明導電性の絵素電極１４
と、カラーフィルタ９上に形成された同じく透明導電性
の対抗電極１５と、２枚のガラス板で構成された閉空間
を満たす液晶１６とで構成ざれ、電気的にはコンデンサ
と同じ扱いを受ける。

着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層１７は先述したように、カラーフィルタ９の
閉空間側で絵素電極１４に対応してＲＧＢの三原色で所
定の配列に従って配置されている。全ての絵素電極１４
に共通の対抗電極１５は着色層１７の存在による電圧配
分損失を避けるためには図示したように着色層１７上に
形成される。液晶１６に接して２枚のガラス板上に被着
されたポリイミド系樹脂薄膜層１日は液晶分子を決めら
れた方向に揃えるための配向膜である。加えて液晶１６
にツイスト・ネマチック（ＴＮ）型のものを用いる場合
には上下に２枚の偏光板１９を必要とする。

ＲＯＢの着色層１７の境界に低反射性の不透明膜２０を
配置すると、ガラス基板２上の信号線等の配線層からの
反射光を防ＩＦできてコントラスト比が向上し、またス
イッチング素子１０の外部光照射によるリーク電流の増
大が防げて強い外光の下でも動作させることが可能とな
り、ブラックマトリクスとして実用化されている。ブラ
ックマトリクス材の構成も多数考えられるが、着色層の
境界に於ける段差の発生状況と光の透過率を考慮すると
、コスＩ・高にはなるが０．ＩＪ１ｍ程度の膜厚のＣｒ
薄膜が簡便である。

なお、第６図において蓄積容量２１はアクティブ型の液
晶パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき（フリッカ）
防止等には効果的であるので適宜採用される。また理解
を簡単にするため、薄膜トランジスタ１０、走査線１１
、信号線１２、及び蓄積容量２１に加えて光源などの主
要因子は第７図では省略されている。

以上述べたようにアクティブ型液晶パネルは、スイッチ
ング素子と絵素電極とよりなる栄位絵素が多数配置ざれ
、単位絵素間を結ぶ信号線や走査線などの電極線と、実
装に対応した電極端子群とを有するガラス板のような絶
縁性基板と、もう−枚のガラス板との精密組立技術によ
って得られる。

従って半導体集積回路と殆ど同じ様な装置、環境、手法
が必要であり、事実、７１　ｍオーダーのパターン形成
、薄膜堆積、液晶セル厚を対象とした製作技術を駆使し
ている。

クリーンルームにおいては湿度を５０％程度に制御しな
がらダストの極めて少ないエアーを循環させているため
、液晶パネルを構成するガラス板の帯電する危険性を完
全に避けることは不可能である。絶縁性基板上に形成さ
れた半導体素子が静電気によって簡単に破壊されること
は歴史的にみてもＭＯ５型半導体素子、ＳＯ８半導体素
子そしてＧａＡｓ系半導体素子と明らかなように、液晶
パネルにおいても例外ではない。配向膜のラビング処理
においては、乾燥した布による接触が与えられるので、
特に注意を要する。

もちろん、イオナイザーや除電ブロー等の補助手段を用
いて静電気による帯電量を低下させる取り組みも実施さ
れてはいるが、ガラス基板上にスイッング素子を形成す
る工程、２枚のガラス板を液晶パネル化する工程、接続
フィルムまたは半導体チップによる実装工程と、大きく
わけても三つの長い製造工程を乗り切るのはかなり困難
な状況である。静電気対策の一例として第８図に示した
ような先願例が開示されている。スイッチング素子とし
て絶縁ゲート型トランジスタｌＯを採用した場合、静電
気によって破壊もしくは特性の劣化を最も受は易いのは
、言うまでもなくゲート絶縁膜である。そこで短絡線２
２を導入し、走査線１１と信号線１２とを電気的に短絡
してゲート絶縁膜に静電気による高い電圧が加わらない
ようにしたものである。

発明が解決しようとする課題しかしながら、この先願例は以下に述べるような幾つか
の課題を抱えている。

まず、短絡線２２が存在したままでは７トリクス型画像
表示装置またはアクティブ基板として機能しないことで
ある。また、当然の事であるが走査線や信号線の断線チ
エツク、走査線と信号線との間のクロスリークといった
検査も出来ない。歩留まりが著しく高く、これらの検査
が不要となるためには、いましばらくの時間を要するで
あろうし、もっと製作し易い、言い替えれは設計と製作
に対するマージン（余裕度）を大きく出来るようなデバ
イス開発を必要とする。

従って、アクティブ基板単体の電気検査を可能ならし・
めるためには、短絡線をアクティブ基板と同時に形成す
ることは出来ず、アクティブ基板の電気検査終了後に新
たに製作工程を付加することになる。この事は当然コス
ト高と二次的な不良につながる。

本発明は、このような従来技術の課題を解決することを
目的とする。

課題を解決するための手段本発明は、先ず走査線及び信号線を適当な単位で直列に
接続してブロック化し、前記ブロック間を高抵抗素子と
絶縁ゲート型トランジスタで接続した状態で、ン＆晶パ
ネルを構成する一方のアクティブ基板の製作を終え、つ
ぎにパネル組み立て終了後または実装工程終了後に前記
直列接続と高抵抗素子及び絶縁ゲート型トランジスタの
接続を解除する事によって目的を達成するものである。

作用本発明によれば、走査線や信号線は適当な単位で直列に
接続してブロック化されているので同一ブロック内の断
線チエツクは可能であり、しかも各ブロック間は高抵抗
素子あるいはＯＦＦ状態の絶縁ゲート型トランジスタで
接続されているので異種ブロック間のクロスリーク測定
も可能である。

また高抵抗素子が走査線群と信号線群との間に蓄えられ
た静電気による帯電を徐々に放電してくれるので、急激
な放電または充電を避けることが可能となり、スイッチ
ング素子である絶縁ゲート型トランジスタの破壊または
特性の劣化による歩留まりの低下が阻止される。

実施例以下に、本発明の実施例を図面を参照して説明する。

走査線や信号線等の電極線を適当な単位で直列に接続し
てフロック化する手法については、既に本発明者が特願
昭６２−３００８１５号出願において簡便でかつ高速の
電気検査を実施する手段の一部として開示しており、第
１図には重複を避けるための例を挙げるにととめる。第
１図（ａ）には、例えば２４０本の走査線を６０本ずつ
４箇のフロック（Ｇ　１−０４）に分割し、３６０本の
信号線を６０本ずつ６箇のブロック（Ｓｌ−５６）に分
割して電極端子群を周辺部に配置したアクティブ基板２
を有するガラス板２３を示す。走査線側の電極端子群６
の両端には検査端子２４が、そして信号線側の電極端子
群５の両端と中央部には検査端子２５と２６がそれぞれ
配置されている。

２７は切断線で、明断線より外側の領域は不要となって
廃棄ざれ、アクティブ基板２として用いられる。

第１図（ｂ）は信号線側の電極端子群５の上下の両端部
２８．２９０部分拡大図を示す。上側のブロック（Ｓｌ
、Ｓ３．Ｓ５）には奇数番号の信号線に対応した、そし
て下側のブロック（Ｓ２゜Ｓ４．Ｓ６）には偶数番号の
信号線に対応した電極端子が配置されている。これは表
示画像の均質化を計るためと、信号線に映像信号を供給
する駆動回路の消費電力を低減させるための一般的な配
置である。−組の検査端子間の信号線を全て直列に接続
するためには、信号線１２の一方の端は電極端子５の一
方の端に接がれ、信号線１２のもう一方の端は対抗して
配置された電極端子５の他方の端に接がれるとともに、
電極端子５の間隙を織っては折り返し最近接の電極端子
に接続されるリターン線３０が切断線２７より外側に存
在する。

すなわち、切断によって全ての電極端子が独立する。

切断の他とこも電極線の直列状態を解除する方法は幾つ
か考えられ、第１図（ｃ）にその−例として、例えはＣ
ＯＧ実装に対応して小さな電極端子群５を配置した場合
を示す。この場合には一本の信号線は所定の電極端子と
、隣合った電極端子と二つの電極端子に接続されるので
、隣合った信号線との間に接続線３１が電極端子５の近
傍にあればよい。接続線３１の材質を選ぶことにより他
の導電性線路を消失する事なく接続線３１を食刻で除去
することも出来るし、必要とならば適当な絶縁膜で接続
線３１を被い、開口部３２を接続線３１上に形成してお
き適宜選択的に接続線３１を食刻で除去しても差し支え
ない。この場合においても電極線の直列化のための新た
な工程の発生を防ぐ事は、例えは接続線３１をゲート（
走査線）配線１２と同じ製造工程で形成することにより
容易に達成し得ることが証明されよう。

第２図（ａ、　）は本発明の実施例によるアクティブ基
板上の配置図を示し、第２図（ｂ）にはアクティブ基板
の等価回路を示す。リターン線３０あるいは接続線３１
等の接続手段によって直列に接続された同種のブロック
間、Ｃｌ−Ｇ２，０２Ｇ３．０３−Ｃ；４及び５ｌ−５
３，Ｓ３−３５゜Ｓ２−Ｓ４．Ｓ４−Ｓ６間と、異種の
ブロック間、Ｃｌ−５ｌ、０４−５２間に高抵抗素子３
３を接続した状態でアクティブ基板の形成を終えたもの
である。高抵抗素子の作製については後で詳細に述へる
が、高抵抗であるがゆえζこＬ述（）たフロック間ζこ
検査の為に電圧が印加されても高抵抗素子を流れる電流
は小さく、走査線と信号線間のブロック化された状態で
の短絡試験や、あるいはブロック内の断線試験に与える
誤差を実用上支障ない程度に納めることは容易である。

一方、この高抵抗素子３３がアクティブ基板上に存在し
、かつ電極線の直列状態が維持される限り、アクティブ
基板を有するカラス板２３が如何に高く帯電しても、ス
イッチング素子である絶縁ゲート型トランジスタ１０の
ゲート絶縁膜が破壊されるほどの電圧が発生することは
有り得ない。従って、パネル組立終了後においてもブロ
ック化されたままの状態で画像検査を行うのであれば、
静電気による破壊や二次不良の恐れは皆無となる。実装
工程終了後には電極線の独立化が実施されるのは言うま
でもないことであるし、実装工程終了後には接続された
駆動回路や半導体集積回路チップが静電気に対して液晶
パネルを防御する機能を発揮するので、液晶パネルか損
傷を受けることは無くなる。

第３図は本発明の他の実施例によるアクティブ基板上の
配置図と等価回路を示す。第２図との差異は異種のフロ
ック間Ｃｌ−３ｉ、０４−３２間にダイオード接続され
た絶縁ゲート型トランジスタ３４が配置されていること
にある。製造工程の増加を避けるためこのトランジスタ
はスイッチング素子である薄膜トランジスタ１０と同一
の工程で作製されることは言うまでもない。静電気に対
する保護能力だけから考えれば、二つのダイオード接続
されたトランジスタを逆方向ｔこかつ並列に配置するの
が望ましい。しかしながら、走査線と信号線との間の短
絡試験時には印加電圧の極性によらず、必ずどちらかが
ＯＮＬ／でしまうので短絡試験を行うことが出来なくな
る。そこで静電気に対する保護能力は片方向にしか有効
に作用しないがトランジスタは一つとし、短絡試験に対
応できるようにダイオードの方向を決める必要がある。

−船釣には短絡試験時には信号線側をゼロ電位とし、走
査線側に正の電圧を印加するので保護用トランジスタ３
４のゲートは信号線側に接続することになる。ＯＦＦ状
態のトランジスタ３４は高抵抗素子３３と同じ機能を発
揮する。

第２の実施例においては、異種ブロック間の保護素子が
ダイオードであるため片方向ではあるが静電気に対する
保護能力が著しく強化されるものの、画像表示のために
所定の信号電圧、走査線側で一５ｖ〜１５Ｖ、　　信号
線側で２Ｖ〜１５Ｖが印加されるとトランジスタ３４が
ＯＮ状態となってしまうので、信号線側の出力インピー
ダンスを余程低くしておかないと正常な画像が得られな
いことは注意すべきである。最終的にはトランジスタ３
４は接続を解除される。これに対して、高抵抗素子３３
が駆動回路に及ぼす影響は極めて少なく、必ずしも接続
を解除する必要はない。

走査線と信号線の直列状態、保護用の高抵抗素子とトラ
ンジスタの電極端子群との接続状態を解除する機会は、
アクティブ基板の電気検査終了後、パネル組み立て終了
後及び実装工程終了後と３回あり、いつ実施するかは各
種検査方式、実装方式そして静電気対策との兼ね合いに
よって決定すればよい。第４図には保護素子である高抵
抗素子３３と絶縁ゲート型トランジスタ３４を構成する
手段を示す。第４図（ａ）は本発明者が特開昭５７−９
５３４３号公報において開示した絶縁ゲート型トランジ
スタを工程簡略のためにドライエッチ対応で作製したば
あいの要部断面図を示し、ガラス基板２上にプラズマＣ
ＶＤて形成したゲート絶縁膜３５とエツチングストッパ
としての絶縁膜３６によって挟まれた不純物を殆ど含ま
ない非晶質シリコン層３７がトランジスタのチャネルを
構成している。従って第４図（ｂ）に示したようにゲー
ト電極（走査線）１１を付加しなければ、非晶質シリコ
ンＮ３７を高抵抗素子とする事が出来ることは容易に理
解されよう。なお配線Ｆｊ’３Ｂと非品質シリコン層３
７との間にはオーツク性改善のため不純物を含む非晶質
シリコン層３９が介在している。

高抵抗素子３３および絶縁ゲート型トランジスタ３４の
保護素子としての能力は走査線や信号線の抵抗値やブロ
ック化された電極線の本数等によって大きく左右ざれ、
検査規格との兼ね合も考慮のうえ決定される。具体的設
計事項としてはスイッチング素子である薄膜トランジス
タ１０の製作とのコンパチビリティから高抵抗チャネル
層３７の幅りと長さＷとの比Ｗ／Ｌで大きさを決定する
のが一般的である。

発明の効果以上述べたように、本発明によれば製造工程を増加させ
る事なく、断線検査、クロスショート検査、そして画像
検査と全ての検査が実施できるので、品質管理や工程管
理のためのデータ収集が可能である。従って突発的な工
程不良の早期発見、特性改善さらには歩留り向上等を目
的とする生産管理にとっては極めて実用的な価値を持つ
。また検査工程毎に不良品を除外して次工程に進めない
ことは、カラーフィルタや実装部品等の高価な主要部品
を無駄に消費しないという意味で、液晶パネル生産時の
ロスコスト低減の度合は歩留まりが低いほど効果的であ
る。もちろん、静電気を特徴とする特性劣化や歩留りの
低下は著しく減少し、生産性の向上が実現できたことは
言うまでも無いことである。

【図面の簡単な説明】

第１図は本発明における電極線を直列に接続してブロッ
ク化するための配置図、第２図と第３図は本発明にかか
る保護回路の一実施例の配置図と等価回路回、第４図は
同保護回路の一例の要部断面図を示し、第５図は同実施
例における液晶パネルへの実装手段を示す斜視図、第６
図は従来のアクティブ型液晶パネルの等価回路把、第７
図は同パネルの要部ｍ１面図、第８図は先願例で開示さ
れた静電気対策の一例の等価回路磨ブ゛ある。１・・・液晶パネル、２・・・（マトリクス）基板、３
・・・半導体チップ、４・・・接続フィルム、５．６・
・・信号線と走査線の電極端子群、９・・・カラーフィ
ルタ、１０・・・（スイッチング用）薄膜トランジスタ
、１１・・・走査線、１２・・・信号線、１３・・・液
晶セル、１４・・・絵素電極、１５・・・対抗透明電極
、１６・・・液晶、１８・・・配向膜、１９・・・偏光
板、２２・・・短絡線、２４．２５．２６・・・検査端
子、２７・・・切断線、３０・・・リターン線、３１・
・・接続線、３３・・・高抵抗素子、３４・・・（保護
用）絶縁ゲート型トランジスタ。代理人の氏名　弁理士　粟野重孝　はか１名第図〜ニール」イ第図］２

Claims

【特許請求の範囲】

（１）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が両端に検査端子を有するように複数本電気的
に直列に接続してブロック化されて形成されたマトリク
ス型画像表示装置であって、前記ブロック間に高抵抗が
接続されている事を特徴とするマトリクス型画像表示装
置の保護回路。
（２）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が両端に検査端子を有するように複数本電気的
に直列に接続してブロック化されて形成されたマトリク
ス型画像表示装置であって、同種のブロック間には高抵
抗が接続され、異種のブロック間にはゲートをソースま
たはドレインに接続した絶縁ゲート型トランジスタのソ
ース、ドレインが接続されている事を特徴とするマトリ
クス型画像表示装置の保護回路。
（３）パネル組み立て終了後、または実装工程終了後に
走査線及び信号線の直列接続が解除されることを特徴と
する保護回路を有するマトリクス型画像表示装置の製造
方法。
（４）パネル組み立て終了後、または実装工程終了後に
走査線及び信号線の直列接続と異種ブロック間に接続さ
れた絶縁ゲート型トランジスタの接続が解除されること
を特徴とする保護回路を有するマトリクス型画像表示装
置の製造方法。
（５）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が両端に検査端子を有するように複数本電気的
に直列に接続してブロック化されて形成され、同種のブ
ロック間には高抵抗が接続ざれ、異種のブロック間には
ゲートをソースまたはドレインに接続した絶縁ゲート型
トランジスタのソース、ドレインが接続されたマトリク
ス型画像表示装置の検査方法であって、前記絶縁ゲート
型トランジスタがＯＮしない極性の電圧を印可して走査
線と信号線との間の短絡試験を行なうことを特徴とする
検査方法。
（６）スイッチング素子が絶縁ゲート型トランジスタで
、高抵抗素子が絶縁ゲート型トランジスタのチャネルと
同一工程で形成されている事を特徴とする請求項１又は
２記載のマトリクス型画像表示装置の保護回路。