JPH07113725B2

JPH07113725B2 - マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法

Info

Publication number: JPH07113725B2
Application number: JP27354288A
Authority: JP
Inventors: 清弘川崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-10-28
Filing date: 1988-10-28
Publication date: 1995-12-06
Anticipated expiration: 2010-12-06
Also published as: JPH02118617A

Description

【発明の詳細な説明】産業上の利用分野本発明は、液晶パネルとりわけ絵素毎にスイッチング素
子を内蔵したアクティブ型の液晶パネル等のマトリック
ス型画像表示装置及びその装置において有効な保護回路
に関するものである。

従来の技術近年の微細加工技術、液晶材料及び実装技術等の進歩に
より２−６インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する２
枚のガラス板の一方にRGBの着色層を形成しておくこと
によりカラー表示も容易に実現され、また絵素毎にスイ
ッチング素子を内蔵させた、いわゆるアクティブ型の液
晶パネルではクロストークも少なくかつ高いコントラス
ト比を有する画像が保証される。

このような液晶パネルは、走査線としては120-240本、
信号線としては240-720本程度のマトリクス編成が標準
的で、例えば第５図に示すように液晶パネル１を構成す
る一方のガラス基板２上に形成された走査線の電極端子
群６（図示せず）に駆動信号を供給する半導体集積回路
チップ３を直接接続するCOG（Chip-On-Glass）方式や、
例えばポリイミド系樹脂薄膜をベースとし、金メッキさ
れた銅箔の端子群（図示せず）を有する接続フィルム４
を信号線の電極端子群５に接着剤で圧接しながら固定す
る方式などの実装手段によって電気信号が画像表示部に
供給される。便宜上二つの実装方式を同時に図示してい
るが、実際にはいずれかの実装方式が選ばれることは言
うまでもない。なお、７、８は液晶パネル１中央の画像
表示部と信号線及び走査線の電極端子群５、６との間を
接続する配線路で、必ずしも電極端子群と同じ導電材で
構成される必要はない。

９は全ての絵素に共通の対抗電極を有するもう１枚のガ
ラス板で、２枚のガラス板２、９は所定の距離を隔てて
形成され、その間隙はシール材と封口材で封止された閉
空間になっており、閉空間には液晶が充填されている。
多くの場合、ガラス板の閉空間側に着色層と称する染料
または顔料のいずれか一方もしくは両方を含む有機薄膜
が被着されて色表示機能が与えられるのでガラス基板９
はカラーフィルタと呼ばれる。そして液晶材の性質によ
ってはガラス板９上面またはガラス板２下面のいずれか
もしくは両面上に偏光板が貼付され、液晶パネル１は電
気光学素子として機能する。

第６図は、スイッチング素子として絶縁ゲート型トラン
ジスタ10を絵素毎に配置したアクティブ型液晶パネルの
等価回路図であり、第７図は同パネルの要部断面図であ
る。実線で描かれた素子は一方のガラス基板２上に、そ
して破線で描かれた素子はもう一方のガラス基板９上に
形成されている。走査線11（８）と信号線12（７）は、
例えば非晶質シリコンを半導体層とし、Si₃N₄をゲート
絶縁膜とする薄膜トランジスタ10の形成と同時にガラス
基板２上に作製される。液晶セル13はガラス基板２上に
形成された透明導電性の絵素電極14と、カラーフィルタ
９上に形成された同じく透明導電性の対抗電極15と、２
枚のガラス板で構成された閉空間を満たす液晶16とで構
成され、電気的にはコンデンサと同じ扱いを受ける。

着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層17は先述したように、カラーフィルタ９の閉
空間側で絵素電極14に対応してRGBの三原色で所定の配
列に従って配置されている。全ての絵素電極14に共通の
対抗電極15は着色層17の存在による電圧配分損失を避け
るためには図示したように着色層17上に形成される。液
晶16に接して２枚のガラス板上に被着されたポリイミド
系樹脂薄膜層18は液晶分子を決められた方向に揃えるた
めの配向膜である。加えて液晶16にツイスト・ネマチッ
ク（TN）型のものを用いる場合には上下に２枚の偏光板
19を必要とする。

RGBの着色層17の境界に低反射性の不透明膜20を配置す
ると、ガラス基板２上の信号線等の配線層からの反射光
を防止できてコントラスト比が向上し、またスイッチン
グ素子10の外部光照射によるリーク電流の増大が防げて
強い外光の下でも動作させることが可能となり、ブラッ
クマリトクスとして実用化されている。ブラックマトリ
クス材の構成も多数考えられるが、着色層の境界に於け
る段差の発生状況と光の透過率を考慮すると、コスト高
にはなるが0.1μｍ程度の膜厚のCr薄膜が簡便である。

なお、第６図において蓄積容量21はアクティブ型の液晶
パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき（フリッカ）
防止等には効果的であるので適宜採用される。また理解
を簡単にするため、薄膜トランジスタ10、走査線11、信
号線12、及び蓄積容量21に加えて光源などの主要因子は
第７図では省略されている。

以上述べたようにアクティブ型液晶パネルは、スイッチ
ング素子と絵素電極とよりなる単位絵素が多数配置さ
れ、単位絵素間を結ぶ信号線や走査線などの電極線と、
実装に対応した電極端子群とを有するガラス板のような
絶縁性基板と、もう一枚のガラス板との精密組立技術に
よって得られる。従って半導体集積回路と殆ど同じ様な
装置、環境、手法が必要であり、事実、μｍオーダーの
パターン形成、薄膜堆積、液晶セル厚を対象とした製作
技術を駆使している。

クリーンルームにおいては湿度を50％程度に制御しなが
らダストの極めて少ないエアーを循環させているため、
液晶パネルを構成するガラス板の帯電する危険性を完全
に避けることは不可能である。絶縁性基板上に形成され
た半導体素子が静電気によって簡単に破壊されることは
歴史的にみてもMOS型半導体素子、SOS半導体素子そして
GaAs系半導体素子と明らかなように、液晶パネルにおい
ても例外ではない。配向膜のラビング処理においては、
乾燥した布による接触が与えられるので、特に注意を要
する。

もちろん、イオナイザーや除電ブロー等の補助手段を用
いて静電気による帯電量を低下させる取り組みも実施さ
れてはいるが、ガラス基板上にスイッチング素子を形成
する工程、２枚のガラス板を液晶パネル化する工程、接
続フィルムまたは半導体チップによる実装工程と、大き
くわけても三つの長い製造工程を乗り切るのはかなり困
難な状況である。静電気対策の一例として第８図に示し
たような先願例が開示されている。スイッチング素子と
して絶縁ゲート型トランジスタ10を採用した場合、静電
気によって破壊もしくは特性の劣化を最も受け易いの
は、言うまでもなくゲート絶縁膜である。そこで短絡線
22を導入し、走査線11と信号線12とを電気的に短絡して
ゲート絶縁膜に静電気による高い電圧が加わらないよう
にしたものである。

発明が解決しようとする課題しかしながら、この先願例は以下に述べるような幾つか
の課題を抱えている。

まず、短絡線22が存在したままではマトリクス型画像表
示装置またはアクティブ基板として機能しないことであ
る。また、当然の事であるが走査線や信号線の断線チェ
ック、走査線と信号線との間のクロスリークといった検
査も出来ない。歩留まりが著しく高く、これらの検査が
不要となるためには、いましばらくの時間を要するであ
ろうし、もっと製作し易い、言い替えれば設計と製作に
対するマージン（余裕度）を大きく出来るようなデバイ
ス開発を必要とする。

従って、アクティブ基板単体の電気検査を可能ならしめ
るためには、短絡線をアクティブ基板と同時に形成する
ことは出来ず、アクティブ基板の電気検査終了後に新た
に製作工程を付加することになる。この事は当然コスト
高と二次的な不良につながる。

本発明は、このような従来技術の課題を解決することを
目的とする。

課題を解決するための手段本発明は、まず走査線及び信号線を適当な単位で直列に
接続してブロック化し、前記ブロック間を高抵抗素子と
絶縁ゲート型トランジスタで接続した状態で、液晶パネ
ルを構成する一方のアクティブ基板の製作を終え、つぎ
にパネル組み立て終了後または実装工程終了後に前記直
列接続と高抵抗素子及び絶縁ゲート型トランジスタの接
続を解除する事によって目的を達成するものである。

作用本発明によれば、走査線や信号線は適当な単位で直列に
接続してブロック化されているので同一ブロック内の断
線チェックは可能であり、しかも各ブロック間は高抵抗
素子あるいはOFF状態の絶縁ゲート型トランジスタで接
続されているので異種ブロック間のクロスリーク測定も
可能である。また高抵抗素子が走査線群と信号線群との
間に蓄えられた静電気による帯電を徐々に放電してくれ
るので、急激な放電または充電を避けることが可能とな
り、スイッチング素子である絶縁ゲート型トランジスタ
の破壊または特性の劣化による歩留まりの低下が阻止さ
れる。

実施例以下に、本発明の実施例を図面を参照して説明する。

走査線や信号線等の電極線を適当な単位で直列に接続し
てブロック化する手法については、既に本発明者が特願
昭62-300815号出願において簡便でかつ高速の電気検査
を実施する手段の一部として開示しており、第１図には
重複を避けるための例を挙げるにとどめる。第１図
（ａ）には、例えば240本の走査線を60本ずつ４箇のブ
ロック（G1-G4）に分割し、360本の信号線を60本ずつ６
箇のブロック（S1-S6）に分割して電極端子群を周辺部
に配置したアクティブ基板２を有するガラス板23を示
す。走査線側の電極端子群６の両端には検査端子24が、
そして信号線側の電極端子群５の両端と中央部には検査
端子25と26がそれぞれ配置されている。27は切断線で、
切断線より外側の領域は不要となって廃棄され、アクテ
ィブ基板２として用いられる。

第１図（ｂ）は信号線側の電極端子群５の上下の両端部
28,29の部分拡大図を示す。上側のブロック（S1,S3,S
5）には奇数番号の信号線に対応した、そして下側のブ
ロック（S2,S4,S6）には偶数番号の信号線に対応した電
極端子が配置されている。これは表示画像の均質化を計
るためと、信号線に映像信号を供給する駆動回路の消費
電力を低減させるための一般的な配置である。一組の検
査端子間の信号線を全て直列に接続するためには、信号
線12の一方の端は電極端子５の一方の端に接がれ、信号
線12のもう一方の端は対抗して配置された電極端子５の
他方の端に接がれるとともに、電極端子５の間隙を織っ
ては折り返し最近接の電極端子に接続されるリターン線
30が切断線27より外側に存在する。すなわち、切断によ
って全ての電極端子が独立する。

切断の他にも電極線の直列状態を解除する方法は幾つか
考えられ、第１図（ｃ）にその一例として、例えばCOG
実装に対応して小さな電極端子群５を配置した場合を示
す。この場合には一本の信号線は所定の電極端子と、隣
合った電極端子と二つの電極端子に接続されるので、隣
合った信号線との間に接続線31が電極端子５の近傍にあ
ればよい。接続線31の材質を選ぶことにより他の導電性
線路を消失する事なく接続線31を食刻で除去することも
出来るし、必要とならば適当な絶縁膜で接続線31を被
い、開口部32を接続線31上に形成しておき適宜選択的に
接続線31を食刻で除去しても差し支えない。この場合に
おいても電極線の直列化のための新たな工程の発生を防
ぐ事は、例えば接続線31をゲート（走査線）配線12と同
じ製造工程で形成することにより容易に達成し得ること
が証明されよう。

第２図（ａ）は本発明の実施例によるアクティブ基板上
の配置図を示し、第２図（ｂ）にはアクティブ基板の等
価回路を示す。リターン線30あるいは接続線31等の接続
手段によって直列に接続された同種のブロック間、G1-G
2,G2-G3,G3-G4及びS1-S3,S3-S5,S2-S4,S4-S6間と、異種
のブロック間、G1-S1,G4-S2間に高抵抗素子33を接続し
た状態でアクティブ基板の形成を終えたものである。高
抵抗素子の作製については後で詳細に述べるが、高抵抗
であるがゆえに上述したブロック間に検査の為に電圧が
印加されても高抵抗素子を流れる電流は小さく、走査線
と信号線間のブロック化された状態での短絡試験や、あ
るいはブロック内の断線試験に与える誤差を実用上支障
ない程度に納めることは容易である。一方、この高抵抗
素子33がアクティブ基板上に存在し、かつ電極線の直列
状態が維持される限り、アクティブ基板を有するガラス
板23が如何に高く帯電しても、スイッチング素子である
絶縁ゲート型トランジスタ10のゲート絶縁膜が破壊され
るほどの電圧が発生することは有り得ない。従って、パ
ネル組立終了後においてもブロック化されたままの状態
で画像検査を行うのであれば、静電気による破壊や二次
不良の恐れは皆無となる。実装工程終了後には電極線の
独立化が実施されるのは言うまでもないことであるし、
実装工程終了後には接続された駆動回路や半導体集積回
路チップが静電気に対して液晶パネルを防御する機能を
発揮するので、液晶パネルが損傷を受けることは無くな
る。

第３図は本発明の他の実施例によるアクティブ基板上の
配置図と等価回路を示す。第２図との差異は異種のブロ
ック間G1-S1,G4-S2間にダイオード接続された絶縁ゲー
ト型トランジスタ34が配置されていることにある。製造
工程の増加を避けるためこのトランジスタはスイッチン
グ素子である薄膜トランジスタ10と同一の工程で作製さ
れることは言うまでもない。静電気に対する保護能力だ
けから考えれば、二つのダイオード接続されたトランジ
スタを逆方向にかつ並列に配置するのが望ましい。しか
しながら、走査線と信号線との間の短絡試験時には印加
電圧の極性によらず、必ずどちらかがONしてしまうので
短絡試験を行うことが出来なくなる。そこで静電気に対
する保護能力は片方向にしか有効に作用しないがトラン
ジスタは一つとし、短絡試験に対応できるようにダイオ
ードの方向を決める必要がある。一般的には短絡試験時
には信号線側をゼロ電位とし、走査線側に正の電圧を印
加するので保護用トランジスタ34のゲートは信号線側に
接続することになる。OFF状態のトランジスタ34は高抵
抗素子33と同じ機能を発揮する。

第２の実施例においては、異種ブロック間の保護素子が
ダイオードであるため片方向ではあるが静電気に対する
保護能力が著しく強化されるもの、画像表示のために所
定の信号電圧、走査線側で−5V〜15V,信号線側で2V〜15
Vが印加されるとトラジスタ34がON状態となってしまう
ので、信号線側の出力インピーダンスを余程低くしてお
かないと正常な画像が得られないことは注意すべきであ
る。最終的にはトランジスタ34は接続を解除される。こ
れに対して、高抵抗素子33が駆動回路に及ぼす影響は極
めて少なく、必ずしも接続を解除する必要はない。

走査線と信号線の直列状態、保護用の高抵抗素子とトラ
ンジスタの電極端子群との接続状態を解除する機会は、
アクティブ基板の電気検査終了後、パネル組み立て終了
後及び実装工程終了後と３回あり、いつ実施するかは各
種検査方式、実装方式そして静電気対策との兼ね合いに
よって決定すればよい。第４図には保護素子である高抵
抗素子33と絶縁ゲート型トランジスタ34を構成する手段
を示す。第４図（ａ）は本発明者が特開昭57-95343号公
報において開示した絶縁ゲート型トランジスタを工程簡
略のためにドライエッチ対応で作製したばあいの要部断
面図を示し、ガラス基板２上にプラズマCVDで形成した
ゲート絶縁膜35とエッチングストッパとしての絶縁膜36
によって挟まれた不純物を殆ど含まない非晶質シリコン
層37がトランジスタのチャネルを構成している。従って
第４図（ｂ）に示したようにゲート電極（走査線）11を
付加しなければ、非晶質シリコン層37を高抵抗素子とす
る事が出来ることは容易に理解されよう。なお配線層38
と非晶質シリコン層37との間にはオーック性改善のため
不純物を含む非晶質シリコン層39が介在している。

高抵抗素子33および絶縁ゲート型トランジスタ34の保護
素子としての能力は走査線や信号線の抵抗値やブロック
化された電極線の本数等によって大きく左右され、検査
規格との兼ね合も考慮のうえ決定される。具体的設計事
項としてはスイッチング素子である薄膜トランジスタ10
の製作とのコンパチビリティから高抵抗チャネル層37の
幅Ｌと長さＷとの比W/Lで大きさを決定するのが一般的
である。

発明の効果以上述べたように、本発明によれば製造工程を増加させ
る事なく、断線検査、クロスショート検査、そして画像
検査と全ての検査が実施できるので、品質管理や工程管
理のためのデータ収集が可能である。従って突発的な工
程不良の早期発見、特性改善さらには歩留り向上等を目
的とする生産管理にとっては極めて実用的な価値を持
つ。また検査工程毎に不良品を除外して次工程に進めな
いことは、カラーフィルタや実装部品等の高価な主要部
品を無駄に消費しないという意味で、液晶パネル生産時
のロスコスト低減の度合は歩留まりが低いほど効果的で
ある。もちろん、静電気を原因とする特性劣化や歩留り
の低下は著しく減少し、生産性の向上が実現できたこと
は言うまでも無いことである。

【図面の簡単な説明】

第１図は本発明における電極線を直列に接続してブロッ
ク化するための配置図、第２図と第３図は本発明にかか
る保護回路の一実施例の配置図と等価回路図、第４図は
同保護回路の一例の要部断面図を示し、第５図は同実施
例における液晶パネルへの実装手段を示す斜視図、第６
図は従来のアクティブ型液晶パネルの等価回路図、第７
図は同パネルの要部断面図、第８図は先願例で開示され
た静電気対策の一例の等価回路図である。１……液晶パネル、２……（マトリクス）基板、３……
半導体チップ、４……接続フィルム、５、６……信号線
と走査線の電極端子群、９……カラーフィルタ、10……
（スイッチング用）薄膜トランジスタ、11……走査線、
12……信号線、13……液晶セル、14……絵素電極、15…
…対抗透明電極、16……液晶、18……配向膜、19……偏
光板、22……短絡線、24、25、26……検査端子、27……
切断線、30……リターン線、31……接続線、33……高抵
抗素子、34……（保護用）絶縁ゲート型トランジスタ。

Claims

【特許請求の範囲】

【請求項１】単位絵素毎にスイッチング素子を有し、走
査線及び信号線が各々複数本直列に接続して形成される
とともに、その両端に検査端子を有するように前記走査
線及び前記信号線が各々複数個のブロックに分割されて
形成されたマトリクス型画像表示装置であって、前記複
数個のブロック間に高抵抗が接続されている事を特徴と
するマトリクス型画像表示装置の保護回路。
【請求項２】単位絵素毎にスイッチング素子を有し、走
査線及び信号線が各々複数本直列に接続して形成される
とともに、その両端に検査端子を有するように前記走査
線及び前記信号線が各々複数個のブロックに分割されて
形成されたマトリクス型画像表示装置であって、同種の
ブロック間には高抵抗が接続され、異種のブロック間に
はゲートをソースまたはドレインに接続した絶縁ゲート
型トランジスタのソース、ドレインが接続されている事
を特徴とするマトリクス型画像表示装置の保護回路。
【請求項３】パネル組み立て終了後、または実装工程終
了後に、単位絵素毎にスイッチング素子を有し、走査線
及び信号線が各々複数本直列に接続して形成されるとと
もに、その両端に検査端子を有するように前記走査線及
び前記信号線が各々複数個のブロックに分割されて形成
され、前記複数個のブロック間に高抵抗が接続されてい
るマトリクス型画像表示装置の前記走査線及び信号線の
直列接続が解除されることを特徴とする保護回路を有す
るマトリクス型画像表示装置の製造方法。
【請求項４】パネル組み立て終了後、または実装工程終
了後に、単位絵素毎にスイッチング素子を有し、走査線
及び信号線が各々複数本直列に接続して形成されるとと
もに、その両端に検査端子を有するように前記走査線及
び前記信号線が各々複数個のブロックに分割されて形成
され、同種のブロック間には高抵抗が接続され、異種の
ブロック間にはゲートをソースまたはドレインに接続し
た絶縁ゲート型トランジスタのソース、ドレインが接続
されているマトリクス型画像表示装置の前記走査線及び
信号線の直列接続と前記異種ブロック間に接続された絶
縁ゲート型トランジスタの接続とが解除されることを特
徴とする保護回路を有するマトリクス型画像表示装置の
製造方法。
【請求項５】単位絵素毎にスイッチング素子を有し、走
査線及び信号線が各々複数本直列に接続して形成される
とともに、その両端に検査端子を有するように前記走査
線及び前記信号線が各々複数個のブロックに分割されて
形成され、同種のブロック間には高抵抗が接続され、異
種のブロック間にはゲートをソースまたはドレインに接
続した絶縁ゲート型トランジスタのソース、ドレスンが
接続されたマトリクス型画像表示装置の検査方法であっ
て、前記絶縁ゲート型トランジスタがONしない極性の電
圧を印加して前記走査線と信号線との間の短絡試験を行
うことを特徴とする検査方法。
【請求項６】スイッチング素子が絶縁ゲート型トランジ
スタで、高抵抗素子が前記絶縁ゲート型トランジスタの
チャンネルと同一工程で形成されている事を特徴とする
請求項１又は２記載のマトリクス型画像表示装置の保護
回路。