JP2579427B2 - 表示装置及び表示装置の駆動方法 - Google Patents
表示装置及び表示装置の駆動方法Info
- Publication number
- JP2579427B2 JP2579427B2 JP28147693A JP28147693A JP2579427B2 JP 2579427 B2 JP2579427 B2 JP 2579427B2 JP 28147693 A JP28147693 A JP 28147693A JP 28147693 A JP28147693 A JP 28147693A JP 2579427 B2 JP2579427 B2 JP 2579427B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- circuit line
- line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置及び表示装置の
駆動方法に係り、特に、複数本の駆動用配線に電圧が印
加されることによって画像を表示する表示装置、及び該
表示装置を駆動するための表示装置の駆動方法に関す
る。
駆動方法に係り、特に、複数本の駆動用配線に電圧が印
加されることによって画像を表示する表示装置、及び該
表示装置を駆動するための表示装置の駆動方法に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来よ
り、パーソナルコンピュータ等の情報処理装置において
文字や図形等の画像を表示するための表示装置として液
晶ディスプレイが知られている。液晶ディスプレイには
種々の構造のものがあるが、近年では、画素の濃度を確
実に制御することができ、動きの速い動画の表示にも適
した薄膜トランジスタ（ＴＦＴ：Thin Film Transisto
r）等を用いたアクティブマトリクス駆動の液晶ディス
プレイが広範に用いられている。
り、パーソナルコンピュータ等の情報処理装置において
文字や図形等の画像を表示するための表示装置として液
晶ディスプレイが知られている。液晶ディスプレイには
種々の構造のものがあるが、近年では、画素の濃度を確
実に制御することができ、動きの速い動画の表示にも適
した薄膜トランジスタ（ＴＦＴ：Thin Film Transisto
r）等を用いたアクティブマトリクス駆動の液晶ディス
プレイが広範に用いられている。
【０００３】例えばＴＦＴ液晶ディスプレイでは、対向
配置された一対のガラス等の透明基板の一方の対向面上
に多数本のデータ線及び多数本のゲート線が互いに交差
するように配置され、データ線とゲート線とが交差する
位置に各々ＴＦＴが設けられている。また、他方の透明
基板の対向面上には電極が形成されており、更に一対の
透明基板の間には液晶が封入されている。ＴＦＴ液晶デ
ィスプレイにおける画像の表示は、ゲート線に電圧を印
加して多数のトランジスタを順次オンさせると共に、デ
ータ線に表示画像に対応する電圧を印加することによっ
て行われる。
配置された一対のガラス等の透明基板の一方の対向面上
に多数本のデータ線及び多数本のゲート線が互いに交差
するように配置され、データ線とゲート線とが交差する
位置に各々ＴＦＴが設けられている。また、他方の透明
基板の対向面上には電極が形成されており、更に一対の
透明基板の間には液晶が封入されている。ＴＦＴ液晶デ
ィスプレイにおける画像の表示は、ゲート線に電圧を印
加して多数のトランジスタを順次オンさせると共に、デ
ータ線に表示画像に対応する電圧を印加することによっ
て行われる。
【０００４】ところで、液晶ディスプレイはデータ線、
ゲート線及び電極が相互に絶縁されているので、製造過
程において、例えばクリーンルーム内での工程中にクリ
ーンルーム内を流れる風との摩擦により帯電する、等の
ように静電気が帯電し易い。この静電気がＴＦＴ等のス
イッチング素子に高電圧として加わったり、液晶ディス
プレイが全体的に帯電している状態で検査工程において
プローブを接触させた等の場合に外部への放電により瞬
間的に大電流が流れることにより、スイッチング素子の
劣化や破壊が発生することがあり、液晶ディスプレイの
製造の歩留りを低下させる原因となっていた。
ゲート線及び電極が相互に絶縁されているので、製造過
程において、例えばクリーンルーム内での工程中にクリ
ーンルーム内を流れる風との摩擦により帯電する、等の
ように静電気が帯電し易い。この静電気がＴＦＴ等のス
イッチング素子に高電圧として加わったり、液晶ディス
プレイが全体的に帯電している状態で検査工程において
プローブを接触させた等の場合に外部への放電により瞬
間的に大電流が流れることにより、スイッチング素子の
劣化や破壊が発生することがあり、液晶ディスプレイの
製造の歩留りを低下させる原因となっていた。
【０００５】これを解決するために、透明基板上のスイ
ッチング素子が設けられた領域の外周部分に短絡線（以
下、外部短絡線という）を形成し、この外部短絡線にデ
ータ線及びゲート線を接続しておき、液晶ディスプレイ
製造の最終段階で透明基板の外部短絡線が形成された部
分を切り落とすことが提案されている。上記では、外部
短絡線の形成部分を切り落とす前の段階では、スイッチ
ング素子に高電圧が加わることを防止することができる
が、外部短絡線の形成部分を切り落とした後に、液晶デ
ィスプレイを装置に組付け液晶ディスプレイを駆動する
ドライバ等を接続するまでの間に、静電気によるスイッ
チング素子の劣化や破壊が生ずる可能性があり、静電気
対策としては充分なものではなかった。
ッチング素子が設けられた領域の外周部分に短絡線（以
下、外部短絡線という）を形成し、この外部短絡線にデ
ータ線及びゲート線を接続しておき、液晶ディスプレイ
製造の最終段階で透明基板の外部短絡線が形成された部
分を切り落とすことが提案されている。上記では、外部
短絡線の形成部分を切り落とす前の段階では、スイッチ
ング素子に高電圧が加わることを防止することができる
が、外部短絡線の形成部分を切り落とした後に、液晶デ
ィスプレイを装置に組付け液晶ディスプレイを駆動する
ドライバ等を接続するまでの間に、静電気によるスイッ
チング素子の劣化や破壊が生ずる可能性があり、静電気
対策としては充分なものではなかった。
【０００６】また、特開昭63-85586号公報、特開平3-13
4628号公報等には、透明基板上のスイッチング素子が設
けられた領域の外周部分に、前述のような切り落としを
前提としない短絡線（以下、内部短絡線という）を形成
すると共に、液晶ディスプレイを駆動する際の内部短絡
線による悪影響を避けるために、前記内部短絡線とデー
タ線及びゲート線とを抵抗等の連結素子を介して接続す
ることが提案されている。
4628号公報等には、透明基板上のスイッチング素子が設
けられた領域の外周部分に、前述のような切り落としを
前提としない短絡線（以下、内部短絡線という）を形成
すると共に、液晶ディスプレイを駆動する際の内部短絡
線による悪影響を避けるために、前記内部短絡線とデー
タ線及びゲート線とを抵抗等の連結素子を介して接続す
ることが提案されている。
【０００７】しかしながら、上記では液晶ディスプレイ
に画像を表示させるためにデータ線、ゲート線に電圧を
印加すると、連結素子としての抵抗を電流が流れること
によって抵抗が電力を消費するので、液晶ディスプレイ
全体としての消費電力が大きくなるという問題があっ
た。
に画像を表示させるためにデータ線、ゲート線に電圧を
印加すると、連結素子としての抵抗を電流が流れること
によって抵抗が電力を消費するので、液晶ディスプレイ
全体としての消費電力が大きくなるという問題があっ
た。
【０００８】一例として、 640画素× 480画素でカラー
画像を表示可能な液晶ディスプレイでは、データ線が19
20本、ゲート線が 480本設けられているが、この液晶デ
ィスプレイに対し、図７に示すようにデータ線及びゲー
ト線と内部短絡線とを連結素子としての 200ＫΩの抵抗
で各々接続し、表示画像に応じて５〜15Ｖの電圧をデー
タ線に印加すると共に、オンさせるゲート線に＋30Ｖ、
その他のゲート線に０Ｖの電圧を印加して画像を表示さ
せるものとすると、データ線及びゲート線に印加する電
圧の平均値は各々約＋10Ｖ、約０Ｖとなる。また、デー
タ線に接続された抵抗の合成抵抗は 200ＫΩの抵抗が19
20個並列に接続されているので約 100Ω、ゲート線に接
続された抵抗の合成抵抗は 300ＫΩの抵抗が 280個並列
に接続されているので約 400Ωとなる。従って図７に示
すような等価回路となり、全ての抵抗による消費電力Ｐ
は、 消費電力Ｐ≒Ｖ2 ÷Ｒ＝（10Ｖ)2÷ 500Ω≒ 0.2Ｗ となる。従って上記では液晶ディスプレイ本体の消費電
力に消費電力Ｐ（≒ 0.2Ｗ）が加わることになる。
画像を表示可能な液晶ディスプレイでは、データ線が19
20本、ゲート線が 480本設けられているが、この液晶デ
ィスプレイに対し、図７に示すようにデータ線及びゲー
ト線と内部短絡線とを連結素子としての 200ＫΩの抵抗
で各々接続し、表示画像に応じて５〜15Ｖの電圧をデー
タ線に印加すると共に、オンさせるゲート線に＋30Ｖ、
その他のゲート線に０Ｖの電圧を印加して画像を表示さ
せるものとすると、データ線及びゲート線に印加する電
圧の平均値は各々約＋10Ｖ、約０Ｖとなる。また、デー
タ線に接続された抵抗の合成抵抗は 200ＫΩの抵抗が19
20個並列に接続されているので約 100Ω、ゲート線に接
続された抵抗の合成抵抗は 300ＫΩの抵抗が 280個並列
に接続されているので約 400Ωとなる。従って図７に示
すような等価回路となり、全ての抵抗による消費電力Ｐ
は、 消費電力Ｐ≒Ｖ2 ÷Ｒ＝（10Ｖ)2÷ 500Ω≒ 0.2Ｗ となる。従って上記では液晶ディスプレイ本体の消費電
力に消費電力Ｐ（≒ 0.2Ｗ）が加わることになる。
【０００９】特に携帯性を考慮しバッテリによる作動が
可能とされたポータブルコンピュータ等の電子機器で
は、消費電力を低減することは重要な課題であり、この
ような電子機器に搭載される液晶ディスプレイに対して
は、特に低消費電力であることが要求される。ポータブ
ルコンピュータ等の電子機器に搭載される液晶ディスプ
レイ本体の消費電力は 0.6Ｗ程度であり、液晶ディスプ
レイを駆動するドライバ等の消費電力は 0.9Ｗ程度であ
るので、前述の抵抗による消費電力Ｐは液晶ディスプレ
イ本体の消費電力に対し非常に大きな値である。また、
消費電力Ｐを低減するために前述の抵抗の電気抵抗値を
高くすると、静電気対策としての効果が低下する。
可能とされたポータブルコンピュータ等の電子機器で
は、消費電力を低減することは重要な課題であり、この
ような電子機器に搭載される液晶ディスプレイに対して
は、特に低消費電力であることが要求される。ポータブ
ルコンピュータ等の電子機器に搭載される液晶ディスプ
レイ本体の消費電力は 0.6Ｗ程度であり、液晶ディスプ
レイを駆動するドライバ等の消費電力は 0.9Ｗ程度であ
るので、前述の抵抗による消費電力Ｐは液晶ディスプレ
イ本体の消費電力に対し非常に大きな値である。また、
消費電力Ｐを低減するために前述の抵抗の電気抵抗値を
高くすると、静電気対策としての効果が低下する。
【００１０】また特開平3-134628号公報には、前記連結
素子として、70〜80Ｖの高い電圧に対して数ＫΩ程度の
低い抵抗となるダイオード等の非線型素子を用いること
も記載されているが、いずれにしても連結素子で電力を
消費するので、消費電力を充分に低減することはできな
い。
素子として、70〜80Ｖの高い電圧に対して数ＫΩ程度の
低い抵抗となるダイオード等の非線型素子を用いること
も記載されているが、いずれにしても連結素子で電力を
消費するので、消費電力を充分に低減することはできな
い。
【００１１】本発明は上記事実を考慮して成されたもの
で、静電気による破壊等を防止することができ、かつ消
費電力を低減することが可能な表示装置を得ることが目
的である。
で、静電気による破壊等を防止することができ、かつ消
費電力を低減することが可能な表示装置を得ることが目
的である。
【００１２】また本発明は、表示装置を低消費電力で駆
動することができる表示装置の駆動方法を得ることが目
的である。
動することができる表示装置の駆動方法を得ることが目
的である。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明に係る表示装置は、複数本の駆動
用配線を備え、前記駆動用配線の各々に電圧が印加され
ることにより画像を表示する表示装置であって、インピ
ーダンス素子によって複数の部分に分割された短絡線
と、複数本の駆動用配線の各々と前記短絡線の分割され
た部分との間に接続され駆動用配線と短絡線の分割され
た部分との電位差に応じてオンオフするスイッチング手
段と、前記短絡線の分割された複数の部分に前記スイッ
チング手段をオフさせる電圧を各々印加する電圧印加手
段と、を設けたことを特徴としている。
に請求項１記載の発明に係る表示装置は、複数本の駆動
用配線を備え、前記駆動用配線の各々に電圧が印加され
ることにより画像を表示する表示装置であって、インピ
ーダンス素子によって複数の部分に分割された短絡線
と、複数本の駆動用配線の各々と前記短絡線の分割され
た部分との間に接続され駆動用配線と短絡線の分割され
た部分との電位差に応じてオンオフするスイッチング手
段と、前記短絡線の分割された複数の部分に前記スイッ
チング手段をオフさせる電圧を各々印加する電圧印加手
段と、を設けたことを特徴としている。
【００１４】請求項２記載の発明に係る表示装置の駆動
方法は、複数本の駆動用配線と、インピーダンス素子に
よって複数の部分に分割された短絡線と、複数本の駆動
用配線の各々と前記短絡線の分割された部分との間に接
続され駆動用配線と短絡線の分割された部分との電位差
に応じてオンオフするスイッチング手段と、を備えた表
示装置の、前記短絡線の分割された複数の部分に前記ス
イッチング手段をオフさせる電圧を各々印加すると共
に、前記複数の駆動用配線の各々に電圧を印加して画像
を表示させる。
方法は、複数本の駆動用配線と、インピーダンス素子に
よって複数の部分に分割された短絡線と、複数本の駆動
用配線の各々と前記短絡線の分割された部分との間に接
続され駆動用配線と短絡線の分割された部分との電位差
に応じてオンオフするスイッチング手段と、を備えた表
示装置の、前記短絡線の分割された複数の部分に前記ス
イッチング手段をオフさせる電圧を各々印加すると共
に、前記複数の駆動用配線の各々に電圧を印加して画像
を表示させる。
【００１５】
【作用】請求項１記載の発明では、駆動用配線と短絡線
との電位差に応じてオンオフするスイッチング手段を、
複数本の駆動用配線の各々と短絡線との間に接続してい
る。なお、スイッチング手段は例えばトランジスタ等の
スイッチング素子を含んで構成することができる。これ
により、例えば表示装置の製造過程で表示装置が帯電
し、特定の駆動用配線の電位が高くなったとしても、ス
イッチング手段によって前記特定の駆動用配線と短絡線
との間がオン（導通）されるので、静電気によって前記
特定の駆動用配線に接続された素子等に劣化や破壊等が
生ずることが防止される。
との電位差に応じてオンオフするスイッチング手段を、
複数本の駆動用配線の各々と短絡線との間に接続してい
る。なお、スイッチング手段は例えばトランジスタ等の
スイッチング素子を含んで構成することができる。これ
により、例えば表示装置の製造過程で表示装置が帯電
し、特定の駆動用配線の電位が高くなったとしても、ス
イッチング手段によって前記特定の駆動用配線と短絡線
との間がオン（導通）されるので、静電気によって前記
特定の駆動用配線に接続された素子等に劣化や破壊等が
生ずることが防止される。
【００１６】ところで、表示装置に画像を表示するため
に駆動用配線に印加される電圧は一定ではなく、例えば
駆動用配線の種類毎に印加される電圧の大きさが異なっ
ていることが多い。例えばアクティブマトリクス駆動の
液晶ディスプレイでは、駆動用配線としてデータ線とゲ
ート線の２種類が各々複数本設けられており、印加され
る電圧の大きさは各々異なっている。このため本発明で
は、短絡線をインピーダンス素子によって複数の部分に
分割している。インピーダンス素子を設けることによ
り、インピーダンス素子によって分割された短絡線の複
数の部分に電圧印加手段によって各々異なる大きさの電
圧を印加することが可能となる。
に駆動用配線に印加される電圧は一定ではなく、例えば
駆動用配線の種類毎に印加される電圧の大きさが異なっ
ていることが多い。例えばアクティブマトリクス駆動の
液晶ディスプレイでは、駆動用配線としてデータ線とゲ
ート線の２種類が各々複数本設けられており、印加され
る電圧の大きさは各々異なっている。このため本発明で
は、短絡線をインピーダンス素子によって複数の部分に
分割している。インピーダンス素子を設けることによ
り、インピーダンス素子によって分割された短絡線の複
数の部分に電圧印加手段によって各々異なる大きさの電
圧を印加することが可能となる。
【００１７】従って短絡線を、例えば単一の種類の駆動
用配線に接続されたスイッチング手段に接続されている
部分毎にインピーダンス素子によって分割し（例えば前
述の液晶ディスプレイでは、データ線に接続されたスイ
ッチング手段が接続されている部分と、ゲート線に接続
されたスイッチング手段が接続されている部分とに分割
し）、電圧印加手段により各部分に各々スイッチング手
段をオフさせる電圧を印加して、各駆動用配線と短絡線
の分割された部分との間を各々スイッチング手段によっ
てオフさせることができる。なお、各部分に印加する電
圧の大きさは、スイッチング手段を介して各部分に接続
された駆動用配線に印加される電圧の大きさを考慮し、
駆動等配線と短絡線との電位差が、各々スイッチング手
段がオンする大きさにならないように定めればよい。
用配線に接続されたスイッチング手段に接続されている
部分毎にインピーダンス素子によって分割し（例えば前
述の液晶ディスプレイでは、データ線に接続されたスイ
ッチング手段が接続されている部分と、ゲート線に接続
されたスイッチング手段が接続されている部分とに分割
し）、電圧印加手段により各部分に各々スイッチング手
段をオフさせる電圧を印加して、各駆動用配線と短絡線
の分割された部分との間を各々スイッチング手段によっ
てオフさせることができる。なお、各部分に印加する電
圧の大きさは、スイッチング手段を介して各部分に接続
された駆動用配線に印加される電圧の大きさを考慮し、
駆動等配線と短絡線との電位差が、各々スイッチング手
段がオンする大きさにならないように定めればよい。
【００１８】このように、各駆動用配線と短絡線との間
がオフした状態では、スイッチング手段で電力が消費さ
れることは殆どない。一方、短絡線の分割された複数の
部分に各々異なる大きさの電圧が印加されると、インピ
ーダンス素子を電流が流れ、インピーダンス素子で電力
が消費されることになるが、このインピーダンス素子に
よる消費電力は極めて小さい。従って、駆動用配線と短
絡線とを抵抗等によって単に接続した場合と比較して、
消費電力を低減することが可能となる。
がオフした状態では、スイッチング手段で電力が消費さ
れることは殆どない。一方、短絡線の分割された複数の
部分に各々異なる大きさの電圧が印加されると、インピ
ーダンス素子を電流が流れ、インピーダンス素子で電力
が消費されることになるが、このインピーダンス素子に
よる消費電力は極めて小さい。従って、駆動用配線と短
絡線とを抵抗等によって単に接続した場合と比較して、
消費電力を低減することが可能となる。
【００１９】請求項２記載の発明では、複数本の駆動用
配線と、インピーダンス素子によって複数の部分に分割
された短絡線と、複数本の駆動用配線の各々と短絡線の
分割された部分との間に接続され駆動用配線と短絡線の
分割された部分との電位差に応じてオンオフするスイッ
チング手段と、を備えた表示装置の、前記短絡線の分割
された複数の部分にスイッチング手段をオフさせる電圧
を各々印加すると共に、駆動用配線に電圧を印加して画
像を表示させる。これにより、請求項１記載の発明と同
様に、スイッチング手段では殆ど電力が消費されず、か
つインピーダンス素子で消費される電力も極めて小さい
ので、表示装置を低消費電力で駆動することができる。
配線と、インピーダンス素子によって複数の部分に分割
された短絡線と、複数本の駆動用配線の各々と短絡線の
分割された部分との間に接続され駆動用配線と短絡線の
分割された部分との電位差に応じてオンオフするスイッ
チング手段と、を備えた表示装置の、前記短絡線の分割
された複数の部分にスイッチング手段をオフさせる電圧
を各々印加すると共に、駆動用配線に電圧を印加して画
像を表示させる。これにより、請求項１記載の発明と同
様に、スイッチング手段では殆ど電力が消費されず、か
つインピーダンス素子で消費される電力も極めて小さい
ので、表示装置を低消費電力で駆動することができる。
【００２０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。なお、以下では本発明に支障の無い数値を
用いて説明するが、本発明は以下に挙げた数値に限定さ
れるものではない。
に説明する。なお、以下では本発明に支障の無い数値を
用いて説明するが、本発明は以下に挙げた数値に限定さ
れるものではない。
【００２１】〔第１実施例〕図１には本第１実施例に係
る液晶ディスプレイ１０の断面図が示されている。液晶
ディスプレイ１０は、スペーサ１２によって所定間隔隔
てて対向配置された一対の透明基板１４、１６を備えて
おり、透明基板１４、１６の間には液晶１８が封入され
ている。透明基板１６の液晶１８と接する面には、全面
に電極２０が形成されている。また、透明基板１４の液
晶１８と接する面には、電極２２及び薄膜トランジスタ
（ＴＦＴ）２４が各々マトリクス状に配置されており、
更にＴＦＴ２４を駆動するための回路（図２参照）が設
けられている。
る液晶ディスプレイ１０の断面図が示されている。液晶
ディスプレイ１０は、スペーサ１２によって所定間隔隔
てて対向配置された一対の透明基板１４、１６を備えて
おり、透明基板１４、１６の間には液晶１８が封入され
ている。透明基板１６の液晶１８と接する面には、全面
に電極２０が形成されている。また、透明基板１４の液
晶１８と接する面には、電極２２及び薄膜トランジスタ
（ＴＦＴ）２４が各々マトリクス状に配置されており、
更にＴＦＴ２４を駆動するための回路（図２参照）が設
けられている。
【００２２】図２には透明基板１４に形成される回路を
示す。透明基板１４には図２に破線で示す表示領域２６
内に、図２のＸ方向に沿ってｍ個、図２のＹ方向に沿っ
てｎ個、合計ｍ×ｎ個のＴＦＴ２４及び電極２２が、各
々マトリクス状に設けられている。電極２２はＴＦＴ２
４のソースに各々接続されている。ＴＦＴ２４のドレイ
ンは、透明基板１４上に図２のＸ方向に沿って所定間隔
毎に設けられ各々図２のＹ方向に沿って延びるｍ本のデ
ータ線２８ａ〜２８ｍに接続されている。なおデータ線
２８ａ〜２８ｍは本発明の駆動用配線の一部を構成して
いる。図２における透明基板１４の上端から所定距離隔
てた表示領域２６外の部位には、図２の矢印Ｘ方向に沿
って所定間隔毎に電極３０ａ〜３０ｍが形成されてお
り、データ線２８ａ〜２８ｍの一端はこの電極３０ａ〜
３０ｍに接続されている。
示す。透明基板１４には図２に破線で示す表示領域２６
内に、図２のＸ方向に沿ってｍ個、図２のＹ方向に沿っ
てｎ個、合計ｍ×ｎ個のＴＦＴ２４及び電極２２が、各
々マトリクス状に設けられている。電極２２はＴＦＴ２
４のソースに各々接続されている。ＴＦＴ２４のドレイ
ンは、透明基板１４上に図２のＸ方向に沿って所定間隔
毎に設けられ各々図２のＹ方向に沿って延びるｍ本のデ
ータ線２８ａ〜２８ｍに接続されている。なおデータ線
２８ａ〜２８ｍは本発明の駆動用配線の一部を構成して
いる。図２における透明基板１４の上端から所定距離隔
てた表示領域２６外の部位には、図２の矢印Ｘ方向に沿
って所定間隔毎に電極３０ａ〜３０ｍが形成されてお
り、データ線２８ａ〜２８ｍの一端はこの電極３０ａ〜
３０ｍに接続されている。
【００２３】またＴＦＴ２４のゲートは、透明基板１４
上に図２のＹ方向に沿って所定間隔毎に設けられ各々図
２のＸ方向に沿って延びるｎ本のゲート線３２ａ〜３２
ｎに接続されている。なおゲート線３２ａ〜３２ｎは本
発明の駆動用配線の一部を構成している。図２における
透明基板１４の左端から所定距離隔てた表示領域２６外
の部位には、図２の矢印Ｙ方向に沿って所定間隔毎に電
極３４ａ〜３４ｎが形成されており、ゲート線３２ａ〜
３２ｎの一端はこの電極３４ａ〜３４ｎに接続されてい
る。
上に図２のＹ方向に沿って所定間隔毎に設けられ各々図
２のＸ方向に沿って延びるｎ本のゲート線３２ａ〜３２
ｎに接続されている。なおゲート線３２ａ〜３２ｎは本
発明の駆動用配線の一部を構成している。図２における
透明基板１４の左端から所定距離隔てた表示領域２６外
の部位には、図２の矢印Ｙ方向に沿って所定間隔毎に電
極３４ａ〜３４ｎが形成されており、ゲート線３２ａ〜
３２ｎの一端はこの電極３４ａ〜３４ｎに接続されてい
る。
【００２４】図２における表示領域２６の上端とデータ
線２８の電極３０ａ〜３０ｍの列との間には、図２のＸ
方向に沿って短絡線３６が形成されており、図２におけ
る表示領域２６の左端とゲート線３２の電極３４ａ〜３
４ｎの列との間には、図２のＹ方向に沿って短絡線３８
が形成されている。短絡線３６と短絡線３８とは抵抗４
０を介して接続されている。この抵抗４０は本発明のイ
ンピーダンス素子に対応しており、短絡線３６及び短絡
線３８は本発明の短絡線を構成すると共に、短絡線３
６、３８は各々インピーダンス素子によって分割される
複数の部分に対応している。短絡線３６には電極３０ａ
〜３０ｍの列と並んで設けられた電極４２が接続されて
おり、短絡線３８には電極３４ａ〜３４ｎの列と並んで
設けられた電極４４が接続されている。
線２８の電極３０ａ〜３０ｍの列との間には、図２のＸ
方向に沿って短絡線３６が形成されており、図２におけ
る表示領域２６の左端とゲート線３２の電極３４ａ〜３
４ｎの列との間には、図２のＹ方向に沿って短絡線３８
が形成されている。短絡線３６と短絡線３８とは抵抗４
０を介して接続されている。この抵抗４０は本発明のイ
ンピーダンス素子に対応しており、短絡線３６及び短絡
線３８は本発明の短絡線を構成すると共に、短絡線３
６、３８は各々インピーダンス素子によって分割される
複数の部分に対応している。短絡線３６には電極３０ａ
〜３０ｍの列と並んで設けられた電極４２が接続されて
おり、短絡線３８には電極３４ａ〜３４ｎの列と並んで
設けられた電極４４が接続されている。
【００２５】短絡線３６は、本発明のスイッチング手段
としてのスイッチング回路４６を介してデータ線２８ａ
〜２８ｍに各々接続されている。図３に示すように、ス
イッチング回路４６は２個のＴＦＴ４８、５０を備えて
いる。ＴＦＴ４８のゲート及びドレインは短絡線３６に
接続されている。ＴＦＴ４８のドレインはＴＦＴ５０の
ソースに、ＴＦＴ４８のソースはＴＦＴ５０のドレイン
に各々接続されており、ＴＦＴ５０のゲート及びドレイ
ンはデータ線２８に接続されている。なお、本実施例で
はＴＦＴ４８、５０として、ゲートに２Ｖ以上の電圧が
印加されるとオンする薄膜トランジスタを用いている。
また短絡線３８についても、上述のスイッチング回路４
６と同一の構成のスイッチング回路５２を介してゲート
線３２ａ〜３２ｎに各々接続されている。
としてのスイッチング回路４６を介してデータ線２８ａ
〜２８ｍに各々接続されている。図３に示すように、ス
イッチング回路４６は２個のＴＦＴ４８、５０を備えて
いる。ＴＦＴ４８のゲート及びドレインは短絡線３６に
接続されている。ＴＦＴ４８のドレインはＴＦＴ５０の
ソースに、ＴＦＴ４８のソースはＴＦＴ５０のドレイン
に各々接続されており、ＴＦＴ５０のゲート及びドレイ
ンはデータ線２８に接続されている。なお、本実施例で
はＴＦＴ４８、５０として、ゲートに２Ｖ以上の電圧が
印加されるとオンする薄膜トランジスタを用いている。
また短絡線３８についても、上述のスイッチング回路４
６と同一の構成のスイッチング回路５２を介してゲート
線３２ａ〜３２ｎに各々接続されている。
【００２６】また、透明基板１４は、後述するように液
晶ディスプレイ１０の製造過程の最終段階で、図２に想
像線で示す切断線Ｌで区画された領域の外周側の領域が
取り除かれる（図４参照）。この最終的には取り除かれ
る領域には、切断線Ｌで区画された内周側の領域を囲む
ように外部短絡線（外部ショートリング）５４と、４個
の電極５６Ａ〜５６Ｄが設けられている。電極５６Ａ〜
５６Ｄは外部短絡線５４に各々接続されている。また、
短絡線３６、３８の端部は、各々抵抗５８、６０、６２
を介して外部短絡線５４に接続されている。
晶ディスプレイ１０の製造過程の最終段階で、図２に想
像線で示す切断線Ｌで区画された領域の外周側の領域が
取り除かれる（図４参照）。この最終的には取り除かれ
る領域には、切断線Ｌで区画された内周側の領域を囲む
ように外部短絡線（外部ショートリング）５４と、４個
の電極５６Ａ〜５６Ｄが設けられている。電極５６Ａ〜
５６Ｄは外部短絡線５４に各々接続されている。また、
短絡線３６、３８の端部は、各々抵抗５８、６０、６２
を介して外部短絡線５４に接続されている。
【００２７】次に本第１実施例の作用として、まず液晶
ディスプレイ１０の製造について説明する。液晶ディス
プレイ１０の製造は、透明基板１４に図２に示すパター
ン（回路）を、透明基板１６に電極２０を各々形成し、
更に予め定められた液晶分子の配向方向に応じて透明基
板１４、１６の表面を処理した後に、図１に示すよう
に、透明基板１４、１６がスペーサ１２を介して所定間
隔隔てて対向するようにしてセルを組立て、セルの周辺
を封着剤によって封着する。次にセルの内部に液晶１８
を注入した後に注入孔を封止し、偏光子、反射板、フィ
ルタ等の付属部品の取付けを行い、更に検査工程を経て
液晶ディスプレイ１０が完成する。
ディスプレイ１０の製造について説明する。液晶ディス
プレイ１０の製造は、透明基板１４に図２に示すパター
ン（回路）を、透明基板１６に電極２０を各々形成し、
更に予め定められた液晶分子の配向方向に応じて透明基
板１４、１６の表面を処理した後に、図１に示すよう
に、透明基板１４、１６がスペーサ１２を介して所定間
隔隔てて対向するようにしてセルを組立て、セルの周辺
を封着剤によって封着する。次にセルの内部に液晶１８
を注入した後に注入孔を封止し、偏光子、反射板、フィ
ルタ等の付属部品の取付けを行い、更に検査工程を経て
液晶ディスプレイ１０が完成する。
【００２８】上記のような液晶ディスプレイ１０の製造
過程において、透明基板１４等に静電気が帯電し、透明
基板１４の特定のデータ線２８やゲート線３２の電位が
高くなることがある。例えば特定のデータ線２８の電位
が高くなると、スイッチング回路４６のＴＦＴ５０のゲ
ートの電位（データ線２８と同電位）とソースの電位
（短絡線３６と同電位）との差が所定値（例えば２Ｖ）
以上となり、ＴＦＴ５０がオンする。これにより、デー
タ線２８からＴＦＴ５０のドレイン、ＴＦＴ５０のソー
スを通って短絡線３６に電流が流れ、データ線２８の電
位が低下される。従って、特定のデータ線２８の電位が
短絡線３６の電位よりも所定値以上高くなることが防止
される。
過程において、透明基板１４等に静電気が帯電し、透明
基板１４の特定のデータ線２８やゲート線３２の電位が
高くなることがある。例えば特定のデータ線２８の電位
が高くなると、スイッチング回路４６のＴＦＴ５０のゲ
ートの電位（データ線２８と同電位）とソースの電位
（短絡線３６と同電位）との差が所定値（例えば２Ｖ）
以上となり、ＴＦＴ５０がオンする。これにより、デー
タ線２８からＴＦＴ５０のドレイン、ＴＦＴ５０のソー
スを通って短絡線３６に電流が流れ、データ線２８の電
位が低下される。従って、特定のデータ線２８の電位が
短絡線３６の電位よりも所定値以上高くなることが防止
される。
【００２９】また、短絡線３６の電位が特定のデータ線
２８の電位よりも高くなった場合には、スイッチング回
路４６のＴＦＴ４８のゲートの電位（短絡線３６と同電
位）とソースの電位（データ線２８と同電位）との差が
所定値以上となり、ＴＦＴ４８がオンする。これによ
り、短絡線３６からＴＦＴ４８のドレイン、ＴＦＴ４８
のソースを通ってデータ線２８に電流が流れ、短絡線３
６の電位が低下される。このように、スイッチング回路
４６により、データ線２８ａ〜２８ｍと短絡線３６とは
ほぼ均一な電位に保たれる。ゲート線３２ａ〜３２ｎと
短絡線３８とについても、スイッチング回路５２が上記
と同様に動作することによってほぼ均一な電位に保たれ
る。
２８の電位よりも高くなった場合には、スイッチング回
路４６のＴＦＴ４８のゲートの電位（短絡線３６と同電
位）とソースの電位（データ線２８と同電位）との差が
所定値以上となり、ＴＦＴ４８がオンする。これによ
り、短絡線３６からＴＦＴ４８のドレイン、ＴＦＴ４８
のソースを通ってデータ線２８に電流が流れ、短絡線３
６の電位が低下される。このように、スイッチング回路
４６により、データ線２８ａ〜２８ｍと短絡線３６とは
ほぼ均一な電位に保たれる。ゲート線３２ａ〜３２ｎと
短絡線３８とについても、スイッチング回路５２が上記
と同様に動作することによってほぼ均一な電位に保たれ
る。
【００３０】また、短絡線３６と短絡線３８とは抵抗４
０を介して接続されており、更に抵抗５８、６０、６２
を介して外部短絡線５４と接続されているので、各短絡
線間に電位差があれば抵抗を介して電流が流れるので、
透明基板１４に形成された回路は全体的にほぼ均一な電
位に保たれることになる。従って、回路中の特定の部分
の電位が高くなることによりＴＦＴ２４に大きな電圧が
加わって、ＴＦＴ２４の劣化や破壊が生ずることはな
い。
０を介して接続されており、更に抵抗５８、６０、６２
を介して外部短絡線５４と接続されているので、各短絡
線間に電位差があれば抵抗を介して電流が流れるので、
透明基板１４に形成された回路は全体的にほぼ均一な電
位に保たれることになる。従って、回路中の特定の部分
の電位が高くなることによりＴＦＴ２４に大きな電圧が
加わって、ＴＦＴ２４の劣化や破壊が生ずることはな
い。
【００３１】また、液晶ディスプレイ１０の製造の多く
の工程はオートメーションで行われるが、各工程ではア
ース電位に保持された導電部材（例えばロボットハンド
等）が透明基板１４の電極５６Ａ〜５６Ｄに接触され、
この状態で作業が行われるようになっている。従って、
透明基板１４が全体的に帯電していた場合にも、各工程
において外部短絡線５４及び電極５６Ａ〜５６Ｄを介し
て放電されるので、透明基板１４に徐々に電荷が蓄積さ
れることによって透明基板１４の電位が非常に高くなる
ことが防止される。更に外部短絡線５４及び電極５６Ａ
〜５６Ｄを介して放電されるときの放電電流の大きさは
抵抗５８、６０、６２によって所定値以下に抑制される
ので、放電時に過電流が流れることによってＴＦＴ２４
の劣化や破壊が生ずることも防止される。
の工程はオートメーションで行われるが、各工程ではア
ース電位に保持された導電部材（例えばロボットハンド
等）が透明基板１４の電極５６Ａ〜５６Ｄに接触され、
この状態で作業が行われるようになっている。従って、
透明基板１４が全体的に帯電していた場合にも、各工程
において外部短絡線５４及び電極５６Ａ〜５６Ｄを介し
て放電されるので、透明基板１４に徐々に電荷が蓄積さ
れることによって透明基板１４の電位が非常に高くなる
ことが防止される。更に外部短絡線５４及び電極５６Ａ
〜５６Ｄを介して放電されるときの放電電流の大きさは
抵抗５８、６０、６２によって所定値以下に抑制される
ので、放電時に過電流が流れることによってＴＦＴ２４
の劣化や破壊が生ずることも防止される。
【００３２】一方、液晶ディスプレイ１０は製造過程の
最終段階で、透明基板１４が切断線Ｌに沿って切断さ
れ、外部短絡線５４、抵抗５８、６０、６２が形成され
た部位が除去される（図４参照）。これにより、電極３
０ａ〜３０ｍ、電極３４ａ〜３４ｎ、電極４２、４４は
透明基板１４の端部に位置することになる。なお、この
状態でも短絡線３６と特定のデータ線２８との電位差が
所定値以上になるとスイッチング回路４６が作動し、短
絡線３８と特定のゲート線３２との電位差が所定値以上
になるとスイッチング回路５２のＴＦＴがオンするの
で、透明基板１４上の回路は全体的に均一な電位に保た
れる。
最終段階で、透明基板１４が切断線Ｌに沿って切断さ
れ、外部短絡線５４、抵抗５８、６０、６２が形成され
た部位が除去される（図４参照）。これにより、電極３
０ａ〜３０ｍ、電極３４ａ〜３４ｎ、電極４２、４４は
透明基板１４の端部に位置することになる。なお、この
状態でも短絡線３６と特定のデータ線２８との電位差が
所定値以上になるとスイッチング回路４６が作動し、短
絡線３８と特定のゲート線３２との電位差が所定値以上
になるとスイッチング回路５２のＴＦＴがオンするの
で、透明基板１４上の回路は全体的に均一な電位に保た
れる。
【００３３】透明基板１４が切断線Ｌに沿って切断され
た液晶ディスプレイ１０は、例えばポータブルコンピュ
ータ等の装置に取付けられ、図４に示すように透明基板
１４の端部に位置しているデータ線２８ａ〜２８ｍの電
極３０ａ〜３０ｍ、ゲート線３２ａ〜３２ｎの電極３４
ａ〜３４ｎ、短絡線３６の電極４２及び短絡線３８の電
極４４が、各々ドライバ６４に接続される。液晶ディス
プレイ１０に画像を表示する場合、ドライバ６４はゲー
ト線３２ａ〜３２ｎのいずれか１つに＋30Ｖ、残りのゲ
ート線に０Ｖの電圧を印加すると共に、＋30Ｖの電圧を
印加するゲート線を順次切り替える。これによりＴＦＴ
２４は、同一のゲート線３２に接続されたｍ個のＴＦＴ
２４毎に順次オンされることになる。
た液晶ディスプレイ１０は、例えばポータブルコンピュ
ータ等の装置に取付けられ、図４に示すように透明基板
１４の端部に位置しているデータ線２８ａ〜２８ｍの電
極３０ａ〜３０ｍ、ゲート線３２ａ〜３２ｎの電極３４
ａ〜３４ｎ、短絡線３６の電極４２及び短絡線３８の電
極４４が、各々ドライバ６４に接続される。液晶ディス
プレイ１０に画像を表示する場合、ドライバ６４はゲー
ト線３２ａ〜３２ｎのいずれか１つに＋30Ｖ、残りのゲ
ート線に０Ｖの電圧を印加すると共に、＋30Ｖの電圧を
印加するゲート線を順次切り替える。これによりＴＦＴ
２４は、同一のゲート線３２に接続されたｍ個のＴＦＴ
２４毎に順次オンされることになる。
【００３４】また、ドライバ６４には装置本体等から画
像データが入力される。ドライバ６４は＋30Ｖの電圧を
印加するゲート線の切り替えと同期して、画像データに
応じて、同時にオンされるｍ個のＴＦＴ２４に対応する
ｍ個の画素の画像データに応じた５〜15Ｖの範囲の電圧
をデータ線２８ａ〜２８ｍの各々に印加する。これによ
り、ｍ個のＴＦＴ２４に接続されたｍ個の電極２２に各
々画像データに応じた電圧が印加され、この電圧が液晶
１８に印加されることによって画像中の１画素列が表示
されることになる。上記動作が繰り返されることによ
り、液晶ディスプレイ１０に画像が表示される。
像データが入力される。ドライバ６４は＋30Ｖの電圧を
印加するゲート線の切り替えと同期して、画像データに
応じて、同時にオンされるｍ個のＴＦＴ２４に対応する
ｍ個の画素の画像データに応じた５〜15Ｖの範囲の電圧
をデータ線２８ａ〜２８ｍの各々に印加する。これによ
り、ｍ個のＴＦＴ２４に接続されたｍ個の電極２２に各
々画像データに応じた電圧が印加され、この電圧が液晶
１８に印加されることによって画像中の１画素列が表示
されることになる。上記動作が繰り返されることによ
り、液晶ディスプレイ１０に画像が表示される。
【００３５】ドライバ６４は上記のようにして液晶ディ
スプレイ１０に画像を表示させている間、短絡線３６に
データ線２８ａ〜２８ｍへの印加電圧の平均値に対応す
る電圧、すなわち＋10Ｖを電極４２を介して印加する。
データ線２８ａ〜２８ｍに印加される電圧は５〜15Ｖの
範囲であるので、上記により短絡線３６とデータ線２８
ａ〜２８ｍとの間に接続されたスイッチング回路４６の
各々のＴＦＴ４８、５０はオフ状態で維持される。これ
により、データ線２８ａ〜２８ｍの各々と短絡線３６と
の間は1010Ω以上の抵抗によってほぼ絶縁された状態と
なり、データ線２８から短絡線３６に電流が流れること
が防止される。
スプレイ１０に画像を表示させている間、短絡線３６に
データ線２８ａ〜２８ｍへの印加電圧の平均値に対応す
る電圧、すなわち＋10Ｖを電極４２を介して印加する。
データ線２８ａ〜２８ｍに印加される電圧は５〜15Ｖの
範囲であるので、上記により短絡線３６とデータ線２８
ａ〜２８ｍとの間に接続されたスイッチング回路４６の
各々のＴＦＴ４８、５０はオフ状態で維持される。これ
により、データ線２８ａ〜２８ｍの各々と短絡線３６と
の間は1010Ω以上の抵抗によってほぼ絶縁された状態と
なり、データ線２８から短絡線３６に電流が流れること
が防止される。
【００３６】またドライバ６４は、短絡線３８にゲート
線３２ａ〜３２ｎへの印加電圧の平均値にほぼ対応する
電圧、すなわち０Ｖを電極４４を介して印加する。ゲー
ト線３２ａ〜３２ｎには１本のゲート線を除いて０Ｖが
印加されるので、０Ｖが印加されたゲート線に接続され
ているスイッチング回路５２の各ＴＦＴはオフ状態で維
持される。これにより、ゲート線３２ａ〜３２ｎの各々
と短絡線３８との間も1010Ω以上の抵抗によってほぼ絶
縁された状態となり、ゲート線３２から短絡線３８に電
流が流れることが防止される。
線３２ａ〜３２ｎへの印加電圧の平均値にほぼ対応する
電圧、すなわち０Ｖを電極４４を介して印加する。ゲー
ト線３２ａ〜３２ｎには１本のゲート線を除いて０Ｖが
印加されるので、０Ｖが印加されたゲート線に接続され
ているスイッチング回路５２の各ＴＦＴはオフ状態で維
持される。これにより、ゲート線３２ａ〜３２ｎの各々
と短絡線３８との間も1010Ω以上の抵抗によってほぼ絶
縁された状態となり、ゲート線３２から短絡線３８に電
流が流れることが防止される。
【００３７】上記では、スイッチング回路４６、５２の
各ＴＦＴをオフさせるために消費される電力は無視でき
る程度の非常に微小な大きさであるが、短絡線３６に＋
10Ｖの電圧が印加され、短絡線３８に０Ｖの電圧が印加
されるので、抵抗の両端には10Ｖの電圧が加わることに
なり、抵抗４０で若干電力が消費されることになる。し
かし、抵抗４０で消費される電力は、液晶ディスプレイ
１０本体の消費電力に比べて充分に小さい。一例として
抵抗４０の電気抵抗値が 100ＫΩであった場合、抵抗４
０の消費電力Ｐは、 消費電力Ｐ≒Ｖ2 Ｒ＝（10Ｖ)2÷ 100ＫΩ≒ 0.001Ｗ となる。なお、ゲート線３２ａ〜３２ｎのうちの１本の
ゲート線には＋30Ｖが印加され、このゲート線に接続さ
れたスイッチング回路５２はオンすることになるが、こ
れによる消費電力も上記消費電力Ｐに殆ど影響しない小
さな値である。
各ＴＦＴをオフさせるために消費される電力は無視でき
る程度の非常に微小な大きさであるが、短絡線３６に＋
10Ｖの電圧が印加され、短絡線３８に０Ｖの電圧が印加
されるので、抵抗の両端には10Ｖの電圧が加わることに
なり、抵抗４０で若干電力が消費されることになる。し
かし、抵抗４０で消費される電力は、液晶ディスプレイ
１０本体の消費電力に比べて充分に小さい。一例として
抵抗４０の電気抵抗値が 100ＫΩであった場合、抵抗４
０の消費電力Ｐは、 消費電力Ｐ≒Ｖ2 Ｒ＝（10Ｖ)2÷ 100ＫΩ≒ 0.001Ｗ となる。なお、ゲート線３２ａ〜３２ｎのうちの１本の
ゲート線には＋30Ｖが印加され、このゲート線に接続さ
れたスイッチング回路５２はオンすることになるが、こ
れによる消費電力も上記消費電力Ｐに殆ど影響しない小
さな値である。
【００３８】液晶ディスプレイ１０全体の消費電力はド
ライバ６４を含めても１〜２Ｗ程度であるので、上記の
消費電力Ｐの値は液晶ディスプレイ１０の消費電力に悪
影響を及ぼす程度ではなく、ポータブルコンピュータ等
の機器に搭載するための値としては充分に小さい。従っ
て、静電気による破壊等を防止することができ、かつ従
来と比較して消費電力を低減することができる。
ライバ６４を含めても１〜２Ｗ程度であるので、上記の
消費電力Ｐの値は液晶ディスプレイ１０の消費電力に悪
影響を及ぼす程度ではなく、ポータブルコンピュータ等
の機器に搭載するための値としては充分に小さい。従っ
て、静電気による破壊等を防止することができ、かつ従
来と比較して消費電力を低減することができる。
【００３９】〔第２実施例〕次に本発明の第２実施例に
ついて説明する。なお、第１実施例と同一の部分には同
一の符号を付して説明を省略する。
ついて説明する。なお、第１実施例と同一の部分には同
一の符号を付して説明を省略する。
【００４０】図５には本第２実施例に係る透明基板とし
て、既に外部短絡線５４及び電極５６Ａ〜５６Ｄが形成
された部分が切り落とされた透明基板７０が示されてい
る。透明基板７０では、図５の上端側にデータ線用の電
極３０ａ、３０ｃ、…が設けられており、図５の下端側
にデータ線用の電極３０ｂ、…が設けられている。デー
タ線２８ａ〜２８ｍは、上端側の電極３０に接続された
データ線２８及び下端側の電極３０に接続されたデータ
線２８が図５のＸ方向に沿って交互に配置されている。
て、既に外部短絡線５４及び電極５６Ａ〜５６Ｄが形成
された部分が切り落とされた透明基板７０が示されてい
る。透明基板７０では、図５の上端側にデータ線用の電
極３０ａ、３０ｃ、…が設けられており、図５の下端側
にデータ線用の電極３０ｂ、…が設けられている。デー
タ線２８ａ〜２８ｍは、上端側の電極３０に接続された
データ線２８及び下端側の電極３０に接続されたデータ
線２８が図５のＸ方向に沿って交互に配置されている。
【００４１】表示領域２６の下端とデータ線２８の電極
３０ｂ、…の列との間には、図５のＸ方向に沿って短絡
線７２が形成されている。短絡線７２は抵抗７４を介し
て短絡線３８と接続されており、更に電極３０ｂ、…の
列と並んで配置された電極７６に接続されている。ま
た、電極３０ｂ、…に接続されたデータ線２８は、各々
第１実施例のスイッチング回路４６、５２と同一の構成
のスイッチング回路７８を介して短絡線７２に接続され
ている。
３０ｂ、…の列との間には、図５のＸ方向に沿って短絡
線７２が形成されている。短絡線７２は抵抗７４を介し
て短絡線３８と接続されており、更に電極３０ｂ、…の
列と並んで配置された電極７６に接続されている。ま
た、電極３０ｂ、…に接続されたデータ線２８は、各々
第１実施例のスイッチング回路４６、５２と同一の構成
のスイッチング回路７８を介して短絡線７２に接続され
ている。
【００４２】図５に示す透明基板７０を含んで構成され
た液晶ディスプレイ１０に画像を表示する際には、ドラ
イバ６４から電極７６を介して短絡線７２に短絡線３６
と同様に＋2.5 Ｖの電圧が供給され、第１実施例のスイ
ッチング回路４６と同様に各スイッチング回路７８の各
ＴＦＴがオフされる。これにより、第１実施例と同様に
データ線２８と短絡線７２との間がほぼ絶縁された状態
となる。図５に示す回路では抵抗４０及び抵抗７４で電
力が消費されるものの、その消費電力は液晶ディスプレ
イ１０本体の消費電力と比べて充分に小さい値である。
た液晶ディスプレイ１０に画像を表示する際には、ドラ
イバ６４から電極７６を介して短絡線７２に短絡線３６
と同様に＋2.5 Ｖの電圧が供給され、第１実施例のスイ
ッチング回路４６と同様に各スイッチング回路７８の各
ＴＦＴがオフされる。これにより、第１実施例と同様に
データ線２８と短絡線７２との間がほぼ絶縁された状態
となる。図５に示す回路では抵抗４０及び抵抗７４で電
力が消費されるものの、その消費電力は液晶ディスプレ
イ１０本体の消費電力と比べて充分に小さい値である。
【００４３】〔第３実施例〕次に本発明の第３実施例に
ついて説明する。なお、第２実施例と同一の部分には同
一の符号を付して説明を省略する。
ついて説明する。なお、第２実施例と同一の部分には同
一の符号を付して説明を省略する。
【００４４】図６に示された本第３実施例に係る透明基
板８０では、図６の左端側にゲート線用の電極３４ａ、
…が設けられており、図６の右端側にゲート線用の電極
３４ｂ、…が設けられている。ゲート線３２ａ〜３２ｎ
は、左端側の電極３４ａ、…に接続されたゲート線３２
及び右端側の電極３４ｂ、…に接続されたゲート線３２
が図６のＹ方向に沿って交互に配置されている。
板８０では、図６の左端側にゲート線用の電極３４ａ、
…が設けられており、図６の右端側にゲート線用の電極
３４ｂ、…が設けられている。ゲート線３２ａ〜３２ｎ
は、左端側の電極３４ａ、…に接続されたゲート線３２
及び右端側の電極３４ｂ、…に接続されたゲート線３２
が図６のＹ方向に沿って交互に配置されている。
【００４５】図６における表示領域２６の左端とゲート
線３２の電極３４ｂ、…の列との間には、図６のＹ方向
に沿って短絡線８２が形成されている。短絡線８２の一
端は抵抗８４を介して短絡線７２に、他端は抵抗８６を
介して短絡線３６に各々接続されており、更に電極３４
ｂ、…の列と並んで配置された電極８８に接続されてい
る。また、電極３４ｂ、…に接続されたゲート線３２
は、各々スイッチング回路４６、５２、７８と同一の構
成のスイッチング回路９０を介して短絡線８２に接続さ
れている。
線３２の電極３４ｂ、…の列との間には、図６のＹ方向
に沿って短絡線８２が形成されている。短絡線８２の一
端は抵抗８４を介して短絡線７２に、他端は抵抗８６を
介して短絡線３６に各々接続されており、更に電極３４
ｂ、…の列と並んで配置された電極８８に接続されてい
る。また、電極３４ｂ、…に接続されたゲート線３２
は、各々スイッチング回路４６、５２、７８と同一の構
成のスイッチング回路９０を介して短絡線８２に接続さ
れている。
【００４６】図６に示す透明基板８０を含んで構成され
た液晶ディスプレイ１０に画像を表示する際には、ドラ
イバ６４から電極８８を介して短絡線８２に短絡線３８
と同様に０Ｖの電圧が供給され、第１実施例のスイッチ
ング回路５２と同様に各スイッチング回路９０の各ＴＦ
Ｔがオフされる。これにより、第１実施例と同様にゲー
ト線３２と短絡線８２との間がほぼ絶縁状態となる。図
６に示す回路では抵抗４０、７４、８４、８６で各々電
力が消費されるものの、その消費電力は液晶ディスプレ
イ１０本体の消費電力と比べて充分に小さい値である。
た液晶ディスプレイ１０に画像を表示する際には、ドラ
イバ６４から電極８８を介して短絡線８２に短絡線３８
と同様に０Ｖの電圧が供給され、第１実施例のスイッチ
ング回路５２と同様に各スイッチング回路９０の各ＴＦ
Ｔがオフされる。これにより、第１実施例と同様にゲー
ト線３２と短絡線８２との間がほぼ絶縁状態となる。図
６に示す回路では抵抗４０、７４、８４、８６で各々電
力が消費されるものの、その消費電力は液晶ディスプレ
イ１０本体の消費電力と比べて充分に小さい値である。
【００４７】なお、上記ではインピーダンス素子によっ
て分割された複数の部分、すなわち短絡線３６、３８、
７２、８２に各々一定電圧を印加するようにしていた
が、本発明はこれに限定されるものではなく、データ線
やゲート線への印加電圧が変化した場合に、各スイッチ
ング回路４６、５２、７８、９０がオフ状態で維持され
るように、前記複数の部分に印加する電圧を変化させる
ようにしてもよい。
て分割された複数の部分、すなわち短絡線３６、３８、
７２、８２に各々一定電圧を印加するようにしていた
が、本発明はこれに限定されるものではなく、データ線
やゲート線への印加電圧が変化した場合に、各スイッチ
ング回路４６、５２、７８、９０がオフ状態で維持され
るように、前記複数の部分に印加する電圧を変化させる
ようにしてもよい。
【００４８】また、上記ではＴＦＴを用いたアクティブ
マトリクス駆動の液晶ディスプレイを例に説明したが、
本発明はこれに限定されるものではなく、スイッチング
素子としてＭＯＳトランジスタ、バリスタ、ＭＩＭ、ダ
イオード等を適用することも可能であり、アクティブマ
トリクス駆動に限定されるものでもない。更に、本発明
の表示装置についても液晶ディスプレイに限定されるも
のではなく、複数の駆動用配線を備えた各種の表示装置
に本発明を適用することが可能である。
マトリクス駆動の液晶ディスプレイを例に説明したが、
本発明はこれに限定されるものではなく、スイッチング
素子としてＭＯＳトランジスタ、バリスタ、ＭＩＭ、ダ
イオード等を適用することも可能であり、アクティブマ
トリクス駆動に限定されるものでもない。更に、本発明
の表示装置についても液晶ディスプレイに限定されるも
のではなく、複数の駆動用配線を備えた各種の表示装置
に本発明を適用することが可能である。
【００４９】
【発明の効果】以上説明したように請求項１記載の発明
は、インピーダンス素子によって複数の部分に分割され
た短絡線と、複数本の駆動用配線の各々と短絡線の分割
された部分との間に接続され駆動用配線と短絡線の分割
された部分との電位差に応じてオンオフするスイッチン
グ手段と、短絡線の分割された複数の部分にスイッチン
グ手段をオフさせる電圧を各々印加する電圧印加手段
と、を設けたので、静電気による破壊等を防止すること
ができ、かつ消費電力を低減することが可能になる、と
いう優れた効果が得られる。また、本発明に係る表示装
置は、従来と同様の製造方法により、工程数を増加させ
ることなく製造することが可能である。
は、インピーダンス素子によって複数の部分に分割され
た短絡線と、複数本の駆動用配線の各々と短絡線の分割
された部分との間に接続され駆動用配線と短絡線の分割
された部分との電位差に応じてオンオフするスイッチン
グ手段と、短絡線の分割された複数の部分にスイッチン
グ手段をオフさせる電圧を各々印加する電圧印加手段
と、を設けたので、静電気による破壊等を防止すること
ができ、かつ消費電力を低減することが可能になる、と
いう優れた効果が得られる。また、本発明に係る表示装
置は、従来と同様の製造方法により、工程数を増加させ
ることなく製造することが可能である。
【００５０】請求項２記載の発明は、インピーダンス素
子によって複数の部分に分割された短絡線と、複数本の
駆動用配線の各々と前記短絡線の分割された部分との間
に接続され駆動用配線と短絡線の分割された部分との電
位差に応じてオンオフするスイッチング手段と、を備え
た表示装置の、前記短絡線の分割された複数の部分にス
イッチング手段をオフさせる電圧を各々印加すると共
に、駆動用配線に電圧を印加して画像を表示させるよう
にしたので、表示装置を低消費電力で駆動することがで
きる、という優れた効果が得られる。
子によって複数の部分に分割された短絡線と、複数本の
駆動用配線の各々と前記短絡線の分割された部分との間
に接続され駆動用配線と短絡線の分割された部分との電
位差に応じてオンオフするスイッチング手段と、を備え
た表示装置の、前記短絡線の分割された複数の部分にス
イッチング手段をオフさせる電圧を各々印加すると共
に、駆動用配線に電圧を印加して画像を表示させるよう
にしたので、表示装置を低消費電力で駆動することがで
きる、という優れた効果が得られる。
【図１】本実施例に係る液晶ディスプレイの断面図であ
る。
る。
【図２】第１実施例に係る透明基板上に形成される回路
を示す概略図である。
を示す概略図である。
【図３】スイッチング回路の構成を示す回路図である。
【図４】図２から外部短絡線が形成された部分が切り落
とされた透明基板に、該透明基板を含んで構成される液
晶ディスプレイを駆動するドライバが接続された状態を
示す概略図である。
とされた透明基板に、該透明基板を含んで構成される液
晶ディスプレイを駆動するドライバが接続された状態を
示す概略図である。
【図５】第２実施例に係る透明基板上に形成される回路
を示す概略図である。
を示す概略図である。
【図６】第３実施例に係る透明基板上に形成される回路
を示す概略図である。
を示す概略図である。
【図７】抵抗を介してデータ線及びゲート線と内部短絡
線とを接続する従来技術において、抵抗の消費電力Ｐの
演算を説明するための説明図である。
線とを接続する従来技術において、抵抗の消費電力Ｐの
演算を説明するための説明図である。
１０ 液晶ディスプレイ １４ 透明基板 ２４ ＴＦＴ ２８ データ線 ３２ ゲート線 ３６ 短絡線 ３８ 短絡線 ４０ 抵抗 ４６ スイッチング回路 ５２ スイッチング回路 ６４ ドライバ ７２ 短絡線 ７４ 抵抗 ７８ スイッチング回路 ８２ 短絡線 ８４ 抵抗 ８６ 抵抗 ９０ スイッチング回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 伸一 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 小池 建史 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平２−118617（ＪＰ，Ａ) 特開 昭59−126663（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 互いに異なった方向に延びる第一の駆動
用配線と第二の駆動用配線からなる駆動用配線の各々に
電圧が印加されることにより画像を表示する表示装置で
あって、 インピーダンス素子によって第一の短絡線部分と第二の
短絡線部分とに分割された短絡線と、前記第一の駆動用配線と前記第一の短絡線部分、及び、
前記第二の駆動用配線と前記第二の短絡線部分に接続さ
れ、 前記駆動用配線と前記短絡線との電位差に応じてオ
ンオフするスイッチング手段と、前記第一の短絡線部分と前記第二の短絡線部分とにそれ
ぞれ異なった 電圧を印加する電圧印加手段と、 を設けたことを特徴とする表示装置。 - 【請求項２】 互いに異なった方向に延びる第一の駆動
用配線と第二の駆動用配線からなる駆動用配線と、イン
ピーダンス素子によって第一の短絡線部分と第二の短絡
線部分とに分割された短絡線と、前記第一の駆動用配線
と前記第一の短絡線部分、及び、前記第二の駆動用配線
と前記第二の短絡線部分とに接続され、前記駆動用配線
と前記短絡線との電位差に応じてオンオフするスイッチ
ング手段と、を備えた表示装置の駆動方法であって、前記第一の短絡線部分と前記第二の短絡線部分とにそれ
ぞれ異なった電圧を 印加して、前記スイッチング手段を
オフさせ、前記駆動用配線の各々に電圧を印加して画像
を表示させる、表示装置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28147693A JP2579427B2 (ja) | 1993-11-10 | 1993-11-10 | 表示装置及び表示装置の駆動方法 |
| US08/338,058 US5596342A (en) | 1993-11-10 | 1994-11-10 | Display device having separate short circuit wires for data and gate lines for protection against static discharges |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28147693A JP2579427B2 (ja) | 1993-11-10 | 1993-11-10 | 表示装置及び表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191301A JPH07191301A (ja) | 1995-07-28 |
| JP2579427B2 true JP2579427B2 (ja) | 1997-02-05 |
Family
ID=17639716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28147693A Expired - Lifetime JP2579427B2 (ja) | 1993-11-10 | 1993-11-10 | 表示装置及び表示装置の駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5596342A (ja) |
| JP (1) | JP2579427B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8269905B2 (en) | 2007-09-27 | 2012-09-18 | Sony Corporation | Electronic device, manufacturing method of the same and electronic apparatus |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10509533A (ja) * | 1995-09-11 | 1998-09-14 | フラット パネル ディスプレイ カンパニー ベスローテン フェンノートシャップ エフペーデー | 液晶表示装置 |
| US5767929A (en) * | 1995-09-21 | 1998-06-16 | Advanced Display Inc. | Liquid crystal display apparatus with shorting ring |
| JP4294096B2 (ja) * | 1997-01-13 | 2009-07-08 | ヒュンダイ エレクトロニクス アメリカ | 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系 |
| KR100363095B1 (ko) * | 2000-12-06 | 2002-12-05 | 삼성전자 주식회사 | 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로 |
| KR100386849B1 (ko) | 2001-07-10 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시장치의 정전방전 방지회로 |
| KR100841631B1 (ko) * | 2002-12-31 | 2008-06-27 | 엘지디스플레이 주식회사 | 잔류전하를 제거하는 액정표시장치 |
| CN100401349C (zh) * | 2004-07-26 | 2008-07-09 | 精工爱普生株式会社 | 发光装置和电子设备 |
| TWI322318B (en) * | 2005-12-12 | 2010-03-21 | Au Optronics Corp | Active matrix substrate |
| US8253721B2 (en) * | 2006-11-28 | 2012-08-28 | Lg Display Co., Ltd. | Liquid crystal display device including source voltage generator and method of driving liquid crystal display device |
| CN108761940B (zh) * | 2018-05-30 | 2021-03-23 | 南京中电熊猫平板显示科技有限公司 | 静电防护电路、静电防护模块及液晶显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPS62241429A (ja) * | 1986-04-14 | 1987-10-22 | Hitachi Ltd | 半導体集積回路装置 |
| US4840459A (en) * | 1987-11-03 | 1989-06-20 | General Electric Co. | Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair |
| JPH07113725B2 (ja) * | 1988-10-28 | 1995-12-06 | 松下電器産業株式会社 | マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| GB2238683A (en) * | 1989-11-29 | 1991-06-05 | Philips Electronic Associated | A thin film transistor circuit |
-
1993
- 1993-11-10 JP JP28147693A patent/JP2579427B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-10 US US08/338,058 patent/US5596342A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8269905B2 (en) | 2007-09-27 | 2012-09-18 | Sony Corporation | Electronic device, manufacturing method of the same and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5596342A (en) | 1997-01-21 |
| JPH07191301A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104449A (en) | Liquid crystal display device having DTFTs connected to a short ring | |
| JP3290772B2 (ja) | 表示装置 | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| KR100209995B1 (ko) | 박막 트랜지스터형 액정표시장치 및 그 제조방법 | |
| KR100993420B1 (ko) | 액정표시장치 | |
| US8797252B2 (en) | Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios | |
| JP2579427B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| EP1008177B1 (en) | Improved active matrix esd protection and testing scheme | |
| KR100316493B1 (ko) | 액티브매트릭스액정표시장치 | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| JP2003149668A (ja) | 画像表示用信号駆動装置 | |
| US7859502B2 (en) | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus | |
| JP2008116770A (ja) | 表示装置 | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH09265110A (ja) | アクティブマトリックスパネル | |
| JP2002099224A (ja) | 表示装置用電極基板及びその検査方法 | |
| EP1989700B1 (en) | Active-matrix electronic display comprising diode based matrix driving circuit | |
| JPH08262485A (ja) | 液晶表示装置 | |
| US7847902B2 (en) | Liquid crystal display with scanning lines each having dual paths | |
| JP2002116701A (ja) | 画像表示装置 | |
| JPH11233778A (ja) | 表示装置 | |
| JPH07225387A (ja) | 液晶表示装置 | |
| JPH10161155A (ja) | 液晶表示装置 | |
| JPH11202289A (ja) | 液晶表示装置 | |
| JPS62280891A (ja) | アクテイブマトリツクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 17 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |