JP2002099224A - 表示装置用電極基板及びその検査方法 - Google Patents
表示装置用電極基板及びその検査方法Info
- Publication number
- JP2002099224A JP2002099224A JP2000287562A JP2000287562A JP2002099224A JP 2002099224 A JP2002099224 A JP 2002099224A JP 2000287562 A JP2000287562 A JP 2000287562A JP 2000287562 A JP2000287562 A JP 2000287562A JP 2002099224 A JP2002099224 A JP 2002099224A
- Authority
- JP
- Japan
- Prior art keywords
- electrode substrate
- switch element
- display device
- circuit
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型液晶表示装置に用い
られる表示装置用電極基板において、静電気からデバイ
スを保護する機能を損なうことなく、デバイスの電気的
テストを容易且つ高精度で行うことができるようにす
る。 【解決手段】 アクティブマトリクス基板１００上の入
出力端子５と、低抵抗の短絡線９、１０との間にＴＦＴ
スイッチ部８を形成する。画素領域３の電気的な検査の
際には、ＴＦＴスイッチ部８をオフして、入出力端子５
と短絡線９、１０の間を電気的に遮断することにより、
隣接する入出力端子５のノイズの影響を排除する。ま
た、ＴＦＴスイッチ部８をフローティング状態とするこ
とにより、ドライバ回路４などに帯電した静電気をＴＦ
Ｔスイッチ部８を介して短絡線側に放電する。
られる表示装置用電極基板において、静電気からデバイ
スを保護する機能を損なうことなく、デバイスの電気的
テストを容易且つ高精度で行うことができるようにす
る。 【解決手段】 アクティブマトリクス基板１００上の入
出力端子５と、低抵抗の短絡線９、１０との間にＴＦＴ
スイッチ部８を形成する。画素領域３の電気的な検査の
際には、ＴＦＴスイッチ部８をオフして、入出力端子５
と短絡線９、１０の間を電気的に遮断することにより、
隣接する入出力端子５のノイズの影響を排除する。ま
た、ＴＦＴスイッチ部８をフローティング状態とするこ
とにより、ドライバ回路４などに帯電した静電気をＴＦ
Ｔスイッチ部８を介して短絡線側に放電する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に用いられる表示装置用電極基板及
びその検査方法に関する。
クス型液晶表示装置に用いられる表示装置用電極基板及
びその検査方法に関する。
【０００２】
【従来の技術】近年、平面型表示装置のうち、液晶表示
装置（以下、ＬＣＤ）においては、高精細表示と高付加
価値が求められるようになり、これを実現するものとし
て、半導体層としてポリシリコン（以下、ｐ−Ｓｉ）Ｔ
ＦＴを用いたアクティブマトリクス型液晶表示装置が注
目されている。
装置（以下、ＬＣＤ）においては、高精細表示と高付加
価値が求められるようになり、これを実現するものとし
て、半導体層としてポリシリコン（以下、ｐ−Ｓｉ）Ｔ
ＦＴを用いたアクティブマトリクス型液晶表示装置が注
目されている。
【０００３】このアクティブマトリクス型液晶表示装置
では、ガラス基板上にドライバ回路を内蔵することがで
きるため、配線の容易化や製造コストの低減などに有利
とされている。
では、ガラス基板上にドライバ回路を内蔵することがで
きるため、配線の容易化や製造コストの低減などに有利
とされている。
【０００４】しかし、このようなドライバ回路を内蔵し
たアクティブマトリクス基板の電気的な検査は、従来の
アモルファスシリコン（以下ａ−Ｓｉ）ＴＦＴを用いた
ものに比べ難しくなっている。その理由は、従来のａ−
Ｓｉ−ＴＦＴを用いたアクティブマトリクス基板（以
下、ａ−Ｓｉ−ＴＦＴ基板）の電気的な検査が画素領域
部だけの検査であったのに対し、ｐ−Ｓｉ−ＴＦＴを用
いたアクティブマトリクス基板（以下、ｐ−Ｓｉ−ＴＦ
Ｔ基板）では、デバイスの入出力端子から何らかの信号
を入力あるいは出力させて、ドライバ回路自体とドライ
バ回路を介しての画素領域の検査を行う必要があるから
である。
たアクティブマトリクス基板の電気的な検査は、従来の
アモルファスシリコン（以下ａ−Ｓｉ）ＴＦＴを用いた
ものに比べ難しくなっている。その理由は、従来のａ−
Ｓｉ−ＴＦＴを用いたアクティブマトリクス基板（以
下、ａ−Ｓｉ−ＴＦＴ基板）の電気的な検査が画素領域
部だけの検査であったのに対し、ｐ−Ｓｉ−ＴＦＴを用
いたアクティブマトリクス基板（以下、ｐ−Ｓｉ−ＴＦ
Ｔ基板）では、デバイスの入出力端子から何らかの信号
を入力あるいは出力させて、ドライバ回路自体とドライ
バ回路を介しての画素領域の検査を行う必要があるから
である。
【０００５】また、ａ−Ｓｉ−ＴＦＴ基板における画素
領域の検査は、デバイス外部まで配線された走査線や信
号線に局部的に信号を印加することで検査することがで
きるが、ｐ−Ｓｉ−ＴＦＴ基板では、基板上のドライバ
回路を動作させながら画素領域を検査しなければなら
ず、技術的な難易度が増大している。
領域の検査は、デバイス外部まで配線された走査線や信
号線に局部的に信号を印加することで検査することがで
きるが、ｐ−Ｓｉ−ＴＦＴ基板では、基板上のドライバ
回路を動作させながら画素領域を検査しなければなら
ず、技術的な難易度が増大している。
【０００６】ところで、従来のｐ−Ｓｉ−ＴＦＴ基板で
は、検査中、基板上に静電気が印加された場合、配線の
交差部分またはその配線間に形成されたスイッチング素
子に過電圧が加わり、デバイス破壊や回路断線などが生
じるため、これを防止するために、図６に示したような
設計が施されている。
は、検査中、基板上に静電気が印加された場合、配線の
交差部分またはその配線間に形成されたスイッチング素
子に過電圧が加わり、デバイス破壊や回路断線などが生
じるため、これを防止するために、図６に示したような
設計が施されている。
【０００７】図６は従来のｐ−Ｓｉ−ＴＦＴ基板の構成
例を示した回路図である。通常、配線や回路を形成した
デバイス部は大きなガラス基板上に複数形成されるが、
ここでは説明を明解にするため、ガラス基板１上に一つ
のデバイス部２を形成した例について説明する。
例を示した回路図である。通常、配線や回路を形成した
デバイス部は大きなガラス基板上に複数形成されるが、
ここでは説明を明解にするため、ガラス基板１上に一つ
のデバイス部２を形成した例について説明する。
【０００８】ガラス基板１上形成されたデバイス部２
は、画素領域３と、この画素領域３に画像を表示させる
ためのドライバ回路４と、ドライバ回路４が動作する場
合に必要な電源やロジック信号などの入力、および検査
用の電源や論理信号などを入力し、或いは応答信号を出
力する入出力端子（以下、ＯＬＢパッドと呼ぶ）５とか
ら構成されている。
は、画素領域３と、この画素領域３に画像を表示させる
ためのドライバ回路４と、ドライバ回路４が動作する場
合に必要な電源やロジック信号などの入力、および検査
用の電源や論理信号などを入力し、或いは応答信号を出
力する入出力端子（以下、ＯＬＢパッドと呼ぶ）５とか
ら構成されている。
【０００９】静電気によるデバイス破壊や回路断線を防
ぐ構造としては、ＯＬＢパッド５をメタル配線と高抵抗
配線６を介して短絡線７へ接続させるのが一般的であ
る。メタル配線としてはＡｌ，Ｗ，Ｔａ，Ｔｉ，Ｍｏ，
ＩＴＯ金属および、これらの合金が用いられる。高抵抗
材料としては不純物などがドーブされるポリシリコンな
どが用いられる。このようにＯＬＢパッド５を高抵抗配
線６を介して短絡線７へ接続させることにより、例えば
ドライバ回路４へ局部的に印加される高圧の静電気を高
抵抗配線６を介して短絡線７へ放電させることができ
る。
ぐ構造としては、ＯＬＢパッド５をメタル配線と高抵抗
配線６を介して短絡線７へ接続させるのが一般的であ
る。メタル配線としてはＡｌ，Ｗ，Ｔａ，Ｔｉ，Ｍｏ，
ＩＴＯ金属および、これらの合金が用いられる。高抵抗
材料としては不純物などがドーブされるポリシリコンな
どが用いられる。このようにＯＬＢパッド５を高抵抗配
線６を介して短絡線７へ接続させることにより、例えば
ドライバ回路４へ局部的に印加される高圧の静電気を高
抵抗配線６を介して短絡線７へ放電させることができ
る。
【００１０】
【発明が解決しようとする課題】上記のような静電気放
電回路を有する従来のｐ−Ｓｉ−ＴＦＴ基板の構造で
は、隣り合ったＯＬＢパッド５同士が高抵抗配線６と短
絡線７を介して接続されているため絶縁されない。この
ため、従来構造のアクティブマトリクス基板１００上の
画素領域３及びドライバ回路４を電気的に検査する場
合、隣り合ったＯＬＢパッド５同士の信号が干渉し、隣
接するＯＬＢパッド５の入出力信号がノイズとなり、充
分な検査精度を得ることが難しいという問題点があっ
た。
電回路を有する従来のｐ−Ｓｉ−ＴＦＴ基板の構造で
は、隣り合ったＯＬＢパッド５同士が高抵抗配線６と短
絡線７を介して接続されているため絶縁されない。この
ため、従来構造のアクティブマトリクス基板１００上の
画素領域３及びドライバ回路４を電気的に検査する場
合、隣り合ったＯＬＢパッド５同士の信号が干渉し、隣
接するＯＬＢパッド５の入出力信号がノイズとなり、充
分な検査精度を得ることが難しいという問題点があっ
た。
【００１１】また、検査の精度を向上させるため、高抵
抗配線６をレーザなどで切断し、隣り合ったＯＬＢパッ
ド５同士を絶縁させた後に検査を行うこともできる。し
かし、上記のような加工を施すと、アクティブマトリク
ス基板１００は何の静電気対策も施されないまま、その
後のＬＣＤ製造工程を通過していくことになり、静電気
の影響による製造歩留まりの低下は避けられなかった。
抗配線６をレーザなどで切断し、隣り合ったＯＬＢパッ
ド５同士を絶縁させた後に検査を行うこともできる。し
かし、上記のような加工を施すと、アクティブマトリク
ス基板１００は何の静電気対策も施されないまま、その
後のＬＣＤ製造工程を通過していくことになり、静電気
の影響による製造歩留まりの低下は避けられなかった。
【００１２】本発明は、静電気からデバイスを保護する
機能を損なうことなしに、デバイスの電気的な検査を容
易且つ高精度で行うことができる表示装置用電極基板及
びその検査方法を提供することを目的としている。
機能を損なうことなしに、デバイスの電気的な検査を容
易且つ高精度で行うことができる表示装置用電極基板及
びその検査方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】請求項１の発明は、複数
の第１の配線及び複数の第２の配線の交差部にスイッチ
ング素子を介して接続されることによりマトリクス状に
配置された複数の画素電極と、これら画素電極を前記第
１又は前記第２の配線を通して駆動するドライバ回路と
を基板上に有する表示装置用電極基板において、前記ド
ライバ回路を介して前記画素が配置された画素領域を検
査するための信号又は電源を入出力する複数の入出力端
子と、放電用の短絡線と、前記入出力端子を前記放電用
の短絡線に接続する非線形スイッチ素子とを具備するこ
とを特徴とする。
の第１の配線及び複数の第２の配線の交差部にスイッチ
ング素子を介して接続されることによりマトリクス状に
配置された複数の画素電極と、これら画素電極を前記第
１又は前記第２の配線を通して駆動するドライバ回路と
を基板上に有する表示装置用電極基板において、前記ド
ライバ回路を介して前記画素が配置された画素領域を検
査するための信号又は電源を入出力する複数の入出力端
子と、放電用の短絡線と、前記入出力端子を前記放電用
の短絡線に接続する非線形スイッチ素子とを具備するこ
とを特徴とする。
【００１４】請求項２の発明は、請求項１において、前
記非線形スイッチ素子は、前記放電用の短絡線に入力す
る制御信号によって導通がオフになることを特徴とす
る。
記非線形スイッチ素子は、前記放電用の短絡線に入力す
る制御信号によって導通がオフになることを特徴とす
る。
【００１５】請求項３の発明は、請求項１又は２におい
て、前記非線形スイッチ素子は、前記複数の画素電極が
配置されている画素領域及び前記ドライバ回路を形成す
る際のプロセスで同時に形成されることを特徴とする。
て、前記非線形スイッチ素子は、前記複数の画素電極が
配置されている画素領域及び前記ドライバ回路を形成す
る際のプロセスで同時に形成されることを特徴とする。
【００１６】請求項４の発明は、請求項１乃至３におい
て、前記非線形スイッチ素子は、ポリシリコンＴＦＴで
形成されることを特徴とする。
て、前記非線形スイッチ素子は、ポリシリコンＴＦＴで
形成されることを特徴とする。
【００１７】請求項５の発明は、請求項４において、前
記非線形スイッチ素子は、ダイオード接続したｎ型ＴＦ
Ｔとダイオード接続したｐ型ＴＦＴの並列接続回路で構
成されることを特徴とする。
記非線形スイッチ素子は、ダイオード接続したｎ型ＴＦ
Ｔとダイオード接続したｐ型ＴＦＴの並列接続回路で構
成されることを特徴とする。
【００１８】請求項６の発明は、請求項４において、前
記非線形スイッチ素子は、互いに極性が異なるようにダ
イオード接続した２個のｎ型及びｐ型ＴＦＴの並列接続
回路で構成されることを特徴とする。
記非線形スイッチ素子は、互いに極性が異なるようにダ
イオード接続した２個のｎ型及びｐ型ＴＦＴの並列接続
回路で構成されることを特徴とする。
【００１９】請求項７の発明は、請求項５又は６におい
て、前記非線形スイッチ素子は、前記並列接続回路を少
なくとも２個以上直列接続して構成されることを特徴と
する。
て、前記非線形スイッチ素子は、前記並列接続回路を少
なくとも２個以上直列接続して構成されることを特徴と
する。
【００２０】請求項８の発明は、前記請求項１記載の非
線形スイッチ素子をオフした後、前記入出力端子から信
号及び電源を入力して前記ドライバ回路を介して前記画
素領域の検査を行うことを特徴とする。
線形スイッチ素子をオフした後、前記入出力端子から信
号及び電源を入力して前記ドライバ回路を介して前記画
素領域の検査を行うことを特徴とする。
【００２１】
【発明の実施の形態】以下、本発明に係わる表示装置用
電極基板及びその検査方法を、ｐ−Ｓｉ−ＴＦＴ基板と
その検査方法に適用した場合の実施形態について説明す
る。
電極基板及びその検査方法を、ｐ−Ｓｉ−ＴＦＴ基板と
その検査方法に適用した場合の実施形態について説明す
る。
【００２２】図１は、この実施形態に係わるｐ−Ｓｉ−
ＴＦＴ基板の構成例を示した回路図であり、図６と同一
部分は同一符号を付して説明する。
ＴＦＴ基板の構成例を示した回路図であり、図６と同一
部分は同一符号を付して説明する。
【００２３】この実施形態においても、ガラス基板１上
に一つのデバイス部２を形成した例について説明する
が、通常のアクティブマトリクス基板のように、ガラス
基板１上に複数のデバイス部２を形成した場合でも、本
発明が実施可能であることは言うまでもない。
に一つのデバイス部２を形成した例について説明する
が、通常のアクティブマトリクス基板のように、ガラス
基板１上に複数のデバイス部２を形成した場合でも、本
発明が実施可能であることは言うまでもない。
【００２４】アクティブマトリクス基板１００はガラス
基板１と、その上に形成されたデバイス部２により構成
されている。デバイス部２は画素領域３と、画素領域３
を表示させるためのドライバ回路４と、ドライバ回路４
が動作する場合に必要な電源や論理信号などを入力した
り、検査用の論理信号や電源を入力し、或いは応答信号
を出力する入出力端子（以下、ＯＬＢパッドと呼ぶ）５
より構成されている。
基板１と、その上に形成されたデバイス部２により構成
されている。デバイス部２は画素領域３と、画素領域３
を表示させるためのドライバ回路４と、ドライバ回路４
が動作する場合に必要な電源や論理信号などを入力した
り、検査用の論理信号や電源を入力し、或いは応答信号
を出力する入出力端子（以下、ＯＬＢパッドと呼ぶ）５
より構成されている。
【００２５】画素領域３は、互いに交際する複数の走査
線及び複数の信号線、これら両線の各交差部に配置され
た画素電極、及び前記走査線に供給されるゲート信号に
よりオン／オフ制御され、オン時に前記信号線と前記画
素電極間を導通させて前記信号線に供給されたデータ信
号を前記画素電極に書き込む、ＴＦＴからなる複数のス
イッチング素子（いずれも図示せず）から構成されてい
る。
線及び複数の信号線、これら両線の各交差部に配置され
た画素電極、及び前記走査線に供給されるゲート信号に
よりオン／オフ制御され、オン時に前記信号線と前記画
素電極間を導通させて前記信号線に供給されたデータ信
号を前記画素電極に書き込む、ＴＦＴからなる複数のス
イッチング素子（いずれも図示せず）から構成されてい
る。
【００２６】ドライバ回路４は、前記スイッチング素子
のオン／オフを制御するゲート信号を供給する走査線ド
ライバ回路と、前記信号線にデータ信号を供給する信号
線ドライバ回路（いずれも図示せず）から構成されてい
る。
のオン／オフを制御するゲート信号を供給する走査線ド
ライバ回路と、前記信号線にデータ信号を供給する信号
線ドライバ回路（いずれも図示せず）から構成されてい
る。
【００２７】また、静電気によるデバイス破壊や回路断
線を防ぐための対策回路は、図のようにＯＬＢパッド５
をＴＦＴスイッチ部８を介して短絡線９、短絡線１０へ
接続する回路で構成され、これら短絡線９、１０はそれ
ぞれ検査用パット１３、検査用パット１４へ接続されて
いる。
線を防ぐための対策回路は、図のようにＯＬＢパッド５
をＴＦＴスイッチ部８を介して短絡線９、短絡線１０へ
接続する回路で構成され、これら短絡線９、１０はそれ
ぞれ検査用パット１３、検査用パット１４へ接続されて
いる。
【００２８】図２は、上記ＴＦＴスイッチ部８の第１の
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１１と、ゲートＧをソースＳに接続し
てダイオード接続したｐチャネルＴＦＴ１２の並列接続
回路で構成されている。ｎチャネルＴＦＴ１１のドレイ
ンＤは短絡線９に接続され、ソースＳはＯＬＢパッド５
へ接続されている。ｐチャネルＴＦＴ１２のドレインＤ
は短絡線１０に接続され、ソースＳはＯＬＢパッド５へ
接続されている。
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１１と、ゲートＧをソースＳに接続し
てダイオード接続したｐチャネルＴＦＴ１２の並列接続
回路で構成されている。ｎチャネルＴＦＴ１１のドレイ
ンＤは短絡線９に接続され、ソースＳはＯＬＢパッド５
へ接続されている。ｐチャネルＴＦＴ１２のドレインＤ
は短絡線１０に接続され、ソースＳはＯＬＢパッド５へ
接続されている。
【００２９】次に本実施形態の動作について説明する。
アクティブマトリクス基板１００の電気的な検査を行う
場合は、検査用パッド１３に正電位（ｎチャネルＴＦＴ
１１が充分高抵抗になりうる電圧）を、また検査用パッ
ド１４に負電位（ｐチャネルＴＦＴ１２が充分高抵抗に
なりうる電圧）をそれぞれ印加する。これにより、全て
のＴＦＴスイッチ部８のｎチャネルＴＦＴ１１とｐチャ
ネルＴＦＴ１２はオフとなり、ＯＬＢパッド５は短絡線
９、１０に対してオフ状態となる。従って、レーザなど
で強制的にＴＦＴスイッチ部８を切断しなくても、全て
の隣り合ったＯＬＢパッド５を電気的にほぼ絶縁させる
ことができる。
アクティブマトリクス基板１００の電気的な検査を行う
場合は、検査用パッド１３に正電位（ｎチャネルＴＦＴ
１１が充分高抵抗になりうる電圧）を、また検査用パッ
ド１４に負電位（ｐチャネルＴＦＴ１２が充分高抵抗に
なりうる電圧）をそれぞれ印加する。これにより、全て
のＴＦＴスイッチ部８のｎチャネルＴＦＴ１１とｐチャ
ネルＴＦＴ１２はオフとなり、ＯＬＢパッド５は短絡線
９、１０に対してオフ状態となる。従って、レーザなど
で強制的にＴＦＴスイッチ部８を切断しなくても、全て
の隣り合ったＯＬＢパッド５を電気的にほぼ絶縁させる
ことができる。
【００３０】その後、ＯＬＢパッド５の一部から画素領
域３やドライバ回路４を電気的に検査するために、ドラ
イバ回路４が動作するに必要な電源やロジック信号など
をドライバ回路４へ入力すると共に、ＯＬＢパッド５の
一部から出力波形や電位を観測する。この際、隣り合っ
たＯＬＢパッド５から漏れるノイズは大幅に低減される
ため、精度の良い検査を行うことができる。
域３やドライバ回路４を電気的に検査するために、ドラ
イバ回路４が動作するに必要な電源やロジック信号など
をドライバ回路４へ入力すると共に、ＯＬＢパッド５の
一部から出力波形や電位を観測する。この際、隣り合っ
たＯＬＢパッド５から漏れるノイズは大幅に低減される
ため、精度の良い検査を行うことができる。
【００３１】この電気的な検査の後、検査用パッド１
３、１４に印加していた正電位、負電位は除去されるた
め、ｎチャネルＴＦＴ１１とｐチャネルＴＦＴ１２はフ
ローティング状態になる。このような状態で、その後の
製造工程において、静電気などによりアクティブマトリ
クス基板１００のＯＬＢパッド５に接続されたドライバ
回路４などが短絡線９に対して正電位に帯電すると、Ｔ
ＦＴスイッチ部８のｎチャネルＴＦＴ１１がオンになっ
て、前記静電気が短絡線９側に流れて放電する。或い
は、ドライバ回路４などが短絡線１０に対して負電位に
帯電すると、ＴＦＴスイッチ部８のｐチャネルＴＦＴ１
２がオンになって、前記静電気が短絡線１０側に流れて
放電する。
３、１４に印加していた正電位、負電位は除去されるた
め、ｎチャネルＴＦＴ１１とｐチャネルＴＦＴ１２はフ
ローティング状態になる。このような状態で、その後の
製造工程において、静電気などによりアクティブマトリ
クス基板１００のＯＬＢパッド５に接続されたドライバ
回路４などが短絡線９に対して正電位に帯電すると、Ｔ
ＦＴスイッチ部８のｎチャネルＴＦＴ１１がオンになっ
て、前記静電気が短絡線９側に流れて放電する。或い
は、ドライバ回路４などが短絡線１０に対して負電位に
帯電すると、ＴＦＴスイッチ部８のｐチャネルＴＦＴ１
２がオンになって、前記静電気が短絡線１０側に流れて
放電する。
【００３２】図３は、上記ＴＦＴスイッチ部８の第２の
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１１と、ゲートＧをソースＳに接続し
てダイオード接続したｐチャネルＴＦＴ１２の並列接続
回路２個を直列に接続して構成されている。
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１１と、ゲートＧをソースＳに接続し
てダイオード接続したｐチャネルＴＦＴ１２の並列接続
回路２個を直列に接続して構成されている。
【００３３】これにより、ｎチャネルＴＦＴ１１又はｐ
チャネルＴＦＴ１２のいずれか１個が短絡など故障して
も、直列に接続されたもう一方のＴＦＴが正常であれ
ば、ＯＬＢパッド５と短絡線９、１０との間のスイッチ
機能と、静電気の放電機能を維持することができ、信頼
性を向上させることができる。
チャネルＴＦＴ１２のいずれか１個が短絡など故障して
も、直列に接続されたもう一方のＴＦＴが正常であれ
ば、ＯＬＢパッド５と短絡線９、１０との間のスイッチ
機能と、静電気の放電機能を維持することができ、信頼
性を向上させることができる。
【００３４】図４は、上記ＴＦＴスイッチ部８の第３の
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１５と、ゲートＧをドレインＤに接続
してダイオード接続したｎチャネルＴＦＴ１６の並列接
続回路で構成されている。これらｎチャネルＴＦＴ１５
とｎチャネルＴＦＴ１６はダイオード接続の接続の仕方
が異なるため、極性が反対で、図２の回路と同等の作
用、効果がある。
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをソースＳに接続してダイオード接続した
ｎチャネルＴＦＴ１５と、ゲートＧをドレインＤに接続
してダイオード接続したｎチャネルＴＦＴ１６の並列接
続回路で構成されている。これらｎチャネルＴＦＴ１５
とｎチャネルＴＦＴ１６はダイオード接続の接続の仕方
が異なるため、極性が反対で、図２の回路と同等の作
用、効果がある。
【００３５】図５は、上記ＴＦＴスイッチ部８の第４の
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをドレインＤに接続してダイオード接続し
たｐチャネルＴＦＴ１７と、ゲートＧをソースＳに接続
してダイオード接続したｐチャネルＴＦＴ１８の並列接
続回路で構成されている。これらｐチャネルＴＦＴ１７
とｐチャネルＴＦＴ１８はダイオード接続の接続の仕方
が異なるため、極性が反対で、図２の回路と同等の作
用、効果がある。
実施例を示す回路構成図である。ＴＦＴスイッチ部８
は、ゲートＧをドレインＤに接続してダイオード接続し
たｐチャネルＴＦＴ１７と、ゲートＧをソースＳに接続
してダイオード接続したｐチャネルＴＦＴ１８の並列接
続回路で構成されている。これらｐチャネルＴＦＴ１７
とｐチャネルＴＦＴ１８はダイオード接続の接続の仕方
が異なるため、極性が反対で、図２の回路と同等の作
用、効果がある。
【００３６】本実施形態によれば、２個の極性が異なる
ダイオード接続したＴＦＴを互いに逆極性になるように
並列に接続して構成したＴＦＴスイッチ部８を介して、
ＯＬＢパッド５を短絡線９、１０に接続することによ
り、ＴＦＴスイッチ部８をオフ、してから画素領域３の
電気的テストを行うことにより、従来からのアクティブ
マトリクス基板１００の製造プロセスを変更することな
く、デバイスの電気的テストの精度向上を図ることがで
きる。また、テスト後、ＴＦＴスイッチ部８をフローテ
ィング状態に戻すことにより、その後の工程において、
静電気からデバイスを保護することができる。
ダイオード接続したＴＦＴを互いに逆極性になるように
並列に接続して構成したＴＦＴスイッチ部８を介して、
ＯＬＢパッド５を短絡線９、１０に接続することによ
り、ＴＦＴスイッチ部８をオフ、してから画素領域３の
電気的テストを行うことにより、従来からのアクティブ
マトリクス基板１００の製造プロセスを変更することな
く、デバイスの電気的テストの精度向上を図ることがで
きる。また、テスト後、ＴＦＴスイッチ部８をフローテ
ィング状態に戻すことにより、その後の工程において、
静電気からデバイスを保護することができる。
【００３７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、アクティブマトリクス基板内のドライバ回路の信
号、電源を入力する入出力端子と表示領域外部に形成さ
れた低抵抗の短絡線との間に制御可能な非線形スイッチ
素子を形成することにより、高抵抗配線をレーザなどで
切断することなしに、隣り合ったＯＬＢパッド同士を電
気的にほぼ絶縁させることができる。したがって、基板
上に形成された画素領域やドライバ回路を電気的に検査
する場合に、隣り合ったＯＬＢパッド同士の信号が干渉
することがなく、さらに製造プロセスも変更する必要が
ないので、デバイスの電気的な検査を容易且つ高精度で
行うことができる。また、電気的な検査の後にドライバ
回路などに帯電した静電気は前記非線形スイッチ素子を
介して放電されるので、静電気からデバイスを保護する
機能を損なうことがない。
れば、アクティブマトリクス基板内のドライバ回路の信
号、電源を入力する入出力端子と表示領域外部に形成さ
れた低抵抗の短絡線との間に制御可能な非線形スイッチ
素子を形成することにより、高抵抗配線をレーザなどで
切断することなしに、隣り合ったＯＬＢパッド同士を電
気的にほぼ絶縁させることができる。したがって、基板
上に形成された画素領域やドライバ回路を電気的に検査
する場合に、隣り合ったＯＬＢパッド同士の信号が干渉
することがなく、さらに製造プロセスも変更する必要が
ないので、デバイスの電気的な検査を容易且つ高精度で
行うことができる。また、電気的な検査の後にドライバ
回路などに帯電した静電気は前記非線形スイッチ素子を
介して放電されるので、静電気からデバイスを保護する
機能を損なうことがない。
【図１】実施形態に係わるｐ−Ｓｉ−ＴＦＴ基板の構成
例を示した回路図。
例を示した回路図。
【図２】ＴＦＴスイッチ部の第１の実施例を示す回路構
成図。
成図。
【図３】ＴＦＴスイッチ部の第２の実施例を示す回路構
成図。
成図。
【図４】ＴＦＴスイッチ部の第３の実施例を示す回路構
成図。
成図。
【図５】ＴＦＴスイッチ部の第４の実施例を示す回路構
成図。
成図。
【図６】従来のｐ−Ｓｉ−ＴＦＴ基板の構成例を示した
回路図。
回路図。
１…ガラス基板、２…デバイス部、３…画素領域、４…
ドライバ回路、５…入出力端子（ＯＬＢパッド）、８…
ＴＦＴスイッチ部、９，１０…短絡線、１１，１５，１
６…ｎチャネルＴＦＴ、１２，１７，１８…ｐチャネル
ＴＦＴ、１３，１４…検査用パッド、１００…アクティ
ブマトリクス基板
ドライバ回路、５…入出力端子（ＯＬＢパッド）、８…
ＴＦＴスイッチ部、９，１０…短絡線、１１，１５，１
６…ｎチャネルＴＦＴ、１２，１７，１８…ｐチャネル
ＴＦＴ、１３，１４…検査用パッド、１００…アクティ
ブマトリクス基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G014 AA02 AA03 AB21 2G036 AA19 BA33 BB12 CA11 2H092 GA59 GA64 JA24 JB77 JB79 KA04 MA57 NA14 NA30 5C094 AA42 AA43 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB03 EA03 EA10 EB02 FA01 FB12 FB14 FB15
Claims (8)
- 【請求項１】 複数の第１の配線及び複数の第２の配線
の交差部にスイッチング素子を介して接続されることに
よりマトリクス状に配置された複数の画素電極と、これ
ら画素電極を前記第１又は前記第２の配線を通して駆動
するドライバ回路とを基板上に有する表示装置用電極基
板において、 前記ドライバ回路を介して前記画素が配置された画素領
域を検査するための信号又は電源を入出力する複数の入
出力端子と、 放電用の短絡線と、 前記入出力端子を前記放電用の短絡線に接続する非線形
スイッチ素子と、 を具備することを特徴とする表示装置用電極基板。 - 【請求項２】 前記非線形スイッチ素子は、前記放電用
の短絡線に入力する制御信号によって、導通がオフにな
ることを特徴とする請求項１記載の表示装置用電極基
板。 - 【請求項３】 前記非線形スイッチ素子は、前記複数の
画素電極が配置されている画素領域及び前記ドライバ回
路を形成する際のプロセスで、同時に形成されることを
特徴とする請求項１又は２記載の表示装置用電極基板。 - 【請求項４】 前記非線形スイッチ素子は、ポリシリコ
ンＴＦＴで形成されることを特徴とする請求項１乃至３
に記載の表示装置用電極基板。 - 【請求項５】 前記非線形スイッチ素子は、ダイオード
接続したｎ型ＴＦＴとダイオード接続したｐ型ＴＦＴの
並列接続回路で構成されることを特徴とする請求項４記
載の表示装置用電極基板。 - 【請求項６】 前記非線形スイッチ素子は、互いに極性
が異なるようにダイオード接続した２個のｎ型及びｐ型
ＴＦＴの並列接続回路で構成されることを特徴とする請
求項４記載の表示装置用電極基板。 - 【請求項７】 前記非線形スイッチ素子は、前記並列接
続回路を少なくとも２個以上直列接続して構成されるこ
とを特徴とする請求項５又は６記載の表示装置用電極基
板。 - 【請求項８】 前記請求項１記載の非線形スイッチ素子
をオフした後、前記入出力端子から信号及び電源を入力
して前記ドライバ回路を介して前記画素領域の検査を行
うことを特徴とする表示装置用電極基板の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287562A JP2002099224A (ja) | 2000-09-21 | 2000-09-21 | 表示装置用電極基板及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287562A JP2002099224A (ja) | 2000-09-21 | 2000-09-21 | 表示装置用電極基板及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002099224A true JP2002099224A (ja) | 2002-04-05 |
Family
ID=18771287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000287562A Pending JP2002099224A (ja) | 2000-09-21 | 2000-09-21 | 表示装置用電極基板及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002099224A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| KR100945582B1 (ko) * | 2003-06-02 | 2010-03-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
| CN103176094A (zh) * | 2011-12-22 | 2013-06-26 | 希姆通信息技术（上海）有限公司 | 一种模块的lcd接口的pin脚测试方法 |
| KR101392155B1 (ko) * | 2006-09-22 | 2014-05-12 | 삼성디스플레이 주식회사 | 표시기판 및 표시기판용 모기판의 제조 방법 |
| WO2015007079A1 (zh) * | 2013-07-19 | 2015-01-22 | 深圳市华星光电技术有限公司 | 一种用于显示面板的检测电路 |
| US9076362B2 (en) | 2006-09-22 | 2015-07-07 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing a motherboard for the same |
| US9501959B2 (en) | 2013-09-25 | 2016-11-22 | Samsung Display Co., Ltd. | Mother substrate with switch disconnecting test part, array test method thereof and display substrate |
| JP2020122981A (ja) * | 2003-08-08 | 2020-08-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2000
- 2000-09-21 JP JP2000287562A patent/JP2002099224A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945582B1 (ko) * | 2003-06-02 | 2010-03-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP2020122981A (ja) * | 2003-08-08 | 2020-08-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| KR101392155B1 (ko) * | 2006-09-22 | 2014-05-12 | 삼성디스플레이 주식회사 | 표시기판 및 표시기판용 모기판의 제조 방법 |
| US9076362B2 (en) | 2006-09-22 | 2015-07-07 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing a motherboard for the same |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
| CN103176094A (zh) * | 2011-12-22 | 2013-06-26 | 希姆通信息技术（上海）有限公司 | 一种模块的lcd接口的pin脚测试方法 |
| WO2015007079A1 (zh) * | 2013-07-19 | 2015-01-22 | 深圳市华星光电技术有限公司 | 一种用于显示面板的检测电路 |
| US9501959B2 (en) | 2013-09-25 | 2016-11-22 | Samsung Display Co., Ltd. | Mother substrate with switch disconnecting test part, array test method thereof and display substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532265B2 (en) | Integrated circuit with the cell test function for the electrostatic discharge protection | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3029531B2 (ja) | 液晶表示装置 | |
| JP4260622B2 (ja) | 画素形成された電子装置の静電放電保護 | |
| JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| US20050275609A1 (en) | Driving apparatus for display device and display panel thereof | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| KR20150047966A (ko) | 정전기 방전 회로를 포함하는 표시 장치 | |
| TW200807119A (en) | Display device with static electricity protecting circuit | |
| WO2018152884A1 (zh) | 一种测试阵列基板的栅极线的线路及方法 | |
| JPH032838A (ja) | 液晶表示装置の製造方法 | |
| JP2002099224A (ja) | 表示装置用電極基板及びその検査方法 | |
| JP2579427B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| KR102632174B1 (ko) | 표시패널 | |
| JP2005122209A (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| CN108010475B (zh) | 一种显示面板 | |
| JP4308153B2 (ja) | セルテスト機能を具えた静電放電防護整合回路装置 | |
| JP4886226B2 (ja) | 液晶表示装置 | |
| JP2005115049A (ja) | アクティブマトリクス基板 | |
| JPH08262485A (ja) | 液晶表示装置 | |
| JPH11233778A (ja) | 表示装置 | |
| KR20080044073A (ko) | 박막 트랜지스터 표시판 | |
| KR101010447B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100646778B1 (ko) | 액정 표시장치 |