KR20080044073A

KR20080044073A - 박막 트랜지스터 표시판

Info

Publication number: KR20080044073A
Application number: KR1020060112895A
Authority: KR
Inventors: 신주용; 송익선
Original assignee: 삼성전자주식회사
Priority date: 2006-11-15
Filing date: 2006-11-15
Publication date: 2008-05-20

Abstract

원가 상승 없이도 단선된 데이터 라인을 정상적으로 리페어 할 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은, 제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판, 상기 기판의 가장자리를 따라 형성되어 있는 리페어 링, 상기 기판 상에 형성되며, 상기 다수의 게이트 라인의 입력 패드가 형성된 게이트 형성 영역에 형성되고, 상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부 및 상기 게이트 형성 영역을 제외한 상기 기판의 주변 영역과 상기 게이트 구동부 사이에 형성되며, 상기 리페어 링에 인가되는 신호를 증폭하여 출력하는 신호 증폭부를 포함한다.

리페어, ASG, 액정 표시 장치

Description

박막 트랜지스터 표시판{Thin film transistor substrate}

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.

도 2는 도 1의 박막 트랜지스터 표시판의 한 화소에 대한 등가 회로도이다.

도 3은 도 1의 제1 및 제2 신호 증폭부의 내부 회로도이다.

(도면의 주요부분에 대한 부호의 설명)

10: 절연 기판 100: 박막 트랜지스터 표시판

110: 리페어 링 122: 제1 게이트 구동부

124: 제2 게이트 구동부 130: 데이터 구동부

152: 제1 신호 증폭부 154: 제2 신호 증폭부

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 원가 상승 없이도 단선된 데이터 라인을 정상적으로 리페어 할 수 있는 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치의 박막 트랜지스터 표시판은 다수의 데이터 라인, 다수의 게이트 라인과 교차하는 다수의 게이트 라인 및 다수의 데이터 라인과 다수의 게이트 라인이 교차하는 부분에 형성된 박막 트랜지스터를 포함한다.

여기서, 박막 트랜지스터는 게이트 라인 및 데이터 라인에 의해 구동되는데, 상대적으로 길이가 긴 데이터 라인의 경우 중간에 단선(open)되기가 쉽다. 예를 들어, 하나의 데이터 라인이 단선되는 경우 그 데이터 라인과 연결된 한 컬럼의 화소들이 모두 동작을 하지 않게 된다. 이러한 문제점을 해결하기 위해 데이터 라인 단선시 데이터 구동부 내부의 증폭기와 리페어 라인을 레이저로 연결하여 리페어 라인에 데이터 전압이 인가되도록 하였다.

그러나, 액정 패널의 외곽에 게이트 구동부가 형성되면서, 리페어 라인의 배선 폭이 줄어 되고, 이에 따라 리페어 라인의 신호 왜곡이 심해져 정상적인 리페어를 진행할 수 없었다. 또한, 리페어 라인의 신호 왜곡을 해결하기 위해 데이터 구동부 내부의 증폭기 외에도 별도의 증폭기를 통해 리페어를 진행하였으나, 이는 원가 상승으로 이어지게 된다.

본 발명이 이루고자 하는 기술적 과제는, 원가 상승 없이도 단선된 데이터 라인을 정상적으로 리페어 할 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판, 상기 기판의 가장자리를 따라 형성되어 있는 리페어 링, 상기 기판 상에 형성되며, 상기 다수의 게이트 라인의 입력 패드가 형성된 게이트 형성 영역에 형성되고, 상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부 및 상기 게이트 형성 영역을 제외한 상기 기판의 주변 영역과 상기 게이트 구동부 사이에 형성되며, 상기 리페어 링에 인가되는 신호를 증폭하여 출력하는 신호 증폭부를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

먼저 도 1을 참조하면, 박막 트랜지스터 표시판(100)은 절연 기판(10) 상에 형성된 다수의 표시 신호선(G₁~G_N, D₁~D_M, SL₁~SL_N)과 표시 신호선(G₁~G_N, D₁~D_M, SL₁~SL_N)에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.

그리고, 표시 신호선(G₁~G_N, D₁~D_M, SL₁~SL_N)은 다수의 게이트 라인(G₁~G_N), 유지 전극 라인(SL₁~SL_N) 및 데이터 라인(D₁~D_M)을 포함한다.

여기서, 게이트 라인(G₁~G_N)은 절연 기판(10) 상에 제1 방향, 예를 들어 행방향으로 형성되어 있으며, 데이터 라인(D₁~D_M)은 제2 방향, 예를 들어 열방향으로 형성되어 있으며 서로가 거의 평행하다. 이때에 다수의 게이트 라인(G₁~G_N)과 데이터 라인(D₁~D_M)의 일단에는 신호가 입력되는 입력 패드(미도시)가 형성되고, 각각의 입력 패드에는 제1 및 제2 게이트 구동부(122, 124)와 데이터 구동부(130)가 각각 연결된다. 여기서, 기판(10) 상에 제1 및 제2 게이트 구동부(122, 124)가 형성되는 영역을 게이트 형성 영역이라고 한다.

게이트 형성 영역에는 게이트 라인(G₁~G_N)의 일측에 연결되어 있는 제1 게이트 구동부(122)와 게이트 라인(G₁~G_N)의 타측에 연결되어 있는 제2 게이트 구동부(124)가 위치할 수 있다. 여기서, 제1 및 제2 게이트 구동부(122, 124)는 예를 들어 티씨피(Tape Carrier Package; TCP) 형태로 박막 트랜지스터 표시판(100)에 부착되어 게이트 라인(G₁~G_N)과 연결될 수 있으며, 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G₁~G_N)과 연결될 수 있다. 본 실시예에서는 제1 및 제2 게이트 구동부(122, 124)가 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G₁~G_N)과 연결되는 예를 들어 설명한다. 또한 제1 및 제2 게이트 구동부(122, 124)는 다수의 스위칭 소자로 구성될 수 있으며, 게이트 라인(G₁~G_N)과 동일 물질로 동일층에 형성될 수 있다.

유지 전극 라인(SL₁~SL_N)은 게이트 라인(G₁~G_N)과 동일한 방향으로 형성되어 있으며, 게이트 라인(G₁~G_N)과 교대로 형성된다. 또한 다수의 유지 전극 라인(SL₁~SL_N) 끝단은 서로 연결되어 있다.

각 단위 화소는 표시 신호선(G₁~G_N, D₁~D_M, SL₁~SL_N)에 연결된 스위칭 소자(Q)와, 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함할 수 있다.

또한, 박막 트랜지스터 표시판(100)은 절연 기판(10)의 가장자리를 따라 형성된 리페어 링(repair ring; 110)을 포함한다. 리페어 링(110)은 다수의 데이터 라인(D₁~D_M)과 교차되며, 리페어 링(110) 사이에는 리페어 링(110)에 인가되는 신호를 증폭하여 출력하는 제1 및 제2 신호 증폭부(152, 154)가 위치한다. 이에 대한 자세한 설명은 추후 설명하기로 한다.

도 2를 참조하면, 박막 트랜지스터 표시판(100)을 구성하는 하나의 화소는 앞서 설명한 바와 같이, 다수의 게이트 라인(G₁), 게이트 라인(G₁)과 동일한 방향으로 형성되어있는 유지 전극 라인(SL₁), 게이트 라인(G₁) 및 유지 전극 라인(SL₁)과 교차하는 데이터 라인(D₁), 스위칭 소자(Q) 및 화소 전극(PX)을 포함한다.

여기서 스위칭 소자(Q)는 예를 들어 박막 트랜지스터로 구현될 수 있으며, 이러한 박막 트랜지스터는 게이트 라인(G₁)에 연결된 제어 단자, 데이터 라인(D₁)에 연결된 입력 단자 및 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결된 출력 단자를 구비하는 삼단자 소자로 구현될 수 있다.

또한 액정 커패시터(Clc)는 박막 트랜지스터 표시판(100)의 화소 전극(PX)과 컬러 필터 표시판(미도시)의 공통 전극을 두 단자로 하며, 두 전극 사이의 액정층(미도시)는 유전체로서 기능한다.

액정 커패시터(Clc)의 보조 역할을 하는 유지 커패시터(Cst)는 유지 전극 라인(SL₁)과 화소 전극(PX)이 절연체를 사이에 두고 서로 중첩되어 형성될 수 있다. 여기서 유지 전극 라인(SL₁)에는 공통 전압(Vcom) 등의 정해진 전압이 인가될 수 있으며(독립 배선 방식), 또한 유지 전극 라인(SL₁)이 생략되고, 화소 전극(PX)과 전단의 게이트 라인이 절연체를 매개로 중첩되어 유지 커패시터(Cst)를 형성할 수도 있다(전단 게이트 방식).

한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(PX)에 대응하는 컬러 필터 표시판의 소정 영역 에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 표시판의 해당 영역에 형성할 수 있으며, 또한, 박막 트랜지스터 표시판(100)의 화소 전극(PX) 위 또는 아래에 형성할 수도 있다.

도 3은 도 1의 제1 및 제2 신호 증폭부의 내부 회로도이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 제1 및 제2 신호 증폭부(152, 154)는 절연 기판(10)의 일측 및 타측 가장 자리에 위치하며, 리페어 링(110)에 인가되는 신호 즉, 데이터 전압을 증폭하여 출력한다. 이때에 제1 및 제2 신호 증폭부(152, 154)는 다수의 연산 증폭기로 이루어져 있으며, 다수의 연산 증폭기가 직렬로 연결되어 있다. 또한, 제1 및 제2 신호 증폭부(152, 154)는 제1 및 제2 게이트 구동부(122, 124) 형성시 함께 형성될 수 있다.

이하, 상기와 같이 구성된 박막 트랜지스터 표시판의 리페어 링과 제1 및 제2 신호 증폭부를 이용한 데이터 라인의 리페어 방법에 대해 개략적으로 설명하면 다음과 같다.

액정 패널의 화소 상태를 테스트하기 위해 게이트 라인(G1)과 데이터 라인(D1)에 전기적 신호를 인가한 결과, 도 1에서와 같이 데이터 라인(D1)이 A 부분에서 단선되었다고 가정할 경우, 작업자는 단선된 데이터 라인(D1)을 리페어한다.

먼저, 단선된 데이터 라인(D1)과 리페어 링(110)이 교차되는 지점(B,C)에 레이저 광을 조사하여 단선된 데이터 라인(D1)과 리페어 링(110)을 상호 연결시킨다. 그러면, 데이터 라인(D1)에 인가되는 데이터 전압이 리페어 링(110)을 따라 우회하도록 하여 단선된 데이터 라인(D1)에 데이터 전압이 전달된다. 여기서, 리페어 링(110)을 따라 전달되는 데이터 전압은 리페어 링(110) 사이에 위치하는 제1 및 제2 신호 증폭부(152, 154)를 통해 신호가 크기가 증폭되어 단선된 데이터 라인(D1)으로 전달된다.

여기서, 리페어 링(100)에 인가되는 데이터 전압을 증폭시키는 이유는 다음과 같다.

박막 트랜지스터 표시판(100)의 절연 기판(10) 상의 양측 가장 자리에 제1 및 제2 게이트 구동부(122, 124)가 형성되어 있기 때문에 리페어 링(110)의 배선 폭이 줄어들게 되고 저항이 커지게 되어 리페어 링(110)을 따라 전달되는 데이터 전압에 왜곡이 생기게 된다. 따라서, 본 발명에서는 리페어 링(110)을 따라 전달되는 왜곡된 데이터 전압을 제1 및 제2 신호 증폭부(152, 154)를 통해 신호를 증폭하여 출력하게 되면, 단선된 데이터 라인을 정상적으로 리페어 할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상술한 바와 같이 본 발명에 따른 박막 트랜지스터 표시판에 의하면, 원가 상승 없이도 단선된 데이터 라인을 정상적으로 리페어 할 수 있다.

Claims

제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판;

상기 기판의 가장자리를 따라 형성되어 있는 리페어 링;

상기 기판 상에 형성되며, 상기 다수의 게이트 라인의 입력 패드가 형성된 게이트 형성 영역에 형성되고, 상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부; 및

상기 게이트 형성 영역을 제외한 상기 기판의 주변 영역과 상기 게이트 구동부 사이에 형성되며, 상기 리페어 링에 인가되는 신호를 증폭하여 출력하는 신호 증폭부를 포함하는 박막 트랜지스터 표시판.
제 1 항에 있어서,

상기 기판의 일측 가장 자리에 형성되며, 상기 리페어 링 사이에 위치하고, 상기 리페어 링에 인가되는 신호를 증폭하여 출력하는 제1 신호 증폭부; 및

상기 기판의 타측 가장 자리에 형성되며, 상기 리페어 링 사이에 위치하고, 상기 리페어 링에 인가되는 신호를 증폭하여 출력하는 제2 신호 증폭부를 포함하는 박막 트랜지스터 표시판.
제 2 항에 있어서,

상기 제1 및 제2 신호 증폭부는 다수의 증폭기를 포함하며,

상기 다수의 증폭기가 직렬로 연결되어 있는 박막 트랜지스터 표시판.
제 2 항에 있어서,

상기 제1 및 제2 신호 증폭부는 상기 게이트 구동부 형성시 함께 형성되는 박막 트랜지스터 표시판.
제 1 항에 있어서,

상기 게이트 라인의 일측에 연결되어 있는 제1 게이트 구동부와, 상기 게이트 라인의 타측에 연결되어 있는 제2 게이트 구동부를 포함하는 박막 트랜지스터 표시판.