KR100841631B1 - 잔류전하를 제거하는 액정표시장치 - Google Patents

잔류전하를 제거하는 액정표시장치 Download PDF

Info

Publication number
KR100841631B1
KR100841631B1 KR1020020088425A KR20020088425A KR100841631B1 KR 100841631 B1 KR100841631 B1 KR 100841631B1 KR 1020020088425 A KR1020020088425 A KR 1020020088425A KR 20020088425 A KR20020088425 A KR 20020088425A KR 100841631 B1 KR100841631 B1 KR 100841631B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal display
data
wiring
Prior art date
Application number
KR1020020088425A
Other languages
English (en)
Other versions
KR20040062103A (ko
Inventor
박순영
이덕원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020088425A priority Critical patent/KR100841631B1/ko
Priority to US10/673,144 priority patent/US7477332B2/en
Publication of KR20040062103A publication Critical patent/KR20040062103A/ko
Application granted granted Critical
Publication of KR100841631B1 publication Critical patent/KR100841631B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 상세하게는 액정표시장치 내부에 잔류하는 전하를 방전시켜 이온성 오염물질에 의한 얼룩을 제거해 화면표시품질이 향상된 액정표시장치에 관한 것이다. 이를 위해 본 발명은 투명기판에 종횡으로 배열된 복수의 데이터배선 및 복수의 게이트배선; 상기 데이터배선에 데이터전압을 인가하는 소스 드라이버; 상기 게이트배선에 게이트전압을 인가하는 게이트 드라이버; 상기 게이트배선 및 데이터배선에 연결된 정전기방지부; 및 상기 데이터배선 및 게이트배선과 정전기방지부를 통해 연결되며, 적어도 하나는 상기 정전기방지부를 통하지 않고 상기 소스 드라이버와 직접 연결된 복수의 공통전압배선을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.

Description

잔류전하를 제거하는 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE FOR REMOVING RESIDUAL CHARGE}
도 1은 종래의 액정표시장치의 단면을 도시한 개략도.
도 2는 본 발명의 실시예에 의한 액정표시장치를 도시한 평면도.
도 3은 본 발명의 다른 실시예에 의한 액정표시장치를 도시한 평면도.
***도면의 주요 부분에 대한 부호의 설명***
100: 제1투명기판 110, 220, 300: 공통전압배선
120: 제2투명기판 130: 공통전극
140, 340: 은도트 200: 데이터배선
210: 게이트배선 230: 제1더미배선
240: 제2더미배선 250: 소스 드라이버
255: 가요성인쇄필름 260: 게이트 드라이버
270: 소스 인쇄회로기판 280: 정전기방지부
290: 박막트랜지스터
본 발명은 액정표시장치에 관한 것으로, 특히 잔류 직류전압을 제거하는 액정표시장치에 관한 것이다.
액정표시장치는 게이트배선과 데이터배선이 매트릭스(matrix) 형태로 배열되어 그 교차점에 박막트랜지스터(Thin Film Transistor; 이하 TFT)가 형성된 TFT 기판, 상기 TFT 기판과 합착되는 컬러필터(color filter) 기판 및 상기 두 기판 사이에 충진되는 액정층을 포함하여 구성된다. 화소전극 및 공통전극이 액정층을 사이에 두고 형성되어 양 전극에 가해지는 전압에 의해 액정의 투과율이 조절된다. 상기 게이트배선과 데이터배선은 각각 게이트 드라이버와 데이터 드라이버에 연결되어 게이트전압 및 데이터전압을 공급받는다.
도 1은 종래의 액정표시장치의 단면을 도시한 개략도이다.
도면에는 제1투명기판(100)에 형성된 공통전압배선(110), 제2투명기판(120)에 형성된 공통전극(130) 및 상기 공통전압배선(110)과 공통전극(130)을 전기적으로 연결하는 은 도트(Ag dot; 140)만을 도시하였다.
제1투명기판(100)에 형성된 공통전압배선(110)은 공통전압(Vcom)을 공급받아 은도트(140)를 통해 제2투명기판(120)의 공통전극(130)에 인가한다. 상기 공통전압배선(110)은 게이트배선(미도시) 및 데이터배선(미도시)과 정전기방지부(미도시)를 통해 연결된다. 상기 정전기방지부는 고전압의 정전기가 액정표시장치 내부로 유입될 때 턴온되어 정전기를 모든 게이트배선 및 데이터배선에 분산시킴으로써 정전기에 의한 액정표시장치의 손상을 방지한다.
상기와 같은 액정표시장치는 액정의 열화를 막기 위해 액정을 교류로 동작시 키는 도트 인버젼(dot inversion) 방식을 사용한다. 공통전극(130)에 인가되는 공통전압(Vcom)을 중심으로 데이터전압을 매 프레임(frame)마다 반전시킨다. 홀수 프레임(odd frame)에서 인가된 데이터전압과 동일한 크기의 데이터전압이 짝수 프레임(even frame)에서도 인가되기 위해서는 TFT의 기생용량(parasitic capacitance)에 의한 킥백(kick back) 효과를 고려한 공통전압(Vcom)을 제2투명기판(120)의 공통전극(130)에 인가해야 한다. 즉 킥백전압은 항상 게이트전압 변동과 같은 방향으로 작용하기 때문에 공통전압(Vcom)은 반전되는 데이터전압의 중심치보다 항상 낮은 전압을 인가해야 한다. 그러나, 종래 이러한 전압보상은 사람의 시각에 의존해서 이루어졌기 때문에 정확한 보상을 해줄 수가 없었다.
공통전압(Vcom)에 대한 전압보상을 정확히 해주지 못하게 되면 제1투명기판(100)의 공통전압배선(110)과 제2투명기판(120)의 공통전극(130)에 잔류전하가 축적되어 직류전압이 나타나게 된다. 상기 잔류전하는 액정표시장치가 턴오프되면 방전되어야 한다.
종래에 잔류전하는 높은 저항의 정전기방지부를 회피하여 게이트 드라이버와 소스 드라이버를 순차적으로 거쳐 방전되었다. 그러나, 상기와 같은 복잡한 방전 경로로는 잔류전하가 용이하게 방전되지 못하여 액정표시장치가 턴오프 상태일 때에도 액정표시장치 내부에 잔류하게 되는 문제가 있었다. 또한, 액정표시장치가 대면적화되고 고해상도되어감에 따라 액정표시장치 내부의 배선 저항이 증가하여 상기와 같은 방전 경로로는 잔류전하를 효율적으로 제거하지 못했다.
상기 잔류전하가 제대로 방전되지 못하면 액정표시장치가 턴오프 상태에서도 직류전압이 계속 인가되어 도면에 도시된 바와 같이 이온성 오염물질(e-)이 흡착되고, TFT가 열화되는 문제가 있었다. 특히, 액정 주입구 주변의 봉지재에 의해 발생된 이온성 오염물질은 이상 얼룩의 원인이 되어 액정표시장치의 불량 및 화면표시품질을 저하시키는 문제가 되어왔다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 액정표시장치의 잔류전하를 방전시켜 TFT의 열화 및 화면에 나타나는 얼룩을 제거하는 것을 목적으로 한다.
기타 본 발명의 다른 목적 및 특징은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기 목적을 달성하기 위하여 본 발명은 투명기판에 종횡으로 배열된 복수의 데이터배선 및 복수의 게이트배선; 상기 데이터배선에 데이터전압을 인가하는 소스 드라이버; 상기 게이트배선에 게이트전압을 인가하는 게이트 드라이버; 상기 게이트배선 및 데이터배선에 연결된 정전기방지부; 및 상기 데이터배선 및 게이트배선과 정전기방지부를 통해 연결되며, 적어도 하나는 상기 정전기방지부를 통하지 않고 상기 소스 드라이버와 직접 연결된 복수의 공통전압배선을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.
상기 게이트 드라이버는 상기 소스 드라이버와 전기적으로 연결되어 게이트신호 및 제어신호를 공급받고, 상기 공통전압배선은 상기 게이트 드라이버에 연결 되어 공통전압을 인가받는 것이 바람직하다.
상기 게이트배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제1더미배선을 추가로 포함하는 것이 바람직하다.
상기 데이터배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제2더미배선을 추가로 포함하는 것이 바람직하다.
액정표시장치가 트위스티드 네마틱 모드로 동작할 경우, 상기 공통전압배선에 형성된 적어도 하나의 은도트를 추가로 포함하여 공통전압을 컬러필터 기판의 공통전극에 인가하는 것이 바람직하다.
상기 소스 드라이버에 게이트신호, 데이터신호 및 제어신호를 공급하는 소스 인쇄회로기판을 추가로 포함하는 것이 바람직하다. 상기 소스 인쇄회로기판은 접지단자를 구비하여 이를 통해 잔류전하를 외부로 방출할 수 있다.
또한, 본 발명은 상기 목적을 달성하기 위하여 투명기판에 종횡으로 배열된 복수의 데이터배선 및 복수의 게이트배선; 상기 데이터배선에 데이터전압을 인가하는 소스 드라이버; 상기 소스 드라이버에 연결되어 게이트신호, 데이터신호 및 제어신호를 공급하는 소스 인쇄회로기판; 상기 게이트배선에 게이트전압을 인가하고, 상기 소스 드라이버로부터 게이트신호 및 제어신호를 공급받는 게이트 드라이버; 상기 게이트배선 및 데이터배선에 연결된 정전기방지부; 상기 데이터배선 및 게이트배선과 정전기방지부를 통해 연결되며, 적어도 하나는 상기 정전기방지부를 통하지 않고 상기 소스 드라이버와 직접 연결된 복수의 공통전압배선; 상기 게이트배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제1더미배선; 및 상기 데이터배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제2더미배선을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.
상기와 같은 구성을 한 본 발명의 실시예에 의하면 액정표시장치 내부에 저저항의 경로를 제공함으로써 잔류전하를 액정표시장치 외부로 효과적으로 방출한다. 잔류전하가 제거되므로 TFT의 열화를 방지하고, 이온성 오염물질이 제거되어 얼룩이 나타나지 않아 화면표시품질을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 의한 액정표시장치를 도시한 평면도이다.
이때, 도면에는 트위스티드 네마틱(Twisted Nematic; 이하 TN) 모드로 구동되는 액정표시장치를 도시하고 있다. TN 모드의 액정표시장치는 TFT 기판의 화소영역에 화소전극이 형성되고, 컬러필터 기판의 전면에 공통전극이 형성된다. 상기 두 기판의 사이에서 액정은 연속적으로 90°비틀려 배열되고, 데이터전압 및 공통전압이 인가되면 액정이 재배열되어 투과율이 조절된다.
유리와 같은 투명기판(미도시)에 데이터배선(200)과 게이트배선(210)이 종횡으로 배열되고, 두 배선(200, 210)의 교차점에 TFT(290)가 형성되어 있다. 상기 TFT(290)에 의해 액정에 데이터전압이 인가되면 액정용량(Clc)에 의해 한 프레임(frame)동안 전압이 유지된다. 전압 유지를 위한 보조용량(storage capacitance)은 도시하지 않았다.
상기 게이트배선(210)의 외곽에는 공통전압배선(220)이 형성되어 있다. 공통전압배선(220)에는 적어도 하나의 은도트(340)가 형성되어 컬러필터 기판의 공통전극에 공통전압(Vcom)을 인가한다.
상기 데이터배선(200)은 소스 드라이버(250)에 연결되고, 상기 게이트배선(210)은 게이트 드라이버(260)에 연결된다.
소스 드라이버(250)는 소스 인쇄회로기판(Printed Circuit Board; 이하 PCB)(270)과 연결된다. 소스 PCB(270)에는 타이밍 컨트롤러(timing controller)가 설치되어 컴퓨터(computer) 등의 그래픽 컨트롤러(graphic controller)에서 입력된 화상데이터를 소스 드라이버(250)가 처리 가능한 형태의 디지털 신호로 변환하고, 소스 드라이버(250)와 게이트 드라이버(260) 구동에 필요한 각종 타이밍 컨트롤 신호 등의 제어신호를 발생시킨다. 상기 타이밍 컨트롤러는 그래픽 컨트롤러로부터 화상데이터뿐만 아니라 클럭(clock) 신호와 수평/수직동기신호(Hsync, Vsync)를 입력받는다. 이후, 타이밍 컨트롤러는 상기 신호 및 화상데이터를 액정표시장치에 맞게 가공하여, 소스 드라이버(250)에 수평동기신호(Hsync), 수직동기신호(Vsync) 및 화상데이터에 따른 제어신호를 전달한다.
소스 드라이버(250)는 소스 PCB(270)로부터 공급받은 게이트신호 및 제어신호를 게이트 드라이버(260)로 전달한다. 소스 드라이버(250)와 게이트 드라이버(260)는 가요성인쇄필름(Flexible Printed Circuit; FPC; 255)을 통해 연결되거나 직접 투명기판에 배선(Line-On-Glass; LOG)을 형성하여 연결한다.
게이트 드라이버(260)는 횡 방향으로 배열된 게이트배선(210)을 순차적으로 선택하여 스캔(scan) 신호를 발생하는 역할을 하고, 소스 드라이버(250)는 데이터신호를 데이터전압으로 변경하여 종 방향으로 배열된 데이터배선(200)에 인가하는 역할을 한다. 게이트 드라이버(260)가 게이트배선(220)을 선택하여 게이트전압을 인가하여 TFT를 턴온(turn-on) 상태로 하면 소스 드라이버(250)는 각각의 데이터배선(200)을 통하여 각 화소에 데이터전압을 인가하는 역할을 한다.
데이터배선(200) 및 게이트배선(210)의 일단에는 패드(pad; 미도시)가 형성되고, 소스 드라이버(250) 및 게이트 드라이버(260)가 부착되어 데이터전압 및 게이트전압을 공급한다. 공통전압배선(220)의 일단에도 패드가 형성되어 게이트 드라이버(260)로부터 공통전압을 인가받는다.
상기 데이터배선(200)과 게이트배선(210)은 정전기방지부(280)를 통해 각각 공통전압배선(220)과 연결된다. 상기 정전기방지부(280)는 스위치와 같은 역할을 하며 복수의 트랜지스터나 다이오드(diode)로 구성되어 고전압이 인가될 때만 동작되어 연결된 두 배선을 단락시킨다.
정전기방지부(280)는 정전기가 액정표시장치 내부에 유입되었을 때 모든 게이트배선(210) 및 데이터배선(200)으로 정전기를 분산시킨다. 즉, 정전기가 게이트배선(210) 및 데이터배선(200) 중 어느 한 배선에 유입되면 이와 연결된 정전기방지부(280)가 동작하여 정전기가 공통전압배선(220)으로 유입되고, 또 이에 따라 공통전압배선(220)에 연결된 각 배선의 정전기방지부(280)가 동작하여 각 배선으로 정전기가 분산된다. 분산된 정전기는 작은 에너지를 갖고 있고, 분산된 정전기로 인해 각 배선은 등전위를 형성하므로 TFT(290)가 파괴되지 않는다.
이때, 상기 공통전압배선(220)은 정전기방지부(280)를 통해 소스 드라이버(250)에 연결된다. 상기 정전기방지부(280)는 외부로부터 유입될 수 있는 정전기를 차단하는 역할을 한다. 또한, 복수의 공통전압배선(220) 중 적어도 하나는 정전기방지부(280)를 통하지 않고 직접 소스 드라이버(250)에 연결된다. 이 부분(A)을 통해 잔류전하가 소스 드라이버(250)로 방전된다. 다수의 공통전압배선(220)이 소스 드라이버(250)와 직접 연결되면 외부의 정전기가 이를 통해 액정표시장치 내부로 유입될 수 있으므로 하나의 공통전압배선(220)만을 소스 드라이버(250)와 직접 연결시키는 것이 바람직하다.
게이트배선(220)의 패드가 형성된 일단의 타단은 정전기방지부(280)를 통해 제1더미배선(230)에 연결되어 있다. 그리고, 데이터배선(200)의 패드가 형성된 일단의 타단은 정전기방지부(280)를 통해 제2더미배선(240)에 연결되어 있다.
이때, 상기 제1더미배선(230)과 제2더미배선(240)은 정전기방지부(280)를 통해 서로 연결된다. 이와 같이 본 발명의 실시예에 의한 액정표시장치의 각 배선은 정전기방지부(280)에 의해 연결되므로 정전기 발생시 모든 배선이 단락되어 정전기가 분산된다.
상기와 같은 구성을 한 액정표시장치가 잔류전하를 제거하는 과정은 다음과 같다.
공통전압배선(220) 및 이에 연결된 컬러필터 기판의 공통전극에 존재하는 잔류전하는 액정표시장치가 턴오프되면 저항이 가장 작은 경로를 통해 액정표시장치의 외부로 빠져나가게 된다.
액정표시장치의 소스 PCB(270)에는 접지단자가 구비되어 있기 때문에 잔류전하는 소스 PCB(270)의 접지단자를 통해 외부로 방전된다.
잔류전하가 소스 드라이버(250)까지 도달하는 경로에서 저항이 되는 요소는 제1더미배선(230), 제2더미배선(240), 은도트(340), 정전기방지부(280), 게이트 드 라이버(260) 및 FPC(255) 등이 있다. 여기에서 제1더미배선(230) 및 제2더미배선(240) 및 은도트(340)의 저항은 나머지 게이트 드라이버(260) 및 FPC(255)에 비해 훨씬 작으므로 무시할 수 있다.
따라서, 공통전압배선(220) 및 공통전극에 존재하던 잔류전하는 제1더미배선(230)을 통해 소스 드라이버(250)로 이동한 후 소스 PCB(270)의 접지단자로 빠져나간다. 참고로, 도면에 잔류전하의 이동경로를 화살표로 표시하였다.
본 발명의 실시예는 상기와 같이 소스 드라이버와 공통전압배선 사이에 잔류전하가 외부로 빠져나갈 수 있는 저저항의 경로를 제공하여 액정표시장치가 턴오프 상태일 때, 잔류전하를 제거하게 된다.
도 3은 본 발명의 다른 실시예에 의한 액정표시장치를 도시한 평면도이다.
이때, 도면에는 횡전계(In Plane Switching; 이하 IPS) 모드로 구동되는 액정표시장치를 도시하고 있다.
TN 모드의 액정표시장치는 시야각(viewing angle)이 좁다는 단점이 있는데, IPS 모드의 액정표시장치는 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하고 있다.
IPS 모드의 액정표시장치는 TN 모드의 액정표시장치와 달리 화소전극과 공통전극이 TFT 기판에 형성되며, 화소전극과 공통전극은 평행하게 배열되어 횡전계를 발생시켜 액정의 투과율을 조절한다.
도 3에서 도 2의 액정표시장치와 동일한 구성요소에 대해서는 동일한 참조부호를 사용하였으며 이에 대한 설명은 생략하겠다.
TN 모드의 액정표시장치는 공통전압배선이 게이트배선의 외곽에 형성되었지만, IPS 모드의 액정표시장치에서는 각 화소의 공통전극을 형성하기 위해서 복수의 공통전압배선(300)이 게이트배선(210)의 사이사이마다 형성되며, 상기 공통전압배선(300)이 각 화소로 연장되어 공통전극을 형성한다.
또한, 공통전극이 TFT 기판에 형성되기 때문에 공통전압을 컬러필터 기판에 인가하기 위한 은도트는 불필요하다.
따라서, 잔류 직류전압이 계속 인가되면 TFT 기판의 공통전압배선(300) 및 공통전극에 잔류전하가 축적된다.
IPS 모드의 액정표시장치의 경우에도 TN 모드의 액정표시장치의 경우와 동일하게 적어도 하나의 공통전압배선(220)이 소스 드라이버(250)와 직접 연결된 저저항의 경로(B)를 제공한다. 상기 경로를 통하여 TN 모드의 경우와 동일한 방식으로 소스 PCB(270)의 접지단자를 통해 외부로 방출된다. 참고로, 도면에 잔류전하의 이동경로를 화살표로 표시하였다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이 아니라 바람직한 실시예로서 해석되어야 한다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
본 발명에 의하면 액정표시장치 내부에 저저항의 경로를 제공함으로써 잔류전하를 액정표시장치 외부로 효과적으로 방출한다. 잔류전하가 제거되므로 이에 의 한 잔류 직류전압이 나타나지 않게 되어 TFT의 열화를 방지할 수 있다.
또한, 잔류전하가 제거됨으로써 종래 잔류전하에 의해 여기되던 이온성 오염물질이 제거되고, 이에 의해 화면에 나타나던 얼룩이 제거된다. 불량 액정표시장치의 발생이 저하되므로 수율이 향상되고, 화면표시품질을 향상시킬 수 있다.

Claims (7)

  1. 투명기판에 종횡으로 배열된 복수의 데이터배선 및 복수의 게이트배선;
    상기 데이터배선에 데이터전압을 인가하는 소스 드라이버;
    상기 게이트배선에 게이트전압을 인가하는 게이트 드라이버;
    상기 게이트배선 및 데이터배선에 연결된 정전기방지부; 및
    상기 데이터배선 및 게이트배선과 정전기방지부를 통해 연결되며, 적어도 하나는 상기 정전기방지부를 통하지 않고 상기 소스 드라이버와 직접 연결된 복수의 공통전압배선을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 공통전압배선은 상기 게이트 드라이버로부터 공통전압을 인가받는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 게이트배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제1더미배선을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 데이터배선의 패드가 형성된 일단의 타단과 정전기방지부를 통해 연결된 제2더미배선을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 게이트 드라이버는 상기 소스 드라이버와 전기적으로 연결되어 게이트신호 및 제어신호를 공급받는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 공통전압배선에 형성된 적어도 하나의 은도트를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 소스 드라이버에 게이트신호, 데이터신호 및 제어신호를 공급하는 소스 인쇄회로기판을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
KR1020020088425A 2002-12-31 2002-12-31 잔류전하를 제거하는 액정표시장치 KR100841631B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020088425A KR100841631B1 (ko) 2002-12-31 2002-12-31 잔류전하를 제거하는 액정표시장치
US10/673,144 US7477332B2 (en) 2002-12-31 2003-09-30 Liquid crystal display device and method for removing residual charge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088425A KR100841631B1 (ko) 2002-12-31 2002-12-31 잔류전하를 제거하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040062103A KR20040062103A (ko) 2004-07-07
KR100841631B1 true KR100841631B1 (ko) 2008-06-27

Family

ID=32653279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088425A KR100841631B1 (ko) 2002-12-31 2002-12-31 잔류전하를 제거하는 액정표시장치

Country Status (2)

Country Link
US (1) US7477332B2 (ko)
KR (1) KR100841631B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436473B2 (en) * 2002-11-27 2008-10-14 Samsung Electronics Co., Ltd. Liquid crystal display and manufacturing method thereof
KR101162112B1 (ko) * 2005-06-29 2012-07-03 엘지디스플레이 주식회사 액정표시장치
KR101146459B1 (ko) * 2005-06-30 2012-05-21 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
CN101253545B (zh) * 2005-09-01 2010-09-29 夏普株式会社 显示装置及其驱动电路和驱动方法
WO2007055047A1 (ja) * 2005-11-10 2007-05-18 Sharp Kabushiki Kaisha 表示装置およびそれを備える電子機器
US20120119983A2 (en) * 2006-02-22 2012-05-17 Sharp Kabushiki Kaisha Display device and method for driving same
KR20070088949A (ko) * 2006-02-27 2007-08-30 삼성전자주식회사 표시 장치
KR101411660B1 (ko) * 2006-12-28 2014-06-27 엘지디스플레이 주식회사 정전기 방지 소자 및 이를 갖는 유기전계발광소자
TW200830246A (en) * 2007-01-08 2008-07-16 Wintek Corp LCD panel with anti-electrostatic measure
KR101477689B1 (ko) * 2008-07-09 2014-12-30 삼성디스플레이 주식회사 표시장치
KR101340670B1 (ko) * 2009-06-15 2013-12-12 엘지디스플레이 주식회사 액정표시장치
KR20120050780A (ko) * 2010-11-11 2012-05-21 삼성모바일디스플레이주식회사 액정 표시 패널 및 그 제조 방법
WO2012114687A1 (ja) * 2011-02-22 2012-08-30 シャープ株式会社 電子機器及びその製造方法
US9250489B2 (en) * 2012-11-16 2016-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel with anti-electrostatic discharge function and LCD device using same
CN103927987B (zh) * 2014-04-02 2015-12-09 京东方科技集团股份有限公司 像素电路和显示装置
KR102222274B1 (ko) * 2014-10-10 2021-03-03 엘지디스플레이 주식회사 액정표시장치
KR102246382B1 (ko) * 2014-12-29 2021-04-30 엘지디스플레이 주식회사 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치
CN104503113B (zh) * 2015-01-08 2017-06-09 合肥京东方光电科技有限公司 液晶面板及显示装置
CN112530937B (zh) * 2020-12-02 2022-09-27 Tcl华星光电技术有限公司 一种静电保护电路和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191301A (ja) * 1993-11-10 1995-07-28 Internatl Business Mach Corp <Ibm> 表示装置及び表示装置の駆動方法
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
KR20000060042A (ko) * 1999-03-11 2000-10-16 윤종용 정전기 방지 액정표시 패널
KR20000065730A (ko) * 1999-04-08 2000-11-15 구본준 액정표시장치의 tft어레이 기판 및 그 검사방법
KR20040039640A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 액정 표시 패널

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
GB2342213B (en) * 1998-09-30 2003-01-22 Lg Philips Lcd Co Ltd Thin film transistor substrate with testing circuit
KR100330030B1 (ko) * 1999-12-28 2002-03-27 구자홍 플라즈마 디스플레이 패널 및 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191301A (ja) * 1993-11-10 1995-07-28 Internatl Business Mach Corp <Ibm> 表示装置及び表示装置の駆動方法
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
KR20000060042A (ko) * 1999-03-11 2000-10-16 윤종용 정전기 방지 액정표시 패널
KR20000065730A (ko) * 1999-04-08 2000-11-15 구본준 액정표시장치의 tft어레이 기판 및 그 검사방법
KR20040039640A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 액정 표시 패널

Also Published As

Publication number Publication date
US7477332B2 (en) 2009-01-13
US20040125308A1 (en) 2004-07-01
KR20040062103A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
KR100841631B1 (ko) 잔류전하를 제거하는 액정표시장치
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
US5946068A (en) Liquid crystal display with dummy data driving to produce edge column compensation
US8416231B2 (en) Liquid crystal display
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7502020B2 (en) Liquid crystal display device with voltage compensator
US20030085885A1 (en) Display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US8085231B2 (en) Display device
KR101752780B1 (ko) 액정표시장치 및 그 구동방법
KR20030054897A (ko) 액정표시장치
KR100447231B1 (ko) 액정표시장치
KR101146459B1 (ko) 라인 온 글래스형 액정표시장치
KR20170029761A (ko) 표시패널과 그 정전기 방전 방법
KR20060070346A (ko) 표시 장치
KR101017214B1 (ko) 액정표시장치 및 그 구동방법
KR100951358B1 (ko) 액정 표시 장치 및 그 구동 장치
KR20050007115A (ko) 티.에프.티. 표시장치
KR100939603B1 (ko) 잔상을 제거하는 액정표시장치
KR20070071705A (ko) 액정표시장치
KR100778843B1 (ko) 액정표시장치
KR100798316B1 (ko) 액정표시소자
KR100922296B1 (ko) 액정표시장치
KR100973820B1 (ko) 액정 표시 장치의 블록 편차 분석 방법
CN117612492A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12