KR20040039640A - 액정 표시 패널 - Google Patents

액정 표시 패널 Download PDF

Info

Publication number
KR20040039640A
KR20040039640A KR1020020067776A KR20020067776A KR20040039640A KR 20040039640 A KR20040039640 A KR 20040039640A KR 1020020067776 A KR1020020067776 A KR 1020020067776A KR 20020067776 A KR20020067776 A KR 20020067776A KR 20040039640 A KR20040039640 A KR 20040039640A
Authority
KR
South Korea
Prior art keywords
lines
gate
data
liquid crystal
line
Prior art date
Application number
KR1020020067776A
Other languages
English (en)
Other versions
KR100911313B1 (ko
Inventor
김익수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020067776A priority Critical patent/KR100911313B1/ko
Publication of KR20040039640A publication Critical patent/KR20040039640A/ko
Application granted granted Critical
Publication of KR100911313B1 publication Critical patent/KR100911313B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

본 발명은 정전기 방지 소자를 이용하여 신호 라인들간의 간섭을 방지하고 그 신호 라인들의 쇼트 불량 검출율을 향상시킬 수 있는 액정 표시 패널에 관한 것이다.
본 발명의 액정 표시 패널은 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 형성된 액정셀들을 갖는 액정셀 매트릭스와; 액정셀 매트릭스의 외곽영역을 따라 형성된 적어도 3개의 공통 라인들과; 게이트 라인들 및 데이터 라인들 각각에 접속되고 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들을 구비하는 것을 특징으로 한다.

Description

액정 표시 패널{Liquid Crystal Display Panel}
본 발명은 액정 표시 장치에 관한 것으로, 특히 정전기 방지 소자를 이용하여 신호 간섭 및 신호 라인 불량 검출력 저하를 방지할 수 있는 액정 표시 패널에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동회로를 구비한다.
액정 표시 패널은 서로 대향하는 박막트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막트랜지스터 어레이 기판은 게이트라인들 및 데이터라인들과, 그 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터와, 액정셀 단위로 형성되어 박막트랜지스터에 접속된 화소전극 등으로 구성된다. 게이트라인들과 데이터라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막트랜지스터는 게이트라인에 공급되는 스캔신호에 응답하여 데이터라인에 공급되는 화소전압신호를 화소전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 흡수를 위한 블랙매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통전극 등으로 구성된다.
액정 표시 패널은 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하여 완성하게 된다.
특히 박막트랜지스터 어레이 기판은 제조공정 후에 신호라인들의 쇼트, 오픈과 같은 신호 라인 불량과 박막트랜지스터의 불량을 검출하기 위한 불량 검사(In Processing Test) 과정을 거치게 된다. 이러한 불량 검사 과정을 위하여 박막트랜지스터 어레이 기판에는 게이트라인들과 데이터라인들 각각의 오드(Odd) 라인들과 이븐(Even) 라인들로 구분하여 접속된 오드 쇼팅바와 이븐 쇼팅바가 마련된다.
예를 들면, 도 1은 불량 검사를 위한 종래의 액정 표시 패널을 도시한 것이다.
도 1에 도시된 액정 표시 패널은 액정셀(Clc)이 매트릭스 형태로 배열된 화상 표시 영역(2)과, 화상 표시 영역(2)의 게이트 라인들(GL)에 각각 접속된 게이트 패드(4)와, 데이터 라인들(DL)에 각각 접속된 데이터 패드(6)를 구비한다.
화상 표시 영역(2)은 게이트 라인들(GL)과, 그 게이트 라인들(GL)과 절연되게 교차하는 데이터 라인들(DL)과, 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 연결된 액정셀, 즉 액정 캐패시터(Clc)를 구비한다.
게이트 라인들(GL) 각각은 게이트 패드(4)를 통해 게이트 드라이버로부터 게이트 신호를 공급받고, 데이터 라인들(DL) 각각은 데이터 패드(6)를 통해 데이터 드라이버로부터 데이터 신호를 공급받는다.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터라인(DL)으로부터의 데이터신호를 액정 캐패시터(Clc)로 공급한다.
액정 캐패시터(Clc)는 액정셀을 사이에 두고 대면하는 화소 전극과 공통 전극으로 구성된다. 이러한 액정 캐패시터(Clc)는 화소 전극에 공급된 데이터 신호에 따라 유전 이방성을 가지는 액정을 구동시킴으로써 광 투과율을 조절하게 된다.
그리고, 도 1에 도시된 액정 표시 패널은 화상 표시 영역(2) 외곽영역에 형성되어 그 화상 표시 영역(2)으로의 정전기 유입을 차단하기 위한 정전기 방지 소자들(8)을 더 구비한다.
정전기 방지 소자(8)는 공통전압(Vcom) 또는 기저전압이 공급되는 공통라인(CL)과 데이터라인(DL) 각각의 사이에 접속되어 데이터 패드(6)를 통해 유입되는 정전기를 차단하게 된다. 또한, 정전기 방지 소자(8)는 공통라인(CL)과 게이트라인(GL) 각각의 사이에 접속되어 게이트 패드(4)를 통해 유입되는 정전기를 차단하게 된다. 이러한 정전기 방지 소자(8)는 일반적으로 다수개의 박막트랜지스터들로 구성되어 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 가져 과전류가 공통라인(CL)을 통해 방전되게 함으로써 정전기 유입을 차단하게 된다. 그리고, 정전기 방지 소자(8)는 정상적인 구동환경에서는 높은 임피던스(예를 들면, 수십㏁)를 가져 신호라인을 통해 공급되는 구동신호에 영향을 주지 않게 한다.
그리고, 도 1에 도시된 액정 표시 패널은 불량 검사를 위하여 오드 게이트 라인들(GL)에 공통으로 접속된 오드 게이트 쇼팅바(OGSB)와, 이븐 게이트 라인들(GL)에 공통으로 접속된 이븐 게이트 쇼팅바(EGSB)와, 오드 데이터 라인들(DL)에 공통으로 접속된 오드 데이터 쇼팅바(ODSB)와, 이븐 데이터 라인들(DL)에 공통으로 접속된 이븐 데이터 쇼팅바(EDSB)를 추가로 구비한다.
게이트 라인들(DL)의 오픈, 쇼트와 같은 불량은 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)에 테스트 신호를 공급한 다음 그 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 간의 저항치를 검출하여 판단하게 된다. 구체적으로, 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 간의 저항치가 임계 저항치 보다 낮은 경우 게이트 쇼트 불량으로 판정되고, 임계 저항치 보다 높은 경우 게이트 오픈 불량으로 판정된다.
이와 유사하게, 데이터 라인들(DL)의 오픈, 쇼트와 같은 불량은 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)에 테스트 신호를 공급한 다음 그 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB) 간의 저항치를 검출하여 판단하게 된다. 구체적으로, 오드 데이터 쇼팅바(ODSB)와 이븐 게이트 쇼팅바(EDSB) 간의 저항치가 임계 저항치를 보다 낮은 경우 데이터 쇼트 불량으로 판정되고, 임계 저항치 보다 높은 경우 데이터 오픈 불량으로 판정된다.
그런데, 액정 표시 패널의 불량을 검사하는 경우 게이트 라인들(GL)은 정전기 방지 소자(8)를 통해 하나의 공통라인(CL)에 병렬로 접속된다. 데이터라인들(DL) 역시 정전기 방지 소자(8)를 통해 하나의 공통라인(CL)에 병렬로 접속된다.
구체적으로, 게이트 라인들(GL) 중 오드 게이트 라인들은 도 2에 도시된 바와 같이 정전기 방지 소자(8)에 의한 저항(GRodd1 내지 GRoddN)을 가지고 오드 게이트 쇼팅바(OGSB)와 공통라인(CL) 사이에 병렬로 접속된다. 또한, 이븐 게이트 라인들(GL)은 정전기 방지 소자(8)에 의한 저항(GReven1 내지 GRevenN)을 가지고 도 2에 도시된 바와 같이 공통라인(CL)과 오드 게이트 쇼팅바(OGSB) 사이에 병렬로 접속된다. 다시 말하여, 오드 게이트 쇼팅바(OGSB)에 병렬로 접속된 오드 게이트 라인들(GL)과 이븐 게이트 쇼팅바(EGSB)에 병렬로 접속된 이븐 게이트 라인들(GL)이 하나의 공통라인(CL)에 공통으로 접속되게 된다. 이렇게 오드 게이트 라인들(GL)과 이븐 게이트 라인들(GL)이 정전기 방지 소자(8)를 통해 하나의 공통라인(CL)에 병렬로 접속됨에 따라 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 사이의 임계 저항치가 감소하여 게이트 라인의 쇼트 불량 검출이 어렵게 된다.
나아가, 해상도가 높아질 수록 게이트 라인들(GL)의 수, 즉 공통라인(CL)에 병렬로 접속되는 오드 게이트 라인들(GL) 및 이븐 게이트 라인들(GL)의 수가 증가하게 되므로 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 사이의 임계 저항치가 더욱 감소하게 됨으로써 게이트 라인의 쇼트 불량 검출은 불가능해지게 된다.
그리고, 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)를 제거한 후액정 표시 패널을 정상적으로 구동시키는 경우에도 게이트 라인들(GL)은 정전기 방지 소자(8)를 통해 하나의 공통라인(GL)에 병렬로 접속되게 된다. 이러한 정상 구동시 정전기 방지 소자(8)는 수십㏁의 저항치를 가지게 되므로 게이트 라인들(GL) 사이의 신호 간섭 문제는 발생하지 않게 된다. 그러나, 해상도가 높아질 수록 공통라인(GL)에 병렬로 접속되는 게이트 라인들(GL)의 수가 증가하게 되므로 그 게이트 라인들(GL)간의 저항치가 감소하여 그 게이트 라인들(GL) 간에 신호 간섭 문제가 발생하게 된다.
또한, 데이터 라인들(DL) 중 오드 데이터 라인들(DL)은 도 3에 도시된 바와 같이 정전기 방지 소자(8)에 의한 저항(DRodd1 내지 DRoddN)을 가지고 오드 데이터 쇼팅바(ODSB)와 공통라인(CL) 사이에 병렬로 접속된다. 또한, 이븐 데이터 라인들(DL)도 정전기 방지 소자(8)에 의한 저항(DReven1 내지 DRevenN)을 가지고 도 3에 도시된 바와 같이 공통라인(CL)과 오드 데이터 쇼팅바(ODSB) 사이에 병렬로 접속된다. 다시 말하여, 오드 데이터 쇼팅바(ODSB)에 병렬로 접속된 오드 데이터 라인들(DL)과 이븐 데이터 쇼팅바(EDSB)에 병렬로 접속된 이븐 데이터 라인들(DL)이 하나의 공통라인(CL)에 공통으로 접속되게 된다. 이렇게 오드 데이터 라인들(DL)과 이븐 데이터 라인들(DL)이 정전기 방지 소자(8)를 통해 하나의 공통라인(CL)에 병렬로 접속됨에 따라 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB) 사이의 임계 저항치가 감소함으로써 데이터 라인의 쇼트 불량을 검출하기 어렵게 된다.
나아가, 해상도가 높아질 수록 데이터 라인들(DL)의 수, 즉 공통라인(CL)에병렬로 접속되는 오드 데이터 라인들(DL) 및 이븐 데이터 라인들(DL)의 수가 증가하게 되므로 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB) 사이의 임계 저항치가 더욱 감소하게 됨으로써 데이터 라인의 쇼트 불량 검출은 불가능해지게 된다.
그리고, 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)를 제거한 후 액정 표시 패널을 정상적으로 구동시키는 경우에도 데이터 라인들(DL)은 정전기 방지 소자(8)를 통해 하나의 공통라인(GL)에 병렬로 접속되게 된다. 이러한 정상 구동시 정전기 방지 소자(8)는 수십㏁의 저항치를 가지게 되므로 데이터 라인들(DL) 사이의 신호 간섭 문제는 발생하지 않게 된다. 그러나, 해상도가 높아질 수록 공통라인(GL)에 병렬로 접속되는 데이터 라인들(DL)의 수가 증가하게 되므로 그 데이터 라인들(DL)간의 저항치가 감소하여 그 데이터 라인들(DL) 간에 신호 간섭 문제가 발생하게 된다.
따라서, 본 발명의 목적은 정전기 방지 소자를 이용하여 신호 라인들의 신호 간섭을 방지할 수 있는 액정 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 정전기 방지 소자를 이용하여 신호 라인들의 쇼트 불량 검출율을 향상시킬 수 있는 액정 표시 패널을 제공하는 것이다.
도 1은 종래의 액정 표시 패널을 도시한 도면.
도 2는 도 1에 도시된 게이트 라인들에 대한 등가 회로도.
도 3은 도 1에 도시된 데이터 라인들에 대한 등가 회로도.
도 4는 본 발명의 제1 실시 예에 따른 액정 표시 패널을 도시한 도면.
도 5는 도 4에 도시된 게이트 라인들에 대한 등가 회로도.
도 6은 도 4에 도시된 데이터 라인들에 대한 등가 회로도.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 패널의 정전기 방지 소자 형성 영역을 도시한 도면.
도 8은 본 발명의 제3 실시 예에 따른 액정 표시 패널의 정전기 방지 소자 형성 영역을 도시한 도면.
<도면의 주요부분에 대한 부호의 간단한 설명>
2, 12 : 화상 표시 영역 4, 14 : 게이트 패드
8, 18a, 18b, 18c, 18d : 정전기 방지 소자 6, 16 : 데이터 패드
GL : 게이트 라인 DL : 데이터 라인
ODSB : 오드 데이터 쇼팅바 EDSB : 이븐 데이터 쇼팅바
OGSB : 오드 게이트 쇼팅바 EGSB : 이븐 게이트 쇼팅바
CL, CL1, CL2, CL3 : 공통 라인
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 형성된 액정셀들을 갖는 액정셀 매트릭스와; 액정셀 매트릭스의 외곽영역을 따라 형성된 적어도 3개의 공통 라인들과; 게이트 라인들 및 데이터 라인들 각각에 접속되고 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들을 구비하는 것을 특징으로 한다.
상기 공통 라인은 기저전압과 액정셀 구동을 위한 기준전압 중 어느 하나의 전압을 공급하는 것을 특징으로 한다.
상기 정전기 방지 소자들은 게이트 라인들 및 데이터 라인들 중 제3g-2(여기서, g는 양의 정수)번째 게이트 라인들 및 제3g-2번째 데이터 라인들 각각과 공통 라인들 중 제1 공통 라인 사이에 각각 접속된 제1 정전기 방지 소자들과; 제3g-1번째 게이트 라인들 및 제3g-1번째 데이터 라인들 각각과 제2 공통 라인 사이에 각각 접속된 제2 정전기 방지 소자들과; 제3g번째 게이트 라인들 및 제3g번째 데이터 라인들 각각과 제3 공통 라인 사이에 각각 접속된 제3 정전기 방지 소자들을 구비하는 것을 특징으로 한다.
상기 공통 라인들 상에 직렬로 접속된 제4 정전기 방지 소자들을 추가로 구비하는 것을 특징으로 한다.
상기 공통 라인들은 상기 게이트 라인들 및 데이터 라인들과 절연막을 사이에 두고 교차하는 것을 특징으로 한다.
상기 게이트 라인 및 데이터 라인 중 어느 하나의 라인은 상기 게이트 라인 및 데이터 라인 중 어느 하나와 상기 공통 라인과의 중첩부를 우회하는 리던던시라인을 추가로 구비하는 것을 특징으로 한다.
상기 게이트 라인들 중 오드 게이트 라인들과 공통 접속된 오드 게이트 쇼팅바와, 이븐 게이트 라인들과 공통 접속된 이븐 게이트 쇼팅바를 추가로 구비하는 것을 특징으로 한다.
상기 데이터 라인들 중 오드 데이터 라인들과 공통 접속된 오드 데이터 쇼팅바와, 이븐 데이터 라인들과 공통 접속된 이븐 데이터 쇼팅바를 추가로 구비하는 것을 특징으로 한다.
상기 정전기 방지 소자들 중 인접한 적어도 2개의 게이트 라인들에 각각 접속된 적어도 한 쌍의 정전기 방지 소자들은 상기 2개의 게이트 라인들 사이에서 대각선 방향으로 서도 마주하도록 형성된 것을 특징으로 한다.
상기 정전기 방지 소자들 중 인접한 적어도 2개의 데이터 라인들에 각각 접속된 적어도 한 쌍의 정전기 방지 소자들은 상기 2개의 데이터 라인들 사이에서 대각선 방향으로 서로 마주하도록 형성된 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 도 4 내지 도 8을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 표시 패널을 도시한 것이다.
도 4에 도시된 액정 표시 패널은 액정셀(Clc) 매트릭스를 갖는 화상 표시 영역(12)과, 화상 표시 영역(12)의 게이트 라인들(GL)에 각각 접속된 게이트패드(14)와, 데이터 라인들(DL)에 각각 접속된 데이터 패드(16)와, 화상 표시 영역(12)으로의 정전기 유입을 차단하기 위하여 게이트 라인들(GL) 및 데이터 라인들(DL)과 적어도 3개의 공통라인(CL1, CL2, CL3) 사이에 분리되어 접속된 정전기 방지 소자들(18a, 18b, 18c, 18d)을 구비한다. 그리고, 도 4에 도시된 액정 표시 패널은 불량 검사를 위하여 오드 게이트 라인들(GL)에 공통으로 접속된 오드 게이트 쇼팅바(OGSB)와, 이븐 게이트 라인들(GL)에 공통으로 접속된 이븐 게이트 쇼팅바(EGSB)와, 오드 데이터 라인들(DL)에 공통으로 접속된 오드 데이터 쇼팅바(ODSB)와, 이븐 데이터 라인들(DL)에 공통으로 접속된 이븐 데이터 쇼팅바(EDSB)를 추가로 구비한다.
화상 표시 영역(12)은 게이트 라인들(GL)과, 그 게이트 라인들(GL)과 절연되게 교차하는 데이터 라인들(DL)과, 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 연결된 액정셀, 즉 액정 캐패시터(Clc)를 구비한다.
게이트 라인들(GL) 각각은 게이트 패드(14)를 통해 게이트 드라이버로부터 게이트 신호를 공급받고, 데이터 라인들(DL) 각각은 데이터 패드(16)를 통해 데이터 드라이버로부터 데이터 신호를 공급받는다.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터라인(DL)으로부터의 데이터신호를 액정 캐패시터(Clc)로 공급한다.
액정 캐패시터(Clc)는 액정셀을 사이에 두고 대면하는 화소 전극과 공통 전극으로 구성된다. 이러한 액정 캐패시터(Clc)는 화소 전극에 공급된 데이터 신호에 따라 유전 이방성을 가지는 액정을 구동시킴으로써 광 투과율을 조절하게 된다.
게이트 라인들(DL)의 오픈, 쇼트와 같은 불량은 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)에 테스트 신호를 공급한 다음 그 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 간의 저항치를 검출하여 판단하게 된다. 구체적으로, 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB) 간의 저항치가 임계 저항치 보다 낮은 경우 게이트 쇼트 불량으로 판정되고, 임계 저항치 보다 높은 경우 게이트 오픈 불량으로 판정된다.
이와 유사하게, 데이터 라인들(DL)의 오픈, 쇼트와 같은 불량은 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)에 테스트 신호를 공급한 다음 그 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB) 간의 저항치를 검출하여 판단하게 된다. 구체적으로, 오드 데이터 쇼팅바(ODSB)와 이븐 게이트 쇼팅바(EDSB) 간의 저항치가 임계 저항치를 보다 낮은 경우 데이터 쇼트 불량으로 판정되고, 임계 저항치 보다 높은 경우 데이터 오픈 불량으로 판정된다.
화상 표시 영역(12)의 외곽 영역에서 게이트 라인들(GL) 및 데이터 라인들(DL) 각각에 접속된 제1 내지 제3 정전기 방지 소자들(18a 내지 18c)은 공통라인들(CL1 내지 CL3) 중 어느 하나에 접속되어 게이트 패드(14) 및 데이터 패드(16)를 통해 유입되는 정전기를 차단하게 된다. 그리고, 공통라인들(CL1 내지 CL3) 각각에는 제4 정전기 방지 소자(18d)가 직렬로 추가 접속된다. 여기서, 공통라인들(CL1 내지 CL3)은 액정셀(Clc) 구동시 기준전압이 되는 공통전압(Vcom) 또는 기저전압을 공급한다
이러한 제1 내지 제4 정전기 방지 소자들(18a 내지 18d) 각각은 다수개의 박막트랜지스터들로 구성되어 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 가져 과전류가 입력되면 공통라인(CL)을 통해 방전되게 한다. 이러한 제1 내지 제4 정전기 방지 소자들(18a 내지 18d)에 의해 외부로부터 액정패널 내부, 즉 화상표시영역(12)으로 정전기가 유입되는 것을 방지할 수 있게 된다. 그리고, 제1 내지 제4 정전기 방지 소자들(18a 내지 18d)은 액정패널을 정상적으로 구동하는 환경에서는 높은 임피던스(예를 들면, 수십㏁)를 가져 게이트 라인(GL) 및 데이터 라인(DL)을 통해 공급되는 구동신호에 영향을 주지 않게 된다.
특히, 게이트 라인들(GL) 및 데이터 라인들(DL) 각각에 접속된 제1 내지 제4 정전기 방지 소자들(18a 내지 18d)은 적어도 3개의 공통라인(CL1 내지 CL3)에 분리 접속된다.
예를 들면, 공통 라인(CL)은 도 4에 도시된 바와 같이 제1 내지 제3 공통라인(CL1 내지 CL3)으로 분리된다. 여기서, 제1 공통라인(CL1)에 공통으로 접속되는 제1 정전기 방지 소자들(18a) 각각은 제3g-2(여기서, g는 양의 정수) 게이트 라인들(GL1, GL4, ...) 및 제3g-2 데이터 라인들(DL1, DL4, ...) 각각에 접속된다. 그리고, 제2 공통라인(CL2)에 공통으로 접속되는 제2 정전기 방지 소자들(18b) 각각은 제3g-1 게이트 라인들(GL2, GL5, ...) 및 제3g-1 데이터 라인들(DL2, DL5, ...) 각각에 접속된다. 제3 공통라인(CL3)에 공통으로 접속되는 제3 정전기 방지 소자들(18c) 각각은 제3g 게이트 라인들(GL3, GL6, ...) 및 제3g 데이터 라인들(DL3, DL6, ...) 각각에 접속된다. 그리고, 제4 정전기 방지 소자들(18d)은 제1 내지제3 공통 라인(CL1 내지 CL3) 각각에 직렬로 접속된다.
이렇게, 정전기 방지 소자들(18a 내지 18d)이 적어도 3개의 공통라인들(CL1 내지 CL3)에 분리 접속되는 경우 그 공통 라인들(CL1 내지 CL3)을 따라 접속된 정전기 방지 소자들(18a 내지 18d) 간의 간격이 증대됨으로써 정전기 방지 소자들(18a 내지 18d) 사이의 공통 라인(CL1 내지 CL3)에 의한 라인 저항이 증대된다. 이에 따라, 게이트 라인들(GL)간의 저항치가 증가함과 아울러 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)간의 임계 저항치가 증가하게 된다. 또한, 데이터 라인들(DL)간의 저항치가 증가함과 아울러 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)간의 임계 저항치가 증가하게 된다.
구체적으로, 게이트 라인들 중 오드 게이트 라인들(GL)은 도 5에 도시된 바와 같이 제1 내지 제3 정전기 방지 소자(18a 내지 18d)에 의한 저항(GR1, GR3, GR5, ...)을 가지고 오드 게이트 쇼팅바(OGSB)와 공통라인(CL) 사이에 병렬로 접속된다. 또한, 이븐 게이트 라인들(GL)은 도 5에 도시된 바와 같이 제1 내지 제3 정전기 방지 소자(18a 내지 18d)에 의한 저항(GR2, GR4, GR6, ...)을 가지고 공통라인(CL)과 오드 게이트 쇼팅바(OGSB) 사이에 병렬로 접속된다. 이 경우, 상기 제1 내지 제3 정전기 방지 소자들(18a 내지 18d)에 의한 저항들(GR2, GR4, GR6, ...) 각각에는 상대적으로 길어진 공통 라인들(CL1 내지 CL3)에 의한 라인저항(LR)이 직렬로 부가된다. 그리고, 공통 라인(CL)에는 도 5에 도시된 바와 같이 제1 내지 제3 공통 라인(CL1 내지 CL3) 각각에 직렬로 접속된 제4 정전기 방지 소자(18d)에 의한 저항(R1, R2)이 직렬로 접속된다. 이렇게, 공통라인(CL1 내지 CL3)에 분리되어 병렬로 접속된 제1 내지 제3 정전기 방지 소자들(18a 내지 18d)과 직렬로 접속된 제4 정전기 방지 소자(18d)에 의해 게이트 라인들(GL) 간의 저항치 및 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)간의 임계 저항치는 더욱 증가하게 된다. 이에 따라, 해상도가 UXGA(1600*1200), QUXGA(3200*2400), WQUXGA(3840*2400) 등과 같이 높아지는 경우에도 게이트 라인들(GL) 간의 신호 간섭을 방지할 수 있게 된다. 또한 오드 게이트 쇼팅바(OGSB)와 이븐 게이트 쇼팅바(EGSB)간의 임계 저항치 증가에 의해 그 임계 저항치 보다 낮은 저항치 검출이 용이해지게 되므로 게이트 라인들(GL)의 쇼트 불량 검출율이 향상될 수 있게 된다.
이와 유사하게, 데이터 라인들 중 오드 데이터 라인들(DL)은 도 6 도시된 바와 같이 제1 내지 제3 정전기 방지 소자(18a 내지 18d)에 의한 저항(DR1, DR3, DR5, ...)을 가지고 오드 데이터 쇼팅바(ODSB)와 공통라인(CL) 사이에 병렬로 접속된다. 이 경우, 상기 제1 내지 제3 정전기 방지 소자들(18a 내지 18d)에 의한 저항들(DR1, DR3, DR5, ...) 각각에는 상대적으로 길어진 공통 라인들(CL1 내지 CL3)에 의한 라인저항(LR)이 직렬로 부가된다. 또한, 이븐 데이터 라인들(DL)은 도 6에 도시된 바와 같이 제1 내지 제3 정전기 방지 소자(18a 내지 18d)에 의한 저항(DR2, DR4, DR6, ...)을 가지고 공통라인(CL)과 오드 데이터 쇼팅바(ODSB) 사이에 병렬로 접속된다. 이 경우, 상기 제1 내지 제3 정전기 방지 소자들(18a 내지 18d)에 의한 저항들(DR2, DR4, DR6, ...) 각각에는 상대적으로 길어진 공통 라인들(CL1 내지 CL3)에 의한 라인저항(LR)이 직렬로 부가된다. 그리고, 공통 라인(CL)에는 도 6에 도시된 바와 같이 제1 내지 제3 공통 라인(CL1 내지 CL3) 각각에 직렬로 접속된 제4 정전기 방지 소자(18d)에 의한 저항(R1, R2)이 직렬로 접속된다. 이렇게, 공통라인(CL1 내지 CL3)에 분리되어 병렬로 접속된 제1 내지 제3 정전기 방지 소자들(18a 내지 18d)과 직렬로 접속된 제4 정전기 방지 소자(18d)에 의해 게이트 라인들(GL) 간의 저항치 및 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)간의 임계 저항치는 더욱 증가하게 된다. 이에 따라, 해상도가 UXGA(1600*1200), QUXGA(3200*2400), WQUXGA(3840*2400) 등과 같이 높아지는 경우에도 데이터 라인들(DL) 간의 신호 간섭을 방지할 수 있게 된다. 또한 오드 데이터 쇼팅바(ODSB)와 이븐 데이터 쇼팅바(EDSB)간의 임계 저항치 증가에 의해 그 임계 저항치 보다 낮은 저항치 검출이 용이해지게 되므로 데이터 라인들(DL)의 쇼트 불량 검출율이 향상될 수 있게 된다.
도 7은 본 발명의 제2 실시 예에 따른 액정 표시 패널에서 정전기 방지 소자가 위치하는 부분을 확대 도시한 것이다.
도 7에 도시된 액정 표시 패널은 도 4에 도시된 액정 표시 패널과 대비하여 공통 라인(CL1 내지 CL3)과 게이트 라인(GL) 또는 데이터 라인(DL)과의 중첩부에서 절연파괴로 인한 쇼트 불량 또는 오픈 불량을 보상하기 위하여 리던던시 라인들(RL1, RL2)을 추가로 구비하는 것을 제외하고는 동일한 구성요소들을 구비한다. 이에, 도 4와 중복되는 구성요소들에 대한 상세한 설명은 생략하기로 한다.
도 7에서 제1 내지 제3 정전기 방지 소자들(18a 내지 18c)이 분산되어 접속된 제1 내지 제3 공통 라인들(CL1 내지 CL3) 각각은 상기 정전기 방지 소자들(18a내지 18d)이 접속되는 게이트 라인들(GL) 또는 데이터 라인들(DL)과 절연층을 사이에 두고 교차하게 된다.
예를 들면, 데이터 라인들(DL)과 교차하는 공통 라인들(CL1 내지 CL3)은 게이트 라인들(DL)과 함께 게이트 금속으로 형성된다. 이렇게 게이트 금속으로 형성되는 공통 라인들(CL1 내지 CL3)은 게이트 절연막을 사이에 두고 소스/드레인 금속으로 형성되는 데이터 라인들(DL)과 교차하게 된다.
반면에, 게이트 라인들(GL)과 교차하는 공통 라인들(CL1 내지 CL3)은 데이터 라인들(DL)과 함께 소스/드레인 금속으로 형성된다. 이렇게 소스/드레인 금속으로 형성되는 공통 라인들(CL1 내지 CL3)은 게이트 절연막을 사이에 두고 게이트 금속으로 형성되는 게이트 라인들(GL)과 교차하게 된다.
이렇게 공통 라인들(CL1 내지 CL3)이 게이트 라인들(GL) 또는 데이터 라인들(DL)과 교차하는 중첩부분(A, B, C)에서는 외부로부터의 정전기 유입으로 인한 게이트 절연막의 절연 파괴가 발생하게 되어 쇼트 불량이 발생하기도 한다. 또는, 그 중첩부분(A, B, C)에서 정전기 유입으로 인하여 게이트 라인들(GL) 또는 데이터 라인들(DL) 자체가 오픈되는 불량이 발생하기도 한다.
리던던시 라인(RL1, RL2)은 이러한 공통 라인(CL)과 게이트 라인(GL) 또는 데이터 라인(DL)의 중첩부(A, B, C)에서 쇼트 불량 또는 오픈 불량이 발생한 경우 그 불량이 발생된 게이트 라인(GL) 또는 데이터 라인(DL)을 리페어하기 위하여 상기 게이트 라인(GL) 또는 데이터 라인(DL)으로부터 신장되어 상기 중첩부(A, B, C)를 우회하는 형태로 형성된다.
예를 들면, 제1 리던던시 라인(RL1)은 제2 공통 라인(CL2)과 접속된 제2 정전기 방지 소자(18b)가 접속되는 게이트 라인(GL2, GL5, ...) 또는 데이터 라인(DL2, DL5, ...)으로부터 신장된다. 그리고, 제1 리던던시 라인(RL1)은 제1 공통라인(CL1)과 게이트라인(GL2, GL5, ...) 또는 데이터 라인(DL2, DL5, ...)과의 제1 중첩부(A)를 우회하여 그 제1 공통라인(CL1)과 제2 공통라인(CL2) 사이의 게이트 라인(GL2, GL5, ...) 또는 데이터 라인(DL2, DL5, ...)과 접속된다. 이러한 제1 리던던시 라인(RL1)은 쇼트불량 또는 오픈불량이 발생한 제1 중첩부(A)의 게이트 라인(GL2, GL5, ...) 또는 데이터 라인(DL2, DL5, ...)을 대신하여 이용된다.
제2 리던던시 라인(RL2)은 제3 공통 라인(CL3)과 접속된 제3 정전기 방지 소자(18c)가 접속되는 게이트 라인(GL3, GL6, ...) 또는 데이터 라인(DL3, DL6, ...)으로부터 신장된다. 그리고, 제2 리던던시 라인(RL2)은 제1 공통라인(CL1)과 게이트라인(GL3, GL6, ...) 또는 데이터 라인(DL3, DL6, ...)과의 제2 중첩부(B) 및 제3 중첩부(C)를 우회하여 그 제1 공통라인(CL1)과 제2 공통라인(CL2) 사이 및 제2 공통라인(CL2)과 제3 공통라인(CL3) 사이의 게이트 라인(GL3, GL6, ...) 또는 데이터 라인(DL3, DL6, ...)과 접속된다. 이러한 제2 리던던시 라인(RL2)은 제2 중첩부(B) 또는 제3 중첩부(C)에서 쇼트 불량 또는 오픈 불량이 발생하는 경우 불량이 발생한 부분의 게이트 라인(GL3, GL6, ...) 또는 데이터 라인(DL3, DL6, ...)을 대신하여 이용된다.
도 8은 본 발명의 제3 실시 예에 따른 액정 표시 패널에서 정전기 방지 소자가 위치하는 부분을 확대 도시한 것이다.
도 8에 도시된 액정 표시 패널은 도 7에 도시된 액정 표시 패널과 대비하여 인접한 두개의 게이트 라인들 또는 데이터 라인들 각각에 접속된 적어도 한 쌍의 정전기 방지 소자들이 상기 두 라인들 사이에서 마주하며 위치한 것을 제외하고는 동일한 구성요소들을 구비한다. 이에 도 4 및 도 7과 중복되는 구성요소들에 대한 상세한 설명은 생략하기로 한다.
도 8에 있어서, 제1 내지 제3 공통라인(CL1 내지 CL3)에 분산되어 접속된 제1 내지 제3 정전기 방지 소자들(18a 내지 18c) 중 적어도 한 쌍의 정전기 방지 소자들이 서로 마주하면서 인접한 두개의 게이트 라인(GLk, GLk+1) 또는 데이터 라인(DLk, DLk+1) 사이에 위치하도록 형성된다. 예를 들면, 오드 게이트 라인(GL1, GL3, GL5, ...) 또는 오드 데이터 라인(DL1, DL3, DL5, ...)과 접속되는 정전기 방지 소자들은 그 라인의 오른쪽에 형성되고, 이븐 게이트 라인(GL2, GL4, GL6, ...) 또는 이븐 데이터 라인(DL2, DL4, DL6, ...)과 접속되는 정전기 방지 소자들은 그 라인의 왼쪽에 형성되게 한다. 이에 따라 오드 라인과 이븐 라인 사이에는 한 쌍의 정전기 방지 소자들이 대각선 방향으로 서로 마주하며 위치하게 된다. 이렇게 제1 내지 제3 공통 라인(CL1 내지 CL3)에 분산되어 접속된 제1 내지 제3 정전기 방지 소자들(18a 내지 18c)들 중 적어도 한 쌍의 정전기 방지 소자들이 인접한 오드 라인과 이븐 라인 사이에 서로 마주하여 위치하는 경우는 액정 표시 패널이 고해상도화되어 가면서 액정셀의 피치(Pitch)가 작아진 경우, 즉 게이트 라인들(GL) 또는 데이터 라인들(DL) 간의 간격이 상대적으로 작은 경우에 적합하다.
그리고, 리던던시 라인(RL)은 공통 라인(CL)과 게이트 라인(GL) 또는 데이터라인(DL)의 중첩부(A, B, C)에서의 쇼트불량 또는 오픈불량을 보상하기 위하여 상기 게이트 라인(GL) 또는 데이터 라인(DL)으로부터 신장되어 상기 중첩부(A, B, C)를 우회하는 형태로 형성된다.
상술한 바와 같이, 본 발명에 따른 액정 표시 패널은 게이트 라인들 및 데이터 라인들 각각에 접속되고 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들에 의해 게이트 라인들과 데이터 라인들 간의 저항치가 증대되어 신호 간섭을 방지할 수 있게 된다.
그리고, 본 발명에 따른 액정 표시 패널은 게이트 라인들 및 데이터 라인들 각각에 접속되고 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들에 의해 오드 쇼팅바와 이븐 쇼팅바 간의 임계 저항치가 증가하여 쇼트불량 검출력이 향상되게 한다.
또한, 본 발명에 따른 액정 표시 패널은 절연막을 사이에 둔 공통 라인과 게이트 라인 또는 데이터 라인과의 중첩부를 우회하는 리던던시 라인을 더 구비함으로써 그 중첩부에서 정전기에 의한 절연파괴에 의해 발생되는 게이트 라인 또는 데이터 라인의 쇼트 불량 또는 오픈 불량을 리페어할 수 있게 된다.
더불어, 본 발명에 따른 액정 표시 패널은 게이트 라인들 및 데이터 라인들 각각에 접속되고 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들 중 적어도 한 쌍의 정전기 방지 소자들이 인접한 두 신호라인 사이에 마주하며 형성되게 함으로써 액정셀의 피치가 줄어든 경우에도 적합하게 정전기 방지 소자들을 형성할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 형성된 액정셀들을 갖는 액정셀 매트릭스와;
    상기 액정셀 매트릭스의 외곽영역을 따라 형성된 적어도 3개의 공통 라인들과;
    상기 게이트 라인들 및 데이터 라인들 각각에 접속되고 상기 적어도 3개의 공통 라인들에 분리되어 접속된 정전기 방지 소자들을 구비하는 것을 특징으로 하는 액정 표시 패널.
  2. 제 1 항에 있어서,
    상기 공통 라인은 기저전압과 상기 액정셀 구동을 위한 기준전압 중 어느 하나의 전압을 공급하는 것을 특징으로 하는 액정 표시 패널.
  3. 제 1 항에 있어서,
    상기 정전기 방지 소자들은
    상기 게이트 라인들 및 데이터 라인들 중 제3g-2(여기서, g는 양의 정수)번째 게이트 라인들 및 제3g-2번째 데이터 라인들 각각과 상기 공통 라인들 중 제1 공통 라인 사이에 각각 접속된 제1 정전기 방지 소자들과;
    제3g-1번째 게이트 라인들 및 제3g-1번째 데이터 라인들 각각과 제2 공통 라인 사이에 각각 접속된 제2 정전기 방지 소자들과;
    제3g번째 게이트 라인들 및 제3g번째 데이터 라인들 각각과 제3 공통 라인 사이에 각각 접속된 제3 정전기 방지 소자들을 구비하는 것을 특징으로 하는 액정 표시 패널.
  4. 제 4 항에 있어서,
    상기 공통 라인들 상에 직렬로 접속된 제4 정전기 방지 소자들을 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  5. 제 1 항에 있어서,
    상기 공통 라인들은 상기 게이트 라인들 및 데이터 라인들과 절연막을 사이에 두고 교차하는 것을 특징으로 하는 액정 표시 패널.
  6. 제 5 항에 있어서,
    상기 게이트 라인 및 데이터 라인 중 어느 하나의 라인은
    상기 게이트 라인 및 데이터 라인 중 어느 하나와 상기 공통 라인과의 중첩부를 우회하는 리던던시 라인을 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  7. 제 1 항에 있어서,
    상기 게이트 라인들 중 오드 게이트 라인들과 공통 접속된 오드 게이트 쇼팅바와, 이븐 게이트 라인들과 공통 접속된 이븐 게이트 쇼팅바를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  8. 제 1 항에 있어서,
    상기 데이터 라인들 중 오드 데이터 라인들과 공통 접속된 오드 데이터 쇼팅바와, 이븐 데이터 라인들과 공통 접속된 이븐 데이터 쇼팅바를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  9. 제 1 항에 있어서,
    상기 정전기 방지 소자들 중 인접한 적어도 2개의 게이트 라인들에 각각 접속된 적어도 한 쌍의 정전기 방지 소자들은 상기 2개의 게이트 라인들 사이에서 대각선 방향으로 서도 마주하도록 형성된 것을 특징으로 하는 액정 표시 패널.
  10. 제 1 항에 있어서,
    상기 정전기 방지 소자들 중 인접한 적어도 2개의 데이터 라인들에 각각 접속된 적어도 한 쌍의 정전기 방지 소자들은 상기 2개의 데이터 라인들 사이에서 대각선 방향으로 서로 마주하도록 형성된 것을 특징으로 하는 액정 표시 패널.
KR1020020067776A 2002-11-04 2002-11-04 액정 표시 패널 KR100911313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067776A KR100911313B1 (ko) 2002-11-04 2002-11-04 액정 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067776A KR100911313B1 (ko) 2002-11-04 2002-11-04 액정 표시 패널

Publications (2)

Publication Number Publication Date
KR20040039640A true KR20040039640A (ko) 2004-05-12
KR100911313B1 KR100911313B1 (ko) 2009-08-12

Family

ID=37337187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067776A KR100911313B1 (ko) 2002-11-04 2002-11-04 액정 표시 패널

Country Status (1)

Country Link
KR (1) KR100911313B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100841631B1 (ko) * 2002-12-31 2008-06-27 엘지디스플레이 주식회사 잔류전하를 제거하는 액정표시장치
US8411001B2 (en) 2005-11-14 2013-04-02 Samsung Display Co., Ltd. Display device with floating bar
KR101331433B1 (ko) * 2006-11-30 2013-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 제조 방법
CN108877610A (zh) * 2018-07-10 2018-11-23 京东方科技集团股份有限公司 阵列基板及其检测方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997882B2 (en) 2018-07-23 2021-05-04 Samsung Electronics Co., Ltd. Short detection device, a short detection circuit and a display device using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161155A (ja) * 1996-12-04 1998-06-19 Hitachi Ltd 液晶表示装置
KR100552299B1 (ko) * 1998-09-16 2006-05-24 삼성전자주식회사 액정 표시 장치 및 이의 검사 방법
JP3831863B2 (ja) * 1997-10-21 2006-10-11 大林精工株式会社 液晶表示装置
KR100502089B1 (ko) * 1998-03-20 2005-11-21 삼성전자주식회사 액정 표시 장치의 정전기 보호 회로 및 그 제조방법
JP3718355B2 (ja) * 1998-11-26 2005-11-24 株式会社 日立ディスプレイズ 液晶表示装置
KR100576629B1 (ko) * 1999-04-08 2006-05-04 엘지.필립스 엘시디 주식회사 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
KR100711215B1 (ko) * 2000-12-29 2007-04-25 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 정전기방지구조

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841631B1 (ko) * 2002-12-31 2008-06-27 엘지디스플레이 주식회사 잔류전하를 제거하는 액정표시장치
US8411001B2 (en) 2005-11-14 2013-04-02 Samsung Display Co., Ltd. Display device with floating bar
KR101331433B1 (ko) * 2006-11-30 2013-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 제조 방법
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN101281719B (zh) * 2007-04-06 2010-10-13 三星移动显示器株式会社 有机发光显示器
US8022920B2 (en) 2007-04-06 2011-09-20 Samsung Mobile Display Co., Ltd. Organic light emitting display
CN108877610A (zh) * 2018-07-10 2018-11-23 京东方科技集团股份有限公司 阵列基板及其检测方法和显示装置
CN108877610B (zh) * 2018-07-10 2021-09-03 京东方科技集团股份有限公司 阵列基板及其检测方法和显示装置

Also Published As

Publication number Publication date
KR100911313B1 (ko) 2009-08-12

Similar Documents

Publication Publication Date Title
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
JP4381782B2 (ja) 液晶表示装置
US6839097B2 (en) Liquid crystal display with electrostatic protection circuits
JP5518898B2 (ja) 液晶表示装置
JP4080384B2 (ja) 静電気防止のための液晶パネル
KR20070010567A (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR100911313B1 (ko) 액정 표시 패널
JPH09297321A (ja) 液晶表示基板および液晶表示装置
KR101407299B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101174156B1 (ko) 평판 표시장치
JP3586049B2 (ja) 液晶表示パネル
JPH11119683A (ja) 液晶表示パネルの検査方法
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JPH112839A (ja) アクティブマトリクス型液晶表示装置
JP2004151583A (ja) 画像表示装置
KR20080034315A (ko) 액정표시장치용 어레이 기판
KR100924228B1 (ko) 액정 표시 패널 및 그 제조방법
KR100931185B1 (ko) 신호 라인 검사를 위한 액정표시장치
JPH04346318A (ja) 液晶表示装置
KR100318538B1 (ko) 액정 표시 장치
KR950008938B1 (ko) 액정 표시장치
KR100614272B1 (ko) 프렌지 필드 스위칭 모드 액정표시장치
KR101768483B1 (ko) 액정 표시 장치
KR100929669B1 (ko) 액정 표시 장치
JPH10339886A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11