JPS62265689A - アクテイブマトリツクス駆動形装置の製造方法 - Google Patents

アクテイブマトリツクス駆動形装置の製造方法

Info

Publication number
JPS62265689A
JPS62265689A JP61109109A JP10910986A JPS62265689A JP S62265689 A JPS62265689 A JP S62265689A JP 61109109 A JP61109109 A JP 61109109A JP 10910986 A JP10910986 A JP 10910986A JP S62265689 A JPS62265689 A JP S62265689A
Authority
JP
Japan
Prior art keywords
wiring
active matrix
thin film
matrix array
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61109109A
Other languages
English (en)
Inventor
哲也 川村
斎藤 弘樹
泰 鳴重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61109109A priority Critical patent/JPS62265689A/ja
Publication of JPS62265689A publication Critical patent/JPS62265689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁性基板上にスイッチング素子等のアクティ
ブ素子を多数マトリックス状に配置してなるアクティブ
マトリックスアレイを用い、液晶材料やエレクトロルミ
ネセンス材料(EL材料)などの被駆動材料を駆動した
9、センサ材料(たとえば光電変換材料)を順次走査す
るアクティブマトリックス駆動形装置の製造方法に関す
るものである。
従来の技術 以下アクティブ素子として薄膜トランジスタ(TPT)
を有するアクティブマトリックスアレイにより液晶材料
を駆動する液晶表示装置を例に説明を行う。
第6図は代表的なアクティブマトリックス方式の液晶表
示装置の要部回路図である。第6図は説明図のため画面
内(破線1i:FGHで囲まれた内側に12個の画素を
有するものを示したが、実際には数万個を越す画素を有
するものも多い、111は第1の配線、112は第2の
配線である。第1の配置1g!111に印加された走査
信号によりTPT605がスイッチングされることによ
シ第2の配線112に印加された画像信号が画素電極6
06に伝達される。そして液晶607は対向電極608
と画素電極606の間に挾まれて駆動される。コンデン
サ609は画像信号を記憶するためのものであり画素電
極606と第4の配線114に接続されている。101
と102と104はそれぞれ第1の配線1・1と第2の
配線112と第4の配線114を外部の駆動回路に接続
するための外部接続電極である(上記構成については例
えば松本正−rmlディバイスディスプレイ」(昭59
゜12.25)、オーム社、P61参照)。
上記のととくの液晶表示装置を製造する場合、絶縁性基
板を用いるため、工程中における静電気によるアクティ
ブ素子の破壊がしばしば問題となる。従来、静電破壊を
防止する手段としてアクティブマトリックスアレイの外
部接続電極を電気的に短絡させて作成した。すなわち第
7図に示した様に、絶縁性基板700上にアクティブマ
トリックスアレイ(第6図の破線ABCDで囲まれた回
路のうち対向電極608と液晶607を除いた部分)を
作り込む際に外部接続電極のうち第1の配線と第2の配
線に継がるものをFL線ABCD(後に基板を切断する
切断a)の外側まで延長し配線701で電気的に短絡さ
せていた。この後アクティブマトリックスアレイを作シ
込んだ基板700の表面を配向処理し、同様に対向電極
を有しかつ配向処理された対向基板を破線E F G 
Hの部分に貼シ合せ、その後に液晶を封じ込め、最後に
FlsABCDに沿って基板を切断し電気的短絡を取り
除いた後に、外部回路と接続することにより液晶表示装
置が完成する。
発明が解決しようとする問題点 上記に示した従来の方法では、基板の切断時から外部回
路への接続が完了するまでの期間は電気的短絡は存在せ
ず、そのため静電気によるTPTの破壊に対して無防備
の状態となる。とりわけ切断作業はダイヤモンドカッタ
ー等を用いた機械的接触を伴う方法で行うことが多く、
切断作業自体が静電気を発生させる原因となっている。
また実際の生産においては基板の切断から外部回路との
接続までに数多くの工程(たとえば対向基板との位置ず
れ検出などの諸検査、偏光板のはシフけ、これらの工程
に伴う洗浄など)が行なわれる他、輸送や保管なども行
なわれる可能性があるため、静電気破壊に対する十分な
配慮が必要となる。さらに第7図では1枚の基板から1
枚のアクティブマトリックスアレイしか作成していない
が、実際の生産においては1枚の基板上に複数のアクテ
ィブマトリックスアレイを作成し、これを基板から切断
分離する方が材料コストや生産性の点で有利である。こ
の場合には基板を切断(電気的短絡も同時に切断)した
後にアクティブマトリックスアレイの配向処理(表面処
理)を行い、対向基板との接合作業を行う必要がある0
通常配向処理としてよく用いられる機械的接触によるラ
ビングや対向基板を貼シ合すための接合材(接着剤)の
印刷やこれらの工程に伴う洗浄や保管時の静電気による
TPTの破壊に対して十分の配慮が必要となる。
本発明は上記のととくの液晶表示装置などのアクティブ
マトリックス駆動形装置の製造方法にお′いて、薄膜形
成やパターニングを伴う大幅な製造工程の増加を伴うこ
となく静電気によるアクティブ素子の破壊を低減し、生
産性(歩留り)の向上とコストの低減をはかることを目
的とするものである。
問題点を解決するための手段 上記問題点を解決するための本発明の技術的手段は、ア
クティブマトリックスアレイの外周部(第6図及び第7
図で破線EFGHの外側かつ破線ABCDの内側の領域
)において第1の導電を含むによる外部接続電極を第1
の導電を含むとは異なる第2の導電を含むによシ形成し
た配線によシミ気的に短絡し、基板の切断とは独立して
任意の時点でエツチングにより電気的短絡の分離を行う
ことである。
作  用 本発明は上記技術的手段をほどこしたアクティブマトリ
ックスアレイを用いることにより、基板の切断とは独立
して電気的短絡の分離ができ、基板切断時及び切断後に
おいても任意の時点まで電気的短路を残せるため静電破
壊の少い工程を提供し、液晶表示装置等の製造において
、コストの低減と生産性の向上をはかることができるよ
うになる。
実施例 以下、本発明の実施例を図面にもとづいて説明する。
第1図は本発明の第1の実施例に用いるアクティブマト
リックスアレイであり、外部接続電極間の電気的短絡を
作った状態のものである。100は絶縁性基板であり、
第1の配線111と第2の配線112は絶縁性の薄膜(
図示せず)を介して互いに交差している。また破線EF
GHで囲まれた部分は第7図のものと全く同様の構成で
あり、アクティブ素子であるTXTを第1の配線と第2
の配線の交差部付近にマトリックス状に有している。T
PTのゲート電極は第1の配線111と接続され、ソー
ス電極は第2の配線112と接続され、ドレイン電極は
画素電極と信号記憶用のコンデンサに接続され、コンデ
ンサは第4の配!!114とも接続されている。113
は第3の配線であり、第1と第2と第4の配線111と
112と114を介して全ての外部電極101と102
と104を電気的に短絡している。なお第4の配a11
4は画面全体に及び広い面積を有するものであり、第4
の配NA114も短絡したために外部からの大きな電荷
の流入に対して電荷を分散させる働きが従来に比べ大き
くなり、よシ靜電気に強い構成となっている。
第1図のアクティブマトリックスアレイはこの後、破線
ABcDに沿う基板切断、表面の配向処理、接合材の印
刷と対向基板貼り付は及び液晶の注入などの工程が施こ
される。この後外部回路接続の直前、あるいは場合によ
っては外部回路との接続後にエツチングにより第3の配
線113による電気的短絡が切シ離される。
第2図は実際の電気的短絡の説明図であり、第2図(−
)は第1図の2重の破線120で囲んだ部分に相当する
液晶表示装置の部分平面図であシ、第2図(b)は第2
図(a)のX−Yにおける断面図である。
また第3図は電気的短絡をエツチングにより分離した後
の平面図と断面図である。第2図において1oOはガラ
ス基板であり、20oはカラーフィルj−205を有す
る対向基板である。101は外部接続電極であり透明導
電膜であるITOをバターニングして用いている、なお
ITOは画素電極を形成するのにも用いられる。201
は層間絶縁とガラス基板からの不純物拡散を抑えるため
の常圧CVD法によるS l 02膜である。第1の配
線111と第3の配線113と第4の配!114は同一
の導電を含むをバターニングして形成しており、この場
合にはCr  の薄膜を用いている。202はプラズマ
CVD法によるSiN、薄膜であシTFTのゲート絶縁
膜及び第1の配線111と第2の配線112の層間絶縁
膜として用いられている。
203はバシベーシジン用のプラズマCVD法によるS
iN工薄膜薄膜る。また図には書き込んでいないがTP
TはプラズマCVD法によるアモルファスシリコンによ
り作り込まれている。202と203のSiN工薄膜薄
膜04の部分が選択的に除去されておシ、その部分で第
3の配@113が露出している。第2図の状態のものを
Or のエツチング液に浸漬すると204部のCr薄膜
(第3の配線113)のみが溶は出し第3図の状態とな
シ第3の配線による電気的短絡が切り離される。このよ
うにして基板の切断とは全く独立して電気的短絡の切9
離しか可能となり、静電気破壊の起こりにくい製造工程
を提供できる。なお、本実施例の構成であれば電気的短
絡を形成するために余分な薄膜形成及びバターニングは
行なっておらず、増加した工程は電気的短絡を分離する
ためのエツチングとそれに伴う洗浄のみであり、液晶表
示装置製造全体に占める工程増加は大変小さいものであ
る。
次に本発明の第2の実施例について説明する。
第4図は第2の実施例に用いるアクティブマトリックス
アレイであり、外部接続電極の電気的短絡を行った状態
のものである。破線EFGH内は第1の実施例及び第7
図と全く同様の構成であるため説明は省略する。この場
合には第3の配線113は第1の配[111と第2の配
a1112をそれぞれ連続的に蛇行する形で1本の長い
配線となる様に接続している。また第4の配置fJ11
4/a。
第3の配線部分113aによシ第1の配線と接続されて
いる(この場合は第1の配線と接続したが第2の配線と
の接続も可能である)。
第5図は第4図のアクティブマトリックスアレイの電気
的短絡の説明図である。第5図(−)とΦ)社電気的短
絡を切シ離す直前の部分平面図と断面図であり、第6図
(C)は切り離した後の断面図である。
基本的には第1の実施例と同様の構成であるので第2図
と同一番号を付したものは第1の実施例と同じ材質によ
るものである。第1の実施例と異る点は、SiN、薄膜
202と203を選択的に除去した204の部分におい
て、その部分の最下層にITOの薄膜300を残してい
る点である。これはHF系のエツチング液で204の部
分のS i N。
#膜を除去する場合、S 1 o2薄膜201及びガラ
ス基板100も溶ける可能性があシ、ITO薄膜300
をエツチングストッパとし、基板に至る過度のエツチン
グによる応力の集中とガラス基板の研摩表面の微小なり
2ツクなどによる異常エツチングなどを低減し製造工程
をより安定化させることを目的としている。第5図(a
)、(ロ)の状態でCrのエツチング液に浸漬すると第
6図(c)のごとく204部で第3の配線113を分離
でき、この場合にも第1の実施例と同様に基板の切断と
全く独立して電気的短終の切り離しが可能となる。第1
の実施例と同様に静電気対策のための余分な薄膜形成や
バターニング工程の増加を伴わずに静電気破壊の起こり
にくい製造工程が提供される。しかも本実施例では第1
の配線111と第2の配線112はいずれも長い1本の
配線となっておシ、電気的な短絡を分離する前であれば
両端の外部接続電極間(たとえば101aと101b間
)の導通測定により、一括して配線の断線チェックが可
能となっており、不良品の判定も容易に行える構成とな
っている。
発明の効果 以上述べたように、本発明は基板の切断とは全く独立し
て電気的短絡の分離を可能とし、静電気によるTPTな
どのアクティブ素子の破壊の発生を大きく低減し、生産
性(歩留シ)の向上とコストの低減をはかり、実用的に
きわめて有効である。
【図面の簡単な説明】
第1図は本発明の第1の実施例のアクティブマトリック
スアレイの要部平面図、第2図と第3図は第1の実施例
の電気的短絡とその切り離しの構面図、第4図は本発明
の第2の実施例のアクティブマトリックスアレイの要部
平面図、第5図(a)〜(、)は電気的短絡と切シ離し
の構造説明断面図、第6図は液晶表示装置の要部回路図
、第7図は従来のアクティブマトリックスアレイの要部
平面図である。 100 ・−・用絶縁性基板、101,102,104
・・・・・・外部接続電極、111・・・・・・第1の
配線、112・・・・・・第2の配線、113・・・・
・・第3の配線、114・・・・・・第4の配線。 ・  代理人の氏名 弁理士 中 尾 敏 男゛ ほか
1名第2図 13 図 第5図

Claims (5)

    【特許請求の範囲】
  1. (1)絶縁性基板上に複数本の第1の配線と複数本の第
    2の配線とを少くとも一層以上の絶縁性薄膜を含む第1
    の絶縁層を介して互いに交差するように有し、前記第1
    の配線と前記第2の配線に電気的に接続されたアクティ
    ブ素子をマトリックス状に有し、複数個の外部接続電極
    を選択的に形成された第1の導電性薄膜により有し、少
    くとも2個以上の前記外部接続電極が第3の配線により
    電気的に短絡され、前記第3の配線は前記第1の導電性
    薄膜と異る材質の第2の導電性薄膜を選択的に形成され
    たものでありかつ前記第1の配線または前記第2の配線
    のいずれか一方と同時に形成されたアクティブマトリッ
    クスアレイを用いて、前記アクティブマトリックスアレ
    イを作り込んだ前記絶縁性基板に対して切断作業あるい
    は表面処理作業あるいは他の部品との接合作業等を行い
    、この後に前記第3の配線をエッチングにより切断して
    前記電気的短絡を切り離すことを特徴とするアクティブ
    マトリックス駆動形装置の製造方法。
  2. (2)第2の導電性薄膜を選択的に形成してなる第3の
    配線を形成した後、この上に絶縁層を形成した後に選択
    的な除去を行い、前記第3の配線の少くとも一部分を露
    出したアクティブマトリックスアレイを用い、前記第3
    の配線の前記露出部分をエッチングにより除去すること
    により電気的短絡を切り離すことを特徴とする特許請求
    の範囲第1項記載のアクティブマトリックス駆動形装置
    の製造方法。
  3. (3)第3の配線を露出する領域において、前記第3の
    配線の下に絶縁層を有し、さらにその下にエッチングス
    トッパとなる薄膜材料を有するアクティブマトリックス
    アレイを用いることを特徴とする特許請求の範囲第2項
    記載のアクティブマトリックス駆動形装置の製造方法。
  4. (4)アクティブ素子にコンデンサを介して接続された
    第4の配線を有し、前記アクティブ素子と電気的に接続
    された第1の配線に継がる外部接続電極と第20配線に
    継がる外部接続電極が前記第4の配線にも電気的に短絡
    されたアクティブマトリックスアレイを用いることを特
    徴とする特許請求の範囲第1項記載のアクティブマトリ
    ックス駆動形装置の製造方法。
  5. (5)複数本の第1の配線あるいは複数本の第2の配線
    の少くとも一方は連続的に蛇行するような形状で第3の
    配線により電気的に短絡されたアクティブマトリックス
    アレイを用いることを特徴とする特許請求の範囲第1項
    記載のアクティブマトリックス駆動形装置の製造方法。
JP61109109A 1986-05-13 1986-05-13 アクテイブマトリツクス駆動形装置の製造方法 Pending JPS62265689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61109109A JPS62265689A (ja) 1986-05-13 1986-05-13 アクテイブマトリツクス駆動形装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61109109A JPS62265689A (ja) 1986-05-13 1986-05-13 アクテイブマトリツクス駆動形装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62265689A true JPS62265689A (ja) 1987-11-18

Family

ID=14501794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61109109A Pending JPS62265689A (ja) 1986-05-13 1986-05-13 アクテイブマトリツクス駆動形装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62265689A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (ja) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法
JPH02151835A (ja) * 1988-12-05 1990-06-11 Toshiba Corp 薄膜トランジスタアレイ
JPH0372321A (ja) * 1989-08-14 1991-03-27 Sharp Corp アクティブマトリクス表示装置
JPH05181151A (ja) * 1991-11-06 1993-07-23 Nec Corp 液晶表示基板及び液晶表示装置
US6049368A (en) * 1997-09-12 2000-04-11 Lg Lcd Inc. Liquid crystal display having only one common line extending along the edge of substrate without connection pads

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136676A (en) * 1981-02-18 1982-08-23 Hitachi Ltd Liquid crystal display element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136676A (en) * 1981-02-18 1982-08-23 Hitachi Ltd Liquid crystal display element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (ja) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法
JPH02151835A (ja) * 1988-12-05 1990-06-11 Toshiba Corp 薄膜トランジスタアレイ
JPH0372321A (ja) * 1989-08-14 1991-03-27 Sharp Corp アクティブマトリクス表示装置
JPH05181151A (ja) * 1991-11-06 1993-07-23 Nec Corp 液晶表示基板及び液晶表示装置
US6049368A (en) * 1997-09-12 2000-04-11 Lg Lcd Inc. Liquid crystal display having only one common line extending along the edge of substrate without connection pads
US6052167A (en) * 1997-09-12 2000-04-18 Lg Lcd Inc. Liquid crystal display having only one common line in peripheral region of substrate
US6252643B1 (en) 1997-09-12 2001-06-26 Lg Lcd Inc. Liquid crystal display having only one common line extending along substrate edge

Similar Documents

Publication Publication Date Title
US6128051A (en) Method for forming and apparatus including a liquid crystal display having shorting bar connector
JP3413239B2 (ja) 液晶表示装置
JPS63263743A (ja) 薄膜トランジスタアレイおよびその製法
JPS61249078A (ja) マトリクス型表示装置
JPS63208896A (ja) 薄膜トランジスタアレイ
JPS63106788A (ja) アクテイブマトリツクス駆動型装置の製造方法
JPS62265689A (ja) アクテイブマトリツクス駆動形装置の製造方法
JPS63262621A (ja) 薄膜トランジスタアレイのトリミング方法
JPH04204831A (ja) アクティブマトリクス基板
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2735236B2 (ja) 液晶表示装置の製造方法
JP2000098425A (ja) アクティブマトリクス基板およびこの基板を用いた液晶表示装置
JP2000098426A (ja) アクティブマトリクス基板およびこの基板を用いた液晶表示装置
JP2652786B2 (ja) 液晶表示装置
JPS63316084A (ja) 薄膜能動素子アレイの製造方法
JPH0261620A (ja) 液晶表示装置
JPH02221936A (ja) アクティブマトリクス表示装置
JPH01284831A (ja) アクティブマトリックス基板
JPH11109887A (ja) 液晶表示パネル及びその製造方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH022522A (ja) Tftパネルの製造方法
JP3277137B2 (ja) 液晶表示装置の製造方法
JPH1010505A (ja) 平面型表示装置の製造方法
KR20010039073A (ko) 액정표시장치 및 그 제조방법
JP2582478B2 (ja) アクティブマトリクス基板