JP2582478B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2582478B2 JP2582478B2 JP6711291A JP6711291A JP2582478B2 JP 2582478 B2 JP2582478 B2 JP 2582478B2 JP 6711291 A JP6711291 A JP 6711291A JP 6711291 A JP6711291 A JP 6711291A JP 2582478 B2 JP2582478 B2 JP 2582478B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- substrate
- matrix substrate
- line
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同一基板上に複数形成
された後に個別に切り離されて作製され、ラビング時に
発生する静電気による破壊を防止するためのショートリ
ングを備え、該ショートリングがラビング終了後に取り
除かれるアクティブマトリクス基板にに関する。
された後に個別に切り離されて作製され、ラビング時に
発生する静電気による破壊を防止するためのショートリ
ングを備え、該ショートリングがラビング終了後に取り
除かれるアクティブマトリクス基板にに関する。
【０００２】
【従来の技術】アクティブマトリクス基板の一例とし
て、ガラス基板からなる絶縁性基板の上にゲートバスラ
インおよびソースバスラインを格子状に配設し、両バス
ライン間の領域に絵素電極をマトリクス状に配列し、ゲ
ートバスライン、ソースバスラインおよび絵素電極にス
イッチング素子としてのＴＦＴ（薄膜トランジスタ）を
接続し、これらの上に液晶層を配置する構成をとるもの
がある。
て、ガラス基板からなる絶縁性基板の上にゲートバスラ
インおよびソースバスラインを格子状に配設し、両バス
ライン間の領域に絵素電極をマトリクス状に配列し、ゲ
ートバスライン、ソースバスラインおよび絵素電極にス
イッチング素子としてのＴＦＴ（薄膜トランジスタ）を
接続し、これらの上に液晶層を配置する構成をとるもの
がある。
【０００３】ところで、液晶の配向は一般にラビング法
を用いて行われる。該ラビング法は絶縁性基板の内面に
配向膜と称せられるポリイミド等の薄膜を形成し、この
薄膜の表面を布でこすることにより液晶を配向する手法
をとる。このため、ラビング時に静電気が発生し、ＴＦ
Ｔが破壊されるおそれがある。ＴＦＴの破壊を防止する
ためには、ゲートバスライン、ソースバスラインおよび
外付けの外部端子をすべて短絡した状態でラビングを行
う必要があり、そのための手段としてショートリングと
称せられる配線が設けられる。
を用いて行われる。該ラビング法は絶縁性基板の内面に
配向膜と称せられるポリイミド等の薄膜を形成し、この
薄膜の表面を布でこすることにより液晶を配向する手法
をとる。このため、ラビング時に静電気が発生し、ＴＦ
Ｔが破壊されるおそれがある。ＴＦＴの破壊を防止する
ためには、ゲートバスライン、ソースバスラインおよび
外付けの外部端子をすべて短絡した状態でラビングを行
う必要があり、そのための手段としてショートリングと
称せられる配線が設けられる。
【０００４】図２はこのようなショートリングが形成さ
れた従来のアクティブマトリクス基板を模式的に示して
おり、絶縁性基板１上に、ゲート駆動回路２、ソース駆
動回路３及びＴＦＴアレイ部４が形成される。ＴＦＴア
レイ部４には、ゲート駆動回路２から延びる多数のゲー
トバスライン２０が平行して配線される。同様に、ソー
ス駆動回路３からは多数のソースバスライン３０がゲー
トバスライン２０に直交して配線される。更に、ゲート
バスライン２０に平行して、付加容量共通配線２１が配
線される。
れた従来のアクティブマトリクス基板を模式的に示して
おり、絶縁性基板１上に、ゲート駆動回路２、ソース駆
動回路３及びＴＦＴアレイ部４が形成される。ＴＦＴア
レイ部４には、ゲート駆動回路２から延びる多数のゲー
トバスライン２０が平行して配線される。同様に、ソー
ス駆動回路３からは多数のソースバスライン３０がゲー
トバスライン２０に直交して配線される。更に、ゲート
バスライン２０に平行して、付加容量共通配線２１が配
線される。
【０００５】加えて、ソースバスライン３０とゲートバ
スライン２０、付加容量共通配線２１で囲まれた矩形の
領域には、ＴＦＴ２５、絵素２６及び付加容量２７が形
成される。ＴＦＴ２５のゲート電極はゲートバスライン
２０に接続され、ソース電極はソースバスライン３０に
接続される。そして、ＴＦＴ２５のドレイン電極に接続
された絵素電極と対向基板上の対向電極との間に液晶
（いずれも図示せず）が封入され、これにより絵素２６
が構成される。絵素２６は電気的には容量と等価であ
り、絵素２６に書き込まれた信号を保持する作用を有す
る。また、ＴＦＴ２５のドレイン電極と付加容量共通配
線２１との間には、絵素２６に書き込まれた映像信号を
保持するための付加容量２７が形成されている。付加容
量共通配線２１は、絵素２６を構成する対向電極と同じ
電位の電極に接続されている。
スライン２０、付加容量共通配線２１で囲まれた矩形の
領域には、ＴＦＴ２５、絵素２６及び付加容量２７が形
成される。ＴＦＴ２５のゲート電極はゲートバスライン
２０に接続され、ソース電極はソースバスライン３０に
接続される。そして、ＴＦＴ２５のドレイン電極に接続
された絵素電極と対向基板上の対向電極との間に液晶
（いずれも図示せず）が封入され、これにより絵素２６
が構成される。絵素２６は電気的には容量と等価であ
り、絵素２６に書き込まれた信号を保持する作用を有す
る。また、ＴＦＴ２５のドレイン電極と付加容量共通配
線２１との間には、絵素２６に書き込まれた映像信号を
保持するための付加容量２７が形成されている。付加容
量共通配線２１は、絵素２６を構成する対向電極と同じ
電位の電極に接続されている。
【０００６】更に、ソース駆動回路２の外側方には外付
けの外部端子５が複数配設される。該外部端子の内一部
のものはゲート駆動回路２に接続され、残りの外部端子
５、５…はソース駆動回路３に接続される。そして、ラ
ビング時に発生する静電気からＴＦＴアレイ４及び駆動
回路３を保護するために外部端子５、ゲートバスライン
２０およびソースバスライン３０のすべてにショートリ
ング６が接続されている。
けの外部端子５が複数配設される。該外部端子の内一部
のものはゲート駆動回路２に接続され、残りの外部端子
５、５…はソース駆動回路３に接続される。そして、ラ
ビング時に発生する静電気からＴＦＴアレイ４及び駆動
回路３を保護するために外部端子５、ゲートバスライン
２０およびソースバスライン３０のすべてにショートリ
ング６が接続されている。
【０００７】
【発明が解決しようとする課題】ところで、上記構成の
アクティブマトリクス基板は同一の絶縁性基板１上に複
数個形成され、ラビング工程を終了した後に個々のアク
ティブマトリクス基板毎に分断され、この時にショート
リング６も切り離される。このような製作方法によれ
ば、アクティブマトリクス基板のコストダウンが図れる
からである。
アクティブマトリクス基板は同一の絶縁性基板１上に複
数個形成され、ラビング工程を終了した後に個々のアク
ティブマトリクス基板毎に分断され、この時にショート
リング６も切り離される。このような製作方法によれ
ば、アクティブマトリクス基板のコストダウンが図れる
からである。
【０００８】図３はアクティブマトリクス基板の分断方
法を示す一従来例を示しており、この従来例では隣接す
るアクティブマトリクス基板７、８同士を図中Ａ0−Ａ0
線で示される位置で分断し、次いで、アクティブマトリ
クス基板７、８の分断線側に形成されたショートリング
６、６を該アクティブマトリクス基板７から切り離すた
めに、図中Ａ1−Ａ1線からＡ0−Ａ0線に到る領域および
Ａ2−Ａ2線からＡ0−Ａ0線に到る領域を面取り工具で削
り取ってショートリング６、６をアクティブマトリクス
基板７、８からそれぞれ切り離す方法をとる。
法を示す一従来例を示しており、この従来例では隣接す
るアクティブマトリクス基板７、８同士を図中Ａ0−Ａ0
線で示される位置で分断し、次いで、アクティブマトリ
クス基板７、８の分断線側に形成されたショートリング
６、６を該アクティブマトリクス基板７から切り離すた
めに、図中Ａ1−Ａ1線からＡ0−Ａ0線に到る領域および
Ａ2−Ａ2線からＡ0−Ａ0線に到る領域を面取り工具で削
り取ってショートリング６、６をアクティブマトリクス
基板７、８からそれぞれ切り離す方法をとる。
【０００９】しかるに、この方法によれば、Ａ0−Ａ0線
で分断するために、この部分に０．５ｍｍの切りしろが
必要になる。また、面取りのためにＡ1−Ａ1線からＡ0
−Ａ0線に到る領域およびＡ2−Ａ2線からＡ0−Ａ0線に
到る領域にそれぞれ１ｍｍの削りしろが必要になる。従
って、隣接するアクティブマトリクス基板７、８を分断
するために全体として２．５ｍｍ幅の領域が必要にな
る。それ故、全てのアクティブマトリクス基板を分断す
るためには２．５ｍｍ×整数倍の幅の領域が必要にな
り、結果的に同一の絶縁性基板上に作製されるアクティ
ブマトリクス基板の個数が制約される欠点がある。すな
わち、同一の絶縁性基板に対するアクティブマトリクス
基板の乗り数が制約される欠点がある。
で分断するために、この部分に０．５ｍｍの切りしろが
必要になる。また、面取りのためにＡ1−Ａ1線からＡ0
−Ａ0線に到る領域およびＡ2−Ａ2線からＡ0−Ａ0線に
到る領域にそれぞれ１ｍｍの削りしろが必要になる。従
って、隣接するアクティブマトリクス基板７、８を分断
するために全体として２．５ｍｍ幅の領域が必要にな
る。それ故、全てのアクティブマトリクス基板を分断す
るためには２．５ｍｍ×整数倍の幅の領域が必要にな
り、結果的に同一の絶縁性基板上に作製されるアクティ
ブマトリクス基板の個数が制約される欠点がある。すな
わち、同一の絶縁性基板に対するアクティブマトリクス
基板の乗り数が制約される欠点がある。
【００１０】図４は分断方法の他の従来例を示してお
り、この従来例では分断をＢ0−Ｂ0線の位置とＢ1−Ｂ1
線の位置の２箇所で行ってアクティブマトリクス基板
７、８を分断し、且つショートリング６、６をアクティ
ブマトリクス基板７、８からそれぞれ切り離す方法をと
る。なお、分断線Ｂ0−Ｂ0、Ｂ1−Ｂ1はショートリング
６、６とゲートバスライン２０等の接続線部に選定され
る。
り、この従来例では分断をＢ0−Ｂ0線の位置とＢ1−Ｂ1
線の位置の２箇所で行ってアクティブマトリクス基板
７、８を分断し、且つショートリング６、６をアクティ
ブマトリクス基板７、８からそれぞれ切り離す方法をと
る。なお、分断線Ｂ0−Ｂ0、Ｂ1−Ｂ1はショートリング
６、６とゲートバスライン２０等の接続線部に選定され
る。
【００１１】しかるに、この方法によれば、２回目の分
断時において切断される部分（図示例では、分断線Ｂ0
−Ｂ0〜分断線Ｂ1−Ｂ1の部分）の幅寸法が小さいと、
強度的に分断作業が困難になるため、この部分の幅寸法
として３ｍｍ程度必要になる。また、分断線Ｂ0−Ｂ0、
分断線Ｂ1−Ｂ1の切りしろがそれぞれ０．５ｍｍ必要に
なる。従って、この方法によれば、隣接するアクティブ
マトリクス基板７、８を分断するために合計４ｍｍ幅の
領域が必要になる。従って、上記方法同様の欠点があ
る。
断時において切断される部分（図示例では、分断線Ｂ0
−Ｂ0〜分断線Ｂ1−Ｂ1の部分）の幅寸法が小さいと、
強度的に分断作業が困難になるため、この部分の幅寸法
として３ｍｍ程度必要になる。また、分断線Ｂ0−Ｂ0、
分断線Ｂ1−Ｂ1の切りしろがそれぞれ０．５ｍｍ必要に
なる。従って、この方法によれば、隣接するアクティブ
マトリクス基板７、８を分断するために合計４ｍｍ幅の
領域が必要になる。従って、上記方法同様の欠点があ
る。
【００１２】本発明はこのような従来技術の欠点を解決
するものであり、アクティブマトリクス基板を分断する
のに要する領域を低減でき、結果的に同一の絶縁性基板
に対するアクティブマトリクス基板の乗り数を向上で
き、コストダウンが可能になるアクティブマトリクス基
板を提供することを目的とする。
するものであり、アクティブマトリクス基板を分断する
のに要する領域を低減でき、結果的に同一の絶縁性基板
に対するアクティブマトリクス基板の乗り数を向上で
き、コストダウンが可能になるアクティブマトリクス基
板を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、同一基板上に複数形成された後に個別に
切り離されて作製され、ラビング時に発生する静電気に
よる破壊を防止するためのショートリングを備え、該シ
ョートリングがラビング終了後に取り除かれるアクティ
ブマトリクス基板において、個々のアクティブマトリク
ス基板の該ショートリングが連結部を介して相互に接続
され、ラビング終了時に該連結部の位置で該同一基板を
切断してなり、そのことにより上記目的が達成される。
リクス基板は、同一基板上に複数形成された後に個別に
切り離されて作製され、ラビング時に発生する静電気に
よる破壊を防止するためのショートリングを備え、該シ
ョートリングがラビング終了後に取り除かれるアクティ
ブマトリクス基板において、個々のアクティブマトリク
ス基板の該ショートリングが連結部を介して相互に接続
され、ラビング終了時に該連結部の位置で該同一基板を
切断してなり、そのことにより上記目的が達成される。
【００１４】
【作用】上記構成によれば、ショートリングの連結部を
切断すると、隣接するアクティブマトリクス基板が分断
され、且つショートリングがアクティブマトリクス基板
から切り離される。従って、分断のために要する領域が
切断部の切りしろだけで済む。
切断すると、隣接するアクティブマトリクス基板が分断
され、且つショートリングがアクティブマトリクス基板
から切り離される。従って、分断のために要する領域が
切断部の切りしろだけで済む。
【００１５】
【実施例】本発明の実施例について以下に説明する。
【００１６】アクティブマトリクス基板の構成は上記従
来例と同様であり、ショートリングの構造のみが異なる
ので、以下異なる部分についてのみ説明する。図１は隣
接するアクティブマトリクス基板に付設されるショート
リング６０ａ、６０ｂの構造を示す。このショートリン
グ６０ａ、６０ｂは対向部分において連結線７０、７０
…を介して相互に接続される。具体的には、一方のショ
ートリング６０ｂの対向側端末６１ｂを他方のショート
リング６０ａの対向側端末６１ａ、６１ａ間に適当な長
さ入り込ませ、入り込み部において両端末６１ａ、６１
ｂを連結線７０で接続する構成をとる。すなわち、入り
込み部が両ショートリング６０ａ、６０ｂの連結部６２
となり、一対のショートリング６０ａ、６０ｂで隣接す
るアクティブマトリクス基板のショートリングが構成さ
れる構造になっている。
来例と同様であり、ショートリングの構造のみが異なる
ので、以下異なる部分についてのみ説明する。図１は隣
接するアクティブマトリクス基板に付設されるショート
リング６０ａ、６０ｂの構造を示す。このショートリン
グ６０ａ、６０ｂは対向部分において連結線７０、７０
…を介して相互に接続される。具体的には、一方のショ
ートリング６０ｂの対向側端末６１ｂを他方のショート
リング６０ａの対向側端末６１ａ、６１ａ間に適当な長
さ入り込ませ、入り込み部において両端末６１ａ、６１
ｂを連結線７０で接続する構成をとる。すなわち、入り
込み部が両ショートリング６０ａ、６０ｂの連結部６２
となり、一対のショートリング６０ａ、６０ｂで隣接す
るアクティブマトリクス基板のショートリングが構成さ
れる構造になっている。
【００１７】ショートリング６０ａ、６０ｂの他端側
は、アクティブマトリクス基板のゲートバスライン、ソ
ースバスラインおよび外部端子の全てにそれぞれ接続さ
れる。本実施例において、アクティブマトリクス基板は
同一の絶縁性基板上に複数個作製される。
は、アクティブマトリクス基板のゲートバスライン、ソ
ースバスラインおよび外部端子の全てにそれぞれ接続さ
れる。本実施例において、アクティブマトリクス基板は
同一の絶縁性基板上に複数個作製される。
【００１８】ショートリング６０ａ、６０ｂは上記のよ
うにラビング時において発生する静電気からＴＦＴを保
護するために設けられ、同一絶縁性基板上の全てのアク
ティブマトリクス基板に対するラビングが終了した時点
で各アクティブマトリクス基板から切り離される。この
ラビング時において、相互に接続されたショートリング
６０ａ、６０ｂが各アクティブマトリクス基板のＴＦＴ
を保護する。
うにラビング時において発生する静電気からＴＦＴを保
護するために設けられ、同一絶縁性基板上の全てのアク
ティブマトリクス基板に対するラビングが終了した時点
で各アクティブマトリクス基板から切り離される。この
ラビング時において、相互に接続されたショートリング
６０ａ、６０ｂが各アクティブマトリクス基板のＴＦＴ
を保護する。
【００１９】ショートリング６０ａ、６０ｂのアクティ
ブマトリクス基板からの切り離しは隣接するアクティブ
マトリクス基板同士の分断と同時に行われる。すなわ
ち、図１にＣ−Ｃで示す分断線の位置で隣接するアクテ
ィブマトリクス基板同士を分断すると、これと同時に両
ショートリング６０ａ、６０ｂの接続状態が解除され、
隣接するアクティブマトリクス基板のゲートバスライ
ン、ソースバスラインおよび外部端子全ての短絡状態が
解除される。従って、結果的にショートリングがアクテ
ィブマトリクス基板から切り離されることになる。この
分断線Ｃ−Ｃは連結部６２の中央位置に相当する。分断
されたアクティブマトリクス基板にはその後、対向電極
が配設された対向基板が貼り合わされ、これで１個の液
晶パネルが作製される。
ブマトリクス基板からの切り離しは隣接するアクティブ
マトリクス基板同士の分断と同時に行われる。すなわ
ち、図１にＣ−Ｃで示す分断線の位置で隣接するアクテ
ィブマトリクス基板同士を分断すると、これと同時に両
ショートリング６０ａ、６０ｂの接続状態が解除され、
隣接するアクティブマトリクス基板のゲートバスライ
ン、ソースバスラインおよび外部端子全ての短絡状態が
解除される。従って、結果的にショートリングがアクテ
ィブマトリクス基板から切り離されることになる。この
分断線Ｃ−Ｃは連結部６２の中央位置に相当する。分断
されたアクティブマトリクス基板にはその後、対向電極
が配設された対向基板が貼り合わされ、これで１個の液
晶パネルが作製される。
【００２０】上記構造のショートリングによれば、アク
ティブマトリクス基板の分断およびショートリングの切
り離しに要する領域が分断線Ｃ−Ｃにおける切りしろ
（０．５ｍｍ）だけで済むので、同一の絶縁性基板に対
するアクティブマトリクス基板の乗り数を上記従来例に
よる場合に比べて格段に向上できる利点がある。
ティブマトリクス基板の分断およびショートリングの切
り離しに要する領域が分断線Ｃ−Ｃにおける切りしろ
（０．５ｍｍ）だけで済むので、同一の絶縁性基板に対
するアクティブマトリクス基板の乗り数を上記従来例に
よる場合に比べて格段に向上できる利点がある。
【００２１】因みに、対角０．７インチの液晶表示装置
に適用する場合において、本発明によれば１個の液晶パ
ネルを作製するのに必要な面積は１８ｍｍ×１８ｍｍ程
度で済むのに対し従来例では２０ｍｍ×２０ｍｍ程度要
していた。この結果、従来例では直径６インチの絶縁性
基板に対するアクティブマトリクス基板の乗り数が２６
個であったのに対し、本発明では乗り数を３７個に向上
できた。従って、本発明によれば製作性の向上が図れ、
大幅なコストダウンが可能になる。
に適用する場合において、本発明によれば１個の液晶パ
ネルを作製するのに必要な面積は１８ｍｍ×１８ｍｍ程
度で済むのに対し従来例では２０ｍｍ×２０ｍｍ程度要
していた。この結果、従来例では直径６インチの絶縁性
基板に対するアクティブマトリクス基板の乗り数が２６
個であったのに対し、本発明では乗り数を３７個に向上
できた。従って、本発明によれば製作性の向上が図れ、
大幅なコストダウンが可能になる。
【００２２】なお、本発明を駆動回路３を同一の基板に
形成していないアクティブマトリクス基板に適用する場
合も同様の効果を奏することができる。
形成していないアクティブマトリクス基板に適用する場
合も同様の効果を奏することができる。
【００２３】
【発明の効果】以上の本発明によれば、隣接するアクテ
ィブマトリクス基板同士の分断およびショートリングの
切り離しに要する領域を従来例による場合に比べて大幅
に低減できる。従って、本発明によれば、同一の絶縁性
基板に対するアクティブマトリクス基板の乗り数を格段
に向上でき、大幅なコストダウンが可能になる。
ィブマトリクス基板同士の分断およびショートリングの
切り離しに要する領域を従来例による場合に比べて大幅
に低減できる。従って、本発明によれば、同一の絶縁性
基板に対するアクティブマトリクス基板の乗り数を格段
に向上でき、大幅なコストダウンが可能になる。
【図１】本発明のアクティブマトリクス基板に付設され
るショートリングの構造を示す図面。
るショートリングの構造を示す図面。
【図２】ショートリングが付設されたアクティブマトリ
クス基板の従来例を示す図面。
クス基板の従来例を示す図面。
【図３】分断方法の一従来例を示す図面。
【図４】分断方法の他の従来例を示す図面。
１ 絶縁性基板 ２ ゲート駆動回路 ３ ソース駆動回路 ４ ＴＦＴアレイ ５ 外部端子 ７、８ アクティブマトリクス基板 ２０ ゲートバスライン ２１ 付加容量共通配線 ２５ ＴＦＴ ２６ 絵素 ３０ ソースバスライン ６０ａ、６０ｂ ショートリング ６１ａ、６１ｂ 対向側端末 ６２ 連結部 ７０ 連結線 Ｃ−Ｃ 分断線
Claims (1)
- 【請求項１】同一基板上に複数形成された後に個別に切
り離されて作製され、ラビング時に発生する静電気によ
る破壊を防止するためのショートリングを備え、該ショ
ートリングがラビング終了後に取り除かれるアクティブ
マトリクス基板において、個々のアクティブマトリクス
基板の該ショートリングが連結部を介して相互に接続さ
れ、ラビング終了時に該連結部の位置で該同一基板を切
断してなるアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6711291A JP2582478B2 (ja) | 1991-03-29 | 1991-03-29 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6711291A JP2582478B2 (ja) | 1991-03-29 | 1991-03-29 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301619A JPH04301619A (ja) | 1992-10-26 |
| JP2582478B2 true JP2582478B2 (ja) | 1997-02-19 |
Family
ID=13335493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6711291A Expired - Lifetime JP2582478B2 (ja) | 1991-03-29 | 1991-03-29 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582478B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139373B1 (ko) * | 1994-10-06 | 1998-06-15 | 김광호 | 액정표시소자의 정전기 방지 회로 |
-
1991
- 1991-03-29 JP JP6711291A patent/JP2582478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04301619A (ja) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139373B1 (ko) | 액정표시소자의 정전기 방지 회로 | |
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2521752B2 (ja) | 液晶表示装置 | |
| JPH0728093A (ja) | 表示用アクティブマトリクス基板 | |
| JP3031664B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP2582478B2 (ja) | アクティブマトリクス基板 | |
| KR0142781B1 (ko) | 능동액정표시소자의 능동 매트릭스 구조 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP2000098425A (ja) | アクティブマトリクス基板およびこの基板を用いた液晶表示装置 | |
| JP2000098426A (ja) | アクティブマトリクス基板およびこの基板を用いた液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS62265689A (ja) | アクテイブマトリツクス駆動形装置の製造方法 | |
| JPH08148770A (ja) | 配線基板 | |
| JPH01303415A (ja) | 液晶表示装置 | |
| JPH05100242A (ja) | 液晶表示装置 | |
| KR100228427B1 (ko) | 액정 표시 장치 | |
| KR100488923B1 (ko) | 액정표시소자 | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JP2002072232A (ja) | 液晶表示装置、及び、当該液晶表示装置の製造方法 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
| JPH07191349A (ja) | 薄膜トランジスタパネル | |
| JPS62291688A (ja) | アクテイブマトリツクス型表示装置用表示電極アレイ | |
| JPH05346590A (ja) | Ｔｆｔアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |