JP3413239B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3413239B2 JP3413239B2 JP07986593A JP7986593A JP3413239B2 JP 3413239 B2 JP3413239 B2 JP 3413239B2 JP 07986593 A JP07986593 A JP 07986593A JP 7986593 A JP7986593 A JP 7986593A JP 3413239 B2 JP3413239 B2 JP 3413239B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driver circuit
- pixel
- electrode
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２枚の基板間に封入され
た液晶を用いて表示を行う、ドライバー回路一体形成の
アクティブマトリクス型液晶表示装置の構造に関する。
た液晶を用いて表示を行う、ドライバー回路一体形成の
アクティブマトリクス型液晶表示装置の構造に関する。
【０００２】
【従来の技術】従来のドライバー回路内蔵アクティブマ
トリクス型液晶表示装置（以下、単に液晶表示装置とす
る）の一例を図１を用いて説明する。図１（ａ）は従来
の液晶表示装置の概略の外観図であり、図１（ｂ）は図
１（ａ）のＡ−Ａにおける縦断面図、図１（ｃ）は図１
（ａ）のＢ−Ｂ縦断面図である。素子基板１０１上には
表示領域１０２、走査線及び信号線のドライバー回路１
０３及び１０４、外部接続端子１０５が形成され、対向
基板１０６がシール１０７で素子基板１０１に接合さ
れ、素子基板１０１と対向基板１０６の間に液晶１０８
が封入されている。対向基板１０６上には共通電極１０
９が設けられ、この共通電極１０９は素子基板１０１上
のコモン端子１１０に導通剤１１１で接続されている。
また、対向基板１０６上には遮光層１１２が設けられて
いる。素子基板１０１の表示領域１０２には、画素駆動
トランジスタ１１３が設けられ、画素電極１１４が画素
駆動トランジスタ１１３に接続されている。画素駆動ト
ランジスタ１１３及びドライバー回路１０３（１０４）
のゲート電極と走査線を含む第１の配線層１１５は層間
絶縁膜１１６で第２の配線層１１７と隔てられ、必要な
箇所で第２の配線層１１７と接続されている。第２の配
線層１１７は表示領域の信号線を含み、画素電極１１４
と同層に設けられている。第２の配線層１１７の上層は
液晶保護絶縁膜１１８で第２の配線層１１７の信号が液
晶に直接漏れるのを防ぐために設けられる。液晶保護絶
縁膜１１８は画素電極１１４上は通常取り除いておく。
素子基板１０１上と対向基板１０６上には更に配向膜１
１９がある。
トリクス型液晶表示装置（以下、単に液晶表示装置とす
る）の一例を図１を用いて説明する。図１（ａ）は従来
の液晶表示装置の概略の外観図であり、図１（ｂ）は図
１（ａ）のＡ−Ａにおける縦断面図、図１（ｃ）は図１
（ａ）のＢ−Ｂ縦断面図である。素子基板１０１上には
表示領域１０２、走査線及び信号線のドライバー回路１
０３及び１０４、外部接続端子１０５が形成され、対向
基板１０６がシール１０７で素子基板１０１に接合さ
れ、素子基板１０１と対向基板１０６の間に液晶１０８
が封入されている。対向基板１０６上には共通電極１０
９が設けられ、この共通電極１０９は素子基板１０１上
のコモン端子１１０に導通剤１１１で接続されている。
また、対向基板１０６上には遮光層１１２が設けられて
いる。素子基板１０１の表示領域１０２には、画素駆動
トランジスタ１１３が設けられ、画素電極１１４が画素
駆動トランジスタ１１３に接続されている。画素駆動ト
ランジスタ１１３及びドライバー回路１０３（１０４）
のゲート電極と走査線を含む第１の配線層１１５は層間
絶縁膜１１６で第２の配線層１１７と隔てられ、必要な
箇所で第２の配線層１１７と接続されている。第２の配
線層１１７は表示領域の信号線を含み、画素電極１１４
と同層に設けられている。第２の配線層１１７の上層は
液晶保護絶縁膜１１８で第２の配線層１１７の信号が液
晶に直接漏れるのを防ぐために設けられる。液晶保護絶
縁膜１１８は画素電極１１４上は通常取り除いておく。
素子基板１０１上と対向基板１０６上には更に配向膜１
１９がある。
【０００３】図１の液晶表示装置では画素電極１１４と
信号線（第２の配線層１１７）が同層にあり、短絡を避
けるため有る程度の間隔を確保する必要があり、その間
隔の部分は表示に寄与しない。これは液晶表示装置の高
開口率化や高精細化の妨げとなる。この問題を解決する
ため、信号線上に更に層間絶縁膜を設け、この上層に画
素電極を設ける事で画素電極と信号線を絶縁し、画素電
極と信号線の距離を小さくする、あるいは信号線と画素
電極を重ねるといった方法がとられる場合がある。上記
の信号線上の層間絶縁膜はＳｉＯ２あるいはポリイミド
等の有機薄膜が用いられる。信号線上の層間絶縁膜は、
その形成方法の簡便さ、誘電率の小ささ（信号線と画素
電極の結合容量を小さくするため）、ストレスが小さい
事による厚膜化の容易さ（誘電率と同じ理由による）、
さらには膜表面の平坦性をＳｉＯ２よりも良くしやすい
ので表示品質が良い等の観点からポリイミドを用いるの
が有利である。
信号線（第２の配線層１１７）が同層にあり、短絡を避
けるため有る程度の間隔を確保する必要があり、その間
隔の部分は表示に寄与しない。これは液晶表示装置の高
開口率化や高精細化の妨げとなる。この問題を解決する
ため、信号線上に更に層間絶縁膜を設け、この上層に画
素電極を設ける事で画素電極と信号線を絶縁し、画素電
極と信号線の距離を小さくする、あるいは信号線と画素
電極を重ねるといった方法がとられる場合がある。上記
の信号線上の層間絶縁膜はＳｉＯ２あるいはポリイミド
等の有機薄膜が用いられる。信号線上の層間絶縁膜は、
その形成方法の簡便さ、誘電率の小ささ（信号線と画素
電極の結合容量を小さくするため）、ストレスが小さい
事による厚膜化の容易さ（誘電率と同じ理由による）、
さらには膜表面の平坦性をＳｉＯ２よりも良くしやすい
ので表示品質が良い等の観点からポリイミドを用いるの
が有利である。
【０００４】
【発明が解決しようとする課題】図１のような従来の液
晶表示装置では、ドライバー回路がシールよりも外側に
あるため装置自体が大きくなってしまい、また、素子基
板と対向基板の接合後の製造途上における取扱い中にド
ライバー回路を傷つけ易く故障を招き易いという問題が
あった。また、ドライバー回路がシールよりも外側にあ
るため、シールを横切る配線（信号線と走査線）が多
く、ドライバー回路から表示領域につながる配線とシー
ルの界面を通じて水分が液晶中に浸入し、液晶を劣化さ
せるという問題があった。
晶表示装置では、ドライバー回路がシールよりも外側に
あるため装置自体が大きくなってしまい、また、素子基
板と対向基板の接合後の製造途上における取扱い中にド
ライバー回路を傷つけ易く故障を招き易いという問題が
あった。また、ドライバー回路がシールよりも外側にあ
るため、シールを横切る配線（信号線と走査線）が多
く、ドライバー回路から表示領域につながる配線とシー
ルの界面を通じて水分が液晶中に浸入し、液晶を劣化さ
せるという問題があった。
【０００５】
【課題を解決するための手段】本発明は、一対の基板間
のシール部の内側に液晶が挟持されてなり、前記一対の
基板の一方の基板の前記シール部の内側にはトランジス
タと、前記トランジスタ上に絶縁膜を介して配置された
画素電極と、前記トランジスタを駆動するドライバー回
路とを具備し、前記一対の基板の他方の基板上には前記
画素電極に対向して配置され、且つ前記ドライバー回路
に対向する領域には配置されていない共通電極を具備
し、前記一方の基板上の前記ドライバー回路上及び前記
シール部に対向する領域には前記絶縁膜が取り除かれて
配置されていないことを特徴とする。本発明は、一対の
基板間のシール部の内側に液晶が挟持されてなり、前記
一対の基板の一方の基板の前記シール部の内側にはトラ
ンジスタと、前記トランジスタ上に有機膜を介して配置
された画素電極と、前記トランジスタを駆動するドライ
バー回路とを具備し、前記一対の基板の他方の基板上に
は前記画素電極に対向して配置され、且つ前記ドライバ
ー回路に対向する領域には配置されていない共通電極を
具備し、前記一方の基板上の前記ドライバー回路上及び
前記シール部に対向する領域には前記有機膜が取り除か
れて配置されていないことを特徴とする。
のシール部の内側に液晶が挟持されてなり、前記一対の
基板の一方の基板の前記シール部の内側にはトランジス
タと、前記トランジスタ上に絶縁膜を介して配置された
画素電極と、前記トランジスタを駆動するドライバー回
路とを具備し、前記一対の基板の他方の基板上には前記
画素電極に対向して配置され、且つ前記ドライバー回路
に対向する領域には配置されていない共通電極を具備
し、前記一方の基板上の前記ドライバー回路上及び前記
シール部に対向する領域には前記絶縁膜が取り除かれて
配置されていないことを特徴とする。本発明は、一対の
基板間のシール部の内側に液晶が挟持されてなり、前記
一対の基板の一方の基板の前記シール部の内側にはトラ
ンジスタと、前記トランジスタ上に有機膜を介して配置
された画素電極と、前記トランジスタを駆動するドライ
バー回路とを具備し、前記一対の基板の他方の基板上に
は前記画素電極に対向して配置され、且つ前記ドライバ
ー回路に対向する領域には配置されていない共通電極を
具備し、前記一方の基板上の前記ドライバー回路上及び
前記シール部に対向する領域には前記有機膜が取り除か
れて配置されていないことを特徴とする。
【０００６】
【実施例】以下に、本発明のドライバー回路内蔵アクテ
ィブマトリクス型液晶表示装置とその製造工程について
実施例に基づき詳しく説明する。
ィブマトリクス型液晶表示装置とその製造工程について
実施例に基づき詳しく説明する。
【０００７】図２に本実施例の液晶表示装置の構造を示
す。図２（ａ）は本実施例の液晶表示装置の平面図であ
り、図２（ｂ）、図２（ｃ）はそれぞれ図２（ａ）のＡ
−Ａ、Ｂ−Ｂにおける縦断面図である。透明な素子基板
２０１上には表示領域２０２、ドライバー回路２０３、
外部接続端子２０４、コモン端子２０５およびこれらを
接続する配線等が形成されており、シール２０６によっ
て素子基板２０１と対向基板２０７が接合され、両基板
間に液晶２０８が封入されている。ドライバー回路２０
３はシール２０６と表示領域２０２の間に設けてある。
こうすることでドライバー回路２０３が表示領域２０２
より外側にある場合に比べ液晶表示装置を小型にでき
る。表示領域２０２には画素駆動トランジスタ２０９、
画素電極２１０、画素駆動トランジスタ２０９及びドラ
イバー回路２０３のゲート電極と共に第１の配線層２１
１に含まれる走査線、第２の配線層２１２に含まれる信
号線が形成され、第１の配線層２１１と第２の配線層２
１２は第１の層間絶縁膜２１３で、また、第２の配線層
２１２と画素電極２１０は第２の層間絶縁膜２１４で絶
縁されている。第２の層間絶縁膜２１４は、ドライバー
回路２０３上とシール２０６の下の部分を取り除いてお
く。これは、主にポリイミドが用いられる第２の層間絶
縁膜２１４がドライバー回路２０３の配線の電界によっ
て恒常的な分極を起こし、長期的には大きな面積に及ん
で液晶の配向を乱すことによる表示品質の劣化を防ぐこ
とが目的であると共に、ポリイミドを通じて水分や不純
物が液晶中に浸入するのをふせぐ。素子基板２０１上に
は、さらに液晶を配向するための配向膜２１５が形成さ
れている。コモン端子２０５と対向基板２０７上の共通
電極２１６は導通剤２１７で電気的に接続され共通電極
２１６の電位が制御される。対向基板２０７上には共通
電極２１６の他に配向膜２１５と必要に応じて遮光膜２
１８及びカラーフィルターが予め形成されている。（本
実施例ではカラーフィルターは省略してある。）対向基
板２０７上の共通電極２１６は、シール２０６と重なる
部分とドライバー回路２０３に対向する部分を取り除い
ておく。こうすることで素子基板２０１上のコモン端子
２０５以外の配線と共通電極２１６が、シール２０６中
やドライバー回路２０３上のごみ等により短絡すること
を防ぐ。
す。図２（ａ）は本実施例の液晶表示装置の平面図であ
り、図２（ｂ）、図２（ｃ）はそれぞれ図２（ａ）のＡ
−Ａ、Ｂ−Ｂにおける縦断面図である。透明な素子基板
２０１上には表示領域２０２、ドライバー回路２０３、
外部接続端子２０４、コモン端子２０５およびこれらを
接続する配線等が形成されており、シール２０６によっ
て素子基板２０１と対向基板２０７が接合され、両基板
間に液晶２０８が封入されている。ドライバー回路２０
３はシール２０６と表示領域２０２の間に設けてある。
こうすることでドライバー回路２０３が表示領域２０２
より外側にある場合に比べ液晶表示装置を小型にでき
る。表示領域２０２には画素駆動トランジスタ２０９、
画素電極２１０、画素駆動トランジスタ２０９及びドラ
イバー回路２０３のゲート電極と共に第１の配線層２１
１に含まれる走査線、第２の配線層２１２に含まれる信
号線が形成され、第１の配線層２１１と第２の配線層２
１２は第１の層間絶縁膜２１３で、また、第２の配線層
２１２と画素電極２１０は第２の層間絶縁膜２１４で絶
縁されている。第２の層間絶縁膜２１４は、ドライバー
回路２０３上とシール２０６の下の部分を取り除いてお
く。これは、主にポリイミドが用いられる第２の層間絶
縁膜２１４がドライバー回路２０３の配線の電界によっ
て恒常的な分極を起こし、長期的には大きな面積に及ん
で液晶の配向を乱すことによる表示品質の劣化を防ぐこ
とが目的であると共に、ポリイミドを通じて水分や不純
物が液晶中に浸入するのをふせぐ。素子基板２０１上に
は、さらに液晶を配向するための配向膜２１５が形成さ
れている。コモン端子２０５と対向基板２０７上の共通
電極２１６は導通剤２１７で電気的に接続され共通電極
２１６の電位が制御される。対向基板２０７上には共通
電極２１６の他に配向膜２１５と必要に応じて遮光膜２
１８及びカラーフィルターが予め形成されている。（本
実施例ではカラーフィルターは省略してある。）対向基
板２０７上の共通電極２１６は、シール２０６と重なる
部分とドライバー回路２０３に対向する部分を取り除い
ておく。こうすることで素子基板２０１上のコモン端子
２０５以外の配線と共通電極２１６が、シール２０６中
やドライバー回路２０３上のごみ等により短絡すること
を防ぐ。
【０００８】次に、本実施例の液晶表示装置の製造工程
を図３を用いて説明する。図３は本実施例の液晶表示装
置の構造を説明した図２（ｂ）に相当する部分の縦断面
で製造工程を説明する図である。
を図３を用いて説明する。図３は本実施例の液晶表示装
置の構造を説明した図２（ｂ）に相当する部分の縦断面
で製造工程を説明する図である。
【０００９】まず、素子基板３０１上に画素駆動トラン
ジスタ３０２、ドライバー回路３０３を形成する。走査
線及び画素駆動トランジスタ３０２とドライバー回路３
０３のゲート電極を含む第１の配線層３０４、第１の層
間絶縁膜３０５、信号線を含む第２の配線層３０６をこ
の時形成する（図３（ａ））。本実施例では画素トラン
ジスタ３０２とドライバー回路３０３は多結晶シリコン
薄膜トランジスタで構成される。第１の配線層３０４に
は多結晶シリコンを用いるが、金属シリサイドあるいは
金属を用いても良く、第１の層間絶縁膜３０５はシリコ
ン酸化膜（ＳｉＯ2）かシリコン窒化膜（Ｓｉ3Ｎ4）、
あるいはそれらの多層膜である。第２の配線層３０６に
は通常アルミニウム（Ａｌ）合金（銅とシリコンを含
む）を用いる。
ジスタ３０２、ドライバー回路３０３を形成する。走査
線及び画素駆動トランジスタ３０２とドライバー回路３
０３のゲート電極を含む第１の配線層３０４、第１の層
間絶縁膜３０５、信号線を含む第２の配線層３０６をこ
の時形成する（図３（ａ））。本実施例では画素トラン
ジスタ３０２とドライバー回路３０３は多結晶シリコン
薄膜トランジスタで構成される。第１の配線層３０４に
は多結晶シリコンを用いるが、金属シリサイドあるいは
金属を用いても良く、第１の層間絶縁膜３０５はシリコ
ン酸化膜（ＳｉＯ2）かシリコン窒化膜（Ｓｉ3Ｎ4）、
あるいはそれらの多層膜である。第２の配線層３０６に
は通常アルミニウム（Ａｌ）合金（銅とシリコンを含
む）を用いる。
【００１０】次に、素子基板３０１上に第２の層間絶縁
膜３０７を形成し、その上に画素電極３０８を形成し、
画素駆動トランジスタ３０２に第２の層間絶縁膜３０７
に開けたコンタクト孔を通じて接続する。さらに配向膜
３０９を形成する（図３（ｂ））。図３（ｂ）の工程を
より詳しく説明すると、本実施例では第２の層間絶縁膜
３０７（ここではポリイミドである）をスピンコートで
塗布成膜した後、画素電極３０８と画素トランジスタ３
０２とを接続するコンタクト孔をフォトリソグラフ法で
形成するが、この時第２の配線層３０６が露出しない様
にする。即ちドライバー回路３０３の上やシールの下に
なる部分にはこの時点ではまだ第２の層間絶縁膜３０７
が残っている。次に画素電極３０８を形成し、その後ド
ライバー回路３０３の上とシールの下になる部分の第２
の層間絶縁膜３０７を取り除く。これは画素電極３０８
に酸化インジウムスズ（ＩＴＯ）を用い、そのエッチン
グ成形に王水系のエッチング剤（硝酸と塩酸を含む水溶
液）を用いる場合、第２の配線層３０６即ちＡｌが露出
しているとＩＴＯのエッチング剤にＡｌが侵されるため
である。ＩＴＯ（即ち画素電極３０８）を例えば水素や
メタンを含むプラズマ中でエッチング成形する場合には
第２の配線層３０６は露出していてもかまわないので、
第２の層間絶縁膜３０７成形工程を１回にすることもで
きる。第２の層間絶縁膜３０７はここではポリイミド薄
膜であるが、他の樹脂薄膜でも比較的耐熱性が高く、透
明であれば用いる事が出来る。また、第２の層間絶縁膜
３０７はポリイミドとＳｉＯ2あるいはＳｉ3Ｎ4との多
層膜でも良い。この場合にはドライバー回路３０３上及
びシール下となる第２の層間絶縁膜３０７のうち必ず取
り除く必要のあるのはポリイミドで他は残しても取り去
っても良い。また配向膜３０９もポリイミド薄膜であ
り、形成は印刷技術（フレキソ印刷等）を用いて行い、
液晶を配向するために必要な部分にのみ形成する。配向
膜３０９の形成はスピンコート法で行うこともある。
膜３０７を形成し、その上に画素電極３０８を形成し、
画素駆動トランジスタ３０２に第２の層間絶縁膜３０７
に開けたコンタクト孔を通じて接続する。さらに配向膜
３０９を形成する（図３（ｂ））。図３（ｂ）の工程を
より詳しく説明すると、本実施例では第２の層間絶縁膜
３０７（ここではポリイミドである）をスピンコートで
塗布成膜した後、画素電極３０８と画素トランジスタ３
０２とを接続するコンタクト孔をフォトリソグラフ法で
形成するが、この時第２の配線層３０６が露出しない様
にする。即ちドライバー回路３０３の上やシールの下に
なる部分にはこの時点ではまだ第２の層間絶縁膜３０７
が残っている。次に画素電極３０８を形成し、その後ド
ライバー回路３０３の上とシールの下になる部分の第２
の層間絶縁膜３０７を取り除く。これは画素電極３０８
に酸化インジウムスズ（ＩＴＯ）を用い、そのエッチン
グ成形に王水系のエッチング剤（硝酸と塩酸を含む水溶
液）を用いる場合、第２の配線層３０６即ちＡｌが露出
しているとＩＴＯのエッチング剤にＡｌが侵されるため
である。ＩＴＯ（即ち画素電極３０８）を例えば水素や
メタンを含むプラズマ中でエッチング成形する場合には
第２の配線層３０６は露出していてもかまわないので、
第２の層間絶縁膜３０７成形工程を１回にすることもで
きる。第２の層間絶縁膜３０７はここではポリイミド薄
膜であるが、他の樹脂薄膜でも比較的耐熱性が高く、透
明であれば用いる事が出来る。また、第２の層間絶縁膜
３０７はポリイミドとＳｉＯ2あるいはＳｉ3Ｎ4との多
層膜でも良い。この場合にはドライバー回路３０３上及
びシール下となる第２の層間絶縁膜３０７のうち必ず取
り除く必要のあるのはポリイミドで他は残しても取り去
っても良い。また配向膜３０９もポリイミド薄膜であ
り、形成は印刷技術（フレキソ印刷等）を用いて行い、
液晶を配向するために必要な部分にのみ形成する。配向
膜３０９の形成はスピンコート法で行うこともある。
【００１１】配向膜３０９を形成した素子基板３０１は
シール３１０で対向基板３１１と接合し、液晶３１２を
封入する（図３（ｃ））。さらに外部回路を外部接続端
子に接続して液晶表示装置を完成する。
シール３１０で対向基板３１１と接合し、液晶３１２を
封入する（図３（ｃ））。さらに外部回路を外部接続端
子に接続して液晶表示装置を完成する。
【００１２】
【発明の効果】本発明の液晶表示装置は、駆動回路がシ
ール部の内側にあるため、駆動回路を外傷から保護する
ことが可能となる。また、素子基板上のシール部に対向
する領域及びドライバー回路上には有機膜等の塗布膜が
配置されていないため、シールの界面を通じて水分が液
晶中に侵入し、液晶を劣化させることを防ぐことができ
る。
ール部の内側にあるため、駆動回路を外傷から保護する
ことが可能となる。また、素子基板上のシール部に対向
する領域及びドライバー回路上には有機膜等の塗布膜が
配置されていないため、シールの界面を通じて水分が液
晶中に侵入し、液晶を劣化させることを防ぐことができ
る。
【図１】従来のドライバー回路内蔵のアクティブマトリ
クス型液晶表示装置の構造図。
クス型液晶表示装置の構造図。
【図２】本発明のドライバー回路内蔵のアクティブマト
リクス型液晶表示装置の構造図。
リクス型液晶表示装置の構造図。
【図３】本発明のドライバー回路内蔵のアクティブマト
リクス型液晶表示装置の製造方法を説明する工程図。
リクス型液晶表示装置の製造方法を説明する工程図。
１０１、２０１、３０１ …素子基板
１０２、２０２ …表示領域
１０３、１０４、２０３、３０３…ドライバー回路
１０５、２０４ …外部接続端子
１０６、２０７、３１１ …対向基板
１０７、２０６、３１０ …シール
１０８、２０８、３１２ …液晶
１０９、２１６ …共通電極
１１０、２０５ …コモン端子
１１１、２１７ …導通剤
１１２、２１８ …遮光層
１１３、２０９、３０２ …画素駆動トランジス
タ １１４、２１０、３０８ …画素電極 １１５、２１１、３０４ …第１の配線層 １１６ …層間絶縁膜 １１７、２１２、３０６ …第２の配線層 １１８ …液晶保護絶縁膜 １１９、２１５、３０９ …配向膜 ２１３、３０５ …第１の層間絶縁膜 ２１４、３０７ …第２の層間絶縁膜
タ １１４、２１０、３０８ …画素電極 １１５、２１１、３０４ …第１の配線層 １１６ …層間絶縁膜 １１７、２１２、３０６ …第２の配線層 １１８ …液晶保護絶縁膜 １１９、２１５、３０９ …配向膜 ２１３、３０５ …第１の層間絶縁膜 ２１４、３０７ …第２の層間絶縁膜
Claims (2)
- 【請求項１】 一対の基板間のシール部の内側に液晶が
挟持されてなり、前記一対の基板の一方の基板の前記シ
ール部の内側にはトランジスタと、該トランジスタのそ
れぞれに接続され且つ該トランジスタ上に有機膜を介し
てマトリクス状に配置された画素電極と、前記トランジ
スタを駆動するドライバー回路とを具備し、前記一対の
基板の他方の基板上には前記画素電極に対向して配置さ
れ、且つ前記ドライバー回路に対向する領域には配置さ
れていない共通電極を具備し、前記一方の基板上の前記
ドライバー回路上及び前記シール部に対向する領域には
前記有機膜が取り除かれて配置されていないことを特徴
とする液晶表示装置。 - 【請求項２】 少なくともマトリクス状に配置された画
素電極、前記画素電極のそれぞれに接続された画素駆動
薄膜トランジスタ、前記画素駆動薄膜トランジスタに接
続された一組の信号配線と一組の走査配線、さらに前記
信号配線及び走査配線をそれぞれ駆動するドライバー回
路を有する素子基板と、共通電極を有し前記素子基板に
対向する対向基板と、前記素子基板と前記対向基板の間
に封止した液晶からなるアクティブマトリクス型液晶表
示装置において、 前記素子基板上の画素駆動用薄膜トランジスタ上、前記
信号配線上及び前記走査配線上に絶縁膜として機能する
有機膜があり、前記有機膜上に前記画素電極があり、前
記ドライバー回路が前記素子基板と前記対向電極とを接
合すると同時に液晶を封止するシール部より画素電極側
にあり、前記ドライバー回路上及び前記シール部には前
記有機膜が取り除かれて無くなっており、前記ドライバ
ー回路に対向する部分には前記対向基板上の前記共通電
極が無い ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07986593A JP3413239B2 (ja) | 1993-04-06 | 1993-04-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07986593A JP3413239B2 (ja) | 1993-04-06 | 1993-04-06 | 液晶表示装置 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11363399A Division JPH11337968A (ja) | 1999-04-21 | 1999-04-21 | 液晶表示装置 |
| JP2003003350A Division JP3803640B2 (ja) | 2003-01-09 | 2003-01-09 | 液晶表示装置 |
| JP2003003351A Division JP2003248237A (ja) | 2003-01-09 | 2003-01-09 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06289413A JPH06289413A (ja) | 1994-10-18 |
| JP3413239B2 true JP3413239B2 (ja) | 2003-06-03 |
Family
ID=13702104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07986593A Expired - Lifetime JP3413239B2 (ja) | 1993-04-06 | 1993-04-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413239B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3477301B2 (ja) | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| KR100440543B1 (ko) * | 1997-08-01 | 2004-12-17 | 삼성전자주식회사 | 액정표시소자 |
| KR100505564B1 (ko) * | 1997-08-25 | 2005-09-26 | 삼성전자주식회사 | 박막 트랜지스터 액정 표시 장치 및 이를 제조하는 방법 |
| JP3697173B2 (ja) | 2000-05-25 | 2005-09-21 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| JP2002189228A (ja) | 2000-09-29 | 2002-07-05 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに投射型表示装置 |
| JP2004109372A (ja) * | 2002-09-17 | 2004-04-08 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP4357868B2 (ja) * | 2003-04-25 | 2009-11-04 | シャープ株式会社 | 表示装置 |
| KR100561645B1 (ko) * | 2003-10-13 | 2006-03-20 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| US7309922B2 (en) * | 2003-10-20 | 2007-12-18 | Samsun Electronics Co., Ltd. | Lower substrate, display apparatus having the same and method of manufacturing the same |
| JP2008275652A (ja) * | 2005-08-15 | 2008-11-13 | Sharp Corp | 電気光学装置 |
| CN101855663A (zh) * | 2008-01-09 | 2010-10-06 | 夏普株式会社 | 显示装置 |
| JP5084579B2 (ja) * | 2008-03-26 | 2012-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2009230152A (ja) * | 2009-06-04 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の作製方法 |
| WO2011052382A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP5594630B2 (ja) * | 2010-11-01 | 2014-09-24 | Ｎｌｔテクノロジー株式会社 | 表示装置 |
| JP5622815B2 (ja) * | 2012-09-03 | 2014-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5458399B2 (ja) * | 2013-02-21 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 表示装置 |
| JP5679532B2 (ja) * | 2013-06-05 | 2015-03-04 | 株式会社半導体エネルギー研究所 | アクティブマトリックス型表示装置 |
-
1993
- 1993-04-06 JP JP07986593A patent/JP3413239B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06289413A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413239B2 (ja) | 液晶表示装置 | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| KR100421344B1 (ko) | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 | |
| US5982467A (en) | Method of manufacturing liquid crystal display including active panel | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3413230B2 (ja) | 液晶表示装置 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JPH06258661A (ja) | 液晶表示装置 | |
| JP3253383B2 (ja) | 液晶表示装置 | |
| JPH06258659A (ja) | 液晶表示装置 | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JPH06235929A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP3803640B2 (ja) | 液晶表示装置 | |
| JP2003248237A (ja) | 液晶表示装置 | |
| JPH11337968A (ja) | 液晶表示装置 | |
| JP2004046245A (ja) | 液晶表示装置 | |
| JP3077439B2 (ja) | マトリクス基板及びその製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| JP3076705B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3802878B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| KR100701654B1 (ko) | 액정표시소자의 데이터 라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |