JP5594630B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5594630B2 JP5594630B2 JP2010245500A JP2010245500A JP5594630B2 JP 5594630 B2 JP5594630 B2 JP 5594630B2 JP 2010245500 A JP2010245500 A JP 2010245500A JP 2010245500 A JP2010245500 A JP 2010245500A JP 5594630 B2 JP5594630 B2 JP 5594630B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- sealing material
- display device
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
上記した液晶表示装置は、薄型・軽量である。このような特徴を生かして、これらの液晶表示装置は携帯型情報処理装置に搭載されている。
本発明の表示装置は、一対の基板を枠状のシール材によって接着し、一対の基板間かつシール材の内側に電気光学素子を狭持し、一方の基板側に電気光学素子を制御する複数の画素を有する表示領域を形成し、他方の基板に対向電極を形成しており、画素を制御するドライバ回路の内、フローティング状態となる期間が存在するノードの少なくとも一部が、シール材よりも外側に存在している。また、画素を制御するドライバ回路の内、フローティング状態となる期間が存在するノードの少なくとも一部が、シール材よりも外側に存在していて、かつ、残りの回路要素が、シール材に覆われている(図1、図5、図9)。
本発明の表示装置は、画素を駆動する信号を発生するドライバ回路の内、フローティング状態となる期間が存在するノード又はブートストラップ効果を起こす回路要素が、シール材よりも外側に位置し、他の回路要素がシール材に覆われているため、上記ドライバ回路が、シール材よりも外側に位置する構成と比較して狭額縁を実現するだけでなく、対向基板の電位変動が、前記ノード又は前記ブートストラップ効果を起こす回路要素に影響を及ぼすことがなく、高動作マージン・高信頼性の回路が実現できる。
第1実施形態について、図面を使って詳細に説明する。
図1[1]に、第1実施形態の表示装置の平面図を示す。第1実施形態の表示装置は、TFT基板10上に、シール材11、ゲート線駆動回路12、データ線駆動回路13、画素アレイ14、ゲート線15、データ線16、対向コンタクト17、端子パッド18で概ね構成されている。シール材11は、対向基板(図示せず)との接着に用いられる。シール材11の中には、基板間ギャップを規定するギャップ調整手段が介在していてもよい。また、シール材11は、それ自身が導電性を有するものが望ましく、例えばシール材11を構成する樹脂の中に金属材料を含有する構成が望ましいが、トランスファ電極をシール領域外に設ける場合は、それを含有していなくても構わない。ゲート線駆動回路12は、ゲート線15を経由して画素アレイ14を制御するための回路である。データ線駆動回路13は、データ線16を経由して画素アレイ14に映像信号を供給する回路である。対向コンタクト17は、TFT基板10上にあって、シール材11及び対向電極(図示せず)を導通させるための手段である。端子パッド18は、例えばフレキシブルケーブルを使った外部機器との電気接続に用いられ、ゲート線駆動回路12、データ線駆動回路13及び画素アレイ14に必要な制御信号や電源電圧等を供給する電気配線(図示せず)と接続されている。
まず、図1、図3及び図4を用いて第1実施形態の表示装置の動作について説明する。図示されていない外部機器からの制御信号は、端子パッド18を経由して、データ線駆動回路13、ゲート線駆動回路12及び画素アレイ14へ外部機器のクロック信号に従って順次転送される。
本発明の第1実施形態の製造方法について以下に述べる。図6(a)〜(f)に基づき、第1実施形態のTFT基板10の製造方法について説明する。図6は、ガラス基板上にポリシリコンTFT技術により、NMOS TFTで構成されたTFT基板10を製造するプロセスを示している。
第2実施形態は、第1実施形態のNMOSをPMOSに置き換えたものである。
第2実施形態の構造について以下に説明する。第2実施形態の表示装置の平面構造は、第1実施形態と相違ないため、図1[1]が適用される。また、断面構造においても、第1実施形態と相違ないため、図1[2]が適用される。また、図1に示したゲート線駆動回路12についても、第1実施形態と相違ないため、図3が適用される。
第1実施形態と構成が同じものについては、その動作も第1実施形態と同じである。以下、第2実施形態独自の構成である図7に示した転送回路23の動作について、図7及び図8を参照しながら説明する。
まず、図10(a)〜(g)をもとに第2実施形態のTFT基板10の製造方法について説明する。図10は、ガラス基板上にポリシリコンTFT技術により、PMOS TFTで構成されたTFT基板10を製造するプロセスを示している。
第3実施形態は、NMOS又はPMOSの代わりにCMOSを用いたものであり、クロックトインバータのフローティングゲートをシール外へ出している。
第3実施形態の表示装置の構造について以下に説明する。第3実施形態の表示装置の平面構造は、第1実施形態及び第2実施形態と相違ないため、図1[1]が適用される。また、断面構造においても、第1実施形態及び第2実施形態と相違ないため、図1[2]が適用される。また、図1に示したゲート線駆動回路12についても、第1実施形態と相違ないため、図2が適用される。
第1実施形態や第2実施形態と同様の構成の部分については、その動作も第1実施形態や第2実施形態と同様である。以下、第3実施形態独自の構成である転送回路23及び出力回路24の動作について説明する。
まず、図13(a)〜(h)に基づき、第3実施形態のTFT基板10の製造方法について説明する。図13は、ガラス基板上にポリシリコンTFT技術により、CMOS構成のTFT基板10を製造するプロセスを示している。
第4実施形態は、対向基板の対向電極が無いものである。
第4実施形態の表示装置の構造について以下に説明する。第4実施形態の表示装置の平面構造については、第1実施形態と相違ないため、図1が適用される。第4実施形態と第1実施形態との相違点は、図1におけるI−I線縦断面における構造にある。図14[1]に第4実施形態の断面構造図を示す。
第4実施形態の動作に関しては、TFT基板10上の回路が第1実施形態に相当する場合と第2実施形態に相当する場合とで動作が異なるので、それぞれの回路の動作方法が適用される。
第4実施形態の製造方法において、TFT基板10の作製方法については、第1実施形態又は第2実施形態が適用される。ただし、第4実施形態は、対向電極21の構成が第1実施形態と異なる。第1実施形態では、図1[2]に示すとおり対向基板19の全面に対向電極21が積層された構成であるが、第4実施形態は、図14[1]に示すとおり、対向電極21が対向基板19の周辺において取り除かれる必要がある。そこで、第4実施形態の製造方法として、対向基板19上に、例えばフォトレジストによりマスクを行い、対向電極21をパターニングする方法が望ましい。上記プロセスにより得られた対向基板19とTFT基板10とをシール材11を用いて貼り合わせることにより、第4実施形態の表示装置を作製できる。
第5実施形態は、二重シールを採用している。
第5実施形態の表示装置の構造について以下に説明する。第5実施形態の表示装置の平面構造図を図15[1]に示す。図15[1]を参照すると、第5実施形態の表示装置は、TFT基板10上に、第1のシール材11a、第2のシール材11b、ゲート線駆動回路12、データ線駆動回路13、画素アレイ14、ゲート線15、データ線16、端子パッド18等で概ね構成されている。
第5実施形態の動作に関しては、TFT基板10上の回路が第1実施形態に相当する場合と第2実施形態に相当する場合とで動作が異なるので、それぞれの回路の動作方法が適用される。
第5実施形態の製造方法において、TFT基板10及び対向基板19の作製方法については、それぞれ第1実施形態又は第2実施形態と差異はない。第5実施形態は、シール材の構成が他の実施形態と異なるため、シール材の作製方法について以下に説明する。第1のシール材11a及び第2のシール材11は、それぞれ例えばディスペンサにより、所定の場所に設置するのが望ましいが、印刷版を用いたスクリーン印刷でも構わない。第1のシール材11a及び第2のシール材11bの作製プロセスを利用して、TFT基板10と対向基板19とを貼り合わせることにより、第5実施形態の表示装置が作製される。
第6実施形態は、外側にポスト材を有する。
第6実施形態の表示装置の構造について以下に説明する。第6実施形態の表示装置の平面構造図を、図16[1]に示す。図16[1]を参照すると、第6実施形態の表示装置は、TFT基板10上に、基板間ギャップ制御手段40、シール材11、ゲート線駆動回路12、データ線駆動回路13、画素アレイ14、ゲート線15、データ線16、端子パッド18等で概ね構成されている。図16[1]におけるI−I線縦断面の構造図を、図16[2]に示す。
第6実施形態の動作に関しては、TFT基板10上の回路が第1実施形態に相当する場合と第2実施形態に相当する場合とで動作が異なるので、それぞれの回路の動作方法が適用される。
第6実施形態の製造方法において、TFT基板10及び対向基板19の作製方法については、それぞれ第1実施形態又は第2実施形態と差異はない。また、シール材11の作製プロセスにおいても、第1実施形態等と同様である。
第7実施形態は、対向コンタクトをゲートドライバ横から外したものである。
第7実施形態の表示装置の構造について以下に説明する。第7実施形態の表示装置の平面構造図を図17[1]に示す。図17[1]を参照すると、第7実施形態の表示装置は、TFT基板10上に、シール材11、ゲート線駆動回路12、データ線駆動回路13、対向コンタクト17、画素アレイ14、ゲート線15、データ線16、端子パッド18等で概ね構成されている。
第7実施形態の動作に関しては、TFT基板10上の回路が第1実施形態に相当する場合と第2実施形態に相当する場合とで動作が異なるので、それぞれの回路の動作方法が適用される。
基本的には、TFT基板10、対向基板19、シール材11のそれぞれの作製方法は、第1実施形態又は第2実施形態と相違ない。本実施形態は、対向コンタクト17の作製位置が異なるが、これはパターニングの際のパターンの違いのみであるので、特にプロセスの変更は必要ない。したがって、第1実施形態と同様のプロセスにより、第7実施形態の表示装置が作製できる。
第8実施形態は、二重シール間にポスト剤を設けたものである。
第8実施形態の表示装置の構造について以下に説明する。第8実施形態の表示装置の平面構造図を図18[1]に示す。図18[1]を参照すると、第8実施形態の表示装置は、TFT基板10上に、第1のシール材11a、第2のシール材11b、基板間ギャップ制御手段40、ゲート線駆動回路12、データ線駆動回路13、画素アレイ14、ゲート線15、データ線16、端子パッド18等で概ね構成されている。
第8実施形態の動作に関しては、TFT基板10上の回路が第1実施形態に相当する場合と第2実施形態に相当する場合とで動作が異なるので、それぞれの回路の動作方法が適用される。
第8実施形態の製造方法において、TFT基板10及び対向基板19の作製方法については、それぞれ第1実施形態又は第2実施形態と差異はない。第8実施形態は、シール材等の構成が他の実施形態と異なるため、シール材の作製方法について以下に説明する。基板間ギャップ制御手段40は、TFT基板10の作製プロセスに追加する形で行われるのが望ましい。TFT基板10を作製した後、再びレジストを塗布し、それをパターニングすることにより、所定の位置に基板間ギャップ制御手段40を形成する。続いて、第2のシール材11bと第1のシール材11aとは、それぞれ例えばディスペンサにより所定の場所に設置するのが望ましいが、印刷版を用いたスクリーン印刷でも構わない。上記第1のシール材11a及び第2のシール材11bの作製プロセスを利用して、TFT基板10と対向基板19とを貼り合わせることにより、第8実施形態の表示装置が作製される。
11 シール材
11a 第1のシール材
11b 第2のシール材
12 ゲート線駆動回路
13 データ線駆動回路
14 画素アレイ
15 ゲート線
16 データ線
17 対向コンタクト
18 端子パッド
19 対向基板
20 電気光学素子
21 対向電極
22 クロック信号線
23 転送回路
24 出力回路
30 ガラス基板
31 酸化シリコン膜
32 アモルファスシリコン
32’ ポリシリコン膜
33 フォトレジスト膜
35 ゲート電極
37 層間膜
38 コンタクトホール
39 電極層
40 基板間ギャップ制御手段
Claims (4)
- 一方及び他方の基板が枠状の導電性を有するシール部によって接着され、前記一方及び他方の基板間の前記シール部の内側に電気光学素子が狭持され、前記一方の基板に前記電気光学素子を制御する複数の画素を有する表示領域が形成され、前記他方の基板に電位変動する対向電極が形成された表示装置において、
前記表示領域と共に前記一方の基板上に形成され、前記画素を制御するドライバ回路を備え、
前記対向電極と前記シール部とが電気的に接続されていて、
かつ、前記ドライバ回路と前記表示領域との間に、前記シール部と前記一方の基板上に形成された対向コンタクトとが電気的に接続され、
かつ、前記対向電極の端部が前記シール部の外側の端部よりも内側に位置していて、
かつ、前記ドライバ回路は、少なくともフローティング状態となる期間を有する転送回路又はブートストラップ効果を引き起こすための転送回路を有し、この転送回路が、前記シール部の外側に位置するように前記一方の基板上に配設されている、
ことを特徴とする表示装置。 - 前記シール部に金属材料が含有されている、
ことを特徴とする請求項1記載の表示装置。 - 前記電気光学素子の材質が液晶材である、
ことを特徴とする請求項1又は2に記載の表示装置。 - 前記ドライバ回路が多結晶シリコン薄膜トランジスタで形成されている、
ことを特徴とする請求項1乃至3のいずれかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245500A JP5594630B2 (ja) | 2010-11-01 | 2010-11-01 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245500A JP5594630B2 (ja) | 2010-11-01 | 2010-11-01 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093195A Division JP2006276287A (ja) | 2005-03-28 | 2005-03-28 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013032025A Division JP5458399B2 (ja) | 2013-02-21 | 2013-02-21 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011076099A JP2011076099A (ja) | 2011-04-14 |
JP5594630B2 true JP5594630B2 (ja) | 2014-09-24 |
Family
ID=44020076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245500A Active JP5594630B2 (ja) | 2010-11-01 | 2010-11-01 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5594630B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9766517B2 (en) * | 2014-09-05 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display module |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3413239B2 (ja) * | 1993-04-06 | 2003-06-03 | セイコーエプソン株式会社 | 液晶表示装置 |
JP3215359B2 (ja) * | 1997-07-31 | 2001-10-02 | シャープ株式会社 | 液晶表示装置 |
JP2000199915A (ja) * | 1999-01-06 | 2000-07-18 | Matsushita Electric Ind Co Ltd | 液晶表示パネル |
-
2010
- 2010-11-01 JP JP2010245500A patent/JP5594630B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011076099A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006276287A (ja) | 表示装置 | |
US10643563B2 (en) | Display device | |
US9053985B2 (en) | Semiconductor device having a contact pattern electrically connecting at least three conductive layers | |
US7312638B2 (en) | Scanning line driving circuit, display device, and electronic apparatus | |
US20130039455A1 (en) | Shift register and display device | |
JP6009153B2 (ja) | 表示装置 | |
KR100829066B1 (ko) | 액정 표시 장치 및 이것을 사용한 전자 장치 | |
WO1999060558A1 (fr) | Dispositif electro-optique, dispositif electronique et circuit d'attaque pour dispositif electro-optique | |
JP4946203B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
KR20200004424A (ko) | 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스 | |
JP5594084B2 (ja) | 電気光学装置及び電子機器 | |
KR102542141B1 (ko) | 표시패널과 이를 이용한 표시장치 | |
JP5458399B2 (ja) | 表示装置 | |
JP5594630B2 (ja) | 表示装置 | |
KR102195175B1 (ko) | 표시장치 | |
JP5582170B2 (ja) | 半導体装置および表示装置 | |
US10714031B2 (en) | Display device | |
JP5347412B2 (ja) | 電気光学装置及び電子機器 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 | |
JP2003318406A (ja) | トランジスタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130228 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5594630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |