KR100701654B1 - 액정표시소자의 데이터 라인 형성방법 - Google Patents

액정표시소자의 데이터 라인 형성방법 Download PDF

Info

Publication number
KR100701654B1
KR100701654B1 KR1019990025245A KR19990025245A KR100701654B1 KR 100701654 B1 KR100701654 B1 KR 100701654B1 KR 1019990025245 A KR1019990025245 A KR 1019990025245A KR 19990025245 A KR19990025245 A KR 19990025245A KR 100701654 B1 KR100701654 B1 KR 100701654B1
Authority
KR
South Korea
Prior art keywords
metal film
data line
film
thickness
ito
Prior art date
Application number
KR1019990025245A
Other languages
English (en)
Other versions
KR20010004555A (ko
Inventor
임성실
손곤
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990025245A priority Critical patent/KR100701654B1/ko
Publication of KR20010004555A publication Critical patent/KR20010004555A/ko
Application granted granted Critical
Publication of KR100701654B1 publication Critical patent/KR100701654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시소자의 데이터 라인 형성방법을 개시한다. 개시된 본 발명의 액정표시소자의 데이터 라인 형성방법은, 유리기판 상에 게이트 라인, 게이트절연막, 반도체층, 오믹층 및 소오스/드레인 전극을 포함하는 TFT가 형성되고, 상기 게이트 라인과 수직 교차하게 데이터 라인이 형성되며, 상기 TFT 및 데이터 라인을 덮도록 유리기판의 전면 상에는 보호막이 형성되고, 상기 보호막 상에는 상기 보호막 내에 소오스 전극을 노출시키도록 형성한 콘택홀을 통해 상기 소오스 전극과 전기적으로 연결되는 ITO 금속막으로 이루어진 화소전극이 형성된 탑 ITO 구조를 갖는 액정표시소자의 데이터 라인 형성방법에 있어서, 상기 소오스/드레인 전극을 포함한 데이터 라인은 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막이 순차적으로 적층된 3층 구조로 형성하되, 상기 콘택홀 형성을 위한 보호막의 식각 공정과 상기 화소전극을 형성하기 위한 ITO 금속막의 식각 공정시 식각액에 의해 Al 금속막이 손상을 받을 경우 상기 하부 Mo 금속막이 Al 금속막의 리던던시 기능을 하도록 상기 Al 금속막은 1000∼1100Å 두께로 형성하며, 상기 하부 Mo 금속막은 상기 Al 금속막의 두께와 동일하거나 더 두꺼운 1000∼1200Å 두께로 형성하고, 상기 상부 Mo 금속막은 500∼600Å 두께로 형성하는 것을 특징으로 한다.

Description

액정표시소자의 데이터 라인 형성방법{Method for forming data line of LCD}
도 1은 종래 탑 ITO 구조의 박막 트랜지스터 어레이 기판을 도시한 단면도.
도 2는 본 발명의 실시예에 따라 형성된 데이터 라인을 도시한 사시도.
(도면의 주요 부분에 대한 부호의 설명)
31 : 하부 Mo 금속막 32 : Al 금속막
33 : 상부 몰리브테 금속막
본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막의 적층 구조로 이루어진 데이터 라인 형성방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 (Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고 화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하고 있다.
이러한 TFT LCD는 TFT 및 화소전극이 형성된 TFT 어레이 기판과 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다.
한편, TFT 어레이 기판의 제조 공정을 단순화시키는 것은, 즉, 포토 공정의 수를 줄이는 것은 제조비용 측면에서 상용화에 크게 영향을 미치기 때문에, 포토 공정의 수를 감소시키기 위한 여러 가지 구조들이 제안되고 있으며, 한 예로, ITO 금속막으로 이루어진 화소전극을 최상부에 배치시키는 탑 ITO 구조는 5단계의 포토 공정에 의해 제작되기 때문에 6 또는 7단계의 포토 공정을 요구하는 통상의 TFT 어레이 기판의 제조 공정 보다 그 제조공정의 단순화 및 제조비용의 절감 효과를 얻을 수 있다.
도 1은 종래 탑 ITO 구조를 갖는 TFT 어레이 기판을 도시한 단면도로서, 도시된 바와 같이, 유리기판(1) 상에 게이트 라인(2)이 형성되고, 이를 덮도록 유리기판(1)의 전면 상에 게이트 절연막(3)이 도포된다. 또한, 비도핑된 비정질실리콘층으로 이루어진 반도체층(4)는 게이트 전극(2) 상부의 게이트 절연막(3) 부분 상에 형성되며, 상기 반도체층(4) 상에 도핑된 비정질실리콘층으로 이루어진 오믹층(5)이 형성된다. 또한, 오믹층(5) 상에 소오스/드레인 전극(6a, 6b)이 형성되어, TFT(10)가 구성된다.
여기서, 상기 소오스/드레인 전극(6a, 6b)은 데이터 라인(도시안됨)의 형성시에 함께 형성된 것이며, 상기 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인은 300∼500Å의 하부 Mo 금속막과 2000∼3000Å의 Al 금속막 및 300∼500Å의 상부 Mo 금속막이 순차적으로 적층된 적층 구조(Mo/Al/Mo)로 이루어진다.
계속해서, TFT(10)가 보호되도록, 상기 결과물의 상부에 보호막(11)이 도포되고, 상기 보호막(11)에는 공지된 식각 공정을 통해 TFT(10)의 소오스 전극(6a)을 노출시키는 콘택홀(12)이 형성되며, 상기 보호막(11) 상에 ITO 금속막으로 이루어져, 콘택홀(12)을 통해 소오스 전극(6a)과 콘택되는 화소전극(13)이 형성된다.
그러나, 상기와 같은 탑 ITO 구조의 TFT 어레이 기판의 제조시에는, 보호막에 콘택홀을 형성하기 위한 식각 공정과, 화소전극을 형성하기 위한 식각 공정에서 사용되는 식각 용액(이하, 에천트라 칭함)에 의해 데이터 오픈과 같은 결함이 발생됨으로써, TFT 어레이 기판의 제조수율이 저하되는 문제점이 있다.
자세하게, 보호막의 증착 또는 식각 마스크인 감광막 패턴의 형성시에는 상기 보호막 및 감광막의 내부에 파티클이 발생하게 되고, 아울러, 스트레스에 의해 크랙이 발생하게 된다.
그런데, 이러한 상태로 보호막에 대한 식각 공정을 수행하게 되면, 보호막의 식각 에천트로 사용되는 BOE(Buffered Oxide Etchant) 용액이 파티클 또는 크랙을 통해 그 하부의 데이터 라인으로 침투되기 때문에, 이 결과로, 실질적인 데이터 라인의 기능을 담당하는 Al 금속막을 손상시키게 된다.
게다가, Al 금속막이 손상된 상태로 후속의 ITO 공정을 수행하게 되면, ITO 에천트가 손상된 Al 금속막을 재차 손상시키기 때문에, 결과적으로, 데이터 라인의 오픈과 같은 결함이 발생하게 되고, 이에 따라, TFT 어레이 기판의 제조수율은 저하된다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, Al 금속막의 두께는 감소시키되, 하부 Mo 금속막의 두께를 증가시켜, 이러한 하부 Mo 금속막이 Al 금속막의 리던던시(Redundancy) 기능을 수행하도록 함으로써, 에천트에 의해 Al 금속막이 손상된 경우에도 적층 구조로된 데이터 라인의 신뢰성을 향상시킬 수 있는 LCD의 데이터 라인의 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 LCD의 데이터 라인 형성방법은, 유리기판 상에 게이트 라인, 게이트절연막, 반도체층, 오믹층 및 소오스/드레인 전극을 포함하는 TFT가 형성되고, 상기 게이트 라인과 수직 교차하게 데이터 라인이 형성되며, 상기 TFT 및 데이터 라인을 덮도록 유리기판의 전면 상에는 보호막이 형성되고, 상기 보호막 상에는 상기 보호막 내에 소오스 전극을 노출시키도록 형성한 콘택홀을 통해 상기 소오스 전극과 전기적으로 연결되는 ITO 금속막으로 이루어진 화소전극이 형성된 탑 ITO 구조를 갖는 LCD의 데이터 라인 형성방법에 있어서, 상기 소오스/드레인 전극을 포함한 데이터 라인은 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막이 순차적으로 적층된 3층 구조로 형성하되, 상기 콘택홀 형성을 위한 보호막의 식각 공정과 상기 화소전극을 형성하기 위한 ITO 금속막의 식각 공정시 식각액에 의해 Al 금속막이 손상을 받을 경우 상기 하부 Mo 금속막이 Al 금속막의 리던던시 기능을 하도록 상기 Al 금속막은 1000∼1100Å 두께로 형성하며, 상기 하부 Mo 금속막은 상기 Al 금속막의 두께와 동일하거나 더 두꺼운 1000∼1200Å 두께로 형성하고, 상기 상부 Mo 금속막은 500∼600Å 두께로 형성하는 것을 특징으로 한다.
본 발명에 따르면, 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막의 적층 구조로 데이터 라인을 형성하되, 하부 Mo 금속막의 두께를 종래 보다 증가시켜, 상기 하부 Mo 금속막이 Al 금속막의 리던던시 기능을 수행하도록 하기 때문에, 상기 Al 금속막이 에천트에 의해 손상되는 경우에도, 데이터 라인의 신뢰성을 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 LCD의 데이터 라인 형성방법을 설명하기 위한 도면이다. 여기서, 본 발명은 종래기술과 비교해서 데이터 라인 형성방법만 상이할 뿐, 탑 ITO 구조의 TFT 어레이 기판을 제조하기 위한 나머지 공정들은 동일하므로, 동일한 부분의 설명은 생략하고, 상이한 부분에 대해서만 도시하고 설명하도록 한다.
도시된 바와 같이, 데이터 라인(40)은 종래와 마찬가지로 하부 Mo 금속막(31)과 Al 금속막(32) 및 상부 Mo 금속막(33)의 적층 구조로 형성되지만, 상기 하부 Mo 금속막(31)이 상기 Al 금속막(32)에 대한 리던던시 기능을 수행할 수 있도록, 그 두께를 종래 보다 증가시킨다.
예를 들어, 데이터 라인(40)의 전체 두께가 2400∼4000Å인 경우에, Al 금속막(32)은 종래 보다 적은 1000∼1100Å 두께로 형성하며, 반면에, 하부 Mo 금속막(31)은 Al 금속막(32)의 두께와 같거나 두꺼운 1000∼1,200Å 두께로 형성한다. 그리고, 상부 Mo 금속막(33)은 종래와 유사하게 500∼700Å 두께로 형성한다.
상기와 같이, 하부 Mo 금속막의 두께를 종래 보다 증가시킬 경우에는, 다음과 같은 잇점이 있다.
먼저, 하부 Mo 금속막은 오믹층의 재질인 비정질실리콘층과 Al 금속막 사이에 개재되는 인터페이스층으로서, 실리콘의 접합 스파이킹을 방지하는 베리어막으로서의 기능을 수행토록 하기 위하여 형성된다. 따라서, 종래에는 하부 Mo 금속막은 그 두께를 얇게 하고, 대신에, 실질적인 데이터 라인의 기능을 하는 Al 금속막은 그 두께를 두껍게 하고 있다.
그런데, 전술한 바와 같이, Al 금속막은 콘택홀을 형성하기 위한 보호막의 식각시에 사용되는 BOE 용액 및 화소전극을 형성하기 위한 ITO 금속막의 식각시에 사용되는 ITO 에천트에 의해 2회에 걸쳐 손상되기 때문에 오픈과 같은 치명적인 결함이 발생하게 된다.
이에 반해, 본 발명의 실시예에서와 같이, Al 금속막의 두께는 낮추고, 반대로, 하부 Mo 금속막의 두께를 증가시키게 되면, 비록, 보호막의 식각 공정 및 ITO 금속막의 식각 공정에서 에천트에 의해 Al 금속막이 손상되더라도, 하부 Mo 금속막이 Al 금속막에 대한 리던던시 기능을 수행하기 때문에, 데이터 라인에 인가된 데이터 신호는 하부 Mo 금속막을 통해 전달된다.
그러므로, 데이터 라인의 오픈 불량이 제거되는 것에 의해 데이터 라인의 신뢰성이 확보되기 때문에, TFT LCD의 특성 향상을 기대할 수 있게 되고, 아울러, 제조수율의 저하를 방지할 수 있게 된다.
한편, 하부 Mo 금속막의 두께가 1000∼1200Å 보다 얇은 경우에는 접촉 저항이 증대되는 것으로 인하여, Al 금속막에 대한 리던던시 기능을 수행할 수 없고, 반대로, 상기한 두께 보다 두꺼운 경우에는 패터닝시에 식각 프로파일 불량에 기인된 스텝 커버리지의 악화로 인하여, 상부 패턴, 예컨대, ITO 금속막으로 이루어진 화소전극의 오픈을 유발하게 된다.
따라서, 이러한 결함이 발생되지 않도록, 하부 Mo 금속막은 1000∼1200Å의 두께를 갖도록 형성한다.
이상에서와 같이, 본 발명은 데이터 라인을 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막의 적층 구조로 형성하되, 하부 Mo 금속막의 두께를 증가시켜, 하부 Mo 금속막이 Al 금속막의 리던던시 기능을 수행하도록 함으로써, Al 금속막이 에천트에 의해 손상되는 경우에도 데이터 라인 오픈과 같은 결함은 방지된다.
따라서, TFT 어레이 기판의 제조수율을 향상시킬 수 있으며, 아울러, TFT LCD의 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

  1. 유리기판 상에 게이트 라인, 게이트절연막, 반도체층, 오믹층 및 소오스/드레인 전극을 포함하는 TFT가 형성되고, 상기 게이트 라인과 수직 교차하게 데이터 라인이 형성되며, 상기 TFT 및 데이터 라인을 덮도록 유리기판의 전면 상에는 보호막이 형성되고, 상기 보호막 상에는 상기 보호막 내에 소오스 전극을 노출시키도록 형성한 콘택홀을 통해 상기 소오스 전극과 전기적으로 연결되는 ITO 금속막으로 이루어진 화소전극이 형성된 탑 ITO 구조를 갖는 액정표시소자의 데이터 라인 형성방법에 있어서,
    상기 소오스/드레인 전극을 포함한 데이터 라인은 하부 Mo 금속막과 Al 금속막 및 상부 Mo 금속막이 순차적으로 적층된 3층 구조로 형성하되, 상기 콘택홀 형성을 위한 보호막의 식각 공정과 상기 화소전극을 형성하기 위한 ITO 금속막의 식각 공정시 식각액에 의해 Al 금속막이 손상을 받을 경우 상기 하부 Mo 금속막이 Al 금속막의 리던던시 기능을 하도록 상기 Al 금속막은 1000∼1100Å 두께로 형성하며, 상기 하부 Mo 금속막은 상기 Al 금속막의 두께와 동일하거나 더 두꺼운 1000∼1200Å 두께로 형성하고, 상기 상부 Mo 금속막은 500∼600Å 두께로 형성하는 것을 특징으로 하는 액정표시소자의 데이터 라인 형성방법.
  2. 삭제
KR1019990025245A 1999-06-29 1999-06-29 액정표시소자의 데이터 라인 형성방법 KR100701654B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025245A KR100701654B1 (ko) 1999-06-29 1999-06-29 액정표시소자의 데이터 라인 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025245A KR100701654B1 (ko) 1999-06-29 1999-06-29 액정표시소자의 데이터 라인 형성방법

Publications (2)

Publication Number Publication Date
KR20010004555A KR20010004555A (ko) 2001-01-15
KR100701654B1 true KR100701654B1 (ko) 2007-03-30

Family

ID=19596849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025245A KR100701654B1 (ko) 1999-06-29 1999-06-29 액정표시소자의 데이터 라인 형성방법

Country Status (1)

Country Link
KR (1) KR100701654B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294973A (ja) * 1993-04-07 1994-10-21 Toshiba Corp 液晶表示装置用アレイ基板
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JPH0854648A (ja) * 1994-08-10 1996-02-27 Toshiba Corp 液晶表示装置
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294973A (ja) * 1993-04-07 1994-10-21 Toshiba Corp 液晶表示装置用アレイ基板
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JPH0854648A (ja) * 1994-08-10 1996-02-27 Toshiba Corp 液晶表示装置
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法

Also Published As

Publication number Publication date
KR20010004555A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US5982467A (en) Method of manufacturing liquid crystal display including active panel
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
US5208690A (en) Liquid crystal display having a plurality of pixels with switching transistors
KR100307385B1 (ko) 액정표시장치의구조및그제조방법
US6930732B2 (en) Array substrate for a liquid crystal display
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JP3413239B2 (ja) 液晶表示装置
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JPH10319431A (ja) 薄膜トランジスタアレイ基板
KR100262954B1 (ko) 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
KR100621534B1 (ko) 액정 표시장치
JP2001272698A (ja) 液晶表示装置の製造方法
KR100701654B1 (ko) 액정표시소자의 데이터 라인 형성방법
JPH10133234A (ja) 液晶表示装置
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100590917B1 (ko) 액정표시소자의 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
JP3076705B2 (ja) 液晶表示装置及びその製造方法
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법
JPH06250224A (ja) 液晶表示装置
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

EXPY Expiration of term