KR100307385B1 - 액정표시장치의구조및그제조방법 - Google Patents

액정표시장치의구조및그제조방법 Download PDF

Info

Publication number
KR100307385B1
KR100307385B1 KR1019970007226A KR19970007226A KR100307385B1 KR 100307385 B1 KR100307385 B1 KR 100307385B1 KR 1019970007226 A KR1019970007226 A KR 1019970007226A KR 19970007226 A KR19970007226 A KR 19970007226A KR 100307385 B1 KR100307385 B1 KR 100307385B1
Authority
KR
South Korea
Prior art keywords
pad
metal
gate
contact hole
electrode
Prior art date
Application number
KR1019970007226A
Other languages
English (en)
Other versions
KR19980072407A (ko
Inventor
안병철
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019970007226A priority Critical patent/KR100307385B1/ko
Priority to US08/993,195 priority patent/US6288414B1/en
Publication of KR19980072407A publication Critical patent/KR19980072407A/ko
Priority to US09/567,761 priority patent/US6949417B1/en
Application granted granted Critical
Publication of KR100307385B1 publication Critical patent/KR100307385B1/ko
Priority to US11/138,897 priority patent/US7462516B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points

Abstract

본 발명은 액정 표시 장치의 액티브 패널을 제조하는데 있어서, 외부 구동 신호가 입력되는 패드 부를 형성할 때, 계면에서 산화막 혹은 질화막 등이 발생할 수 있다. 이러한 산화막 혹은 질화막은 고유 저항 값이 높은 관계로 패드 부의 신호 전달의 신뢰도가 떨어지는 문제점이 있다. 이런 불순물 층을 제거함으로써, 패드 부의 접촉 저항을 낮추어 패드 부의 신호 전달 신뢰도를 향상하는 방법을 제공한다. 그리고, 패드 표면을 요철 형상으로 형성하여 접촉 면적을 넓게 확보함으로써 양호한 접착 상태를 유지하는 방법을 제공한다.
제1금속 층과 제2금속 층을 연속 증착하여 이루어진 이중 금속 층으로 패드 금속을 형성한다. 산화 실리콘 혹은 질화 실리콘을 전면 증착하여 보호 절연막을 형성한다. 상기 패드 보호 절연막을 건식 식각 법으로 식각 하여 패드 위에 패드 콘택홀을 형성한다. 상기 패드 콘택 홀의 형태를 마스크로 하여 상기 패드 중 제2금속 층을 습식 식각 법으로 제거한다. 그럼으로써, 금속 층과 보호막 사이의 불순물을 완전히 제거할 수 있다. 또한, 콘택 홀의 형상을 여러 개의 구멍을 갖도록 함으로써, 그 위에 ITO로 형성되는 패드 연결 단자와 패드 금속이 접촉하는 면적을 넓게 확보하여 접착 상태를 향상시킬 수 있다.

Description

액정 표시 장치의 구조 및 제조 방법
본 발명은 각종 전자 회로 기판에 있어서, 외부와 전기적 신호를 주고받는 패드 단자를 제조하는 방법 및 그 제조방법에 의한 패드 단자의 구조에 관련된 것이다. 특히, 본 발명은 액정 표시 장치의 액티브 패널에서 패드 단자를 제조하는 방법 및 그 제조 방법에 의한 패드 단자의 구조에 관련된 것이다.
일반적으로 거의 모든 전자 회로 기판에는 외부와 전기적 신호를 주고받기 위한 패드 단자를 포함하고 있다. 이러한 패드 단자는 별도의 공정으로 형성되기보다는 내부 회로를 형성하는 공정과 동시에 형성되는 것이 보통이다.
화면 표시 장치 중에서 박막 트랜지스터(Thin Film Transistor 혹은 TFT)를 비롯하여 각종 전자 회로를 포함하고 있는 액정 표시 장치(Liquid Crystal Display Device)에도 일반적인 전자 회로 기판과 마찬가지로 패드 단자를 갖고 있다. 액정 표시 장치는 일반적으로 화면의 색상을 나타내는 칼라 필터 패널과 화면의 각종 신호를 받아서 화소를 구동하는 액티브 패널로 이루어져 있다. 그리고, 상기 두 개의 패널은 아주 미세한 간격을 두고 접합되어 있고, 그 사이에 액정 물질이 채워져 있다. 외부의 구동 신호가 액티브 패널의 패드 단자를 통해 들어오면, 박막 트랜지스터에 의해 액정을 구동하여 화면 정보를 표시하게 된다.
액정 표시 장치의 한쪽 패널(혹은 칼라 필터 패널)은 투명 기판 위에 픽셀의 위치에 빨강, 파랑, 초록의 칼라 필터가 순차적으로 배치된 구조로 이루어져 있다. 이들 칼라 필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 이들 칼라 필터 위에 공통 전극이 형성되어 있다. 액정 표시 장치의 다른 쪽 패널(혹은 액티브 패널)은 투명 기판 위에 행렬 방식으로 설계된 화소의 위치에 화소 전극들이 배열된 구조로 이루어져 있다. 화소 전극의 수평 방향을 따라서 신호 배선이 형성되어 있고, 수직 방향을 따라서 데이터 배선이 형성되어 있다. 화소 전극의 한쪽 구석에는 화소 전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 게이트 전극은 신호 배선에 연결되어 있고(따라서, “게이트 배선”이라고 부르기도 한다), 박막 트랜지스터의 소스 전극이 데이터 배선에 연결되어 있다(따라서, “데이 배선” 혹은 “소스 배선”이라고 부르기도 한다). 그리고, 각 배선의 끝단에는 외부의 구동 회로와 연결하기 위한 패드부가 형성된다.
패드 단자를 통하여 입력되는 화면 신호는 주사 신호(Scan signal)와 정보 신호(Data signal)로 나뉜다. 주사 신호는 수평 주사선을 선택하는 신호로 보통 초당 30에서 60의 주기를 갖고 있다. 정보 신호는 주사 신호에 의해 선택된 수평선에 해당하는 화면 정보의 값을 갖고 있다. 주사 신호에 의해 어느 한 수평선이 선택되면, 그 수평선에 표시할 화면의 정보 즉, 색상이나 밝기 정도를 나타내는 값이 전달되어 화면에 나타난다.
이미 살펴 본 바와 같이 액정 표시 장치에서 입력되는 신호는 전압의 형태로 패드 단자를 통하여 인가된다. 그러므로 패드 단자와 외부 단자가 접촉하는 부분에서 이물질이 개입되거나하여 전기적 접촉 상태가 양호하지 않다면, 곧바로 화질에 치명적이 오류를 유발시키게 된다. 그러므로 뛰어난 화질을 제공하는 액정 표시 장치를 제조하는데 패드 부분을 어떻게 형성하는가 하는 것이 상당히 중요하다고 할 것이다. 일반적으로 사용하고 액정 표시 장치의 액티브 패널에서 패드 부분을 형성하는 방법 및 그 구조는 다음과 같다.
이해를 돕기 위해서, 종래 기술에 의한 액티브 패널의 평면 확대 도를 나타내는 제1도와 제1도의 절단선 II콘택 홀II로 절단하여 박막 트랜지스터, 게이트 배선 그리고, 게이트 패드가 형성되는 과정을 나타낸 공정 단면도인 제2도를 참조하여 설명하도록 하겠다.
투명 유리 기판(11)에 알루미늄 혹은 알루미늄 합금과 같이 고유 저항 값이 낮은 금속을 증착한다. 상기 금속 층을 포토 리소그래피 법(Photo-lithography)으로 패턴하여 게이트 전극(13), 게이트 배선(15), 게이트 패드(17) 그리고, 소스 패드(37)를 형성한다. 게이트 전극(13)은 화소의 한쪽 구석에 형성되고, 게이트 배선(15)은 행 배열 방향의 상기 게이트 전극(13)들을 연결하고 있다. 게이트 패드(17)는 상기 게이트 배선(15)의 끝단에 형성되어 외부 단자와 연결된다. 그리고, 소스 패드(37)는 추후에 형성될 소스 배서(35)의 끝단에 형성된다(제2(a)도).
상기 게이트 전극(13), 게이트 배선(15) 그리고, 게이트 패드(17)가 형성된 기판 전면에 산화 실리콘 혹은 질화 실리콘과 같은 절연 물질을 증착하여 게이트 절연막(19)을 형성한다. 그리고, 상기 게이트 절연막(19) 위에 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 연속으로 증착하고 패턴하여 반도체 층(21)과 불순물 반도체 층(23)을 형성한다(제2(b)도).
상기 게이트 절연막(19)을 식각하여 제1게이트 패드 콘택 홀(61)과 제1 소스 패드 콘택 홀(71)을 형성한다. 제1 게이트 패드 콘택 홀(61)은 상기 게이트 패드(17)를 덮는 상기 게이트 절연막(19)의 일부를 식각하여 상기 게이트 패드(17)를 노출하도록 형성한다. 제1소스 패드 콘택 홀(71)은 상기 소스 패드(37)를 덮는 상기 게이트 절연막(19)의 일부를 제거하여 상기 소스 패드(37)를 노출하도록 형성한다(제2(c)도).
상기 불순물 반도체 층(23)이 형성된 기판 전면에 크롬이나 크롬 합금과 같은 금속을 증착하고, 패턴하여 소스 전극(33), 드레인 전극(43), 소스 배선(35), 소스 패드 중간 전극(77) 그리고, 게이트 패드 중간 전극(67)을 형성한다. 소스 전극(33)은 상기 불순물 반도체 층(23)을 사이에 두고 상기 반도체 층(21)의 한쪽 변 부분에 접촉하여 있고, 소스 배선(35)은 열 배열로 나열된 상기 소스 전극(33)들을 연결한다. 드레인 전극(43)은 상기 게이트 전극(13)을 기준으로 상기 소스 전극(3)과 대향하고 있으며, 상기 불순물 반도체 층(23)을 사이에 두고 상기 반도체 층(21)의 다른 변 부분에 접촉되어 있다. 소스 패드 중간 전극(77)은 상기 제1소스 패드 콘택 홀(71)을 통하여 상기 소스 패드(37)와 연결되어 있으며, 상기 소스 배선(35)의 끝단에 형성된다. 게이트 패드 중간 전극(67)은 상기 제1게이트 패드 콘택 홀(61)을 통하여 상기 게이트 패드(17)와 연결되어 있다(제2(d)도).
상기 소스 전극(33)등이 형성된 기판 전면에 산화 실리콘 혹은 질화 실리콘과 같은 절연 물질을 증착하여 보호막(39)을 형성한다. 상기 보호막을 패턴하여, 드레인 콘택 홀(81), 제2게이트 패드 콘택 홀(87) 그리고, 제2소스 패드 콘택 홀(97)을 형성한다. 드레인 콘택 홀(81)은 상기 드레인 전극(43)을 덮고 있는 상기 보호막(39)의 일부를 제거하여 상기 드레인 전극(43)이 드러나도록 형성된다. 제2게이트 패드 콘택 홀(87)은 상기 게이트 패드 중간 전극(67)을 덮고 있는 상기 보호막(39)의 일부를 제거하여 형성된다. 그리고, 제2소스 패드 콘택 홀(97)은 상기 소스 패드 중간 전극(77)을 덮고 있는 상기 보호막(39)의 일부를 제거하여 형성된다(제2(e)도).
상기 보호막(39) 위에 ITO(Indium-Tin-Oxide)를 증착하고, 패턴하여 화소 전극(53), 게이트 패드 연결 단자(65) 그리고, 소스 패드 연결 단자(75)를 형성한다. 화소 전극(53)은 상기 드레인 콘택 홀(81)을 통하여 상기 드레인 전극(43)과 연결된다. 게이트 패드 연결 단자(65)는 상기 제2게이트 패드 콘택 홀(87)을 통하여 상기 게이트 패드 중간 단자(67)와 연결된다. 소스 패드 연결 단자(75)는 상기 제2소스 패드 콘택 홀(97)을 통하여 상기 소스 패드 중간 단자(77)와 연결된다(제2(f)도).
종래의 방법으로 형성된 게이트 패드 및 소스 패드 부분은 알루미늄을 포함하는 패드와, 상기 패드 위에 크롬과 같은 금속을 포함하는 패드 중간 단자와, 그 위에 ITO로 형성된 패드 연결 단자로 이루어져 있다. 크롬을 포함하는 패드 중간 단자 위에 ITO를 스퍼터링 공법으로 형성할 때의 공정은 보통 산소 분위기 상태에서 인듐을 스퍼터링하는 것으로 이루어진다. 이 때, 크롬 표면에서 산소로 인하여 산화 크롬 막이 형성될 수 있다. 그렇게 되면, 크롬과 ITO 사이의 접촉 저항이 커지는 문제가 발생한다. 또한, 알루미늄을 포함하는 패드 혹은 크롬을 포함하는 패드 중간 전극 위에는 산화 실리콘 혹은 질화 실리콘 등을 포함하는 게이트 절연막 혹은 보호막이 형성되고, 이를 패턴하여 콘택 홀들을 형성한다. 이와 같이 금속 표면에 산화 혹은 질화 실리콘을 형성할 때, 계면에서 산화 금속물 혹은 질화 금속 물이 형성될 수 있는데 이런 계면 층이 형성될 경우 마찬가지로 접촉 저항이 커지는 현상이 일어난다.
본 발명의 목적은 액정 표시 장치의 액티브 패널에서 외부와 전기적인 신호를 주고받는 패드를 형성함에 있어서, 제조 공정 중에 패드 단자의 접촉 저항을 저하시키는데 있다. 본 발명의 다른 목적은 상기 패드 단자의 접촉 저항을 저하시킴으로써, 화면 주사 신호와 화면 정보 신호의 값이 왜곡되지 않도록 하는데 있다. 본 발명의 또 다른 목적은 화면의 신호 값을 왜곡시키지 않음으로써, 화면이 떨리거나 깜박이거나 혹은 색조가 어두워지는 등과 같은 화면 불량을 방지하는데 있다.
제1도는 종래 기술로 제조된 액티브 패널의 구조를 나타내는 평면 확대도이다.
제2도는 종래 기술에 의한 액티브 패널을 제조하는 과정을 나타내는 공정 단면도이다.
제3도는 본 발명에 의해 제조된 액티브 패널의 구조를 나타내는 평면 확대도이다.
제4도는 본 발명의 한 예에 의한 액티브 패널을 제조하는 과정을 나타내는 공정 단면도이다.
제5도는 본 발명의 다른 예에 의한 제조하는 과정을 나타내는 공정 단면도이다.
제6도는 본 발명에 의해 제조된 액티브 패널에서 패드 부분의 평면 구조를 나타내는 도면이다.
제7도는 본 발명에 의해 제조된 액티브 패널에서 패드 부분의 단면 구조를 나타내는 도면이다.
제8도는 본 발명에 의해 제조된 액티브 패널에서 다른 구조를 갖는 패드 부분을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11, 111 : 기판 13, 113 : 게이트 전극
113a : 저 저항 게이트 전극 15, 115 : 게이트 배선
115a : 저 저항 게이트 배선 17, 117 : 게이트 패드
117a : 저 저항 게이트 패드 19, 119 : 게이트 절연막
21, 121 : 반도체 층 23, 123 : 불순물 반도체 층
33, 133 : 소스 전극 35, 135 : 소스 배선
37, 137 : 소스 패드 39, 139 : 보호막
137a : 저 저항 소스 패드 43, 143 : 드레인 전극
53, 153 : 화소 전극 61 : 제1게이트 패드 콘택 홀
67 : 게이트 패드 중간단자 65, 165 : 게이트 패드 연결단자
75, 175 : 소스 패드 연결단자 71 : 제1소스 패드 콘택 홀
77 : 소스 패드 중간 단자 81, 181 : 드레인 콘택 홀
87 : 제2게이트 패드 콘택 홀 97 : 제2소스 패드 콘택 홀
187 : 게이트 패드 콘택 홀 197 : 소스 패드 콘택 홀
앞에서도 언급하였듯이, 패드 부분은 전기적 신호가 인가되는 곳으로 접촉 저항이 높아지면 화질에 직접적인 악영향을 끼치므로 각 층간의 계면 접착 상태가 중요시된다. 본 발명에서는 패드 부분을 형성하는데 있어서 이와 같은 산화 금속 혹은 질화 금속을 포함하는 계면 층이 형성되지 않도록 하는 방법을 제공하고 있다.
액티브 패널에 형성되는 패드는 액티브 패널을 어떤 방법으로 형성하는가에 따라서 그 형성 방법 및 구조가 조금씩 다르게 된다. 그러나, 그 기본 구조 및 제조 방법을 다음과 같이하여 패드 부 접촉 저항을 최소화시킬 수 있었다.
절연 기판 위에 제1금속과 제2금속을 연속 증착하고, 패턴하여 이중 금속층으로 이루어진 패드를 형성한다. 그리고, 상기 패드가 형성된 기판 위에 산화 실리콘 혹은 질화 실리콘을 전면 증착하여 패드 보호 절연막을 형성한다. 상기 패드 보호 절연막을 건식 식각 법으로 식각항 패드 위에 패드 콘택 홀을 형성한다. 상기 패드 콘택 홀의 형태를 마스크로 하여 상기 패드 중에 제2금속 층을 습식 식각법으로 제거한다. 상기 패드 보호 절연막 위에 ITO를 전면 증착하고, 패턴하여 상기 패드 콘택 홀을 통하여 상기 패드에 연결된 패드 연결 단자를 형성한다. 그럼으로써, 패드를 형성하는 제1금속의 표면에 산화막이나 질화막이 형성되지 않고, 제2금속의 표면에 존재할 수 있는 산화막 혹은 질화막은 식각 과정에서 제거된다. 그후에 ITO가 형성되므로 패드 부에서 각 층간의 접촉 상태가 양호해진다. 본 발명의 구체적인 적용 사례를 다음 실시 예를 통하여 자세히 설명하겠다.
[실시예 1]
본 실시예에서는 이해를 돕기 위해서 본 발명에 의한 액티브 패널의 평면 확대도인 제3도와 제3도의 절단선 IV-IV로 절단한 공정 단면도를 나타내는 제4도를 참조로 설명한다.
투명 기판(111) 위에 알루미늄을 포함하는 금속을 전면 증착한다. 상기 알루미늄 금속 층을 패턴하여 저 저항 게이트 배선(115a) 그리고, 저 저항 게이트 패드(117a)를 형성한다(제4(a)도).
상기 저 저항 게이트 배선(115a)과 저 저항 게이트 배선(117a)가 형성된 기판 위에 크롬 혹은 몰리브덴과 같은 금속을 전면 증착한다. 상기 크롬이나 몰리브덴 금속층을 패턴하여 게이트 전극(113), 게이트 배선(115) 그리고, 게이트 패드(117)를 형성한다. 게이트 전극(113)은 화소의 한쪽 구석에 형성되고, 게이트 배선(115)은 행 배열 방향의 상기 게이트 전극(113)들을 연결하고 있다. 게이트 패드(117)는 상기 게이트 배선(115)의 끝단에 형성되어 외부 단자와 연결된다. 상기 게이트 배선(115)과 게이트 패드(117)는 알루미늄으로 이루어진 저 저항 게이트 배선(115a)과 저 저항 게이트 배선(117a)를 완전히 덮도록 형성한다(제4(b)도).
상기 게이트 전극(113), 게이트 배선(115) 그리고, 게이트 패드(117)가 형성된 기판 위에 산화 실리콘 혹은 질화 실리콘과 같은 절연 물질을 전면 증착한다. 그리고, 차례로 진성 반도체 물질과 불순물이 포함된 반도체 물질을 연속 증착한다. 상기 절연 물질, 진성 반도체 물질 그리고, 불순물이 첨가된 반도체 물질을 식각하여 게이트 절연막(119), 반도체 층(121) 그리고, 불순물 반도체 층(123)을 형성한다. 그 결과 상기 게이트 절연막은 게이트 배선(115)과 게이트 전극(113)을 덮고 있고, 상기 반도체 층(121)과 불순물 반도체 층(123)은 상기 게이트 절연막(119)과 같은 형태로 상기 게이트 절연막 위에 형성된다(제4(c)도).
상기 반도체 층(121)과 불순물 반도체 층(123)이 형성된 기판 위에 크롬이나 크롬 합금과 같은 금속을 전면 증착한다. 상기 금속 층을 패턴하여 소스 전극(133), 소스 배선(135), 소스 패드(137) 그리고, 드레인 전극(143)을 형성한다. 상기 소스 전극(133)은 게이트 전극(113)을 중심으로 상기 드레인 전극(143)과 대향하고 있다. 소스 배선은 상기 소스 전극(133)을 연결하고 있다. 그리고, 소스 패드(137)는 소스 배선(135)의 끝 부분에 형성된다. 또한, 상기 소스 전극(133)과 드레인 전극(143)을 마스크로 계속 식각하여 소스 전극(133)과 드레인 전극(143) 사이에 존재하는 불순물 반도체 층(123)을 완전히 분리한다. 상기 소스 배선(135)은 열 방향으로 배열된 소스 전극(133)들을 서로 연결하고 있다(제4(d)도).
상기 소스 전극(133), 소스 배선(135), 소스 패드(137), 드레인 전극(143)들이 형성된 기판 전면에 질화 실리콘이나 산화 실리콘과 같은 절연 물질을 증착하여 보호막(139)을 형성한다. 상기 보호막(139)을 패턴하여 드레인 콘택 홀(181), 게이트 패드 콘택 홀(187) 그리고, 소스 패드 콘택 홀(197)을 형성한다. 상기 드레인 콘택 홀(181)은 드레인 전극(143) 위에 증착된 보호막(139)의 일부를 식각하여 형성한다. 상기 게이트 패드 콘택 홀(187)은 게이트 패드 중간 전극(167)을 덮고 있는 보호막(139)의 일부를 식각하여 형성한다. 그리고, 소스 패드 콘택 홀(197)은 소스 패드(137)를 덮고 있는 보호막(139)의 일부를 식각하여 형성한다. 그리고, 상기 게이트 패드 콘택 홀(187)의 모양대로 드러난 게이트 패드(117)의 제2금속 층인 크롬 혹은 몰리브덴을 제거한다(제4(e)도).
상기 보호막(139) 위에 ITO(Indium-Tin-Oxide)를 전면 증착하고, 패턴하여 화소 전극(153), 게이트 패드 연결 단자(165) 그리고, 소스 패드 연결 단자(175)들을 형성한다. 상기 화소 전극(153)은 드레인 콘택 홀(181)을 통하여 드레인 전극(143)과 전기적으로 연결되어 있다. 상기 게이트 패드 연결 단자(165)는 게이트 패드 콘택 홀(187)을 통하여 저 저항 게이트 패드(117a)를 이루는 알루미늄 금속 층과 전기적으로 연결된다(제4(f)도).
본 실시예에서는 게이트 패드(117)와 소스 패드(137) 부분이 같은 구조를 갖는다. 기판 위에 알루미늄을 포함하는 제1금속 층으로 저 저항 패드(117a)가 형성되고, 그 위에 크롬 혹은 몰리브덴을 포함하는 제2금속 층으로 패드(117)가 형성된다. 그럼으로써 알루미늄 표면에 발생할 수 있는 힐락이 방지된다.
본 실시예에서 게이트 패드(117)는 알루미늄을 포함하는 제1금속 층과, 그것을 크롬이나 몰리브덴을 포함하는 제2금속 층으로 완전히 덮은 형태로 이루어진다. 그럼으로써, 알루미늄의 표면에 발생할 수 있는 힐락(Hillock)이 생성되는 것을 제2금속 층인 크롬 혹은 몰리브덴으로 방지할 수 있었다.
그리고, 게이트 패드(117)를 덮은 게이트 절연막(119)과 보호막(139)의 일부를 건식 식각 법으로 제거하여 게이트 패드 콘택 홀(187)을 형성한다. 상기 게이트 패드 콘택 홀(187)의 형상대로 습식 식각 법으로 상기 제2금속 층을 제거한다. 그리고, 그 위에 ITO를 증착하고 패턴하여 게이트 패드 연결 단자(165)가 형성된다. 그럼으로써, 상기 제2금속 층과 그 위에 형성된 게이트 절연막(119)과의 사이에서 형성되어 있을 수 있는 산화 크롬막, 산화 몰리브덴막, 질화 크롬막 혹은, 질화 몰리브덴막을 제거하게 된다. 따라서, 접촉 저항을 높이는 이물질이 제거된다.
상기 게이트 패드 콘택 홀(187)을 통하여 상기 게이트 패드(117)와 접촉하는 ITO로 이루어진 게이트 패드 연결 단자(165)는 상기 게이트 패드(117) 형성하는 제1금속 층의 위 표면과 식각된 제2금속 층의 측면과 접촉하면서 형성된다(제4(f)도). 그럼으로써, 게이트 패드 연결 단자(165) 접촉하는 면적이 넓어져 접촉 상태를 양호하게 한다.
[실시예 2]
본 실시예는 다른 방법으로 액티브 패널을 제조하는데 있어서, 게이트 패드 및 소스 패드를 형성하는 방법에 관련된 것이다. 이해를 돕기 위해서 액티브 패널의 평면 확대도인 제3도와 제3도의 절단선 IV-IV로 절단한 공정 단면도를 나타내는 제5도를 참조로 설명한다.
투명 기판(111) 위에 알루미늄을 포함하는 금속을 전면 증착한다. 상기 알루미늄 금속 층을 패턴하여 저 저항 게이트 전극(113a), 저 저항 게이트 배선(115a) 그리고, 저 저항 게이트 패드(117a)를 형성한다(제5(a)도).
상기 저 저항 게이트 패드(113a), 저 저항 게이트 패드(115a) 그리고, 저 저항 게이트 패드(117a)가 형성된 기판 위에 크롬 혹은 몰리브덴과 같은 금속을 전면 증착한다. 상기 크롬이나 몰리브덴 금속 층을 패턴하여 게이트 전극(113), 게이트 배선(1159) 그리고, 게이트 패드(117)를 형성한다. 게이트 전극(113)은 화소의 한쪽 구석에 형성되고, 게이트 배선(115)은 행 배열 방향의 상기 게이트 전극(113)들을 연결하고 있다. 게이트 패드(117)는 상기 게이트 배선(115)의 끝단에 형성되어 외부 단자와 연결된다. 상기 저 저항 게이트 패드(113a), 게이트 배선(115) 그리고, 게이트 패드(117)는 알루미늄으로 이루어진 상기 저 저항 게이트 패드(113a), 저 저항 게이트 패드(115) 그리고, 저 저항 게이트 패드(117a)의 표면 일부를 덮도록 형성한다. 이 때, 알루미늄 금속 층의 표면을 덮는 정도는 알루미늄 표면에 힐락이 발생하지 않을 정도면 충분하다(제5(b)도).
상기 게이트 전극(113), 게이트 배선(115) 그리고, 게이트 패드(117)가 형성된 기판 위에 산화 실리콘 혹은 질화 실리콘과 같은 절연 물질을 전면 증착한다. 그리고, 차례로 진성 반도체 물질과 불순물이 포함된 반도체 물질을 연속 증착한다. 상기 절연 물질, 진성 반도체 물질, 그리고 불순물이 첨가된 반도체 물질을 식각하여 게이트 절연막(119), 반도체 층(121) 그리고, 불순물 반도체 층(123)을 형성한다. 그 결과 상기 게이트 절연막은 게이트 배선(115)과 게이트 전극(113)을 덮고 있고, 상기 반도체 층(121)과 불순물 반도체 층(123)은 상기 게이트 절연막(119)과 같은 형태로 상기 게이트 절연막 위에 형성된다(제5(c)도).
상기 반도체 층(121)과 불순물 반도체 층(123)이 형성된 기판 위에 크롬이나 크롬 합금과 같은 금속을 전면 증착한다. 상기 금속 층을 패턴하여 소스 전극(133), 소스 배선(135), 소스 패드(137) 그리고, 드레인 전극(143)을 형성한다. 상기 소스 전극(133)은 게이트 전극(113)을 중심으로 상기 드레인 전극(143)과 대향하고 있다. 또한, 상기 소스 전극(133)과 드레인 전극(143)을 마스크로 계속 식각하여 소스 전극(133)과 드레인 전극(143) 사이에 존재하는 불순물 반도체 층(123)을 완전히 분리한다. 상기 소스 배선(135)은 열 방향으로 배열된 소스 전극(133)들을 서로 연결하고 있다. 그리고, 소스 패드(137)는 소스 배선(135)의 끝 부분에 형성되어 있다(제5(d)도). 상기 소스 전극(133), 소스 배선(135), 소스 패드(137), 드레인 전극(143)들이 형성된 기판 전면에 질화 실리콘이나 산화 실리콘과 같은 절연 물질을 증착하여 보호막(139)을 형성한다. 상기 보호막(139)을 패턴하여 드레인 콘택 홀(181), 게이트 패드 콘택 홀(187) 그리고, 소스 패드 콘택 홀(197)을 형성한다. 상기 드레인 콘택 홀(181)은 드레인 전극(143) 위에 증착된 보호막(139)의 일부를 식각하여 형성한다. 상기 게이트 패드 콘택 홀(187)은 게이트 패드 중간 전극(167)을 덮고 있는 보호막(139)의 일부를 식각하여 형성한다. 그리고, 소스 패드 콘택 홀(197)은 소스 패드(137)를 덮고 있는 보호막(139)의 일부를 식각하여 형성한다. 그리고, 상기 게이트 패드 콘택 홀(187)의 모양대로 드러난 게이트 패드(117)의 제2금속 층인 크롬 혹은 몰리브덴을 제거한다(제5(e)도).
상기 보호막(139) 위에 ITO(Indium-Tin-Oxide)를 전면 증착하고, 패턴하여 화소 전극(153), 게이트 패드 연결 단자(165) 그리고, 소스 패드 연결 단자(175)들을 형성한다. 상기 화소 전극(153)은 드레인 콘택 홀(181)을 통하여 드레인 전극(143)과 전기적으로 연결되어 있다. 상기 게이트 패드 연결 단자(165)는 게이트 패드 콘택 홀(187)을 통하여 저 저항 게이트 패드(117a)를 이루는 알루미늄 금속 층과 전기적으로 연결된다. 상기 소스 패드 연결 단자(175)는 소스 패드 콘택 홀(197)을 통하여 소스 패드(137)와 전기적으로 연결되어 있다(제5(f)도).
본 실시 예에서는 기판 위에 알루미늄을 포함하는 제1금속 층으로 저 저항 게이트패드(117a)가 형성되고, 그 위에 크롬 혹은 몰리브덴을 포함하는 제2금속 층으로 게이트패드(117)가 형성된다. 그럼으로써 알루미늄 표면에 발생할 수 있는 힐락이 방지된다.
상기 게이트 패드(117) 위에는 산화 실리콘 혹은 질화 실리콘으로 게이트 절연막(119)과 보호막(139)에 의해 덮히게 된다. 상기 게이트 패드(117) 위에 있는 상기 게이트 절연막(119)과 보호막(139)을 건식 식각 법으로 제거하여 게이트 패드 콘택 홀(187)을 형성한다. 그리고, 상기 게이트 패드 콘택 홀(187)의 형상대로 습식 식각 법으로 드러난 게이트 패드(117)의 제2금속 층을 제거한다. 그럼으로써, 제2금속막과 보호막 사이에서 형성되었을 수 있는 산화 크롬, 산화 몰립덴, 질화 크롬 혹은, 질화 몰리브덴 막을 제거하게 된다.
[실시예 3]
상기 실시예 1과 실시예 2에서 패드 부부의 형상을 달리하여 패드와 패드 연결 단자 사이의 접착 상태를 증진시키고, 접촉 저항을 낮추는 방법에 관련된 것이다. 일반적으로 패드 부분은 제4(f)도 및 제5(f)도에 나타난 것과 같이 표면이 평탄한 구조를 갖고 있다. 상기 콘택 홀을 통하여 패드 연결 단자가 상기 패드와 접촉하게 되는데 이 두 개의 물질 사이에 접촉 저항을 낮추고, 접착성을 향상시키는 것이 중요하다.
패드 연결 단자와 패드의 접착 상태를 양호하게 하기 위해서 접촉 면적을 넓게 확보한다. 그렇게 하기 위해서 본 실시 예에서는 각 패드의 표면이 제6도와 같이 요철 형상과 같이 되도록 형성한다. 즉, 패드 콘택 홀을 하나의 구멍으로 형성하는 것이 아니고, 여러 개의 작은 구멍들로 형성한다. 제6도는 다공의 형상이 패드의 일부에 형성되어 있는 것을 나타내었고, 하나의 구멍으로 콘택 홀이 형성된 부분의 단면을 제7(a)도(제6도에서 절단선 A-A로 자른 단면도)에 그리고, 다공의 형상이 있는 부분의 단면을 제7(b)도(제6도에서 절단선 B-B로 자른 단면)에 나타내었다.
패드 연결 단자를 형성할 때, 보편적으로 산소 분위기의 진공 챔버 안에서 인듐을 스퍼터링하여 ITO를 형성하는 방법을 사용한다. 이 때, 패드 연결 단자가 패드 콘택 홀에 드러난 알루미늄과 접촉하는 계면에서 산화 알루미늄 막이 형성될 수가 있다. 산화 알루미늄 역시 접촉 저항을 높이는 요소가 되기 때문에 산화 알루미늄이 형성되는 것은 바람직하지 않다. 그러나, 본 실시예와 같이 다공을 갖는 콘택 홀을 형성하는 경우 제2금속인 크롬 혹은 몰리브덴을 포함하는 제2금속 층의 측면과 접하는 부분이 많아지므로 접촉 저항을 낮출 수 있다.
또한, 콘택 홀에 형성되는 다공의 형상은 그 형태가 제8도와 같이 여러 형태를 가질 수 있다(제8(a)도, 제8(b)도). 또한, 패드 부분 전체에 걸쳐 다공의 형상을 가질 수도 있고, 패드의 일부분에만 다공의 형상을 가질 수도 있다.
본 발명은 패드 부를 포함하는 전자 회로 기판을 제조하는 데 있어서, 패드 부의 접촉 저항을 낮추는 방법 및 그 방법에 의한 패드 부 구조에 관련된 것이다. 특히, 본 발명은 액정 표시 장치의 액티브 패널을 제조하는데 있어서, 외부 구동 신호가 입력되는 패드 부를 형성할 때, 계면에서 발생할 수 있는 각종 산화막 혹은 질화 막을 제거하였다. 상기 산화막 혹은 질화막은 고유 저항 값이 높은 관계로 패드 부의 신호 전달의 신뢰도가 양호하지 않게 되는 문제점이 있다. 이러한 불순물 층을 제거함으로써, 접촉 저항을 낮추는 효과가 있다. 그리고, 요철 형상의 패드 표면을 형성하여 접촉 면적을 가능한 한 넓게 확보함으로써 양호한 접착 상태를 유지하도록 하는 효과가 있다. 그럼으로써, 외부 구동 회로에 의해 인가되는 전압 신호가 전압 왜곡 없이 인가되어 양질의 화면을 얻을 수 있었다.

Claims (13)

  1. 기판 위에 제1금속을 증착하고, 패턴하여 제1패드 전극을 형성하는 단계와; 상기 제1패드 전극이 형성된 기판 위에 제2금속을 증착하고 패턴하여 상기 패드 전극 위에 제2패드 전극을 형성하는 단계와; 상기 2차 패드 금속이 형성된 기판 전면에 절연 물질을 증착하여 보호막을 형성하는 단계와; 상기 제2패드 금속을 덮는 보호막의 일부를 제거하여 상기 제2패드 전극의 일부가 노출되도록 패드 콘택 홀을 형성하는 단계와; 상기 패드 콘택 홀을 마스크로 하여 상기 노출된 제2패드 전극을 제거하는 단계와; 상기 보호막 위에 도전 물질을 증착하고 패턴하여 상기 패드 콘택 홀을 통하여 상기 제1패드 전극에 연결된 패드 연결 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 제1항에 있어서, 상기 보호막의 일부를 제거하여 패드 콘택 홀을 형성할 때, 다공의 형상을 갖는 콘택 홀로 형성하고; 상기 콘택 홀을 마스크로 하여 상기 제2패드 전극을 제거하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 제1항에 있어서, 상기 제1금속은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 제1항에 있어서, 상기 제2금속은 크롬 그리고, 몰리브덴을 포함하는 그룹중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  5. 제1항에 있어서, 상기 도전 물질은 ITO(Indium-Tin-Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  6. 제1항에 있어서, 상기 제2금속으로 상기 제2패드 금속을 형성한 후에, 절연 물질로 게이트 절연막을 더 형성하는 것을 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  7. 제1항에 있어서, 상기 보호막을 제거할 때에는 건식 식각 법을 사용하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  8. 제1항에 있어서, 상기 제2금속을 제거할 때에는 습식 식각 법을 사용하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  9. 기판과; 상기 기판 위에 제1금속으로 형성된 제1패드 전극과; 상기 제1패드 전극의 일부 표면에 제2금속으로 형성된 제2패드 전극과; 상기 제2패드 전극을 덮는 절연 물질로 이루어진 보호막을 구비하고, 상기 보호막에 형성되는 적어도 1개 이상의 콘택 홀을 통하여 상기 제1금속의 표면 및 상기 제2금속의 측면과 접촉된 도전 물질로 이루어진 패드 연결 단자가 상기 보호막 위에 형성되는 구조를 포함하는 것을 특징으로 하는 액정 표시 장치.
  10. 제9항에 있어서, 상기 제2패드 전극과 상기 보호막 사이에 절연 물질로 이루어진 게이트 절연막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제9항에 있어서, 상기 제1금속 물질은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제9항에 있어서, 상기 제2금속 물질은 크롬 및 몰리브덴을 포함하는 그룹중 선택된 어느 하나인 것을 특징으로 하는 액정 표시 장치.
  13. 제9항에 있어서, 상기 도전 물질은 ITO(Indium-Tin-Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치.
KR1019970007226A 1997-03-05 1997-03-05 액정표시장치의구조및그제조방법 KR100307385B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970007226A KR100307385B1 (ko) 1997-03-05 1997-03-05 액정표시장치의구조및그제조방법
US08/993,195 US6288414B1 (en) 1997-03-05 1997-12-18 Liquid crystal display and a double layered metal contact
US09/567,761 US6949417B1 (en) 1997-03-05 2000-05-09 Liquid crystal display and method of manufacturing the same
US11/138,897 US7462516B2 (en) 1997-03-05 2005-05-27 Liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007226A KR100307385B1 (ko) 1997-03-05 1997-03-05 액정표시장치의구조및그제조방법

Publications (2)

Publication Number Publication Date
KR19980072407A KR19980072407A (ko) 1998-11-05
KR100307385B1 true KR100307385B1 (ko) 2001-12-15

Family

ID=19498749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007226A KR100307385B1 (ko) 1997-03-05 1997-03-05 액정표시장치의구조및그제조방법

Country Status (2)

Country Link
US (1) US6288414B1 (ko)
KR (1) KR100307385B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883942B2 (en) 2002-09-02 2011-02-08 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US8698149B2 (en) 2011-04-29 2014-04-15 Boe Technology Group Co., Ltd. Liquid crystal display and array substrate
US11696473B2 (en) 2019-03-13 2023-07-04 Samsung Display Co., Ltd. Display device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100471765B1 (ko) * 1997-07-11 2005-07-18 삼성전자주식회사 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
USRE39452E1 (en) 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100776507B1 (ko) * 2000-12-29 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100737626B1 (ko) * 2001-03-28 2007-07-10 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR20030046102A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
KR100870014B1 (ko) * 2002-09-02 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
TWI582967B (zh) * 2014-04-01 2017-05-11 鴻海精密工業股份有限公司 顯示陣列基板及顯示陣列基板的製造方法
US10217806B2 (en) 2016-06-21 2019-02-26 Samsung Display Co., Ltd. Display apparatus having grooved terminals
KR20210106605A (ko) 2020-02-20 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358030A (ja) * 1989-07-27 1991-03-13 Sanyo Electric Co Ltd 薄膜トランジスタアレーの製造方法
JPH03149819A (ja) * 1989-11-07 1991-06-26 Seiko Epson Corp 半導体装置の製造方法
JPH05291256A (ja) * 1992-04-08 1993-11-05 Fujitsu Ltd 薄膜導体パターンの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358030A (ja) * 1989-07-27 1991-03-13 Sanyo Electric Co Ltd 薄膜トランジスタアレーの製造方法
JPH03149819A (ja) * 1989-11-07 1991-06-26 Seiko Epson Corp 半導体装置の製造方法
JPH05291256A (ja) * 1992-04-08 1993-11-05 Fujitsu Ltd 薄膜導体パターンの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883942B2 (en) 2002-09-02 2011-02-08 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US8698149B2 (en) 2011-04-29 2014-04-15 Boe Technology Group Co., Ltd. Liquid crystal display and array substrate
KR101398094B1 (ko) * 2011-04-29 2014-05-22 보에 테크놀로지 그룹 컴퍼니 리미티드 액정 디스플레이 및 어레이 기판
US11696473B2 (en) 2019-03-13 2023-07-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR19980072407A (ko) 1998-11-05
US6288414B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100307385B1 (ko) 액정표시장치의구조및그제조방법
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100271038B1 (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
JPH03288824A (ja) アクティブマトリクス表示装置
US7462516B2 (en) Liquid crystal display and method of manufacturing the same
JP2521752B2 (ja) 液晶表示装置
KR100262954B1 (ko) 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
JPH09230373A (ja) 液晶表示パネルおよびその製造方法
KR20000010168A (ko) 액정 표시 장치 및 그 제조 방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
JP3294509B2 (ja) 液晶表示装置
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100514764B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100701654B1 (ko) 액정표시소자의 데이터 라인 형성방법
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
KR19980072356A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991208

Effective date: 20010530

Free format text: TRIAL NUMBER: 1999101004476; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991208

Effective date: 20010530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 16

EXPY Expiration of term