KR20210106605A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210106605A
KR20210106605A KR1020200020916A KR20200020916A KR20210106605A KR 20210106605 A KR20210106605 A KR 20210106605A KR 1020200020916 A KR1020200020916 A KR 1020200020916A KR 20200020916 A KR20200020916 A KR 20200020916A KR 20210106605 A KR20210106605 A KR 20210106605A
Authority
KR
South Korea
Prior art keywords
layer
pad
bump
patterns
disposed
Prior art date
Application number
KR1020200020916A
Other languages
English (en)
Inventor
이대근
김준삼
최석호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200020916A priority Critical patent/KR20210106605A/ko
Priority to CN202110175714.6A priority patent/CN113284870A/zh
Priority to US17/179,808 priority patent/US11908985B2/en
Publication of KR20210106605A publication Critical patent/KR20210106605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L51/0021—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판 상에 배치되는 패드를 포함하는 표시 패널 및 패드에 전기적으로 연결되는 범프를 포함하는 구동 유닛을 포함할 수 있다. 패드는 기판 상에 배치되고 도전 물질을 포함하는 제1 층, 제1 층 상에 배치되고 제1 방향을 따라 서로 이격되며 배열되는 복수의 패턴들을 포함하는 제2 층, 그리고 제2 층 상에 배치되고 도전 물질을 포함하는 제3 층을 포함할 수 있다. 복수의 패턴들에 각각 대응하는 제1 층의 부분들은 기판을 향해 돌출될 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 구체적으로, 본 발명은 구동 유닛을 포함하는 표시 장치 및 이러한 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 따라, 유기 발광 표시 장치, 액정 표시 장치 등과 같은 여러 종류의 표시 장치들이 사용되고 있다. 표시 장치는 영상을 표시하는 표시 패널을 포함할 수 있다.
표시 장치는 표시 패널을 구동하기 위하여 표시 패널에 신호, 전압 등을 공급하는 구동 유닛을 포함할 수 있다. 구동 유닛은 외부에 연결되는 단자인 범프를 포함하고, 구동 유닛은 범프를 통해 표시 패널의 단자인 패드에 연결될 수 있다. 이에 따라, 표시 패널이 구동 유닛에 전기적으로 연결되고, 구동 유닛으로부터 신호, 전압 등을 수신할 수 있다.
본 발명의 일 목적은 패드와 범프 사이의 접촉부를 시인할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 패널의 손상 없이 패드와 범프를 접합할 수 있는 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판 상에 배치되는 패드를 포함하는 표시 패널 및 상기 패드에 전기적으로 연결되는 범프를 포함하는 구동 유닛을 포함할 수 있다. 상기 패드는 상기 기판 상에 배치되고 도전 물질을 포함하는 제1 층, 상기 제1 층 상에 배치되고 제1 방향을 따라 서로 이격되며 배열되는 복수의 패턴들을 포함하는 제2 층, 그리고 상기 제2 층 상에 배치되고 도전 물질을 포함하는 제3 층을 포함할 수 있다. 상기 복수의 패턴들에 각각 대응하는 상기 제1 층의 부분들은 상기 기판을 향해 돌출될 수 있다.
일 실시예에 있어서, 상기 제2 층은 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 층은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 층은 도전 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 층은 몰리브덴(Mo) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 패턴들 각각의 상기 제1 방향으로의 폭은 3 ㎛ 이상일 수 있다.
일 실시예에 있어서, 상기 복수의 패턴들의 상기 제1 방향으로의 폭들은 균일할 수 있다.
일 실시예에 있어서, 상기 복수의 패턴들 각각의 상기 제1 방향에 교차하는 제2 방향으로의 폭은 상기 제1 층의 상기 제2 방향으로의 폭과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 복수의 패턴들의 상기 제1 방향에 교차하는 제2 방향으로의 폭들은 균일할 수 있다.
일 실시예에 있어서, 상기 복수의 패턴들 중 이웃하는 패턴들 사이의 상기 제1 방향으로의 간격은 상기 복수의 패턴들 각각의 상기 제1 방향으로의 폭 이상일 수 있다.
일 실시예에 있어서, 상기 제2 층의 두께는 약 1000 Å 이상 및 약 10000 Å 이하일 수 있다.
일 실시예에 있어서, 상기 제3 층은 알루미늄(Al), 티타늄(Ti), 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 패드와 상기 범프를 전기적으로 연결하고 상기 패드의 물질과 상기 범프의 물질의 혼합물을 포함하는 접합층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층, 및 상기 층간 절연층 상에 배치되고 상기 액티브층에 전기적으로 연결되는 소스드레인 전극을 포함하는 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 층, 상기 제2 층, 및 상기 제3 층은 각각 상기 게이트 전극, 상기 층간 절연층, 및 상기 소스드레인 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 게이트 전극 및 상기 게이트 전극과 상기 층간 절연층 사이에 배치되는 커패시터 전극을 포함하는 커패시터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 층, 상기 제2 층, 및 상기 제3 층은 각각 상기 게이트 전극, 상기 커패시터 전극, 및 상기 소스드레인 전극과 동일한 층에 배치될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 배치되고 도전 물질을 포함하는 제1 층, 상기 제1 층 상에 배치되고 제1 방향을 따라 서로 이격되며 배열되는 복수의 패턴들을 포함하는 제2 층, 및 상기 제2 층 상에 배치되고 도전 물질을 포함하는 제3 층을 포함하는 패드를 형성하는 단계, 상기 패드의 상기 제3 층에 범프를 접촉시키는 단계, 그리고 상기 패드에 상기 범프를 직접 본딩(direct bonding)을 통해 접합하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 패드에 상기 범프를 접합하기 전에 상기 제1 층은 평탄하고, 상기 패드에 상기 범프를 접합한 후에 상기 복수의 패턴들에 각각 대응하는 상기 제1 층의 부분들은 상기 기판을 향해 돌출될 수 있다.
일 실시예에 있어서, 상기 패드에 상기 범프를 접합하기 전에 상기 복수의 패턴들에 각각 대응하는 상기 제3 층의 부분들은 상기 범프를 향해 돌출되고, 상기 패드에 상기 범프를 접합한 후의 상기 제3 층은 상기 패드에 상기 범프를 접합하기 전의 상기 제3 층보다 평탄할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 패드의 제2 층의 패턴들에 각각 대응하는 패드의 제1 층의 부분들이 기판을 향해 돌출됨에 따라, 패드와 범프 사이의 접촉부가 시인될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 제1 층, 복수의 패턴들을 포함하는 제2 층, 및 제3 층을 포함하는 패드에 범프를 접촉시키고, 패드에 범프를 직접 본딩을 통해 접합함에 따라, 표시 패널의 손상 없이 패드에 범프가 접합될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 I-I' 선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 패드 및 범프를 나타내는 평면도이다.
도 5는 도 4의 II-II' 선에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 I-I' 선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100), 구동 유닛(200), 및 회로 보드(300)를 포함할 수 있다. 일 실시예에 있어서, 표시 패널(100)은 유기 발광 표시 패널일 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 표시 패널(100)은 액정 표시 패널, 전계 방출 표시 패널, 전자 종이 표시 패널 등일 수 있다.
표시 패널(100)은 표시 기판(110) 및 표시 기판(110) 상에 배치되는 봉지층(120)을 포함할 수 있다. 표시 패널(100)은 봉지층(120) 상에 배치되는 편광판, 입력 감지층, 윈도우 등과 같은 기능층들을 더 포함할 수 있다.
표시 기판(110)은 영상을 표시하는 활성 영역(active area, AA) 및 활성 영역(AA)에 인접하고 영상을 표시하지 않는 비활성 영역(inactive area, IA)을 포함할 수 있다. 봉지층(120)은 활성 영역(AA)을 덮을 수 있다.
활성 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다. 화소들(PX) 각각은 광을 방출하고, 상기 광에 기초하여 활성 영역(AA)에서 영상이 표시될 수 있다.
비활성 영역(IA)은 활성 영역(AA)을 둘러쌀 수 있다. 비활성 영역(IA)은 패드 영역(pad area, PA)을 포함할 수 있다.
패드 영역(PA)은 표시 기판(110)의 일 가장자리에 배치될 수 있다. 패드 영역(PA)에는 복수의 패드들(130)이 배치될 수 있다. 패드들(130) 활성 영역(AA)으로부터 연장되는 배선들(111)에 연결될 수 있다. 패드들(130)은 구동 유닛(200)에 전기적으로 연결될 수 있다.
구동 유닛(200)은 구동 회로를 포함하고, 칩 온 플라스틱(chip on plastic, COP)일 수 있다. 그러나, 구동 유닛(200)은 이에 한정되지 아니하고, 예를 들면, 구동 유닛(200)은 칩 온 필름(chip on film, COF) 또는 칩 온 글래스(chip on glass, COG)일 수도 있다.
구동 유닛(200)은 표시 기판(110) 상에 배치되는 구동 IC(210), 회로 배선이 패턴화된 플렉서블 필름(220), 및 구동 IC(210)의 하부 및 플렉서블 필름(220)의 하부에 배치되는 복수의 범프들(230)을 포함할 수 있다. 구동 IC(210)와 플렉서블 필름(220)은 전기적으로 연결될 수 있다.
플렉서블 필름(220)은 회로 보드(300)에 전기적으로 연결될 수 있다. 회로 보드(300)는 플렉서블 인쇄 회로 기판(flexible printed circuit board, FPCB)일 수 있다.
패드들(130)과 범프들(230)은 전기적으로 접속될 수 있다. 구체적으로, 패드들(130)은 각각 범프들(230)에 전기적으로 접속될 수 있다.
패드(130)와 범프(230)는 접합층을 통해 서로 연결될 수 있다. 상기 접합층은 패드(130)와 범프(230)를 직접 본딩(direct bonding), 예를 들면, 초음파 본딩(ultrasonic bonding)을 통해 접합하는 과정에서 패드(130)와 범프(230) 사이에 형성되는 층으로, 직접 본딩 공정 중에 서로 인접하는 패드(130)의 일부와 범프(230)의 일부가 서로를 향해 확산되어 결합하는 과정에서 상기 접합층이 형성될 수 있다. 이러한 패드(130)와 범프(230)의 구체적인 결합 구조에 대해서는 도 4, 도 5, 도 7, 및 도 8을 참조하여 후술하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 기판(400)을 나타내는 단면도이다. 도 3은 도 2의 표시 기판(110)의 활성 영역(AA)의 일 예를 나타낼 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 기판(400)은 기판(410)과 기판(410) 상에 배치되는 트랜지스터(TR) 및 발광 소자(EL)를 포함할 수 있다.
기판(410)은 플렉서블한 글래스 기판, 플렉서블한 폴리머 기판, 리지드한 글래스 기판, 리지드한 폴리머 기판 등일 수 있다. 기판(410)은 투명하거나, 반투명하거나, 또는 불투명할 수 있다.
기판(410) 상에는 버퍼층(411)이 배치될 수 있다. 버퍼층(411)은 기판(410)의 상면을 덮을 수 있다. 버퍼층(411)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(411)은 단층 구조 또는 다층 구조를 가질 수 있다.
트랜지스터(TR)는 버퍼층(411) 상에 배치될 수 있다. 트랜지스터(TR)는 액티브층(412), 게이트 절연층(413), 게이트 전극(414), 층간 절연층(417), 및 소스드레인 전극(418)을 포함할 수 있다.
액티브층(412)은 버퍼층(411) 상에 배치될 수 있다. 액티브층(412)은 N형 불순물 또는 P형 불순물의 도핑에 의해 형성되는 소스 영역(412a) 및 드레인 영역(412b)을 포함할 수 있다. 또한, 액티브층(412)은 소스 영역(412a) 및 드레인 영역(412b) 사이에 불순물이 도핑되지 않는 채널 영역(412c)을 더 포함할 수 있다. 일 실시예에 있어서, 액티브층(412)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 포함할 수 있다. 다른 실시예에 있어서, 액티브층(412)은 산화물 반도체(oxide semiconductor)를 포함할 수도 있다.
게이트 절연층(413)은 액티브층(412) 상에 배치될 수 있다. 게이트 절연층(413)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 게이트 절연층(413)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 게이트 절연층(413)은 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 전극(414)은 게이트 절연층(413) 상에 배치될 수 있다. 게이트 전극(414)은 액티브층(412)의 채널 영역(412c)에 중첩할 수 있다. 게이트 전극(414)은 도전 물질을 포함할 수 있다. 예를 들면, 게이트 전극(414)은 몰리브덴(Mo), 구리(Cu) 등을 포함할 수 있다. 게이트 전극(414)은 단층 구조 또는 다층 구조를 가질 수 있다.
층간 절연층(417)은 게이트 전극(414) 상에 배치될 수 있다. 층간 절연층(417)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 층간 절연층(417)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 층간 절연층(417)은 단층 구조 또는 다층 구조를 가질 수 있다.
소스드레인 전극(418)은 층간 절연층(417) 상에 배치될 수 있다. 소스드레인 전극(418)은 소스 전극(418a) 및 드레인 전극(418b)을 포함할 수 있다. 소스 전극(418a) 및 드레인 전극(418b)은 각각 액티브층(412)의 소스 영역(412a) 및 드레인 영역(412b)에 연결될 수 있다. 게이트 절연층(413)의 일부 및 층간 절연층(417)의 일부를 제거하여 접촉 구멍들을 형성하고, 상기 접촉 구멍들을 통해 소스 전극(418a) 및 드레인 전극(418b)이 각각 액티브층(412)의 소스 영역(412a) 및 드레인 영역(412b)에 접촉할 수 있다.
소스 전극(418a) 및 드레인 전극(418b)은 도전 물질을 포함할 수 있다. 예를 들면, 소스 전극(418a) 및 드레인 전극(418b)은 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등을 포함할 수 있다. 소스 전극(418a) 및 드레인 전극(418b)은 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 소스 전극(418a) 및 드레인 전극(418b)은 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)이 적층된 구조를 가질 수 있다.
소스 전극(418a) 및 드레인 전극(418b) 상에는 보호층(419)이 배치될 수 있다. 보호층(419)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질 및/또는 폴리이미드 등과 같은 유기 절연 물질을 포함할 수 있다. 보호층(419)은 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 보호층(419)은 무기 절연 물질을 포함하는 패시베이션층 및 상기 패시베이션층 상에 배치되고 유기 절연 물질을 포함하는 평탄화층을 포함할 수 있다.
발광 소자(EL)는 보호층(419) 상에 배치될 수 있다. 발광 소자(EL)는 트랜지스터(TR)에 전기적으로 연결될 수 있다. 발광 소자(EL)는 제1 전극(420), 발광층(422), 및 제2 전극(423)을 포함할 수 있다.
제1 전극(420)은 보호층(419) 상에 배치될 수 있다. 제1 전극(420)은 드레인 전극(418b)에 연결될 수 있다. 보호층(419)의 일부를 제거하여 접촉 구멍들을 형성하고, 상기 접촉 구멍들을 통해 제1 전극(420)이 드레인 전극(418b)에 접촉할 수 있다.
제1 전극(420)은 발광 소자(EL)의 양극(anode)으로 기능하고, 다양한 도전 물질로 형성될 수 있다. 제1 전극(420)은 투명 전극 또는 반사 전극일 수 있다. 예를 들면, 제1 전극(420)이 투명 전극인 경우에, 제1 전극(420)은 투명 도전층을 포함할 수 있다. 또한, 제1 전극(420)이 반사 전극인 경우에, 제1 전극(420)은 반사층 및 반사층 상에 배치되는 투명 도전층을 포함할 수 있다. 일 실시예에 있어서, 제1 전극(420)은 인듐 주석 산화물(ITO), 은(Ag), 및 인듐 주석 산화물(ITO)이 적층된 구조를 가질 수 있다.
보호층(419) 상에는 화소 정의막(421)이 배치될 수 있다. 화소 정의막(421)은 제1 전극(420)의 일부를 덮을 수 있다. 일 실시예에 있어서, 화소 정의막(421)은 제1 전극(420)의 가장자리를 둘러쌀 수 있고, 이에 따라, 각 화소(PX)의 발광 영역이 한정될 수 있다. 제1 전극(420)은 화소(PX)마다 패터닝될 수 있다. 화소 정의막(421)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 화소 정의막(421)은 단층 구조 또는 다층 구조를 가질 수 있다.
화소 정의막(421)에 의하여 노출되는 제1 전극(420) 상에는 발광층(422)이 배치될 수 있다. 발광층(422)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
제2 전극(423)은 발광층(422) 상에 배치될 수 있다. 제2 전극(423)은 발광 소자(EL)의 음극(cathode)으로 기능하고, 다양한 도전 물질로 형성될 수 있다. 제2 전극(423)은 투명 전극 또는 반사 전극일 수 있다. 예를 들면, 제2 전극(423)이 투명 전극인 경우에, 제2 전극(423)은 금속층 및 금속층 상에 배치되는 투명 도전층을 포함할 수 있다. 또한, 제2 전극(423)이 반사 전극인 경우에, 제2 전극(423)은 금속층을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 패드(500) 및 범프(600)를 나타내는 평면도이다. 도 5는 도 4의 II-II' 선에 따른 단면도이다.
도 4 및 도 5를 참조하면, 구동 유닛(도 2의 200)의 범프(600)는 표시 패널(도 2의 100)의 패드(500)에 전기적으로 연결될 수 있다.
패드(500)는 기판(410) 상에 배치될 수 있다. 패드(500)는 제1 층(510), 제2 층(520), 및 제3 층(530)을 포함할 수 있다.
제1 층(510)은 기판(410) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 층(510)은 게이트 절연층(413) 상에 배치될 수 있다. 제1 층(510)은 평면상 제1 방향(DR)을 따라 연장될 수 있다. 제1 층(510)은 도전 물질을 포함할 수 있다. 예를 들면, 제1 층(510)은 몰리브덴(Mo), 구리(Cu) 등을 포함할 수 있다.
제2 층(520)은 제1 층(510) 상에 배치될 수 있다. 제2 층(520)은 복수의 패턴들(521, 522, 523)을 포함할 수 있다. 패턴들(521, 522, 523)은 제1 방향(DR1)을 따라 서로 이격되며 배열될 수 있다.
패턴들(521, 522, 523) 각각의 제1 방향(DR1)으로의 폭(WD1)은 약 3 ㎛ 이상일 수 있다. 후술하는 바와 같이, 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들(511, 512, 513)이 기판(410)을 향해 돌출됨에 따라, 패드(500)와 범프(600) 사이의 접촉부가 시인될 수 있다. 따라서, 패턴들(521, 522, 523) 각각의 제1 방향(DR1)으로의 폭이 약 3 ㎛ 이상이기 때문에, 패드(500)와 범프(600) 사이의 접촉부가 육안 또는 스코프를 통해 시인될 수 있다.
일 실시예에 있어서, 패턴들(521, 522, 523)의 제1 방향(DR1)으로의 폭들(WD1)은 균일할 수 있다. 다시 말해, 패턴들(521, 522, 523)의 제1 방향(DR1)으로의 폭들(WD1)은 실질적으로 같을 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 패턴들(521, 522, 523)의 제1 방향(DR1)으로의 폭들(WD1)은 불균일할 수도 있다.
패턴들(521, 522, 523) 중 이웃하는 패턴들 사이의 제1 방향(DR1)으로의 간격(DT)은 패턴들(521, 522, 523) 각각의 제1 방향(DR1)으로의 폭(WD1) 이상일 수 있다. 예를 들면, 이웃하는 패턴들(521, 522, 523) 사이의 제1 방향(DR1)으로의 간격(DT)은 패턴들(521, 522, 523) 각각의 제1 방향(DR1)으로의 폭(WD1)의 약 1.5배 이상일 수 있다. 후술하는 바와 같이, 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들(511, 512, 513)이 기판(410)을 향해 돌출됨에 따라, 패드(500)와 범프(600) 사이의 접촉부가 시인될 수 있다. 따라서, 이웃하는 패턴들(521, 522, 523) 사이의 제1 방향(DR1)으로의 간격(DT)이 패턴들(521, 522, 523) 각각의 제1 방향(DR1)으로의 폭(WD1) 이상이기 때문에, 패드(500)와 범프(600) 사이의 이웃하는 접촉부가 육안 또는 스코프를 통해 구분될 수 있다.
일 실시예에 있어서, 이웃하는 패턴들(521, 522, 523) 사이의 제1 방향(DR1)으로의 간격들(DT)은 균일할 수 있다. 다시 말해, 이웃하는 패턴들(521, 522, 523) 사이의 제1 방향(DR1)으로의 간격들(DT)은 실질적으로 같을 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 이웃하는 패턴들(521, 522, 523) 사이의 제1 방향(DR1)으로의 간격들(DT)은 불균일할 수도 있다.
패턴들(521, 522, 523) 각각의 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로의 폭(WD2)은 제1 층(510)의 제2 방향(DR2)으로의 폭과 실질적으로 같을 수 있다. 일 실시예에 있어서, 패턴들(521, 522, 523)의 제2 방향(DR2)으로의 폭들(WD2)은 균일할 수 있다. 다시 말해, 패턴들(521, 522, 523)의 제2 방향(DR2)으로의 폭들(WD2)은 실질적으로 같을 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 패턴들(521, 522, 523)의 제2 방향(DR2)으로의 폭들(WD2)은 불균일할 수도 있다.
제2 층(520)의 두께(TH)는 약 1000 Å 이상 및 약 10000 Å 이하일 수 있다. 제2 층(520)의 두께(TH)가 약 1000 Å 보다 작은 경우에, 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들(511, 512, 513)이 기판(410)을 향해 돌출되는 정도가 상대적으로 작을 수 있고, 이에 따라, 패드(500)와 범프(600) 사이의 접촉부가 시인되지 않을 수 있다. 또한, 제2 층(520)의 두께(TH)가 약 10000 Å 보다 큰 경우에, 제2 층(520) 상에 배치되는 제3 층(530)의 상면(530U)의 평탄도가 상대적으로 낮을 수 있고(다시 말해, 제3 층(530)의 상면(530U)이 상대적으로 평탄하지 않을 수 있고), 이에 따라, 패드(500)와 범프(600) 사이의 접합력이 상대적으로 작을 수 있다. 따라서, 제2 층(520)의 두께(TH)가 약 1000 Å 이상 및 약 10000 Å 이하이기 때문에, 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들(511, 512, 513)이 기판(410)을 향해 돌출되는 정도가 상대적으로 클 수 있고, 패드(500)와 범프(600) 사이의 접촉부가 시인될 수 있다. 또한, 제2 층(520) 상에 배치되는 제3 층(530)의 상면(530U)의 평탄도가 상대적으로 클 수 있고, 패드(500)와 범프(600) 사이의 접합력이 상대적으로 클 수 있다.
일 실시예에 있어서, 제2 층(520)은 절연 물질을 포함할 수 있다. 예를 들면, 제2 층(520)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 다른 실시예에 있어서, 제2 층(520)은 도전 물질을 포함할 수 있다. 예를 들면, 제2 층(520)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속을 포함할 수 있다.
제3 층(530)은 제2 층(520) 상에 배치될 수 있다. 제3 층(530)은 평면상 제1 방향(DR)을 따라 연장될 수 있다. 일 실시예에 있어서, 제3 층(530)의 제2 방향(DR2)으로의 폭은 제1 층(510)의 제2 방향(DR2)으로의 폭 및 제2 층(520)의 패턴들(521, 522, 523)의 제2 방향(DR2)으로의 폭들(WD2) 보다 클 수 있다. 제3 층(530)의 상면(530U)은 대체적으로 평탄할 수 있다.
제3 층(530)은 도전 물질을 포함할 수 있다. 예를 들면, 제3 층(530)은 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등을 포함할 수 있다.
일 실시예에 있어서, 패드(500)의 제1 층(510), 제2 층(520), 및 제3 층(530)은 각각 게이트 전극(414), 층간 절연층(417), 및 소스드레인 전극(418)과 동일한 층에 배치될 수 있다. 이 경우, 패드(500)의 제1 층(510), 제2 층(520), 및 제3 층(530)은 각각 게이트 전극(414), 층간 절연층(417), 및 소스드레인 전극(418)과 동일한 물질로 형성될 수 있다.
패드(500) 상에는 패드(500)에 전기적으로 연결되는 범프(600)가 배치될 수 있다. 범프(600)는 패드(500)의 제3 층(530) 상에 배치될 수 있다. 범프(600)는 도전 물질을 포함할 수 있다. 예를 들면, 범프(600)는 금(Au) 등을 포함할 수 있다.
패드(500)의 제2 층(520)의 패턴들(521, 522, 523)에 각각 대응하는 패드(500)의 제1 층(510)의 부분들(511, 512, 513)은 기판(410)을 향해 돌출될 수 있다. 다시 말해, 제2 층(520)의 패턴들(521, 522, 523)에 각각 중첩하는 제1 층(510)의 하면(510L)의 부분들은 기판(410)을 향해 돌출될 수 있다. 후술하는 바와 같이, 패드(500) 상에 위치하는 범프(600)로부터 패드(500)를 향해 압력이 가해져서 범프(600)가 패드(500)에 접합될 수 있고, 패드(500)와 범프(600)의 접합 과정에서 패턴들(521, 522, 523)에 각각 중첩하는 제1 층(510)의 하면(510L)의 부분들이 아래로 눌리기 때문에, 패턴들(521, 522, 523)에 각각 대응하는 패드(500)의 제1 층(510)의 부분들(511, 512, 513)이 기판(410)을 향해 돌출될 수 있다. 따라서, 기판(410)을 향해 돌출되는 패드(500)의 제1 층(510)의 부분들(511, 512, 513)은 평면상 패드(500)와 범프(600)가 중첩하는 패드(500)와 범프(600) 사이의 접촉부 내에 위치할 수 있다. 이에 따라, 육안 또는 스코프를 통해 기판(410)을 향해 돌출되는 패드(500)의 제1 층(510)의 부분들(511, 512, 513)을 시인하여 패드(500)와 범프(600) 사이의 접촉부의 위치를 확인할 수 있다.
패드(500)와 범프(600) 사이에는 접합층(700)이 배치될 수 있다. 접합층(700)은 패드(500)와 범프(600)를 전기적으로 연결할 수 있다. 다시 말해, 패드(500)와 범프(600)는 접합층(700)을 통해 전기적으로 연결될 수 있다.
접합층(700)은 패드(500)의 물질과 범프(600)의 물질의 혼합물을 포함할 수 있다. 예를 들면, 패드(500)의 제3 층(530)이 티타늄(Ti)을 포함하고 범프(600)가 금(Au)을 포함하는 경우에, 접합층(700)은 티타늄 및 금의 혼합물을 포함할 수 있다. 후술하는 바와 같이, 패드(500)와 범프(600)는 직접 본딩을 통해 서로 접합될 수 있고, 직접 본딩 과정에서 패드(500)와 범프(600)의 서로 각각 마주하는 표면들이 연화 및 확산되어 패드(500)와 범프(600) 사이에 접합층(700)이 형성될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 기판(401)을 나타내는 단면도이다. 도 6은 도 2의 표시 기판(110)의 활성 영역(AA)의 다른 예를 나타낼 수 있다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 기판(401)은 기판(410)과 기판(410) 상에 배치되는 트랜지스터(TR), 커패시터(CP), 및 발광 소자(EL)를 포함할 수 있다. 도 6을 참조하여 설명하는 표시 기판(401)에 있어서, 도 3을 참조하여 설명한 표시 기판(400)과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
게이트 전극(414)과 층간 절연층(417) 사이에는 커패시터 전극(416)이 배치될 수 있다. 커패시터 전극(416)은 게이트 전극(414)에 중첩할 수 있다. 커패시터 전극(416)은 도전 물질을 포함할 수 있다. 예를 들면, 커패시터 전극(416)은 몰리브덴(Mo), 구리(Cu) 등을 포함할 수 있다. 커패시터 전극(416)은 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 전극(414)과 커패시터 전극(416) 사이에는 커패시터 절연층(415)이 배치될 수 있다. 커패시터 절연층(415)은 게이트 전극(414)으로부터 커패시터 전극(416)을 절연시킬 수 있다. 커패시터 절연층(415)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 커패시터 절연층(415)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 커패시터 절연층(415)은 단층 구조 또는 다층 구조를 가질 수 있다. 게이트 전극(414), 커패시터 절연층(415), 및 커패시터 전극(416)은 커패시터(CP)를 형성할 수 있다.
일 실시예에 있어서, 패드(500)의 제1 층(510), 제2 층(520), 및 제3 층(530)은 각각 게이트 전극(414), 커패시터 전극(416), 및 소스드레인 전극(418)과 동일한 층에 배치될 수 있다. 이 경우, 패드(500)의 제1 층(510), 제2 층(520), 및 제3 층(530)은 각각 게이트 전극(414), 커패시터 전극(416), 및 소스드레인 전극(418)과 동일한 물질로 형성될 수 있다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 7을 참조하면, 기판(410) 상에 패드(500)를 형성하고, 패드(500)에 범프(600)를 접촉시킬 수 있다.
먼저, 기판(410) 상에 제1 층(510), 제2 층(520), 및 제3 층(530)을 포함하는 패드(500)를 형성할 수 있다.
제1 층(510)은 게이트 절연층(413) 상에 형성될 수 있다. 제1 층(510)의 하면(510L)은 실질적으로 평탄할 수 있다. 일 실시예에 있어서, 제1 층(510)은 게이트 전극(414)과 동일한 물질로 실질적으로 동시에 형성될 수 있다.
제2 층(520)은 제1 층(510) 상에 형성될 수 있다. 제2 층(520)은 제1 방향(DR1)을 따라 서로 이격되며 배열되는 복수의 패턴들(521, 522, 523)을 포함할 수 있다. 일 실시예에 있어서, 제2 층(520)은 층간 절연층(417)과 동일한 물질로 실질적으로 동시에 형성될 수 있다. 다른 실시예에 있어서, 제2 층(520)은 커패시터 전극(416)과 동일한 물질로 실질적으로 동시에 형성될 수도 있다.
제3 층(530)은 제2 층(520) 상에 형성될 수 있다. 제3 층(530)은 제2 층(520)의 패턴들(521, 522, 523)을 덮으며 제1 층(510) 상에 형성될 수 있다. 제3 층(530)의 상면(530U)은 제1 층(510)의 상면 및 패턴들(521, 522, 523)의 상면과 측벽의 프로파일을 따라 형성될 수 있다. 따라서, 패턴들(521, 522, 523)에 각각 대응하는 제3 층(530)의 상면(530U)의 부분들은 범프(600)를 향해 돌출될 수 있다. 일 실시예에 있어서, 제3 층(530)은 소스드레인 전극(418)과 동일한 물질로 실질적으로 동시에 형성될 수 있다.
그 다음, 패드(500)의 제3 층(530)에 범프(600)를 접촉시킬 수 있다. 범프(600)의 하면은 패드(500)의 제3 층(530)의 하면에 접촉될 수 있다.
도 8을 참조하면, 패드(500)에 범프(600)를 접합할 수 있다. 범프(600)는 패드(500)에 초음파 본딩 등과 같은 직접 본딩을 통해 접합될 수 있다. 예를 들면, 범프(600)에 압력 및 초음파 진동을 가하는 초음파 본딩을 통해 패드(500)에 범프(600)를 접합할 수 있다.
직접 본딩 과정에서 범프(600)로부터 패드(500)를 향하여 압력이 가해지기 때문에 패드(500)의 제3 층(530)의 상면(530U)은 범프(600)에 의해 눌릴 수 있다. 제2 층(520)의 패턴들(521, 522, 523)에 각각 대응하는 제3 층(530)의 부분들이 범프(600)에 의해 눌릴 수 있고, 이에 따라, 제2 층(520)의 패턴들(521, 522, 523)이 제2 층(520)의 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들을 누를 수 있다. 따라서, 패드(500)에 범프(600)를 접합하기 전에 평탄했던 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들은 패드(500)에 범프(600)를 접합한 후에 기판(410)을 향해 돌출될 수 있다.
범프(600)에 의해 눌리는 제2 층(520)의 패턴들(521, 522, 523)에 각각 대응하는 제3 층(530)의 부분들은 범프(600)로부터 가해지는 압력에 의해 측부 방향으로 이동할 수 있다. 따라서, 패드(500)에 범프(600)를 접합하기 전에 패턴들(521, 522, 523)에 각각 대응하는 부분들이 범프(600)를 향해 돌출되었던 제3 층(530)은 패드(500)에 범프(600)를 접합한 후에 상대적으로 평탄해질 수 있다. 다시 말해, 패드(500)에 범프(600)를 접합한 후의 제3 층(530)은 패드(500)에 범프(600)를 접합하기 전의 제3 층(530)보다 평탄할 수 있다.
직접 본딩을 통해 패드(500)에 범프(600)를 접합하는 과정에서 패드(500)와 범프(600) 사이에 접합층(700)이 형성될 수 있다. 예를 들면, 초음파 본딩 과정에서 초음파 진동에 의해 서로 마주하는 패드(500)와 범프(600)의 표면들 사이에 열이 발생할 수 있고, 이에 따라, 서로 마주하는 패드(500)와 범프(600)의 표면들이 연화되어 패드(500)와 범프(600)의 물질들이 확산될 수 있다. 이에 따라, 패드(500)와 범프(600) 사이에 패드(500)의 물질과 범프(600)의 물질의 혼합물을 포함하는 접합층(700)이 형성될 수 있다.
비교예에 있어서, 패드와 범프는 패드와 범프 사이에 도전 입자들이 개재되는 간접 본딩을 통해 접합될 수 있다. 예를 들면, 패드와 범프 사이에 도전 입자들을 포함하는 이방성 도전 필름을 개재하고, 열 및/또는 압력을 가하여 고온의 환경에서 패드에 범프를 접합할 수 있다. 다만, 간접 본딩 과정에서 고온의 환경이 요구됨에 따라 표시 패널이 손상될 수 있고, 이방성 도전 필름이 필요하여 표시 장치의 제조 비용이 증가할 수 있다. 그러나 본 발명의 실시예들에 있어서, 패드(500)와 범프(600)가 초음파 본딩 등과 같은 직접 본딩을 통해 접합될 수 있고, 고온의 환경이 요구되지 않으므로 표시 패널의 손상을 방지할 수 있고, 이방성 도전 필름이 필요하지 않으므로 표시 장치의 제조 비용을 절감할 수 있다.
다만, 간접 본딩에서는 패드에 도전 입자들에 의한 압흔이 형성되기 때문에 패드와 범프 사이의 접촉부를 시인하여 패드와 범프 사이의 접촉 특성을 파악할 수 있으나, 직접 본딩에서는 패드(500)와 범프(600) 사이에 도전 입자들이 배치되지 않으므로 패드(500)에 도전 입자들에 의한 압흔이 형성되지 않을 수 있다. 그러나 본 발명의 실시예들에 있어서, 패드(500)가 제1 층(510)과 제3 층(530) 사이에 복수의 패턴들(521, 522, 523)을 포함하는 제2 층(520)을 포함할 수 있다. 따라서, 범프(600)를 패드(500)에 직접 본딩을 통해 접합하는 과정에서 패턴들(521, 522, 523)에 각각 대응하는 제1 층(510)의 부분들에 압흔이 형성될 수 있고, 이에 따라, 패드(500)와 범프(600) 사이의 접촉부를 시인하여 패드(500)와 범프(600) 사이의 접촉 특성을 파악할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 표시 패널 130: 패드
200: 구동 유닛 230: 범프
410: 기판 414: 게이트 전극
416: 커패시터 전극 417: 층간 절연층
418: 소스드레인 전극 500: 패드
510: 제1 층 521, 522, 523: 패턴들
520: 제2 층 530: 제3 층
600: 범프 700: 접합층

Claims (20)

  1. 기판 상에 배치되는 패드를 포함하는 표시 패널; 및
    상기 패드에 전기적으로 연결되는 범프를 포함하는 구동 유닛을 포함하고,
    상기 패드는,
    상기 기판 상에 배치되고, 도전 물질을 포함하는 제1 층;
    상기 제1 층 상에 배치되고, 제1 방향을 따라 서로 이격되며 배열되는 복수의 패턴들을 포함하는 제2 층; 및
    상기 제2 층 상에 배치되고, 도전 물질을 포함하는 제3 층을 포함하며,
    상기 복수의 패턴들에 각각 대응하는 상기 제1 층의 부분들은 상기 기판을 향해 돌출되는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 층은 절연 물질을 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 층은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나를 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 층은 도전 물질을 포함하는, 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 층은 몰리브덴(Mo) 및 구리(Cu) 중 적어도 하나를 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 패턴들 각각의 상기 제1 방향으로의 폭은 3 ㎛ 이상인, 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 패턴들의 상기 제1 방향으로의 폭들은 균일한, 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 패턴들 각각의 상기 제1 방향에 교차하는 제2 방향으로의 폭은 상기 제1 층의 상기 제2 방향으로의 폭과 같은, 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 패턴들의 상기 제1 방향에 교차하는 제2 방향으로의 폭들은 균일한, 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 패턴들 중 이웃하는 패턴들 사이의 상기 제1 방향으로의 간격은 상기 복수의 패턴들 각각의 상기 제1 방향으로의 폭 이상인, 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 층의 두께는 1000 Å 이상 및 10000 Å 이하인, 표시 장치.
  12. 제1 항에 있어서,
    상기 제3 층은 알루미늄(Al), 티타늄(Ti), 및 구리(Cu) 중 적어도 하나를 포함하는, 표시 장치.
  13. 제1 항에 있어서,
    상기 패드와 상기 범프를 전기적으로 연결하고, 상기 패드의 물질과 상기 범프의 물질의 혼합물을 포함하는 접합층을 더 포함하는, 표시 장치.
  14. 제1 항에 있어서,
    상기 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층, 및 상기 층간 절연층 상에 배치되고 상기 액티브층에 전기적으로 연결되는 소스드레인 전극을 포함하는 트랜지스터를 더 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 층, 상기 제2 층, 및 상기 제3 층은 각각 상기 게이트 전극, 상기 층간 절연층, 및 상기 소스드레인 전극과 동일한 층에 배치되는, 표시 장치.
  16. 제14 항에 있어서,
    상기 게이트 전극 및 상기 게이트 전극과 상기 층간 절연층 사이에 배치되는 커패시터 전극을 포함하는 커패시터를 더 포함하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 층, 상기 제2 층, 및 상기 제3 층은 각각 상기 게이트 전극, 상기 커패시터 전극, 및 상기 소스드레인 전극과 동일한 층에 배치되는, 표시 장치.
  18. 기판 상에 배치되고 도전 물질을 포함하는 제1 층, 상기 제1 층 상에 배치되고 제1 방향을 따라 서로 이격되며 배열되는 복수의 패턴들을 포함하는 제2 층, 및 상기 제2 층 상에 배치되고 도전 물질을 포함하는 제3 층을 포함하는 패드를 형성하는 단계;
    상기 패드의 상기 제3 층에 범프를 접촉시키는 단계; 및
    상기 패드에 상기 범프를 직접 본딩(direct bonding)을 통해 접합하는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 패드에 상기 범프를 접합하기 전에 상기 제1 층은 평탄하고,
    상기 패드에 상기 범프를 접합한 후에 상기 복수의 패턴들에 각각 대응하는 상기 제1 층의 부분들은 상기 기판을 향해 돌출되는, 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 패드에 상기 범프를 접합하기 전에 상기 복수의 패턴들에 각각 대응하는 상기 제3 층의 부분들은 상기 범프를 향해 돌출되고,
    상기 패드에 상기 범프를 접합한 후의 상기 제3 층은 상기 패드에 상기 범프를 접합하기 전의 상기 제3 층보다 평탄한, 표시 장치의 제조 방법.
KR1020200020916A 2020-02-20 2020-02-20 표시 장치 및 이의 제조 방법 KR20210106605A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200020916A KR20210106605A (ko) 2020-02-20 2020-02-20 표시 장치 및 이의 제조 방법
CN202110175714.6A CN113284870A (zh) 2020-02-20 2021-02-07 显示设备及制造显示设备的方法
US17/179,808 US11908985B2 (en) 2020-02-20 2021-02-19 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200020916A KR20210106605A (ko) 2020-02-20 2020-02-20 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210106605A true KR20210106605A (ko) 2021-08-31

Family

ID=77275808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020916A KR20210106605A (ko) 2020-02-20 2020-02-20 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11908985B2 (ko)
KR (1) KR20210106605A (ko)
CN (1) CN113284870A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
KR20060087952A (ko) 2005-01-31 2006-08-03 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 그 제조방법
CN104822486B (zh) * 2012-11-30 2019-04-19 千住金属工业株式会社 异种电极接合用层叠软钎料以及电子部件的异种电极的接合方法
WO2016025478A1 (en) * 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR102654925B1 (ko) 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102663140B1 (ko) * 2016-06-24 2024-05-08 삼성디스플레이 주식회사 디스플레이 장치
US10867925B2 (en) * 2018-07-19 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10993347B2 (en) * 2018-11-20 2021-04-27 Innolux Corporation Electronic device and tiled electronic system comprising the same

Also Published As

Publication number Publication date
US11908985B2 (en) 2024-02-20
US20210265543A1 (en) 2021-08-26
CN113284870A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US11997901B2 (en) Display apparatus having grooved terminals
US11903303B2 (en) Flexible display panel and manufacturing method thereof
US10510821B2 (en) Display device
US9501165B2 (en) Organic light emitting diode display device with touch screen and method of fabricating the same
KR102664207B1 (ko) 스트레쳐블 표시 장치 및 그 제조 방법
TWI702579B (zh) 軟性顯示器
TWI679569B (zh) 顯示裝置
US11171194B2 (en) Display apparatus
KR20170084406A (ko) 플렉서블 디스플레이 장치
US20210408350A1 (en) Electronic device
KR102051122B1 (ko) 표시 장치
KR20210048807A (ko) 스트레쳐블 표시 장치
US8586155B2 (en) Display device
KR20210106605A (ko) 표시 장치 및 이의 제조 방법
US20240194846A1 (en) Display device and method of manufacturing the same
KR20220007809A (ko) 표시 장치
KR20230167269A (ko) 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination