KR20220007809A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220007809A
KR20220007809A KR1020200085366A KR20200085366A KR20220007809A KR 20220007809 A KR20220007809 A KR 20220007809A KR 1020200085366 A KR1020200085366 A KR 1020200085366A KR 20200085366 A KR20200085366 A KR 20200085366A KR 20220007809 A KR20220007809 A KR 20220007809A
Authority
KR
South Korea
Prior art keywords
insulating layer
disposed
electrode
wiring
organic insulating
Prior art date
Application number
KR1020200085366A
Other languages
English (en)
Inventor
문상호
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200085366A priority Critical patent/KR20220007809A/ko
Priority to US17/191,919 priority patent/US11744125B2/en
Priority to CN202110576519.4A priority patent/CN113920856A/zh
Publication of KR20220007809A publication Critical patent/KR20220007809A/ko
Priority to US18/457,046 priority patent/US20230403900A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H01L27/3248—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 기판의 비표시 영역 상에 배치되는 제1 배선, 기판의 비표시 영역 상의 제1 배선과 다른 층에 배치되는 제2 배선, 제1 배선 및 제2 배선 상에 배치되는 무기 절연층, 무기 절연층 상에 배치되고 제1 배선의 제1 단부에 연결되는 패드, 무기 절연층 상에 배치되고 제1 배선의 제1 단부에 대향하는 제2 단부와 제2 배선을 연결하는 컨택 브릿지, 무기 절연층 상의 패드와 컨택 브릿지 사이에 배치되는 정전 전극, 컨택 브릿지 및 정전 전극을 덮고 패드를 노출하는 제1 유기 절연층, 제1 유기 절연층 상에 배치되고 컨택 브릿지 및 정전 전극에 중첩하는 제1 상부 배선, 그리고 제1 상부 배선 상에 배치되는 제2 유기 절연층을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 불량 발생을 방지하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 상기 표시 패널에 신호, 전압 등을 제공하는 구동 칩을 포함할 수 있다. 상기 구동 칩은 상기 표시 패널에 형성되는 패드를 통해 상기 표시 패널에 연결될 수 있다.
상기 패드에 상기 구동 칩을 본딩할 때 정렬이 틀어지는 경우에 리워크(rework) 공정을 통해 상기 패드에 상기 구동 칩을 재본딩할 수 있다. 상기 리워크 공정에서 상기 구동 칩에 본딩되었던 상기 패드를 세정하는 과정에서 상기 패드를 노출시키고 컨택 브릿지를 덮는 유기 절연층이 손상될 수 있다. 이에 따라, 상기 손상된 유기 절연층을 통해 외부의 불순물이 유입되어 상기 컨택 브릿지에 연결되는 배선이 부식될 수 있다. 상기 배선의 부식은 상기 표시 장치의 세로줄 불량 등으로 발현될 수 있다.
본 발명의 일 목적은 배선의 부식을 방지하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판의 상기 비표시 영역 상에 배치되는 제1 배선, 상기 기판의 상기 비표시 영역 상의 상기 제1 배선과 다른 층에 배치되는 제2 배선, 상기 제1 배선 및 상기 제2 배선 상에 배치되는 무기 절연층, 상기 무기 절연층 상에 배치되고 상기 제1 배선의 제1 단부에 연결되는 패드, 상기 무기 절연층 상에 배치되고 상기 제1 배선의 상기 제1 단부에 대향하는 제2 단부와 상기 제2 배선을 연결하는 컨택 브릿지, 상기 무기 절연층 상의 상기 패드와 상기 컨택 브릿지 사이에 배치되는 정전 전극, 상기 컨택 브릿지 및 상기 정전 전극을 덮고 상기 패드를 노출하는 제1 유기 절연층, 상기 제1 유기 절연층 상에 배치되고 상기 컨택 브릿지 및 상기 정전 전극에 중첩하는 제1 상부 배선, 그리고 상기 제1 상부 배선 상에 배치되는 제2 유기 절연층을 포함할 수 있다.
일 실시예에 있어서, 평면상 상기 패드로부터 상기 컨택 브릿지까지의 거리는 상기 패드로부터 상기 정전 전극까지의 거리보다 클 수 있다.
일 실시예에 있어서, 상기 제1 상부 배선은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 및 인듐-아연-산화물(IZO) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 상부 배선은 상기 패드와 상기 정전 전극 사이로 연장되고 상기 무기 절연층에 접촉하는 측벽을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판의 상기 표시 영역 상에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극, 상기 액티브 패턴에 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상에 배치되는 제1 비아 절연층, 상기 제1 비아 절연층 상에 배치되고 상기 드레인 전극에 전기적으로 연결되는 화소 전극, 그리고 상기 화소 전극 상에 배치되는 화소 정의막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 비아 절연층, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 비아 절연층과 상기 화소 정의막 사이에 배치되는 제2 비아 절연층 그리고 상기 제1 비아 절연층과 상기 제2 비아 절연층 사이에 배치되고 상기 드레인 전극과 상기 화소 전극을 연결하는 연결 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 비아 절연층, 상기 연결 전극, 및 상기 제2 비아 절연층과 같은 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 및 제2 비아 절연층들, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 정전 전극에 연결되고 상기 액티브 패턴과 같은 층에 배치되는 정전 액티브 패턴을 더 포함하고, 상기 정전 액티브 패턴, 상기 제1 배선, 및 상기 정전 전극은 정전 다이오드를 형성할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기 절연층 상에 배치되는 제3 유기 절연층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기 절연층과 상기 제3 유기 절연층 사이에 배치되고 상기 제1 상부 배선에 중첩하는 제2 상부 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 상부 배선은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 및 인듐-아연-산화물(IZO) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 상부 배선은 상기 패드와 상기 정전 전극 사이로 연장되고 상기 무기 절연층에 접촉하는 측벽을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 상부 배선은 상기 제1 상부 배선에 연결될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판의 상기 표시 영역 상에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극, 상기 액티브 패턴에 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상에 배치되는 제1 비아 절연층, 상기 제1 비아 절연층 상에 배치되고, 상기 드레인 전극에 연결되는 연결 전극, 상기 연결 전극 상에 배치되는 제2 비아 절연층, 상기 제2 비아 절연층 상에 배치되고 상기 연결 전극에 연결되는 화소 전극, 그리고 상기 화소 전극 상에 배치되는 화소 정의막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 유기 절연층, 상기 제1 상부 배선, 상기 제2 유기 절연층, 상기 제2 상부 배선, 및 상기 제3 유기 절연층은 각각 상기 제1 비아 절연층, 상기 연결 전극, 상기 제2 비아 절연층, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 유기 절연층에 의해 노출되는 상기 패드 상에 배치되고 상기 패드에 전기적으로 연결되는 구동 칩을 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 배선, 상기 기판 상의 상기 제1 배선과 다른 층에 배치되는 제2 배선, 상기 제1 배선 및 상기 제2 배선 상에 배치되는 무기 절연층, 상기 무기 절연층 상에 배치되고 상기 제1 배선의 제1 단부에 연결되는 패드, 상기 무기 절연층 상에 배치되고 상기 제1 배선의 상기 제1 단부에 대향하는 제2 단부와 상기 제2 배선을 연결하는 컨택 브릿지, 상기 무기 절연층 상의 상기 패드와 상기 컨택 브릿지 사이에 배치되는 정전 전극, 그리고 상기 컨택 브릿지 및 상기 정전 전극을 덮고 상기 패드를 노출하는 유기 절연층을 포함할 수 있다.
일 실시예에 있어서, 평면상 상기 패드로부터 상기 컨택 브릿지까지의 거리는 상기 패드로부터 상기 정전 전극까지의 거리보다 클 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 패드, 정전 전극, 및 컨택 브릿지가 순서대로 배치되어 컨택 브릿지가 유기 절연층의 단부로부터 멀어지고, 유기 절연층 상에 컨택 브릿지 및 정전 전극에 중첩하는 상부 배선이 배치됨에 따라, 외부의 불순물로부터 컨택 브릿지가 보호될 수 있다. 이에 따라, 컨택 브릿지에 연결되는 배선이 부식되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치의 표시 영역을 나타내는 단면도이다.
도 3은 도 1의 표시 장치의 비표시 영역을 나타내는 평면도이다.
도 4는 도 3의 I-I' 선을 따라 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역을 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 평면도이다.
도 8은 도 7의 II-II' 선을 따라 자른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 19는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 내지 도 5를 참조하여 실시예들에 따른 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(100) 및 기판(100) 상에 배치되는 화소들(PX), 스캔 구동부(SDV), 구동 칩(IC) 및 구동 필름(DF)을 포함할 수 있다.
기판(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 인접할 수 있다. 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)의 주위를 둘러쌀 수 있다.
화소들(PX)은 기판(100)의 표시 영역(DA) 상에 배치될 수 있다. 화소들(PX)은 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 표시 영역(DA)에 배열될 수 있다. 화소들(PX) 각각은 스캔선(SL) 및 데이터선(DL)에 연결되어 스캔 신호 및 데이터 신호를 수신할 수 있다. 화소들(PX) 각각은 상기 스캔 신호 및 상기 데이터 신호에 기초하여 광을 방출하고, 표시 영역(DA)은 상기 광으로 형성되는 영상을 표시할 수 있다.
스캔 구동부(SDV)는 기판(100)의 비표시 영역(NDA) 상에 배치될 수 있다. 스캔 구동부(SDV)는 표시 영역(DA)으로부터 제2 방향(DR2)에 배치될 수 있다. 스캔 구동부(SDV)는 스캔선(SL)에 상기 스캔 신호를 제공할 수 있다.
기판(100)의 비표시 영역(NDA) 상에는 출력 패드들(OPD), 입력 패드들(IPD), 필름 패드들(FPD), 출력 배선들(OL), 및 입력 배선들(IL)이 배치될 수 있다. 출력 패드들(OPD), 입력 패드들(IPD), 필름 패드들(FPD), 출력 배선들(OL), 및 입력 배선들(IL)은 표시 영역(DA)으로부터 제1 방향(DR1)에 배치될 수 있다.
입력 패드들(IPD)은 출력 패드들(OPD)로부터 제1 방향(DR1)에 배치되고, 필름 패드들(FPD)은 입력 패드들(IPD)로부터 제1 방향(DR1)에 배치될 수 있다. 출력 배선(OL)은 입력 패드(IPD)와 데이터선(DL)을 연결하고, 입력 배선(IL)은 입력 패드(IPD)와 필름 패드(FPD)를 연결할 수 있다.
구동 칩(IC)은 기판(100)의 비표시 영역(NDA) 상에 배치될 수 있다. 구동 칩(IC)은 입력 패드들(IPD) 및 출력 패드들(OPD) 상에 배치될 수 있다. 일 실시예에 있어서, 구동 칩(IC)은 입력 패드들(IPD) 및 출력 패드들(OPD)에 칩-온-글래스(chip-on-glass, COG) 방식 또는 칩-온-플라스틱(chip-on-plastic, COP) 방식으로 실장될 수 있다. 구동 칩(IC)은 입력 범프들 및 출력 범프들을 포함하고, 상기 입력 범프들 및 상기 출력 범프들은 각각 입력 패드들(IPD) 및 출력 패드들(OPD)에 전기적으로 연결될 수 있다.
구동 칩(IC)은 데이터 구동부를 포함할 수 있다. 상기 데이터 구동부는 출력 배선(OL)을 통해 데이터선(DL)에 상기 데이터 신호를 제공할 수 있다.
구동 필름(DF)은 기판(100)의 비표시 영역(NDA) 상에 배치될 수 있다. 구동 필름(DF)은 필름 패드들(FPD) 상에 배치될 수 있다. 일 실시예에 있어서, 구동 필름(DF)은 필름 패드들(FPD)에 필름-온-글래스(film-on-glass, FOG) 방식 또는 필름-온-플라스틱(film-on-plastic, FOP) 방식으로 실장될 수 있다. 구동 필름(DF)은 범프들을 포함하고, 상기 범프들은 각각 필름 패드들(FPD)에 전기적으로 연결될 수 있다.
도 2는 도 1의 표시 장치의 표시 영역(DA)을 나타내는 단면도이다. 예를 들면, 도 2는 도 1의 화소(PX)의 일 예를 나타낼 수 있다.
도 2를 참조하면, 상기 표시 장치는 기판(100) 상의 표시 영역(DA)에 배치되는 버퍼층(110), 액티브 패턴(120), 제1 게이트 절연층(130), 제1 게이트 전극(140), 제2 게이트 절연층(150), 제2 게이트 전극(160), 층간 절연층(170), 소스 전극(180a), 드레인 전극(180b), 제1 비아 절연층(190), 화소 전극(220), 화소 정의막(230), 발광층(240), 및 대향 전극(250)을 포함할 수 있다.
기판(100)은 투명한 절연성 기판일 수 있다. 예를 들면, 기판(100)은 유리, 석영, 플라스틱 등으로 형성될 수 있다.
버퍼층(110)은 기판(100) 상에 배치될 수 있다. 버퍼층(110)은 기판(100)을 통해 외부로부터 액티브 패턴(120)으로 불순물이 유입되는 것을 차단할 수 있다. 버퍼층(110)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함하는 무기 절연층일 수 있다.
액티브 패턴(120)은 버퍼층(110) 상에 배치될 수 있다. 액티브 패턴(120)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 액티브 패턴(120)은 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이에 배치되는 채널 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역은 P 타입 또는 N 타입 불순물로 도핑되고, 상기 채널 영역은 불순물로 도핑되지 않거나 상기 소스 및 드레인 영역들과 다른 타입의 불순물로 도핑될 수 있다.
제1 게이트 절연층(130)은 액티브 패턴(120) 상에 배치될 수 있다. 제1 게이트 절연층(130)은 액티브 패턴(120)을 덮으며 버퍼층(110) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 게이트 절연층(130)은 버퍼층(110) 및 액티브 패턴(120)의 프로파일을 따라 형성될 수 있다. 제1 게이트 절연층(130)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함하는 무기 절연층일 수 있다.
제1 게이트 전극(140)은 제1 게이트 절연층(130) 상에 배치될 수 있다. 제1 게이트 전극(140)은 액티브 패턴(120)의 상기 채널 영역에 중첩할 수 있다. 제1 게이트 전극(140)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질을 포함할 수 있다.
제2 게이트 절연층(150)은 제1 게이트 전극(140) 상에 배치될 수 있다. 제2 게이트 절연층(150)은 제1 게이트 전극(140)을 덮으며 제1 게이트 절연층(130) 상에 배치될 수 있다. 일 실시예에 있어서, 제2 게이트 절연층(150)은 제1 게이트 절연층(130) 및 제1 게이트 전극(140)의 프로파일을 따라 형성될 수 있다. 제2 게이트 절연층(150)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함하는 무기 절연층일 수 있다.
제2 게이트 전극(160)은 제2 게이트 절연층(150) 상에 배치될 수 있다. 제2 게이트 전극(160)은 제1 게이트 전극(140)에 중첩할 수 있다. 제2 게이트 전극(160)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질을 포함할 수 있다. 제1 게이트 전극(140)과 제2 게이트 전극(160)은 커패시터(CAP)를 형성할 수 있다.
층간 절연층(170)은 제2 게이트 전극(160) 상에 배치될 수 있다. 층간 절연층(170)은 제2 게이트 전극(160)을 덮으며 제2 게이트 절연층(150) 상에 배치될 수 있다. 일 실시예에 있어서, 층간 절연층(170)은 제2 게이트 절연층(150) 및 제2 게이트 전극(160)의 프로파일을 따라 형성될 수 있다. 층간 절연층(170)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함하는 무기 절연층일 수 있다.
소스 전극(180a) 및 드레인 전극(180b)은 층간 절연층(170) 상에 배치될 수 있다. 소스 전극(180a) 및 드레인 전극(180b)은 각각 액티브 패턴(120)의 상기 소스 영역 및 상기 드레인 영역에 연결될 수 있다. 소스 전극(180a) 및 드레인 전극(180b)은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO) 등과 같은 도전 물질을 포함할 수 있다. 액티브 패턴(120), 제1 게이트 전극(140), 소스 전극(180a), 및 드레인 전극(180b)은 트랜지스터(TR)를 형성할 수 있다.
제1 비아 절연층(190)은 소스 전극(180a) 및 드레인 전극(180b) 상에 배치될 수 있다. 제1 비아 절연층(190)은 소스 전극(180a) 및 드레인 전극(180b)을 덮으며 층간 절연층(170) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 비아 절연층(190)은 평탄한 상면을 가질 수 있다. 제1 비아 절연층(190)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
화소 전극(220)은 제1 비아 절연층(190) 상에 배치될 수 있다. 화소 전극(220)은 드레인 전극(180b)에 연결될 수 있다. 화소 전극(220)은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO) 등과 같은 도전 물질을 포함할 수 있다.
화소 정의막(230)은 화소 전극(220) 상에 배치될 수 있다. 화소 정의막(230)은 화소 전극(220)을 덮으며 제1 비아 절연층(190) 상에 배치될 수 있다. 화소 정의막(230)은 화소 전극(220)의 적어도 일부를 노출하는 화소 개구를 가질 수 있다. 상기 화소 개구는 화소 전극(220)의 중앙부를 노출하고, 화소 정의막(230)은 화소 전극(220)의 주변부를 덮을 수 있다. 일 실시예에 있어서, 화소 정의막(230)은 평탄한 상면을 가질 수 있다. 화소 정의막(230)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
발광층(240)은 화소 전극(220) 상에 배치될 수 있다. 발광층(240)은 상기 화소 개구에 의해 노출된 화소 전극(220) 상에 배치될 수 있다. 발광층(240)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 상기 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 상기 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 상기 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 상기 양자점은 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 상기 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
대향 전극(250)은 발광층(240) 상에 배치될 수 있다. 일 실시예에 있어서, 대향 전극(250)은 화소 정의막(230) 상에도 배치될 수 있다. 대향 전극(250)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 상기 도전 물질은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크로뮴(Cr), 텅스텐(W), 타이타늄(Ti) 등을 포함할 수 있다. 화소 전극(220), 발광층(240), 및 대향 전극(250)은 발광 소자(EL)를 형성할 수 있다.
도 3은 도 1의 표시 장치의 비표시 영역(NDA)을 나타내는 평면도이다. 예를 들면, 도 3은 도 1의 A 영역의 일 예를 나타낼 수 있다. 도 4는 도 3의 I-I' 선을 따라 자른 단면도이다.
도 3 및 도 4를 참조하면, 상기 표시 장치는 기판(100) 상의 비표시 영역(DA)에 배치되는 버퍼층(110), 정전 액티브 패턴(121), 제1 게이트 절연층(130), 제1 배선(141), 제2 게이트 절연층(150), 제2 배선(161), 층간 절연층(170), 패드(181), 컨택 브릿지(182), 정전 전극(183), 제1 유기 절연층(310), 제1 상부 배선(410), 및 제2 유기 절연층(320)을 포함할 수 있다.
버퍼층(110)은 기판(100) 상에 배치될 수 있다. 버퍼층(110)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 연장될 수 있다.
정전 액티브 패턴(121)은 버퍼층(110) 상에 배치될 수 있다. 정전 액티브 패턴(121)은 액티브 패턴(120)과 실질적으로 동일한 물질을 포함하고, 액티브 패턴(120)과 같은 층에 배치될 수 있다.
제1 게이트 절연층(130)은 정전 액티브 패턴(121) 상에 배치될 수 있다. 제1 게이트 절연층(130)은 정전 액티브 패턴(121)을 덮으며 버퍼층(110) 상에 배치될 수 있다. 제1 게이트 절연층(130)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 연장될 수 있다.
제1 배선(141)은 제1 게이트 절연층(130) 상에 배치될 수 있다. 제1 배선(141)은 제1 방향(DR1)으로 연장될 수 있다. 제1 배선(141)은 제1 게이트 전극(140)과 실질적으로 동일한 물질을 포함하고, 제1 게이트 전극(140)과 같은 층에 배치될 수 있다.
제2 게이트 절연층(150)은 제1 배선(141) 상에 배치될 수 있다. 제2 게이트 절연층(150)은 제1 배선(141)을 덮으며 제1 게이트 절연층(130) 상에 배치될 수 있다. 제2 게이트 절연층(150)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 연장될 수 있다.
제2 배선(161)은 제1 배선(141)과 다른 층에 배치될 수 있다. 제2 배선(161)은 제2 게이트 절연층(150) 상에 배치될 수 있다. 제2 배선(161)은 제1 방향(DR1)으로 연장될 수 있다. 제2 배선(161)은 제2 게이트 전극(160)과 실질적으로 동일한 물질을 포함하고, 제2 게이트 전극(160)과 같은 층에 배치될 수 있다.
층간 절연층(170)은 제2 배선(161) 상에 배치될 수 있다. 층간 절연층(170)은 제2 배선(161)을 덮으며 제2 게이트 절연층(150) 상에 배치될 수 있다. 층간 절연층(170)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 연장될 수 있다.
패드(181)는 층간 절연층(170) 상에 배치될 수 있다. 패드(181)는 제1 배선(141)의 제1 단부(141a)에 연결될 수 있다. 패드(181)는 제2 게이트 절연층(150) 및 층간 절연층(170)에 형성되는 제1 컨택홀을 통해 제1 배선(141)의 제1 단부(141a)에 접촉할 수 있다. 일 실시예에 있어서, 패드(181)는 도 1의 출력 패드(OPD)일 수 있다.
컨택 브릿지(182)는 층간 절연층(170) 상에 배치될 수 있다. 컨택 브릿지(182)는 제1 배선(141)의 제1 단부(141a)에 대향하는 제2 단부(141b)와 제2 배선(161)을 연결할 수 있다. 컨택 브릿지(182)는 제2 게이트 절연층(150) 및 층간 절연층(170)에 형성되는 적어도 하나의 제2 컨택홀들을 통해 제1 배선(141)의 제2 단부(141b)에 접촉하고, 제2 게이트 절연층(150) 및 층간 절연층(170)에 형성되는 적어도 하나의 제3 컨택홀들을 통해 제2 배선(161)에 접촉할 수 있다. 일 실시예에 있어서, 제1 배선(141), 제2 배선(161), 및 컨택 브릿지(182)는 도 1의 출력 배선(OL)을 형성할 수 있다.
정전 전극(183)은 층간 절연층(170) 상에 배치될 수 있다. 정전 전극(183)은 패드(181)와 컨택 브릿지(182) 사이에 배치될 수 있다. 이에 따라, 평면상 패드(181)로부터 컨택 브릿지(182)까지의 거리는 패드(181)로부터 정전 전극(183)까지의 거리보다 클 수 있다. 다시 말해, 컨택 브릿지(182)로부터 정전 전극(183)이 제1 방향(DR1)에 위치하고, 정전 전극(183)로부터 패드(181)가 제1 방향(DR1)에 위치할 수 있다.
정전 전극(183)의 제1 부분은 정전 액티브 패턴(121)에 연결되고, 정전 전극(183)의 제2 부분은 제1 배선(141)에 중첩할 수 있다. 일 실시예에 있어서, 정전 액티브 패턴(121), 제1 배선(141), 및 정전 전극(183)은 정전 다이오드(ED)를 형성할 수 있다. 정전 다이오드(ED)는 출력 배선(OL)을 통해 전송되는 정전기를 방출하는 기능을 수행할 수 있다.
패드(181), 컨택 브릿지(182), 및 정전 전극(183)은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO) 등과 같은 도전 물질을 포함할 수 있다. 패드(181), 컨택 브릿지(182), 및 정전 전극(183)은 소스 전극(180a) 및 드레인 전극(180b)과 실질적으로 동일한 물질을 포함하고, 소스 전극(180a) 및 드레인 전극(180b)과 같은 층에 배치될 수 있다.
제1 유기 절연층(310)은 컨택 브릿지(182) 및 정전 전극(183) 상에 배치될 수 있다. 제1 유기 절연층(310)은 컨택 브릿지(182) 및 정전 전극(183)을 덮으며 층간 절연층(170) 상에 배치될 수 있다. 제1 유기 절연층(310)은 패드(181)를 노출할 수 있다. 제1 유기 절연층(310)은 제1 비아 절연층(190)과 실질적으로 동일한 물질을 포함하고, 제1 비아 절연층(190)과 같은 층에 배치될 수 있다. 제1 유기 절연층(310)은 제1 비아 절연층(190)으로부터 물리적으로 분리될 수 있다. 다시 말해, 표시 영역(DA)에 배치되는 제1 비아 절연층(190)과 비표시 영역(NDA)에 배치되는 제1 유기 절연층(310)은 서로 연결되지 않을 수 있다.
제1 상부 배선(410)은 제1 유기 절연층(310) 상에 배치될 수 있다. 제1 상부 배선(410)은 컨택 브릿지(182) 및 정전 전극(183)에 중첩할 수 있다. 제1 상부 배선(410)은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO) 등과 같은 도전 물질을 포함할 수 있다. 제1 상부 배선(410)은 화소 전극(220)과 실질적으로 동일한 물질을 포함하고, 화소 전극(220)과 같은 층에 배치될 수 있다.
제2 유기 절연층(320)은 제1 상부 배선(410) 상에 배치될 수 있다. 제2 유기 절연층(320)은 제1 상부 배선(410)을 덮으며 제1 유기 절연층(310) 상에 배치될 수 있다. 제2 유기 절연층(320)은 화소 정의막(230)과 실질적으로 동일한 물질을 포함하고, 화소 정의막(230)과 같은 층에 배치될 수 있다. 제2 유기 절연층(320)은 화소 정의막(230)으로부터 물리적으로 분리될 수 있다. 다시 말해, 표시 영역(DA)에 배치되는 화소 정의막(230)과 비표시 영역(NDA)에 배치되는 제2 유기 절연층(320)은 서로 연결되지 않을 수 있다.
본 실시예에 따른 표시 장치에 있어서, 컨택 브릿지(182)가 패드(181)와 정전 전극(183) 사이에 위치하는 제1 유기 절연층(310)의 단부 및 제2 유기 절연층(320)의 단부로부터 상대적으로 멀리 위치함에 따라, 제1 유기 절연층(310)의 상기 단부 및 제2 유기 절연층(320)의 상기 단부가 손상되더라도 손상된 제1 및 제2 유기 절연층들(310, 320)을 통해 유입되는 불순물에 의해 컨택 브릿지(182)가 손상되는 것을 방지할 수 있다. 또한, 컨택 브릿지(182) 상에 컨택 브릿지(182)에 중첩하는 제1 상부 배선(410)이 배치됨에 따라, 손상된 제2 유기 절연층(320)을 통해 유입되는 불순물에 의해 컨택 브릿지(182)가 손상되는 것을 방지할 수 있다. 이에 따라, 컨택 브릿지(182)에 연결되는 제1 및 제2 배선들(141, 161)이 부식되는 것을 방지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 5를 참조하여 설명하는 표시 장치는 제1 상부 배선(410)을 제외하고는 도 3 및 도 4를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 5를 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(412)을 포함할 수 있다. 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리할 수 있다. 제1 상부 배선(410)이 패드(181)와 정전 전극(183) 사이로 연장되는 측벽(412)을 포함함에 따라, 표시 장치의 제조 과정에서 제2 유기 절연층(320)이 손상되더라도 제2 유기 절연층(320)의 손상이 제1 유기 절연층(310)에 영향을 미치는 것을 방지할 수 있다.
이하, 도 6 내지 도 19를 참조하여 다른 실시예들에 따른 표시 장치에 대해 설명한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 영역을 나타내는 단면도이다. 예를 들면, 도 6은 도 1의 화소(PX)의 다른 예를 나타낼 수 있다.
도 6을 참조하여 설명하는 표시 장치는 연결 전극(200) 및 제2 비아 절연층(210)의 추가를 제외하고는 도 2를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 6을 참조하면, 일 실시예에 따른 표시 장치는 기판(100) 상의 표시 영역(DA)에 배치되는 버퍼층(110), 액티브 패턴(120), 제1 게이트 절연층(130), 제1 게이트 전극(140), 제2 게이트 절연층(150), 제2 게이트 전극(160), 층간 절연층(170), 소스 전극(180a), 드레인 전극(180b), 제1 비아 절연층(190), 연결 전극(200), 제2 비아 절연층(210), 화소 전극(220), 화소 정의막(230), 발광층(240), 및 대향 전극(250)을 포함할 수 있다.
제2 비아 절연층(210)은 제1 비아 절연층(190)과 화소 정의막(230) 사이에 배치될 수 있다. 일 실시예에 있어서, 제2 비아 절연층(210)은 평탄한 상면을 가질 수 있다. 제2 비아 절연층(210)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
연결 전극(200)은 제1 비아 절연층(190)과 제2 비아 절연층(210) 사이에 배치될 수 있다. 연결 전극(200)은 드레인 전극(180b)과 화소 전극(220)을 연결할 수 있다. 연결 전극(200)은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO) 등과 같은 도전 물질을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 평면도이다. 예를 들면, 도 7은 도 1의 A 영역의 다른 예를 나타낼 수 있다. 도 8은 도 7의 II-II' 선을 따라 자른 단면도이다.
도 7 및 도 8을 참조하여 설명하는 표시 장치는 제1 상부 배선(410) 및 제2 유기 절연층(320)을 제외하고는 도 3 및 도 4를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 7 및 도 8을 참조하면, 제1 상부 배선(410)은 제1 유기 절연층(310) 상에 배치될 수 있다. 제1 상부 배선(410)은 컨택 브릿지(182) 및 정전 전극(183)에 중첩할 수 있다. 제1 상부 배선(410)은 연결 전극(200)과 실질적으로 동일한 물질을 포함하고, 연결 전극(200)과 같은 층에 배치될 수 있다.
제2 유기 절연층(320)은 제1 상부 배선(410) 상에 배치될 수 있다. 제2 유기 절연층(320)은 제1 상부 배선(410)을 덮으며 제1 유기 절연층(310) 상에 배치될 수 있다. 제2 유기 절연층(320)은 제2 비아 절연층(210)과 실질적으로 동일한 물질을 포함하고, 제2 비아 절연층(210)과 같은 층에 배치될 수 있다. 제2 유기 절연층(320)은 제2 비아 절연층(210)으로부터 물리적으로 분리될 수 있다. 다시 말해, 표시 영역(DA)에 배치되는 제2 비아 절연층(210)과 비표시 영역(NDA)에 배치되는 제2 유기 절연층(320)은 서로 연결되지 않을 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 9를 참조하여 설명하는 표시 장치는 제3 유기 절연층(330)의 추가를 제외하고는 도 7 및 도 8을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 9를 참조하면, 일 실시예에 따른 표시 장치는 기판(100)의 비표시 영역(NDA) 상에 배치되는 제3 유기 절연층(330)을 더 포함할 수 있다. 제3 유기 절연층(330)은 제2 유기 절연층(320) 상에 배치될 수 있다. 제3 유기 절연층(330)은 화소 정의막(230)과 실질적으로 동일한 물질을 포함하고, 화소 정의막(230)과 같은 층에 배치될 수 있다. 제3 유기 절연층(330)은 화소 정의막(230)으로부터 물리적으로 분리될 수 있다. 다시 말해, 표시 영역(DA)에 배치되는 화소 정의막(230)과 비표시 영역(NDA)에 배치되는 제3 유기 절연층(330)은 서로 연결되지 않을 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 10을 참조하여 설명하는 표시 장치는 제1 상부 배선(410)의 위치를 제외하고는 도 9를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 10을 참조하면, 제1 상부 배선(410)은 제2 유기 절연층(320)과 제3 유기 절연층(330) 사이에 배치될 수 있다. 제1 상부 배선(410)은 컨택 브릿지(182) 및 정전 전극(183)에 중첩할 수 있다. 제1 상부 배선(410)은 화소 전극(220)과 실질적으로 동일한 물질을 포함하고, 화소 전극(220)과 같은 층에 배치될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 11을 참조하여 설명하는 표시 장치는 제2 상부 배선(420)의 추가를 제외하고는 도 9를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 11을 참조하면, 일 실시예에 따른 표시 장치는 기판(100)의 비표시 영역(NDA) 상에 배치되는 제2 상부 배선(420)을 더 포함할 수 있다. 제2 상부 배선(420)은 제2 유기 절연층(320)과 제3 유기 절연층(330) 사이에 배치될 수 있다. 제2 상부 배선(420)은 제1 상부 배선(410)에 중첩할 수 있다. 제2 상부 배선(420)은 화소 전극(220)과 실질적으로 동일한 물질을 포함하고, 화소 전극(220)과 같은 층에 배치될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 12를 참조하여 설명하는 표시 장치는 제1 상부 배선(410)을 제외하고는 도 7 및 도 8을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 12를 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(412)을 포함할 수 있다. 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리할 수 있다. 제1 상부 배선(410)이 패드(181)와 정전 전극(183) 사이로 연장되는 측벽(412)을 포함함에 따라, 표시 장치의 제조 과정에서 제2 유기 절연층(320)이 손상되더라도 제2 유기 절연층(320)의 손상이 제1 유기 절연층(310)에 영향을 미치는 것을 방지할 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 13을 참조하여 설명하는 표시 장치는 제1 상부 배선(410)을 제외하고는 도 9를 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 13을 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(412)을 포함할 수 있다. 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리할 수 있다. 제1 상부 배선(410)이 패드(181)와 정전 전극(183) 사이로 연장되는 측벽(412)을 포함함에 따라, 표시 장치의 제조 과정에서 제2 및 제3 유기 절연층들(320, 330)이 손상되더라도 제2 및 제3 유기 절연층들(320, 330)의 손상이 제1 유기 절연층(310)에 영향을 미치는 것을 방지할 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 14를 참조하여 설명하는 표시 장치는 제1 상부 배선(410)을 제외하고는 도 10을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 14를 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(412)을 포함할 수 있다. 측벽(412)은 제2 유기 절연층(320)의 측부와 제3 유기 절연층(330)의 측부 사이를 분리할 수 있다. 제1 상부 배선(410)이 패드(181)와 정전 전극(183) 사이로 연장되는 측벽(412)을 포함함에 따라, 표시 장치의 제조 과정에서 제3 유기 절연층(330)이 손상되더라도 제3 유기 절연층(330)의 손상이 제1 및 제2 유기 절연층들(310, 320)에 영향을 미치는 것을 방지할 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 15를 참조하여 설명하는 표시 장치는 제1 상부 배선(410) 및 제2 상부 배선(420)을 제외하고는 도 11을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 15를 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 제1 측벽(412)을 포함하고, 제2 상부 배선(420)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 제2 측벽(422)을 포함할 수 있다. 제1 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리하고, 제2 측벽(422)은 제2 유기 절연층(320)의 측부와 제3 유기 절연층(330)의 측부 사이를 분리할 수 있다. 제1 상부 배선(410) 및 제2 상부 배선(420)이 각각 패드(181)와 정전 전극(183) 사이로 연장되는 제1 측벽(412) 및 제2 측벽(422)을 포함함에 따라, 표시 장치의 제조 과정에서 제3 유기 절연층(330)이 손상되더라도 제3 유기 절연층(330)의 손상이 제1 유기 절연층(310)에 영향을 미치는 것을 방지할 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 16을 참조하여 설명하는 표시 장치는 제2 상부 배선(420)을 제외하고는 도 11을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 16을 참조하면, 제2 상부 배선(420)은 제1 상부 배선(410)에 연결될 수 있다. 제2 상부 배선(420)은 제2 유기 절연층(320)에 형성되는 적어도 하나의 컨택홀들을 통해 제1 상부 배선(410)에 접촉할 수 있다. 제1 상부 배선(410) 또는 제2 상부 배선(420)이 전기적으로 플로팅(floating)되는 경우에 정전기 유입 경로를 제공할 수 있으므로, 제1 상부 배선(410)과 제2 상부 배선(420)이 서로 연결되고, 제1 상부 배선(410) 및 제2 상부 배선(420) 중 적어도 하나가 전압이 인가되는 다른 도전층에 전기적으로 연결될 수 있다. 이에 따라, 제1 상부 배선(410) 및 제2 상부 배선(420)이 정전기 유입 경로로 제공되는 것을 방지할 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 17을 참조하여 설명하는 표시 장치는 제1 상부 배선(410)을 제외하고는 도 16을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 17을 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(412)을 포함할 수 있다. 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리할 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 18을 참조하여 설명하는 표시 장치는 제2 상부 배선(420)을 제외하고는 도 16을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 18을 참조하면, 일 실시예에 있어서, 제2 상부 배선(420)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 측벽(422)을 포함할 수 있다. 측벽(422)은 제2 유기 절연층(320)의 측부와 제3 유기 절연층(330)의 측부 사이를 분리할 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 장치의 비표시 영역을 나타내는 단면도이다.
도 19를 참조하여 설명하는 표시 장치는 제1 상부 배선(410) 및 제2 상부 배선(420)을 제외하고는 도 16을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 19를 참조하면, 일 실시예에 있어서, 제1 상부 배선(410)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 제1 측벽(412)을 포함하고, 제2 상부 배선(420)은 패드(181)와 정전 전극(183) 사이로 연장되고 층간 절연층(170)에 접촉하는 제2 측벽(422)을 포함할 수 있다. 제1 측벽(412)은 제1 유기 절연층(310)의 측부와 제2 유기 절연층(320)의 측부 사이를 분리하고, 제2 측벽(422)은 제2 유기 절연층(320)의 측부와 제3 유기 절연층(330)의 측부 사이를 분리할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판 141: 제1 배선
161: 제2 배선 170: 층간 절연층
181: 패드 182: 컨택 브릿지
183: 정전 전극 310: 제1 유기 절연층
320: 제2 유기 절연층 410: 제1 상부 배선
DA: 표시 영역 NDA: 비표시 영역

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 기판의 상기 비표시 영역 상에 배치되는 제1 배선;
    상기 기판의 상기 비표시 영역 상의 상기 제1 배선과 다른 층에 배치되는 제2 배선;
    상기 제1 배선 및 상기 제2 배선 상에 배치되는 무기 절연층;
    상기 무기 절연층 상에 배치되고, 상기 제1 배선의 제1 단부에 연결되는 패드;
    상기 무기 절연층 상에 배치되고, 상기 제1 배선의 상기 제1 단부에 대향하는 제2 단부와 상기 제2 배선을 연결하는 컨택 브릿지;
    상기 무기 절연층 상의 상기 패드와 상기 컨택 브릿지 사이에 배치되는 정전 전극;
    상기 컨택 브릿지 및 상기 정전 전극을 덮고, 상기 패드를 노출하는 제1 유기 절연층;
    상기 제1 유기 절연층 상에 배치되고, 상기 컨택 브릿지 및 상기 정전 전극에 중첩하는 제1 상부 배선; 및
    상기 제1 상부 배선 상에 배치되는 제2 유기 절연층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    평면상 상기 패드로부터 상기 컨택 브릿지까지의 거리는 상기 패드로부터 상기 정전 전극까지의 거리보다 큰, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 상부 배선은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 및 인듐-아연-산화물(IZO) 중 적어도 하나를 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 상부 배선은 상기 패드와 상기 정전 전극 사이로 연장되고 상기 무기 절연층에 접촉하는 측벽을 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 기판의 상기 표시 영역 상에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 제1 게이트 전극;
    상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극;
    상기 액티브 패턴에 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극 상에 배치되는 제1 비아 절연층;
    상기 제1 비아 절연층 상에 배치되고, 상기 드레인 전극에 전기적으로 연결되는 화소 전극; 및
    상기 화소 전극 상에 배치되는 화소 정의막을 더 포함하는, 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 비아 절연층, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치되는, 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 비아 절연층과 상기 화소 정의막 사이에 배치되는 제2 비아 절연층; 및
    상기 제1 비아 절연층과 상기 제2 비아 절연층 사이에 배치되고, 상기 드레인 전극과 상기 화소 전극을 연결하는 연결 전극을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 비아 절연층, 상기 연결 전극, 및 상기 제2 비아 절연층과 같은 층에 배치되는, 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 유기 절연층, 상기 제1 상부 배선, 및 상기 제2 유기 절연층은 각각 상기 제1 및 제2 비아 절연층들, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치되는, 표시 장치.
  10. 제5 항에 있어서,
    상기 정전 전극에 연결되고 상기 액티브 패턴과 같은 층에 배치되는 정전 액티브 패턴을 더 포함하고,
    상기 정전 액티브 패턴, 상기 제1 배선, 및 상기 정전 전극은 정전 다이오드를 형성하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 유기 절연층 상에 배치되는 제3 유기 절연층을 더 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 유기 절연층과 상기 제3 유기 절연층 사이에 배치되고 상기 제1 상부 배선에 중첩하는 제2 상부 배선을 더 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 상부 배선은 몰리브데넘(Mo), 알루미늄(Al), 네오디뮴(Nd), 니켈(Ni), 란타늄(La), 타이타늄(Ti), 구리(Cu), 은(Ag), 인듐-주석-산화물(ITO), 및 인듐-아연-산화물(IZO) 중 적어도 하나를 포함하는, 표시 장치.
  14. 제12 항에 있어서,
    상기 제2 상부 배선은 상기 패드와 상기 정전 전극 사이로 연장되고 상기 무기 절연층에 접촉하는 측벽을 포함하는, 표시 장치.
  15. 제12 항에 있어서,
    상기 제2 상부 배선은 상기 제1 상부 배선에 연결되는, 표시 장치.
  16. 제12 항에 있어서,
    상기 기판의 상기 표시 영역 상에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 제1 게이트 전극;
    상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극;
    상기 액티브 패턴에 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극 상에 배치되는 제1 비아 절연층;
    상기 제1 비아 절연층 상에 배치되고, 상기 드레인 전극에 연결되는 연결 전극;
    상기 연결 전극 상에 배치되는 제2 비아 절연층;
    상기 제2 비아 절연층 상에 배치되고, 상기 연결 전극에 연결되는 화소 전극; 및
    상기 화소 전극 상에 배치되는 화소 정의막을 더 포함하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 유기 절연층, 상기 제1 상부 배선, 상기 제2 유기 절연층, 상기 제2 상부 배선, 및 상기 제3 유기 절연층은 각각 상기 제1 비아 절연층, 상기 연결 전극, 상기 제2 비아 절연층, 상기 화소 전극, 및 상기 화소 정의막과 같은 층에 배치되는, 표시 장치.
  18. 제1 항에 있어서,
    상기 제1 유기 절연층에 의해 노출되는 상기 패드 상에 배치되고 상기 패드에 전기적으로 연결되는 구동 칩을 더 포함하는, 표시 장치.
  19. 기판;
    상기 기판 상에 배치되는 제1 배선;
    상기 기판 상의 상기 제1 배선과 다른 층에 배치되는 제2 배선;
    상기 제1 배선 및 상기 제2 배선 상에 배치되는 무기 절연층;
    상기 무기 절연층 상에 배치되고, 상기 제1 배선의 제1 단부에 연결되는 패드;
    상기 무기 절연층 상에 배치되고, 상기 제1 배선의 상기 제1 단부에 대향하는 제2 단부와 상기 제2 배선을 연결하는 컨택 브릿지;
    상기 무기 절연층 상의 상기 패드와 상기 컨택 브릿지 사이에 배치되는 정전 전극; 및
    상기 컨택 브릿지 및 상기 정전 전극을 덮고, 상기 패드를 노출하는 유기 절연층을 포함하는, 표시 장치.
  20. 제19 항에 있어서,
    평면상 상기 패드로부터 상기 컨택 브릿지까지의 거리는 상기 패드로부터 상기 정전 전극까지의 거리보다 큰, 표시 장치.
KR1020200085366A 2020-07-10 2020-07-10 표시 장치 KR20220007809A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200085366A KR20220007809A (ko) 2020-07-10 2020-07-10 표시 장치
US17/191,919 US11744125B2 (en) 2020-07-10 2021-03-04 Display device with organic insulating layer covering contact bridge and electrostatic electrode
CN202110576519.4A CN113920856A (zh) 2020-07-10 2021-05-26 显示装置
US18/457,046 US20230403900A1 (en) 2020-07-10 2023-08-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085366A KR20220007809A (ko) 2020-07-10 2020-07-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20220007809A true KR20220007809A (ko) 2022-01-19

Family

ID=79173850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085366A KR20220007809A (ko) 2020-07-10 2020-07-10 표시 장치

Country Status (3)

Country Link
US (2) US11744125B2 (ko)
KR (1) KR20220007809A (ko)
CN (1) CN113920856A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413577B1 (ko) * 2007-10-31 2014-07-01 삼성디스플레이 주식회사 표시패널
KR102047920B1 (ko) 2013-09-11 2019-11-25 삼성디스플레이 주식회사 표시 장치용 패널 및 그 제조 방법
JP7085915B2 (ja) * 2018-06-25 2022-06-17 株式会社ジャパンディスプレイ 表示装置
CN109192117B (zh) * 2018-10-18 2020-06-30 武汉华星光电半导体显示技术有限公司 显示面板的测试电路布局构造

Also Published As

Publication number Publication date
CN113920856A (zh) 2022-01-11
US11744125B2 (en) 2023-08-29
US20220013616A1 (en) 2022-01-13
US20230403900A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
US9871089B2 (en) Display device
KR20080023466A (ko) 평판 표시 장치
US11705392B2 (en) Electronic device having integrated circuit chip connected to pads on substrate
US20180180913A1 (en) Display device
US20220037441A1 (en) Display device
KR20210060721A (ko) 표시 장치
KR20220007809A (ko) 표시 장치
US20220005837A1 (en) Display device
KR102376590B1 (ko) 유기발광 표시장치
KR20210127276A (ko) 표시 장치
CN110021632B (zh) 显示面板及其制造方法
KR20210157926A (ko) 표시 장치
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
US20220393084A1 (en) Display device
CN221127827U (zh) 显示装置
US20220328602A1 (en) Display device
US20220115489A1 (en) Display device and method of manufacturing display device
US20230205415A1 (en) Display device
KR20230140625A (ko) 표시 장치 및 표시 장치용 모기판
KR20230132653A (ko) 표시 장치
KR20220043572A (ko) 플렉서블 표시장치
KR20210028303A (ko) 표시 장치
KR20230054532A (ko) 표시 장치
KR20240036745A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination